JP4455890B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4455890B2
JP4455890B2 JP2004001240A JP2004001240A JP4455890B2 JP 4455890 B2 JP4455890 B2 JP 4455890B2 JP 2004001240 A JP2004001240 A JP 2004001240A JP 2004001240 A JP2004001240 A JP 2004001240A JP 4455890 B2 JP4455890 B2 JP 4455890B2
Authority
JP
Japan
Prior art keywords
zno
layer
grown
mgo
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004001240A
Other languages
English (en)
Other versions
JP2005197410A (ja
Inventor
裕幸 加藤
和弘 宮本
道宏 佐野
隆文 八百
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2004001240A priority Critical patent/JP4455890B2/ja
Priority to DE102005000825A priority patent/DE102005000825A1/de
Priority to US11/031,572 priority patent/US7482618B2/en
Publication of JP2005197410A publication Critical patent/JP2005197410A/ja
Priority to US11/391,135 priority patent/US20060170013A1/en
Application granted granted Critical
Publication of JP4455890B2 publication Critical patent/JP4455890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、ＺｎＯ層ないしＺｎＯ系材料層を含む半導体装置の製造方法に関する。ここで、ＺｎＯ系材料とは、（Ｚｎ，Ｍｇ，Ｃｄ，Ｂｅ）の群から選ばれた１種以上の元素と（Ｏ，Ｓ，Ｓｅ，Ｔｅ）の群から選ばれた１種以上の元素とを含み、ＺｎＯと同一の結晶構造を有する材料である。
ＺｎＯは、室温で３．３７ｅＶの直接遷移型エネルギギャップを有し、高効率紫外発光の発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）の材料として魅力的な材料である。エキシトンの結合エネルギは６０ｍＶと高い。以下の非特許文献１に、光学的励起で室温のＺｎＯからエキシトンのレーザ発振が報告されている。
Appl. Phys. Lett. 70 (1997) 2230
ＺｎＯ結晶は、例えば分子線エピタキシ（ＭＢＥ）でサファイア基板上にエピタキシャル成長することにより得ていた。サファイアとＺｎＯとは、面内で約１８％の大きな格子不整合を有する。従って、良質のエピタキシャル層を得ることは容易でない。
特開２００１−６８４８５は、サファイア基板上にまず低温でＺｎＯ層を成長し、この低温成長ＺｎＯ層をより高温でアニールし、その後高温でＺｎＯ層をエピタキシャル成長する結晶成長方法を提案している。この方法により、サファイア基板上に直接高温でエピタキシャル成長する時と較べ、ＺｎＯ層の結晶性をかなり向上することが可能となった。
特開２００１−６８４８５号公報（特許第３４２４８１４号公報）
ｃ面サファイア基板とその上に成長するＺｎＯとの間に１８％もの格子不整合があるため、ｃ面サファイア上には[１１−２０]軸方向を合わせた形態と、サファイアの[１１−２０]軸にＺｎＯの[１−１００]軸を合わせた形態とが可能である。以下の非特許文献２，３において、３０度回転した２相の共存を避けるため、サファイア基板とＺｎＯ層との間にＭｇＯ層を介在させる提案がなされた。
Appl. Phys. Lett. 76 (2000) 559 Jpn. J. Appl. Phys. 41 (2002) L1203
特開２００３−２８２６０２は、結晶成長する下地表面をｃ面から傾けて、原子レベルで階段状のステップを露出させ、その上に結晶性のよいＺｎＯエピタキシャル層を成長させることを提案している。
特開２００３−２８２６０２号公報
ＺｎＯのｃ軸は、Ｚｎ面（＋ｃ）とＯ面（−ｃ）の２つの極性面を有している。（１１−２０）面(ａ面）、あるいは（０００１）面（ｃ面）サファイア基板上にＺｎＯ系化合物半導体薄膜を成長すると、通常−ｃ極性（−ｃ軸方向、Ｏ面）で成長する。Ｏ面は半導体装置作成の観点からは、結晶特性がよくない。
例えば、ｐ型結晶を得るため窒素（Ｎ）をドープする場合、活性化率も考慮すると装置の特性からは少なくとも１０１９ｃｍ−３の窒素を取り込む必要がある。−ｃ面ＺｎＯでは成長温度を低温にし、Ｚｎリッチな条件にすることで１０１９ｃｍ−３以上の窒素を取り込むことが可能となる。しかし、成長温度の低温化により結晶性の劣化が生じ易く、転位密度の増加、非発光センタの増加、欠陥に起因した残留キャリア濃度の増加を引き起こし易く、発光デバイス用としては不満足な膜しか得ることができなくなる可能性が無視できない。
Ｚｎ面を持つＺｎＯ基板や、Ｇａ面の露出したＧａＮ面をテンプレートとして有する基板を用いれば、＋ｃ極性（Ｚｎ面）のＺｎＯ層の成長が可能である。しかし、これらの基板は高価である。
本発明の目的は、Ｚｎ面または＋c極性面を有するＺｎＯ層または（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶層を成長できる半導体装置の製造方法を提供することである。
本発明の一観点によれば、（ａ）単結晶表面を有する下地を準備する工程と、（ｂ）前記下地上にＭｇＯ層をエピタキシャルに成長する工程であって、その上にＺｎＯ層を成長する時＋ｃ極性を形成することができる厚さまでＭｇＯ層をエピタキシャルに成長する工程と、（ｃ）前記ＭｇＯ層の上にＺｎＯまたは（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶の層を成長する工程と、を含み、前記工程（ｂ）が、岩塩構造のＭｇＯ層表面を成長する半導体装置の製造方法が提供される。
Ｚｎ面または＋c面を有するＺｎＯ層または（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶層が得られる。ＭｇＯ層の厚さを制御することにより、−c面ＺｎＯ系材料層、＋ｃ面ＺｎＯ系材料層を選択的に成長することができる。
本発明者等は、サファイア基板上にＭＢＥにより、ＭｇＯ層を成長し、その上にＺｎＯ層を成長することにより良質のＺｎＯ結晶を得ることを研究した。以下、本発明者らの行った実験に沿って説明する。
図１Ａは、ＺｎＯ結晶の結晶成長に使用するＭＢＥ結晶成長装置の概略図である。超高真空容器１内にヒータＨを備えたステージ８が備えられており、ステージ８上にはサファイア基板９が載置されている。また、超高真空容器１には、Ｋセルからの亜鉛ビームを出射する亜鉛ソースガン３、タングステンフィラメントの熱によりクラッキングされた水素を出射する水素ソースガン４、酸素ガスをラジカル化して得られた酸素ラジカルビームを出射する酸素ソースガン５、窒素ガスをラジカル化して得られた窒素ラジカルビームを出射する窒素ソースガン６、Ｋセルからマグネシウムビームを出射できるマグネシウムソースガン１１、が備えられている。水素ソースガンは基板のクリーニング用に、窒素ソースガンはｐ型層を成長する時の不純物としてのＮを添加するために用いる。ｎ型不純物用などに他のソースガン１０も備える。各ソースガンからのビームやクラッキングされた水素は、サファイア基板９に同時に照射して供給することができる。
また、反射高エネルギ電子線回折（ＲＨＥＥＤ）ガン２及びＲＨＥＥＤスクリーン７が、超高真空容器１に設置されている。ＲＨＥＥＤガン２から出射した電子は、サファイア基板９上に形成される結晶上で回折され、ＲＨＥＥＤスクリーン７に入射する。サファイア基板９上に形成された結晶を観察することができる。
なお、たとえば窒素ソースガン６から出射される窒素ラジカルビームの原料ガスとして、二酸化窒素（ＮＯ2）や二窒化酸素（Ｎ2Ｏ）等を用いることも可能である。また、アンモニア（ＮＨ3）をクラッキングして窒素ソースガン６から出射してもよい。
図１Ｂに示すように、有機溶剤で脱脂洗浄したｃ面サファイア基板９をＭＢＥ装置の基板ステージ８に取り付け、超高真空容器１内を圧力１×１０−７Ｐａ以下の高真空状態にする。水素ガスをクラッキングし、原子状水素をサファイア基板９上に照射しながら、８００℃で３０分間熱処理を施し、基板表面をクリーニングする。
表面クリーニング後、基板温度を５００℃〜８００℃とし、マグネシウムソースガン１１からマグネシウムビーム、酸素ソースガン５から酸素ラジカルビームを基板９上に照射し、ＭｇＯ層１４を成長させる。ＭｇＯとサファイアは、８．４％の格子不整を有する。ＭｇＯ層１４を成長しない場合も含め、ＭｇＯ層の厚さ０ｎｍ、約１．０ｎｍ、約２．１ｎｍ、約３．１ｎｍ、約４．１ｎｍ、約６．２ｎｍのサンプルを作成した。なお、膜厚は平均成長速度と成長時間から算出した値である。
図１Ｃに示すように、基板温度を５００℃以下、例えば４００℃まで下げた後、Ｚｎソースガン３からＺｎビーム、酸素ソースガン５からＯラジカルビームをＭｇＯ層１４表面上に照射し、低温成長ＺｎＯバッファ層１５ｘを約１０ｎｍ成長する。
図１Ｄに示すように、低温成長ＺｎＯ層１５ｘを成長した基板を７００℃以上、例えば８００℃に加熱し、数分間の熱（アニール）処理を行う。低温成長ＺｎＯ層１５ｘ内でマイグレーションなどが生じ、結晶性が向上し、表面が平坦化されたＺｎＯ層１５ｙとなる。
図１Ｅに示すように、基板温度をＺｎＯエピタキシャル成長に適した６００℃以上の温度、例えば６５０℃に設定し、アニール後のＺｎＯ層１５ｙ上に再びＺｎソースガン３からＺｎビーム、酸素ソースガン５からＯラジカルビームを照射し、ＺｎＯ層１５ｚを成長する。
図１Ｂに示す工程で成長するＭｇＯ層の厚さを上記のように６種類に変化させ、図１Ｅの工程でフラックス条件を一定としてＺｎＯ層１５ｚを成長し、成長速度を測定した。
図２Ａは、図１Ｅの工程で得られたＺｎＯ膜１５ｚの成長速度を、ＭｇＯ膜１４の厚さに対してプロットしたグラフである。ＭｇＯ膜１４の厚さが０〜約１．０ｎｍの領域においてはＺｎＯ膜１５ｚの成長速度は約２５０ｎｍ／ｈでほぼ一定である。これに対して、ＭｇＯ膜１４の厚さが約４．１ｎｍ以上の領域においてはＺｎＯ膜１５ｚの成長速度はほぼ５００ｎｍ／ｈで約２倍となり、やはりほぼ一定である。ＭｇＯ膜の厚さが約３．１ｎｍでの成長速度は、若干低下しているが、５００ｎｍ／ｈに近い値である。ＭｇＯ膜の厚さが約３ｎｍ以上となると、約１．０ｎｍ以下の場合と較べ、ＺｎＯ膜１５ｚの成長速度が約２倍になることは、成長メカニズムに何らかの変化が生じていることを示唆する。
ＭｇＯ膜１４の厚さが約２．１ｎｍの時のＺｎＯ膜１５ｚの成長速度は、面内分布を有し、中心部分で約３５０ｎｍ／ｈである。ＭｇＯ膜が約１．０ｎｍ以下の領域の成長速度約２５０ｎｍ／ｈから明らかに増加しており、成長メカニズムが変化し始めていることを示すと考えられる。以下、＋ｃ、−ｃでの成長について考察する。ＺｎＯの成長は、Ｏリッチの条件で行っているので終端面はＯ面と考えられる。
図２Ｂは、ＺｎＯ結晶のＺｎ極性面（＋ｃ）を示す。各酸素原子から３本のダングリングボンドが上方に向かって延びている。結晶をｃ面でへき開する時は、上の酸素原子と下のＺｎ原子とが１本のボンドで結合された部分で分離されるので最表面はＺｎ面となる。
図２Ｃは、ＺｎＯ結晶のＯ極性面（−ｃ）を示す。各酸素原子から１本のダングリングボンドが上方に延びている。ｃ面のへき開面はＯ面となる。
Ｏ最表面のダングリングボンド配置の違いにより、Ｚｎの付着係数は、Ｚｎ極性面の方が、Ｏ極性面よりも大きくなり、成長速度が速くなると考えられる。図２Ａに示された成長速度の変化が、極性面の変化によって生じていることが考えられる。
得られたＺｎＯ膜の極性を正確に判定するため、収束ビーム電子線回折（ＣＢＥＤ：convergent beam electron diffraction)により評価した
図３Ａ，３Ｂは、ｃ面サファイア基板上に厚さ１ｎｍのＭｇＯ膜１４を介して成長したＺｎＯ膜のサンプルと、厚さ６ｎｍのＭｇＯ膜１４を介して成長したＺｎＯ膜のサンプルについての透過型電子顕微鏡（ＴＥＭ）写真による断面図、ＣＢＥＤによるパターン（実測および計算）を示す。左側の大きな写真がＴＥＭ写真であり、上方がＺｎＯ膜、下方がサファイア基板を示す。中央と右側が、ＣＢＥＤパターンであり、中央は測定、右側は計算によるパターンである。計算においては、ＭｇＯ膜の厚さを１４０ｎｍと１５８ｎｍとしてシミュレーションを行った。実測と計算とはよい一致を示している。
図３Ａ，３Ｂにおいて、ＣＢＥＤパターンの中段は同じ（００００）面であるが、上段は、（０００−２）面（図３Ａ）と（０００２）面（図３Ｂ）であり、下段は（０００２）面（図３Ａ）と（０００−２）面（図３Ｂ）であり、それぞれ白黒が反転したパターンとなっている。
厚さ１ｎｍのＭｇＯ膜を介して成長したＺｎＯ膜はＯ極性（−ｃ）（成長方向が（０００−２））を持ち、厚さ６ｎｍのＭｇＯ膜を介して成長したＺｎＯ膜はＺｎ極性（＋ｃ）（成長方向が（０００２））を持つことが確認できる。なお、厚さ２．１ｎｍのＭｇＯ膜の上にＺｎＯ膜を成長した場合は、＋ｃと−ｃとが面内で混在し、成長速度も−ｃと＋ｃの中間の成長速度３５０ｎｍ／ｈであった。なお、周辺部は、−ｃ成長領域であった。
以上の結果から、サファイア基板上に形成するＭｇＯ膜の厚さを調整することによりその上にＺｎ極性（＋ｃ）のＺｎＯ膜、およびＯ極性（−ｃ）のＺｎＯ膜を選択的に成長できることが明らかとなった。
図４Ａは、窒素（Ｎ）をドープされたＺｎＯ膜における、膜中窒素濃度の成長温度依存性を示す。６５０℃以外のサンプルでは一定の条件で窒素が供給されるように条件を設定した。窒素濃度は２次イオン質量分析（ＳＩＭＳ）により算出した。
Ｏ極性のサンプルｓ１の場合、成長温度６５０℃以上では、ＳＩＭＳによる検出限界である１×１０１７ｃｍ−３以下の窒素しか取り込むことができない。成長温度を低下することにより、膜中に取り込まれる窒素濃度が増加している。成長温度３００℃では１０２０ｃｍ−３程度のＮをドープさせることができる。たとえば、１０１９ｃｍ−３の窒素を取り込もうとすると、成長温度を４００℃程度以下とすることが必要になる。
Ｚｎ極性のサンプルｓ２においては、成長温度に拘わらず、１０２０ｃｍ−３以上の窒素が取り込まれている。成長温度６５０℃で成長条件（Ｏ／Ｚｎフラックス比、導入窒素量など）を調整すると、５×１０１８ｃｍ−３から１×１０２１ｃｍ−３まで窒素濃度をコントロールできることが明らかになった。
成長温度を低下させれば、Ｏ極性のＺｎＯ層にも相当量のＮをドープすることはできる。しかし、ＺｎＯ層の成長温度を低下させると、成長結晶の結晶性にも影響が出る。
図４Ｂは、Ｘ線の回折ピークの半値幅の成長温度に対する関係を示すグラフである。（０００２）面の半値幅は約２５０℃以上ではほ一定の狭い値を示すが、（１０−１０）面の半値幅は、成長温度７００℃で（０００２）面の半値幅の１０倍以上広く、成長温度の低下と共にさらに増加し４００℃以下では１０００arcsecを越える。成長温度を低くすると、結晶性が劣化することが示されている。Ｏ極性のＺｎＯ層にＮをドープしようとすると、成長温度を低下せねばならず、結晶性の劣化を避けられない。
Ｚｎ極性のＺｎＯ層を用いれば、Ｎをドープする場合も成長温度を高く保てるので、結晶性を犠牲にすることなく高濃度の窒素をＺｎＯ膜に取り込むことができる。
サファイア基板上のＭｇＯ膜の厚さを増加していくと、ある厚さ以上で、その上にＺｎＯ層を成長した時＋ｃ極性面を生成させるようになることが判った。上述の実験においては約３ｎｍ以上のＭｇＯ膜を成長させるとその上に＋ｃ極性のＺｎＯ層が成長するようである。
サファイア基板上のＭｇＯ膜を成長していく時、どのような現象が生じているかを更に調べた。
図５Ａ−５Ｅは、ｃ面サファイア基板上にＭｇＯ膜を成長していく時のＲＨＥＥＤパターンの変化を示す。図５Ｆ，５Ｇは、ストランスキ・クラスタノフ（Stranski-Krastanov, SK)モードの結晶成長を模式的に示す断面図である。図５Ｆは、下地結晶５０上に、濡れ層５１が２次元的に成長する段階を示す。通常濡れ層５１は、柔軟性に富み、下地５０の結晶表面に従う構造を示す。下地との間に格子不整が存在すると、膜厚と共に歪が蓄積される。図５Ｇは、成長結晶自体の結晶性を反映した３次元結晶が島状に成長を始めた段階を示す。２次元成長した濡れ層５１と３次元成長した島状結晶５２が混在した状態である。
図５Ａはサファイア基板のＲＨＥＥＤである。図５Ｂ，５Ｃは、サファイア基板上にＭｇＯ膜が０．８７ｎｍおよび１．０３ｎｍ成長したときのＲＨＥＥＤパターンである。膜厚１ｎｍまではストライプ状のストリークパターンが観察される。コヒーレントな２次元成長を示すと考えられる。下地表面に従った濡れ層が２次元的に成長していると考えられる。膜厚１ｎｍを越えるとストリークの上にスポットが現れ始める。２次元成長から３次元成長への変化を示すと考えられる。
図５Ｄ，５Ｅは、ＭｇＯ膜厚が６．２ｎｍおよび１５．５ｎｍのときのＲＨＥＥＤパターンである。膜厚が６ｎｍを越えると、スポットパターンとなる。島（アイランド）状の３次元成長が全面を覆うようになったと考えられる。
ＭｇＯの結晶構造は、通常立方晶系の岩塩構造を有することが知られている。サファイア基板上に６２ｎｍ厚のＭｇＯ膜を成長し、Ｘ線回折を行った。
図６Ａは、サファイア基板上のＭｇＯ膜の２θ−θスキャンの結果を示す。図６Ｂは、サファイア基板の（１１−２３）面とＭｇＯ膜の（２２０）面とのφスキャンの結果を示す。ＭｇＯ膜は、岩塩構造で（１１１）配向しており、サファイアに対する面内配向はＭｇＯ（−１１２）‖サファイア（１−１００）、ＭｇＯ（−１−１２）‖サファイア（１１−２０）になることが確認された。
サファイア基板上に３ｎｍ以上の十分厚いＭｇＯ膜を成長すると、岩塩構造のＭｇＯが得られ、その上にＺｎＯを成長するとＺｎ（＋ｃ）極性が得られる。ＭｇＯ膜が成長し始めた時の濡れ層は、下地のサファイアに倣ったウルツ鉱（Wurtzite）になると考えられる。ＭｇＯ膜の厚さが増していくと、ウルツ鉱構造から岩塩構造への変化が生じると考えられる。
図７Ａは、下地ウルツ鉱構造のサファイア基板５０上にウルツ鉱構造のＭｇＯ膜５１が成長し、この上にＺｎＯ膜５３を成長した状態を示す。ウルツ鉱構造のｃ軸は、２つの極性面を有しており、１ｎｍ以下のＭｇＯ膜では−ｃ（Ｏ極性）のＭｇＯがサファイア上に成長する。従って、その上に成長するＺｎＯ膜５３も−ｃ（Ｏ）極性となる。ＭｇＯ膜の厚さが１ｎｍ以下の場合がこのモードに該当する。
図７Ｂは、ＭｇＯ膜の厚さを十分増加した場合を示す。サファイア基板５０上にウルツ鉱構造のＭｇＯ膜５１が成長し、その上に岩塩構造のＭｇＯ膜５２が成長し、その上にＺｎＯ膜５３を成長している。ＭｇＯ膜５２の岩塩構造は、極性面を有していない。ＭｇＯ成長を酸素リッチ条件で行うと、酸素終端面で成長が進むと考えられる。岩塩構造ＭｇＯの最上面Ｏ原子は３本のダングリングボンドを有しており、その上に繋がるＺｎ原子はｃ軸方向に１本のダングリングボンドを持つことになる。その結果、ＺｎＯ膜はＺｎ（＋ｃ）極性になる。
図７Ｃは、参考のためサファイア基板５０上にＺｎＯ膜５３を成長した場合を示す。Ｏ極性のＺｎＯ膜が成長することが判る。
ｃ面サファイア基板を例にとって説明したが、他の無極性基板、例えばａ面サファイア基板、ＳｃＡｌＭｇＯ４基板、Ｓｉ基板等を用いても岩塩構造のＭｇＯ表面を得た後にＺｎＯ膜を成長することにより同様の効果が期待できる。格子不整の量が大きくなれば、臨界厚は薄くなり、より薄いＭｇＯ膜で岩塩構造が実現されよう。格子不整が小さくなれば、岩塩構造の実現されるＭｇＯ膜の厚さはより厚くなろう。望ましいＭｇＯ膜の厚さは実験的に確認するのが好ましい。エピタキシャル成長が行えれば、成長温度を変更しても同様の結果が期待できよう。
ｃ面サファイア基板上にＭｇＯ膜を形成し、その上にＺｎＯ膜を形成する場合を説明した。ＺｎＯのＺｎのサイトにＭｇ，Ｃｄ，Ｂｅ等を置換し、または/およびＯのサイトにＳ，Ｓｅ，Ｔｅを置換して混晶を形成することができる。少なくともＺｎＯと同一結晶構造を有する（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶系材料は、ＺｎＯと類似の性質を示すことが経験的に確認されている。ＺｎＯと同一結晶構造を有する（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶系をサファイア基板上に成長する場合においても、ＭｇＯ膜を介在させることにより上述の効果を期待できるであろう。上述の結晶成長において、ＺｎＯ膜の全てまたはその一部を（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶層としてもよいであろう。たとえば、ＭｇＯ膜上にＺｎＭｇＯ混晶層を成長し、ＭｇＯ膜の厚さを制御することにより＋ｃ極性のＺｎＭｇＯ層を得ることができるであろう。＋ｃ極性を維持しつつ、ＺｎＭｇＯ混晶の組成を選択することによりバンドギャップを選択し、ウェル層、バリア層を形成することができる。その他種々の素子構成を実現することができる。
サファイア基板上に形成するＭｇＯ膜に添加物を加えることも可能であろう。このようなＭｇＯに他の元素を添加した材料も本明細書ではＭｇＯと呼ぶ。サファイア基板等の上に一旦−ｃ極性のＺｎＯ層を成長し、その上にＭｇＯ膜を成長し、その上に更にＺｎＯ層を成長する場合も同様の効果が期待できる。
図８に示すように、サファイア基板上に低温成長、アニール、高温成長により-ｃ面ＺｎＯ層１６を形成する。このＯ極性（−ｃ）ＺｎＯ層１６上にＭｇＯ層１４を所定の厚さ以上成長し、その上にＺｎＯ層１７を成長する。+ｃ面ＺｎＯ層１７を得ることが可能であろう。このようにしてＺｎＯ層を−ｃ面から＋ｃ面に極性を反転させることも可能となるであろう。
図９Ａ〜９Ｄは、実施例によるＺｎＯ系ＬＥＤの製造方法を説明するための概略的な断面図である。
図９Ａに示すように、洗浄されたサファイア基板９上に、厚さ３ｎｍ以上のＭｇＯ膜１４を成長する。その上に形成するＺｎＯ系材料層は＋ｃ面となることが期待できる。ＭｇＯ膜１４上に、低温成長ＺｎＯバッファ層２１を形成する。基板温度５００℃以下、たとえば４００〜５００℃、でＺｎＯバッファ層２１を成長させ、７００℃以上でアニールする。
次に、ＺｎＯバッファ層２１の表面上に、ガリウムをドーピングしたｎ型ＺｎＯ層２２を形成する。厚さは１〜２μｍで、ガリウムの密度は、１×１０18ｃｍ-3以上である。たとえば、基板温度６００〜７００℃で成長させる。
続いて、ｎ型ＺｎＯ層２２表面上に、ガリウムを密度１×１０18ｃｍ-3以上にドーピングしたｎ型ＺｎＭｇＯ層２３を、成長温度３５０〜４５０℃で、厚さ３０００〜６０００Åまで成長させる。
ｎ型ＺｎＭｇＯ層２３表面上に、ＺｎＯ／ＺｎＭｇＯ量子井戸層２４を形成する。不純物は添加しない。ＺｎＯ／ＺｎＭｇＯ量子井戸層２４については、後に詳述する。
ＺｎＯ／ＺｎＭｇＯ量子井戸層２４の表面上に、窒素をドーピングしたｐ型ＺｎＭｇＯ層２５を形成する。例えば、厚さは１００〜３００ｎｍで、窒素の密度は、１×１０17ｃｍ-3以上である。
最後に、ｐ型ＺｎＭｇＯ層２５の表面上に、窒素を密度１×１０18ｃｍ-3以上にドーピングしたｐ型ＺｎＯ層２６を、厚さ１００〜２００ｎｍまで成長させる。ｐ型ＺｎＭｇＯ層及びｐ型ＺｎＯ層も、６００℃以上の温度で成長させることができる。
図９Ｂに示すように、ＺｎＯ／ＺｎＭｇＯ量子井戸層２４は、ＺｎＯで形成されるウエル層２４ｗの表面上に、ＺｎＭｇＯで形成されるバリア層２４ｂが積層された構造を有する。
図９Ｃに示すように、ＺｎＯ／ＺｎＭｇＯ量子井戸層２４は、ウエル層２４ｗとバリア層２４ｂとの積層構造が複数現れる多重量子井戸層であってもよい。
図９Ｄに示すように、上記の層形成（成膜）工程に続いて、電極を作製する。ｎ型ＺｎＯバッファ層２１からｐ型ＺｎＯ層２６までの各層が積層されたサファイア基板９を、ＺｎＯ系結晶製造装置から取り出し、レジスト膜もしくは保護膜等を設けて、所定のパタンの切り欠き窓（ｎ型電極形成部）を有するエッチングマスクを形成する。その後、たとえばウェットエッチングやリアクティブイオンエッチで、切り欠き窓をｎ型ＺｎＯ層２２が露出するまでエッチングする。ｎ型ＺｎＯ層２２表面に、たとえば厚さ２〜１０ｎｍのチタン層上に、３００〜５００ｎｍのアルミニウム層が積層されたｎ型電極２７を作製する。
次に、ｎ型電極２７作製まで設けていたエッチングマスクを除去し、ｐ型ＺｎＯ層２６表面に、たとえば厚さ５〜１０Åのニッケル層と、その表面上に形成される厚さ１００Åの金層とが積層されたｐ型透明電極２８を作製する。
更に、ｐ型透明電極２８上に、たとえば厚さ５００ｎｍの金で形成されたボンディング電極２９を作製する。この後、たとえば７００〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金化処理時間は３〜１０分である。以上のようにして、ＺｎＯ系ＬＥＤの製造を行う。
以上実施例に沿って、本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、置換、改良、組合せ等が可能なことは、当業者に自明であろう。
本発明者らの行った実験を説明するための、ＭＢＥ装置の構成を概略的にしめす断面図、および基板の断面図である。 下地のＭｇＯ膜の厚さに対するＺｎＯ膜の成長速度の変化を示すグラフ、およびＺｎＯのＺｎ極性、Ｏ極性を示す概略斜視図である。 ２つのサンプルのＴＥＭ写真およびＣＢＥＤパターンを示す写真である。 ２つのサンプルのＴＥＭ写真およびＣＢＥＤパターンを示す写真である。 Ｚｎ極性サンプルとＯ極性サンプルの成長温度に対する窒素濃度の変化を示すグラフ、およびＸ線回折ピーク幅の成長温度に対する変化を示すグラフである。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 ＲＨＥＥＤパターンを示す写真とＳＫモードの結晶成長を示す概略断面図である。 Ｘ線回折の結果を示すグラフである。 結晶成長の様子を模式的に示すスケッチである。 エピタキシャル基板の他の構成を示す断面図である。 半導体装置の製造工程を説明するための基板の断面図である。
符号の説明
１ 超高真空容器
２ ＲＨＥＥＤガン
３ 亜鉛ソースガン
４ 水素ソースガン
５ 酸素ソースガン
６ 窒素ソースガン
７ ＲＨＥＥＤスクリーン
８ ステージ
９ サファイア基板
１０ ソースガン
１１ マグネシウムソースガン
Ｈ ヒータ
１４ ＭｇＯ膜
１５ ＺｎＯ膜
１６ ＺｎＯ膜
１７ ＺｎＯ膜

Claims (7)

  1. （ａ）単結晶表面を有する下地を準備する工程と、
    （ｂ）前記下地上にＭｇＯ層をエピタキシャルに成長する工程であって、その上にＺｎＯ層を成長する時＋ｃ極性を形成することができる厚さまでＭｇＯ層をエピタキシャルに成長する工程と、
    （ｃ）前記ＭｇＯ層の上にＺｎＯまたは（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶の層を成長する工程と、
    を含み、前記工程（ｂ）が、岩塩構造のＭｇＯ層表面を成長する半導体装置の製造方法。
  2. 前記工程（ａ）において、ｃ面サファイア基板を準備し、
    前記工程（ｂ）が、ＭｇＯ層を厚さ３ｎｍ以上エピタキシャルに成長する請求項１に記載の半導体装置の製造方法。
  3. 前記下地が、−ｃ極性ＺｎＯ層である請求項１または２に記載の半導体装置の製造方法。
  4. 前記工程（ｃ）が、
    （ｃ−１）前記ＭｇＯ層上に５００℃以下の基板温度でＺｎＯまたは（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶の低温成長層を成長する工程と、
    （ｃ−２）前記基板上の低温成長層を７００℃以上の温度でアニールする工程と、
    （ｃ−３）アニールした前記低温成長層の上に６００℃以上の温度でＺｎＯまたは（Ｚｎ，Ｍｇ，Ｃｄ、Ｂｅ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）混晶の高温成長層をエピタキシャルに成長する工程と、
    を含む請求項１〜３のいずれか１項記載の半導体装置の製造方法。
  5. 前記工程（ｂ）は、５００℃〜８００℃の基板温度で行われる請求項１〜４のいずれか１項記載の半導体装置の製造方法。
  6. 前記工程（ｂ）、（ｃ）が分子線エピタキシ（ＭＢＥ）で行われる請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  7. 前記工程（ｃ）が窒素をドープしたｐ型層を成長する工程を含む請求項１〜６のいずれか１項記載の半導体装置の製造方法。
JP2004001240A 2004-01-06 2004-01-06 半導体装置の製造方法 Expired - Fee Related JP4455890B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004001240A JP4455890B2 (ja) 2004-01-06 2004-01-06 半導体装置の製造方法
DE102005000825A DE102005000825A1 (de) 2004-01-06 2005-01-05 Epitaxie-Halbleiterbauelement der ZnO-Gruppe und deren Herstellung
US11/031,572 US7482618B2 (en) 2004-01-06 2005-01-06 ZnO group epitaxial semiconductor device and its manufacture
US11/391,135 US20060170013A1 (en) 2004-01-06 2006-03-28 ZnO group epitaxial semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004001240A JP4455890B2 (ja) 2004-01-06 2004-01-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005197410A JP2005197410A (ja) 2005-07-21
JP4455890B2 true JP4455890B2 (ja) 2010-04-21

Family

ID=34708993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004001240A Expired - Fee Related JP4455890B2 (ja) 2004-01-06 2004-01-06 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7482618B2 (ja)
JP (1) JP4455890B2 (ja)
DE (1) DE102005000825A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043109A (ja) * 2005-06-29 2007-02-15 National Institute Of Advanced Industrial & Technology ＺｎＯデバイス
JP4994235B2 (ja) 2005-08-09 2012-08-08 スタンレー電気株式会社 ＺｎＯ結晶とその成長方法、及び発光素子の製造方法
JP4780757B2 (ja) * 2005-08-11 2011-09-28 スタンレー電気株式会社 亜鉛酸化物結晶の分子線エピタキシ（ｍｂｅ）成長装置及びそれを使用した製造方法
JP5122738B2 (ja) 2005-11-01 2013-01-16 スタンレー電気株式会社 ＺｎＯ結晶またはＺｎＯ系半導体化合物結晶の製造方法、及びＺｎＯ系発光素子の製造方法
WO2007060931A1 (ja) * 2005-11-22 2007-05-31 Rohm Co., Ltd. 窒化物半導体素子
JP2007251027A (ja) * 2006-03-17 2007-09-27 Stanley Electric Co Ltd ＺｎＯ系化合物半導体、それを用いた発光素子及びそれらの製造方法
JP2008218801A (ja) * 2007-03-06 2008-09-18 National Institute Of Advanced Industrial & Technology 高電子移動度ＺｎＯデバイス
US8529699B2 (en) * 2008-09-16 2013-09-10 Stanley Electric Co., Ltd. Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP5346200B2 (ja) * 2008-11-14 2013-11-20 スタンレー電気株式会社 ＺｎＯ系半導体層とその製造方法、ＺｎＯ系半導体発光素子、及びＺｎＯ系半導体素子
KR101136877B1 (ko) * 2009-04-29 2012-04-20 광주과학기술원 수직형 산화아연 발광소자 및 그 제조방법
JP5355221B2 (ja) * 2009-05-25 2013-11-27 スタンレー電気株式会社 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP5638772B2 (ja) * 2009-05-25 2014-12-10 スタンレー電気株式会社 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5827826B2 (ja) * 2011-06-17 2015-12-02 スタンレー電気株式会社 半導体紫外線受光素子及びその製造方法
CN102386246B (zh) * 2011-11-10 2014-09-17 中山大学 一种p型导电氧化锌薄膜材料及制备方法
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN105332048A (zh) * 2015-10-20 2016-02-17 江苏大学 一种氧化锌基合金半导体材料及其制备方法
TWI617047B (zh) * 2017-06-30 2018-03-01 膠囊化基板、製造方法及具該基板的高能隙元件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424814B2 (ja) * 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
GB2361480B (en) * 2000-04-19 2002-06-19 Murata Manufacturing Co Method for forming p-type semiconductor film and light emitting device using the same
JP3749498B2 (ja) 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP3595829B2 (ja) * 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
JP5122738B2 (ja) * 2005-11-01 2013-01-16 スタンレー電気株式会社 ＺｎＯ結晶またはＺｎＯ系半導体化合物結晶の製造方法、及びＺｎＯ系発光素子の製造方法

Also Published As

Publication number Publication date
US20050145840A1 (en) 2005-07-07
US20060170013A1 (en) 2006-08-03
DE102005000825A1 (de) 2005-10-06
JP2005197410A (ja) 2005-07-21
US7482618B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
JP4455890B2 (ja) 半導体装置の製造方法
JP5509296B2 (ja) 電子デバイス及びその製作方法
JP4890558B2 (ja) サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法
US6673478B2 (en) Crystal-growth substrate and a ZnO-containing compound semiconductor device
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP5122738B2 (ja) ＺｎＯ結晶またはＺｎＯ系半導体化合物結晶の製造方法、及びＺｎＯ系発光素子の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
TW201108411A (en) Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
JP2008285364A (ja) ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
WO2016143653A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子
JP2012031047A (ja) 結晶成長方法および半導体素子
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP4486435B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
JP2008266113A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法
KR101458629B1 (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
JP5399640B2 (ja) ＺｎＯ系半導体装置の製造方法
JP2007251027A (ja) ＺｎＯ系化合物半導体、それを用いた発光素子及びそれらの製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP4647287B2 (ja) 半導体装置
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2008053703A (ja) ＡｌＮ層およびＡｌＧａＮ層並びにそれらの製造方法
WO2024181347A1 (ja) 窒化ガリウム基板及び窒化ガリウムバルク結晶

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4455890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees