KR101458629B1 - ＺｎＯ계 화합물 반도체 층의 제조방법 - Google Patents

ＺｎＯ계 화합물 반도체 층의 제조방법 Download PDF

Info

Publication number
KR101458629B1
KR101458629B1 KR1020080076045A KR20080076045A KR101458629B1 KR 101458629 B1 KR101458629 B1 KR 101458629B1 KR 1020080076045 A KR1020080076045 A KR 1020080076045A KR 20080076045 A KR20080076045 A KR 20080076045A KR 101458629 B1 KR101458629 B1 KR 101458629B1
Authority
KR
South Korea
Prior art keywords
zno
compound semiconductor
based compound
semiconductor layer
layer
Prior art date
Application number
KR1020080076045A
Other languages
English (en)
Other versions
KR20090023094A (ko
Inventor
토모후미 야마무로
미찌히로 사노
히로유키 카또
아끼오 오가와
Original Assignee
스탄레 덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탄레 덴끼 가부시키가이샤 filed Critical 스탄레 덴끼 가부시키가이샤
Publication of KR20090023094A publication Critical patent/KR20090023094A/ko
Application granted granted Critical
Publication of KR101458629B1 publication Critical patent/KR101458629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Abstract

본 발명은 평탄성 향상을 도모한 ZnO계 화합물 반도체 층의 제조방법을 제공한다.
본 발명의 ZnO계 화합물 반도체 층의 제조방법은 (a) 기판을 준비하는 공정과 (b) 상기 기판의 상방에 소스 가스로서 적어도 Zn, O, 그리고 서팩탄트로서 S을 동시에 공급하여 ZnO계 화합물 반도체 층을 형성하는 공정을 가진다.
ZnO계 화합물 반도체 층, 초고진공용기, 소스 가스, 서팩탄트, 평탄성

Description

ＺｎＯ계 화합물 반도체 층의 제조방법{MANUFACTURE METHOD FOR ZnO-CONTAINING COMPOUND SEMICONDUCTOR LAYER}
본 발명은 ZnO계 화합물 반도체 층의 제조방법에 관한 것이다.
산화아연(ZnO)은 실온에서 약 3.3eV의 밴드 갭(band gap)을 갖는 직접 천이형의 반도체로서, 여기자(勵起子)의 속박에너지가 60meV 로서 다른 반도체와 비교하여 비교적 크고, 고효율의 발광소자의 재료로서 기대되고 있다. 또한 MgxZn1-xO와 같은 혼합된 결정은 밴드 갭을 조정하는데 사용된다. ZnO과, ZnO과 동일한 결정성 구조를 갖는 혼합 결정은 ZnO계 화합물 반도체라 불린다.
예를 들면 ZnO계 화합물반도체 발광소자를 제작할 때, 발광소자의 기능향상을 위하여, 박막의 에피탁셜 성장(epitaxial growth)을 원자레벨에서 제어하는 것이 매우 중요하다. 최근 박막성장의 유력한 연구방법의 하나로 서팩탄트 매개 에피탁시(surfactant mediated epitaxy)가 있다. 이 방법은 서팩탄트라고 불리는 표면활성제(원자 또는 분자)를 이용하여, 박막의 성장모드를 인공적으로 변화시키는 방법으로서, 에피탁셜 성장제어의 유용한 수단으로 되어 있다. 예를 들면 일본특허공 개 2004-221352호 공보에 ZnO계 화합물 반도체 층의 성장 시에, 수소를 서팩탄트로 이용하는 기술이 개시되어 있다.
일본특허공개 제2007-128936호 공보는 ZnO기판의 Zn 극성면상에 언도프(undope)의 ZnO층을 형성할 때의, 2차원 성장하는 온도범위를 개시한다. 도 11a에는 기판온도와 성장속도의 관계를 나타낸다. 이 공보에서 도면 1a 내지 1d는 본 명세서의 도 11a 내지 11d로 재활용되었다. 도 11a는 기판온도와 성장속도와의 관계를 도시한다, 도 11b 내지 도 11d는 각각 800℃, 850℃, 1000℃의 기판온도에서 성장한 ZnO층의 RHEED상(像)(도 11a에서의 플롯(plot) 1B, 1C 및 1D 에 대응하는 ZnO층의 RHEED상)을 나타낸다. 기판온도 850℃ 이상의 온도에서는 RHEED 상은 스트리익 패턴(streak pattern)을 나타내고 2차원 성장이 일어남을 알 수 있다(도 11c, 도 11d). 기판온도 850℃ 보다 낮은 온도에서는 RHEED 상은 스폿 패턴이고 3차원 성장이 일어난다(도 11a).
이 공보는 또한 Zn 과 O 의 비(比)와 성장모드와의 관계에 관하여 다음과 같은 지식을 개시하고 있다. Zn의 플럭스 강도(flux intensity)는 JZn으로 표시되고 O 라디칼의 플럭스 강도는 JO로 표시된다. 또한 ZnO 결정의 O 종단면에의 Zn 부착의 용이성을 나타내는 계수(Zn의 부착계수)를 KZn 으로 하고, Zn 종단면에의 O 부착의 용이성을 나타내는 계수(O의 부착계수)를 KO 로 한다.
이 때 Zn의 부착계수 KZn와 플락스 강도 JZn의 적(積)인 KZn· JZn은, 기판의 단위면적에 단위시간당 부착하는 Zn 원자의 개수에 대응한다. 또한 O의 부착계수 KO와 플럭스 강도 JO와의 적인 KO·JO는 기판의 단위면적에 단위시간당 부착하는 O 원자의 개수에 대응한다. 적 KZn· JZn에 대응하는 적 KO·JO의 비(比)인 KO·JO/ KZn· JZn를 플럭스 비(flux ratio)로 정의한다. 플럭스 비가 1보다 큰 경우를 O 리치(rich) 조건이라 부르고, 플럭스 비가 1 미만인 경우를 Zn 리치조건이라 부른다.
비교특허문헌인 에치. 카토(H.Kato), 엠. 사노(M. Sano), 케이. 미야모또(K. Miyamoto), 티. 야오(T. Yao)의 결정성장의 저널(Journal of Crystal Growth) 265 (2004); 페이지 375-381은 여러 가지 플럭스 비로 ZnO의 성막(成膜)을 행하여, 극히 O 리치한 조건(플럭스비≥5.6) 으로 성막된 ZnO 층의 RHEED 상이 스트리익 패턴(streak pattern)으로 되었다는 것을 보고하고 있으며, 극히 O 리치의 조건이 아니면, ZnO층이 3차원성장을 하기 쉽다는 것을 시사하고 있다.
예를 들면, ZnO계 화합물반도체발광소자는, n형 반도체층, 발광층, p형 반도체층 등의 적층된 다층구조를 갖는다. 하측의 층들의 경계면의 평탄성을 향상시키는 것이, 상층의 층들의 양호한 에피택셜 성장을 위하여 바람직하다. ZnO계 화합물 반도체층의 평탄성을 향상시키는 기술이 요구된다.
본 발명의 한 목적은 평탄성 향상이 도모된 ZnO계 화합물 반도체층의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 ZnO계 화합물 반도체층의 제조방법은 (a) 기판을 준비하는 공정과, (b) 상기 기판의 상방에 적어도 소스 가스(source gas)로서 Zn, O 및 서팩탄트(surfactant)로서 S을 동시에 공급하여 ZnO계 화합물 반도체층을 형성하는 공정을 갖는다.
본 발명은 ZnO계 화합물 반도체층의 형성시에 서팩탄트로서 S을 조사하는 것에 의해, ZnO계 화합물 반도체층의 평탄성을 향상시킬 수 있다.
우선 도 1를 참조하여, ZnO계 화합물 반도체층을 성장시키기 위한 성막장치의 예에 대하여 설명한다. 성막방법으로서 분자선 에피탁시(Molecular Beam Epitaxy, MBE)가 이용된다. 초고진공용기(1)내에, 기판 히터를 포함하는 스테이지(8)가 배치되어, 스테이지(8)가 기판(9)을 보지한다. 그리고 초진공이라 하면 압력이 1×10-7 Torr 이하의 진공을 의미한다.
기판(9)으로서는 예를 들면 사파이어(Al2O3)기판, 탄화규소(SiC)기판, 질화갈륨(GaN) 기판, ZnO기판, ZnMg기판 등이 이용된다. 그리고 결정성이 좋은 ZnO계 화합물 반도체층을 얻기 위해서는 격자 부정합(不整合)이 작을수록 ZnO계 화합물 반도체층이 더 좋은 결정성을 갖게 된다. 그러므로 ZnO기판을 사용하는 것이 가장 바람직하다.
또한 초고진공용기(1)내에 Zn 소스 건(source gun)(2), O 소스 건(3), ZnS 소스 건(4), Mg 소스 건(5), N 소스 건(6), 그리고 Ga 소스 건(7)이 설비되어 있다. Zn 소스 건(2), ZnS 소스 건(4), Mg 소스 건(5), 그리고 Ga 소스 건(7)은 각각 Zn, ZnS, Mg 및 Ga의 고체소스를 수용하는 크누우센 셀(Knudsen cell)을 포함하며, 각각 Zn 빔, ZnS 빔, Mg 빔 및 Ga 빔을 출사한다.
O 소스 건(3) 및 N 소스 건(6)은 각각 라디오주파수(예를 들면 13.56MHz)를 이용하는 무전극 방전관을 포함한다. O 소스 건(3) 및 N 소스 건(6)은 무전극 방전관내에서 산소가스 및 질소가스를 라디칼(radical)화 하여, O라디칼 빔 및 N라디칼 빔을 출사한다. 기판(9)상에 소망의 타이밍에서 소망의 빔을 출사하는 것에 의해, 소망의 조성의 ZnO계 화합물 반도체층을 성장시킬 수 있다.
그리고 유황소스는 ZnS에 한정되지 않는다. 예를 들면 S를 이용할 수 있다. 그리고 Mg 소스 건(5), N 소스 건(6), 그리 고 Ga 소스 건(7)은 예를 들면 발광다이오드(LED) 등의 제작시 등, 필요에 따라 구비되어 진다.
초고진공용기(1)에는 또한 반사고속전자회절(RHEED)용 건(gun)(10) 및 RHEED의 회절상이 투사되는 스크린(11)이 취부되어 있다. RHEED의 회절상으로부터 기판(9)상에 형성된 결정층의 표면의 평탄성을 평가할 수 있다. 결정이 2차원성장하고 표면이 평탄한 경우는, RHEED의 회절상이 스트릭크 패턴(streak pattern)을 나타내고, 반면에 결정이 3차원 성장하고 표면이 평탄하지 않는 경우는, RHEED의 회절상이 스포트 패턴(spot pattern)을 나타내고서 낸다.
다음에 비교예에 의한 ZnO층의 성장방법에 대하여 설명한다. 기판으로서, c 면 ZnO 기판을 이용하고, Zn극성면(+c면)상에 ZnO층을 성장시킨다. 우선, ZnO기판에 서멀 어닐링(thermal annealing)을 시행하여 기판표면을 세정하였다. 서멀 어닐링은 1×10-9Torr의 고진공하에 놓고, 900℃에서 30분간 행하였다.
계속하여, 기판온도를 350℃로 하여, Zn 빔 및 O라디칼 빔을 ZnO 기판상에 조사하여, ZnO 버퍼 층을 형성하였다. Zn빔의 조사는 고체소스로서 순도 7N의 Zn을 이용하고, 빔 플럭스 양을 9.86×1013atoms/(cm2sec)로 하여 행하였다(이하, ×1013atoms/(cm2sec)에 대하여 E+13atoms/(cm2sec)으로 표시). O 라디칼 빔의 조사는 순도 6N의 순수 산소가스를 3sccm의 유속으로 도입하고, 라디오주파수(RF)파워 300W로 O 플라즈마화 하여 행하였다. 계속해서, 버퍼층의 결정성을 향상시키기 위하여, 기판온도를 800℃로 올리고 20분간 서멀 어닐링을 행하였다.
계속해서, 기판온도를 700℃로 내리고, Zn빔, O 라디칼 빔을 버퍼층상에 조사하여, ZnO층을 만들었다. Zn빔의 조사는 고체소스로서 순도 7N의 Zn을 이용하여, 플럭스 양을 6.58E+14atoms/(cm2sec)로 하여 행하였다. O 라디칼 빔의 조사는 순도 6N의 순 산소가스를 2sccm의 유속으로 도입하고, 라디오주파수 파워 300W로 O 플라즈마화 하여 행하였다.
비교예의 방법으로 제작한 Zn층의 원자 포스 현미경(AFM, Atomic Force Microscopic)상(像)을 도 9a 및 도 9b에 나타내고, RHEED상을 도 10에 나타내었다. 도 9a및 도9b는 각각 15㎛×15㎛의 범위 및 1㎛×1㎛의 범위의 AFM 상이다. 도 10 은 [11-20]방향에서 전자선을 입사한 RHEED상이다.
AFM상에는 육각형의 덴트(dent)들이 여기저기 보이고, 평탄성이 나쁘다는 것을 알 수 있다. 표면거칠기를 나타내는 RMS 값은 15㎛×15㎛의 범위에 대해서는 71.58nm, 1㎛×1㎛의 범위에 대해서는 30.98nm이며, 대단히 크다. 또한 RHEED상은 스토트 패턴을 나타내며, RHEED상으로부터도 평탄성이 나쁘다는 것을 알 수 있다. RMS값은 평균값과의 편차들의 루트 평균 제곱(root mean square)이다.
다음에 S도 공급하면서 Zn층을 제작하는 제1~제4의 실시예에 의한 ZnO계 화합물 반도체층의 성장방법에 대하여 설명한다. 제1~제4의 실시예에서도 마찬가지로 기판으로서 c면 ZnO기판을 이용하고, Zn극성면상에 ZnO계 화합물 반도체층을 성장시킨다.
또한 비교예와 마찬가지의 조건에서, 우선 ZnO기판에 서멀 어닐링을 실시하여 기판표면을 세정하고, 계속해서 Zn빔 및 O라디칼 빔을 ZnO기판상에 조사하여 ZnO 버퍼층을 제작하고, 또한 버퍼층의 결정성을 향상시키기 위한 어닐링까지 행한다.
우선 제1실시예의 ZnO층의 성장방법에 대하여 설명한다. 버퍼층의 어닐링 후, 기판온도를 700℃로 내리고, Zn빔, O라디칼 빔 및 ZnS 빔을 버퍼층상에 동시 공급하여 ZnO층을 제작하였다.
Zn 빔의 조사는, 고체소스로서 순도 7N의 Zn을 이용하여, 플럭스 양을 6.58E+14atoms/(cm2sec)로 하여 행하였다. O 라디칼 빔의 조사는 순도 6N의 순산소 가스를 2sccm의 유속으로 도입하고, 라디오주파수 파워 300W로 O 플라즈마화 하여 행하였다.
ZnS 빔의 조사는, 고체소스로서 순도 5N의 ZnS를 이용하여, 플럭스 양을 2.51E+14atoms/(cm2sec)로 하여 행하였다. 단, 여기서 ZnS의 플럭스양은 실온하에서 성장위치에서의 수정진동자를 이용하여 막 두께 모니터에 의한 측정결과이다. 제1실시예에서, Zn 플럭스에 대한 ZnS 플럭스의 비인 ZnS 플럭스/Zn 플럭스는 0.38이 된다.
도 2및 도 3에, 제1실시예의 방법으로 제작한, ZnO층의 AFM상 및 RHEED상을 나타내었다. 도 2는 1㎛×1㎛의 범위의 AFM상이고, 도3은 [11-20]방향에서 전자선을 입사한 RHEED 상이다.
AFM상에는 놀랄 만큼 스텝-앤드-테라스(step-and-terrace)구조가 보이고, 평탄성이 매우 좋다. 또한 표면거칠기를 나타내는 RMS 값은 1㎛×1㎛ 범위의 AFM 측정에 대하여 0.196nm으로 대단히 작다(그리고 15㎛×15㎛의 범위의 AFM에 대해서 RMS 값은 2.853nm이다). RHEED상에는 스트리크 패턴이 보이고, 결정이 2차원적으로 성장하고 있음을 알 수 있다.
다음에 제2 내지 제4의 실시예에 따른 ZnO층의 성장방법에 대하여 설명한다. 제2 내지 제4의 실시예의 성막방법은, ZnO층 성형시의 ZnS 플럭스양을 제1실시예와 다르게 한 것이다.
제2 실시예는 ZnS 플럭스양을 6.58E+13atoms/(cm2s) 으로 하여 행하였다. ZnS 플럭스/Zn 플럭스는 0.10이 된다. 1㎛×1㎛의 범위 및 15㎛×15㎛의 범위의 AFM측정에 의한 표면거칠기를 나타내는 RMS 값은, 각각 23.31nm, 29.03nm 이며, RHEED 패턴은 3차원성장을 나타내는 스폿(spot) 패턴이었다.
제3 실시예는 ZnS 플럭스양을 1.34E+14atoms/(cm2s) 으로 하여 행하였다. ZnS 플럭스/Zn 플럭스는 0.20이 된다. 1㎛×1㎛의 범위 및 15㎛×15㎛의 범위의 AFM측정에 의한 표면거칠기를 나타내는 RMS 값은, 각각 0.203nm, 5.813nm 이며, RHEED 패턴은 2차원성장을 나타내는 스트릭(streak) 패턴이었다.
제4 실시예는 ZnS 플럭스양을 4.28E+14atoms/(cm2s) 으로 하여 행하였다. ZnS 플럭스/Zn 플럭스는 0.65가 된다. 1㎛×1㎛의 범위 및 15㎛×15㎛의 범위의 AFM측정에 의한 표면거칠기를 나타내는 RMS 값은, 각각 0.282nm, 0.373nm 이며, RHEED 패턴은 2차원성장을 나타내는 스트릭(streak) 패턴이었다.
도4에 제1 내지 제4실시예 및 비교예의 결과를 정리하여, ZnS빔 플럭스 양에 대하여 RMS 값의 의존성의 그래프를 나타낸다. 제1 내지 제4실시예와 같이 S조사를 행하는 것에 의하여, S 조사를 행하지 않은 비교예에 비하여 RMS 값이 감소하는 것, 즉 ZnO층의 평탄성이 향상하는 것을 알 수 있다.
비록 비교예의 RMS 값이 15㎛×15㎛의 범위에서 70nm 이상일 지라도, 6.58E+13atoms/(cm2s)의 ZnS 플럭스양(0.1의 ZnS/Zn 플럭스비)(제2실시예)에서 RMS 값은 30nm 또는 70nm의 반보다 작다.
또한 ZnS 빔 플럭스양이 1.34E+14atoms/(cm2s) 이상(ZnS 플럭스/Zn 플럭스가 0.20 이상, 제1, 제3, 제4실시예)에서, ZnO 결정의 성장모드를 2차원으로 할 수 있다.
1.34E+14atoms/(cm2s)의 ZnS 플럭스양(0.2 보다 작지 않은 ZnS/Zn 플럭스비)(제3실시예)에서, 15㎛×15㎛의 범위에서 비교예의 RMS 값이 약 5.8nm, 또는 비교예의 1/10 보다 크지 않다.
그리고 제1 내지 제4실시예에서는, O의 부착계수 Ko와 플럭스강도 Jo의 적(積) KoJo=8.75E+14atoms/(cm2s)이며, Zn에 대한 O의 플럭스 비 KoJo/KZnJZn=0.75아며, Zn 리치 조건에서의 성장이 행해지고 있다.
이상과 같이, 종래 방법에서의 2차원성장의 하한인 850℃ 보다 낮은 성장온도에서도, 그리고 Zn 리치 조건에서의 성장에서도, S를 공급해가면서 ZnO결정을 성장시키면, S를 공급하지 않는 경우에 비하여 평탄성이 향상하는 것을 알 수 있었다. 제1 내지 제4실시예의 700℃의 기판온도는 종래의 850℃ 보다 100℃ 이상 낮은, 750℃보다 낮은 온도이다. 그러므로 S은 ZnO 결정성장 동안에 평탄성을 개선하기 위한 서팩탄트(surfactant)로서의 기능을 한다는 것을 알게 되었다. 또한 충분히 많은 플럭스 양으로 S를 공급함으로써 ZnO 결정이 2차원적으로 성장될 수 있다는 것을 알게 되었다.
다음에, 제4실시예의 방법으로 제작한 ZnO 층에 대한 흡수측정과, 전자탐침 마이크로 분석(Electron Probe Micro Analysis, EPMA) 측정에 의한 원소분석에 대하여 설명한다.
도 5는 흡수계수의 포톤에너지(photon energy)에 대한 의존성을 나타낸 그래프이다. 횡축을 eV 단위로 나타낸 포톤에너지를 나타내고, 종축이 흡수계수를 나타낸다. 곡선 A1이 제4실시예의 결과를 나타내고, 곡선 그래프 B1로써 비교예{ZnS의 조사(照査) 없음}의 결과를 나타낸다.
제4실시예와 비교예에서 흡수계수의 라이징(rising) 부분에서 피크(peak) 부분까지, 거의 겹쳐져 있다. 다시 말하면 양자의 흡수단(吸收端)이 거의 일치하고, 밴드 갭(band gap)이 동등한 것을 알 수 있다.
제4실시예의 ZnO층은 4.28E+14atoms/(cm2s)의 플럭스 양으로 ZnS빔을 조사하면서 성장시킨 것이지만, 그 밴드 갭은 비교예의 ZnO층의 밴드 갭 3.3eV와 거의 같다. 즉, 제4실시예의 ZnO성장방법은 ZnO의 밴드 갭을 유지하면서서 결정성장의 모드(mode)만을 변화시키고 있다는 것을 알 수 있다. 그리고 ZnO의 밴드 갭(3.3eV)과의 차이가 0.1eV 이내인 것을 밴드 갭이라고 동등하게 부르기로 한다.
도 6은 EPMA 측정에 의한 원소분석결과를 나타내는 그래프이다. 제 4실시예의 ZnO층으로부터는 EPMA측정의 검출하한이 0.1 atom% 오더(order)의 S는 검출되지 않았다. 상기 실시예의 성장방법은 ZnS 조사를 행하면서 ZnO층을 성장시키는 것이지만 제작된 ZnO 결정중에는 S을 거의 함유하지 않고, 언도프의 ZnO으로써 양호한 결정을 성장시키는 것이 가능할 것이다.
이와 같이 S을 서팩탄트(surfactant)로서 이용한 ZnO층 성장방법은, S에 의한 조성변화가 거의 없는 상태이고, ZnO층의 평탄성을 향상시키는 것이 가능하다. 그리고 예를 들면 Ga을 도프(dope)한 n형 ZnO층이나 N를 도프한 p형의 ZnO층 등도 모결정(母結晶)은 ZnO이기 때문에 S을 서팩탄트로서 사용한 성장방법은 평탄성 향상에 유효할 것이다.
다음에 제5실시예의 Zn1 -X MgxO층(0<X≤1)의 제작방법에 관하여 설명한다.
상기 제 1 내지 제 4실시예 및 비교예와 같은 방법으로 하여 c면 ZnO기판에 서멀 어닐닝을 행하여 기판표면을 세정하고, 계속해서 Zn빔 및 O라디칼 빔을 ZnO기판의 +c면상에 조사하여 ZnO 버퍼층을 제작하고, 또한 버퍼층의 결정성을 향상시키기 위한 어닐닝까지 행한다.
제5실시예에서는 버퍼층의 어닐닝 후 기판온도를 700℃로 내리고, Zn빔, O라디칼 빔, ZnS빔 및 Mg빔을 버퍼층상에 조사하여 Zn1-XMgXO 층을 제작하였다.
Zn 빔의 조사는 고체소스(source)로서 순도 7N의 Zn을 이용하여 플럭스 양을 7.89E+14atoms/(㎠ s)로 하여 행하였다. O라디칼 빔의 조사는 순도 6N의 순수 산소 가스를 3sccm의 유속으로 도입하고, RF 파워 300W로 O 플라즈마화 하여 행하였다.
ZnS빔의 조사는 고체소스로서 순도 5N의 ZnS을 이용하여 플럭스 양을 2.51E+14atoms/(㎠ s)로 행하였다. Mg빔의 조사는 고체소스로서 순도 7N의 Mg을 이용하여 플럭스 양을 6.18E+13atoms/(㎠ s)로 하여 행하였다. ZnS 플럭스/Zn 플럭스는 0.32로 된다.
도7에 제5실시예의 방법으로 제작한 Zn1-X MgXO층의 [11-20]방향에서 전자선을 입사한 RHEED상을 나타낸다. RHEED상은 스트리익 패턴을 나타내고, 2차원 성장이 일어난 것을 알았다. 제5실시예의 Zn1-X MgXO 층의 Mg농도는 EPMA측정에 의하면 x=0.28이었다. 이와 같이 Mg 등을 도입한 경우에도, S을 동시 공급하는 것에 의해서 ZnO계 화합물 반도체층의 평탄성을 향상시킬 수가 있다. 그리고, 제5실시예에서 제작한 Zn1-X MgXO층에서도 S은 검출되지 않는다.
또한, Zn1-X MgXO는 Mg농도 X가 0.5를 초과하면 암염(巖鹽)구조의 MgO와, 워츠(Wurtz) 광(鑛)구조의 ZnMgO가 상(相) 분리를 일으켜 버릴 염려가 있기 때문에 x≤0.5의 범위에서 제작하는 것이 바람직하다
이상 설명한 것과 같이 ZnO계 화합물 반도체의 성장 시에 서팩탄트로서 S을 동시 공급하여 평탄성을 향상시키는 기술은 다층의 반도체 층을 적층시킨 구조를 가지는 LED등의 반도체 장치의 제작에 유용하다.
도8은 LED로 이용되는 반도체 웨이퍼(wafer)의 구조를 나타내는 개략단면도이다. 기판(21)상에 버퍼층(22)이 형성되고, 버퍼층 (22)상에 n형 반도체층(23)이 형성되고, n형 반도체층 (23)상에 발광층(24)이 형성되고, 발광층 (24)상에 p형 반도체층(25)이 형성되어 있다. 그리고 발광층(24)은 다중양자우물(Multi Quantum Well, MQW) 구조이어도 좋고, 더블헤테로(double hetero) 구조이어도 좋다. n형 반도체층(23), p형 반도체층 (25)은 각각 배리어(barrier)층을 포함한 것과 같은 다층의 구조이어도 좋다. S을 서팩탄트로 하여 이용하는 것에 의해 하측 층의 경계면 의 평탄성이 향상되면, 상측 층의 에피탁셜 성장이 양호하게 될 것이다.
그리고, 상기 실시예에서는 성막방법으로 MBE를 이용했지만, 다른 성막방법을 이용하는 경우에도 S은 평탄성을 높이는 서팩탄트로써 유효하게 작용할 것이다. 다른 성막방법으로서는 예를 들면 유기금속화학 기상퇴적(Metal Organic Chemical Vapor Deposition, MOCVD), 펄스레이저퇴적(Pulse Laser Deposition, PLD) 등이 생각될 수 있다. 그 외에 원자층 에피탁시(Atomic Layer Epitaxy, ALE)도 가능할 것이다. 원자층 에피탁시로 성막하는 경우에는 Zn빔과 함께 S을 공급하든지 혹은 O빔을 조사한 후, Zn빔을 조사하기 전에 S을 공급하는 것이 될 것이다.
그리고 S을 서팩탄트로서 평탄성을 향상시킨 ZnO계 화합물 반도체 층은 여러 가지 제품에 이용할 수가 있다. 예를 들면 단파장(자외선~청색)의 LED나 레이저 다이오드(laser diode, LD) 및 그 응용제품{예를 들면 각종 인디케이터나 디스플레이 등}에 이용할 수 있다. 또한, 백색 LED나 그 응용제품(예를 들면, 조명기구, 각종 인디케이터, 디스플레이, 각종 표시기의 백라이트 등)에 이용할 수 있다. 또한, 예를 들면, ZnO계 전극(예를 들면, 투명 도전막), ZnO계 트랜지스터, ZnO계 센서(예를 들면, 습도센서 등) 및 이것들의 응용제품에 이용할 수 있다
이상 실시예에 따라 본 발명을 설명했지만 본 발명은 이것들에 제한되는 것은 아니다. 예를 들면 여러 가지 변경, 개량, 조합 등이 가능하다는 것은 당업자에게 자명할 것이다.
도1은 ZnO계 화합물 반도체 층을 성장시키기 위한 성막장치의 예를 나타낸 개략도이다.
도2는 제1실시예에 따른 ZnO층의 AFM 상(像)이다.
도3은 제1실시예에 따른 ZnO층의 RHEED 상이다.
도4는 제1 내지 4실시예 및 비교예의 ZnS빔 플럭스 양에 대한 RMS 값의 의존성의 그래프이다.
도5는 제 4실시예 및 비교예의 ZnO층의, 흡수계수의 포톤에너지에 대한 의존성을 나타낸 그래프이다.
도6은 EPMA측정에 의한 , 제4실시예의 ZnO층의 원소분석결과를 나타낸 그래프이다.
도7은 제5실시예에 따른 Zn1-XMgXO층의 RHEED 상이다.
도8은 ZnO계 화합물 반도체 발광소자에 이용되는 반도체 웨이퍼의 구조예를 나타낸 개략 단면도이다.
도9a 및 도9b는 비교예의 ZnO층의 AFM상을 나타낸다.
도10은 비교예의 ZnO층의 RHEED상을 나타낸다.
도11a는 Zn 극성면에 성장시킨 ZnO층 및 O 극성면에 성장시킨 ZnO층의 성장온도와 성장속도와의 관계를 나타낸 그래프이고, 도11b 내지 11d는 각각 도 11a에서 플롯(Plot) 1b 내지 d의 조건에서 성막된 ZnO층의 RHEED상을 나타낸다.
<도면의 주요부분에 대한 부호의 설명>
1: 초고진공용기 2: Zn 소스 건(source gun)
3: O 소스 건 4: ZnS 소스 건
5: Mg 소스 건 6: N 소스 건
7: Ga 소스 건 8: 기판 히터
9: 기판 10: RHEED용 건
11: RHEED용 스크린
21:기판 22: 버퍼층
23: n 형 반도체 층 24: 발광층
25: p형 반도체 층

Claims (10)

  1. (a) 기판을 준비하는 공정과,
    (b) 상기 기판의 상방에 소스 가스로서 적어도 Zn 빔과 O 라디칼 빔, 그리고 서팩탄트로서 S를 포함하는 빔을 공급하여, 분자선 에피탁시(MBE)에 의하여 ZnO계 화합물 반도체 층을 형성하는 공정을 포함하며;
    상기 형성된 ZnO계 화합물 반도체 층에는 0.1atom%의 검출하한을 갖는 전자탐침마이크로분석에 의하여 서팩탄트 S가 검출되지 않는 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 공정 (b)에서 형성된 ZnO계 화합물 반도체 층의 밴드 갭이 ZnO의 밴드 갭과 동등한 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  4. 제3항에 있어서, 상기 공정 (b)에서 S 소스로서 ZnS 빔을 이용하고, Zn플럭스에 대한 ZnS 플럭스의 비가 0.10 이상인 것을 특징으로 하는 ZnO계 화합물반도체의 제조방법.
  5. 제4항에 있어서, Zn플럭스에 대한 ZnS 플럭스의 비가 0.20 이상인 것을 특징으로 하는 ZnO계 화합물반도체의 제조방법.
  6. 제1항에 있어서, 상기 공정 (b)는 기판온도 850℃ 미만에서 ZnO계 화합물 반도체 층을 성장시키는 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  7. 제1항에 있어서, 상기 공정 (b)는 기판온도 750℃ 미만에서 ZnO계 화합물 반도체 층을 성장시키는 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  8. 제1항에 있어서, 상기 공정 (b)는 KZn·JZn 이 KO·JO보다 큰 Zn 리치 조건(여기서 K는 부착계수이고 J는 플럭스 강도이다)에서 ZnO 층을 성장시키는 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  9. 제1항에 있어서, 상기 공정 (b)에서 Zn 빔, O 라디칼 빔 및 S를 포함하는 빔과 동시에 Mg 빔도 공급하여, Zn1-XMgXO층(0<x≤1)을 형성하는 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
  10. 제9항에 있어서, 상기 공정 (b)에서 Zn1-XMgXO층의 Mg 농도는 0.5보다 크지 않은 것을 특징으로 하는 ZnO계 화합물 반도체 층의 제조방법.
KR1020080076045A 2007-08-30 2008-08-04 ＺｎＯ계 화합물 반도체 층의 제조방법 KR101458629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007224577A JP5096844B2 (ja) 2007-08-30 2007-08-30 ＺｎＯ系化合物半導体層の製造方法
JPJP-P-2007-00224577 2007-08-30

Publications (2)

Publication Number Publication Date
KR20090023094A KR20090023094A (ko) 2009-03-04
KR101458629B1 true KR101458629B1 (ko) 2014-11-07

Family

ID=39938132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076045A KR101458629B1 (ko) 2007-08-30 2008-08-04 ＺｎＯ계 화합물 반도체 층의 제조방법

Country Status (4)

Country Link
US (1) US7718468B2 (ko)
EP (1) EP2031649A3 (ko)
JP (1) JP5096844B2 (ko)
KR (1) KR101458629B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4994235B2 (ja) * 2005-08-09 2012-08-08 スタンレー電気株式会社 ＺｎＯ結晶とその成長方法、及び発光素子の製造方法
KR101089585B1 (ko) * 2009-03-24 2011-12-05 광주과학기술원 산화아연 박막 및 산화아연 기반 발광소자의 제조방법
US9053851B2 (en) * 2011-10-06 2015-06-09 Japan Science And Technology Agency Crystal and laminate
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
JP5952120B2 (ja) * 2012-07-27 2016-07-13 スタンレー電気株式会社 ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
CN103205252B (zh) * 2013-05-16 2015-04-15 江西财经大学 一种新型蓝色无机发光材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593960B2 (ja) * 1990-11-29 1997-03-26 シャープ株式会社 化合物半導体発光素子とその製造方法
JP2001287998A (ja) * 2000-04-05 2001-10-16 Stanley Electric Co Ltd ＺｎＯ結晶、その成長方法および光半導体装置
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2004193271A (ja) * 2002-12-10 2004-07-08 Sharp Corp 酸化物半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2839715A1 (de) * 1977-09-17 1979-03-29 Murata Manufacturing Co Piezoelektrische kristalline filme aus zinkoxyd und verfahren zu ihrer herstellung
JP4252809B2 (ja) 2003-01-15 2009-04-08 スタンレー電気株式会社 ＺｎＯ結晶の製造方法及びＺｎＯ系ＬＥＤの製造方法
JP4185797B2 (ja) * 2003-03-25 2008-11-26 シャープ株式会社 酸化物半導体発光素子およびその製造方法
GB2431163A (en) * 2005-07-11 2007-04-18 Itri Ltd Friction material and process for the production thereof
JP5122738B2 (ja) 2005-11-01 2013-01-16 スタンレー電気株式会社 ＺｎＯ結晶またはＺｎＯ系半導体化合物結晶の製造方法、及びＺｎＯ系発光素子の製造方法
JP5187634B2 (ja) * 2006-10-25 2013-04-24 スタンレー電気株式会社 ＺｎＯ単結晶層及び半導体発光素子とその製造方法
JP2008160057A (ja) * 2006-11-29 2008-07-10 Stanley Electric Co Ltd 半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593960B2 (ja) * 1990-11-29 1997-03-26 シャープ株式会社 化合物半導体発光素子とその製造方法
JP2001287998A (ja) * 2000-04-05 2001-10-16 Stanley Electric Co Ltd ＺｎＯ結晶、その成長方法および光半導体装置
JP2002016285A (ja) * 2000-06-27 2002-01-18 National Institute Of Advanced Industrial & Technology 半導体発光素子
JP2004193271A (ja) * 2002-12-10 2004-07-08 Sharp Corp 酸化物半導体発光素子

Also Published As

Publication number Publication date
JP5096844B2 (ja) 2012-12-12
EP2031649A3 (en) 2014-07-23
EP2031649A2 (en) 2009-03-04
JP2009059813A (ja) 2009-03-19
US7718468B2 (en) 2010-05-18
KR20090023094A (ko) 2009-03-04
US20090061559A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5122738B2 (ja) ＺｎＯ結晶またはＺｎＯ系半導体化合物結晶の製造方法、及びＺｎＯ系発光素子の製造方法
US20110089418A1 (en) Zinc oxide based compound semiconductor device
KR101458629B1 (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
US8154018B2 (en) Semiconductor device, its manufacture method and template substrate
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
JP6100590B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5506221B2 (ja) ＺｎＯ系半導体素子の製造方法
US7943927B2 (en) ZnO based semiconductor light emitting device and its manufacture method
JP2009212426A (ja) ＺｎＯ系半導体装置の製造方法
JP5451320B2 (ja) ＺｎＯ系化合物半導体素子
JP6155118B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6100591B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6092657B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5912968B2 (ja) ｐ型ＺｎＯ系半導体膜の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2011091077A (ja) ＺｎＯ系化合物半導体素子
JP5952120B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5727208B2 (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法
JP2014027134A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP6092648B2 (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP2014027135A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP2016033934A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2016033935A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2012074500A (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法
JP2013046023A (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right