JP2008160057A - 半導体発光素子の製造方法 - Google Patents

Abstract

【課題】 ＺｎＯ系半導体を用いたＭＱＷ構造の形成に適用可能な半導体発光素子の製造方法を提供する。
【解決手段】 半導体発光素子の製造方法は、（ａ）第１導電型の第１の半導体層を形成する工程と、（ｂ）第１の半導体層上に発光層を形成する工程と、（ｃ）発光層上に第２導電型を有する第２の半導体層を形成する工程と、（ｄ）第１及び第２の半導体層にそれぞれ接続される第１及び第２の電極を形成する工程とを有し、工程（ｂ）は、（ｂ−１）Ｚｎ_１−ｙＭｇ_ｙＯ層からなる障壁層を形成する工程と、（ｂ−２）ＺｎＳ_ｘＯ_１−ｘ層からなる井戸層を形成する工程と、（ｂ−３）工程（ｂ−１）及び（ｂ−２）の少なくとも一方の後にアニールを行う工程とを含み、ｘ及びｙは、０≦ｘ、０≦ｙであり、かつＺｎＳ_ｘＯ_１−ｘ層のバンドギャップを、Ｚｎ_１−ｙＭｇ_ｙＯ層のそれよりも小さくするような値である。
【選択図】 図２

Description

本発明は、半導体発光素子の製造方法に関し、特に、ＺｎＯ系半導体発光素子の製造方法に関する。

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップを有する直接遷移型の半導体で、励起子の束縛エネルギが６０ｍｅＶと他の半導体に比べて比較的大きく、高効率な発光素子の材料として期待されている。

ＺｎＯのバンド間遷移エネルギは、約３７０ｎｍの紫外領域の発光エネルギに相当する。これは、産業上の利用価値が高い４００ｎｍ以上の可視光領域よりも短波長であるので、４００ｎｍよりも長波長の発光を得るため、ＺｎＯのバンドギャップを狭くする（ナローギャップ化する）研究が進められている。

ＺｎＯのバンドギャップをナローギャップ化する技術として、Ｚｎの一部をＣｄで置換したＺｎＣｄＯ混晶が提案されており、Ｃｄ組成に応じてバンドギャップを３．４ｅＶ〜１．５ｅＶの範囲で調整することができる。しかし、Ｃｄは毒性の強い元素であるため、ＺｎＣｄＯ混晶の採用は安全性の面から難しい。

例えば特許文献１に、ＶＩ族の元素である硫黄（Ｓ）やセレン（Ｓｅ）でＯの一部を置換して混晶とすることにより、ＺｎＯのバンドギャップをナローギャップ化する技術が開示されている。この技術は、Ｃｄを導入する技術に比べ、安全性の面で優れている。

特開２００２−１６２８５号公報

発光層に多重量子井戸（ＭＱＷ）構造を採用すれば、高い発光効率が期待される。ＺｎＯ系半導体を用いたＭＱＷ構造を良好に形成するための技術が望まれる。

本発明の一目的は、ＺｎＯ系半導体を用いたＭＱＷ構造の形成に適用可能な半導体発光素子の製造方法を提供することである。

本発明の一観点によれば、（ａ）第１導電型の第１の半導体層を形成する工程と、（ｂ）前記第１の半導体層の上に発光層を形成する工程と、（ｃ）前記発光層の上に、前記第１導電型とは反対の第２導電型を有する第２の半導体層を形成する工程と、（ｄ）前記第１の半導体層に電気的に接続される第１の電極、及び、前記第２の半導体層に電気的に接続される第２の電極を形成する工程とを有し、前記工程（ｂ）は、（ｂ−１）Ｚｎ_１−ｙＭｇ_ｙＯ層からなる障壁層を形成する工程と、（ｂ−２）ＺｎＳ_ｘＯ_１−ｘ層からなる井戸層を形成する工程と、（ｂ−３）前記工程（ｂ−１）及び（ｂ−２）の少なくとも一方の後にアニールを行う工程とを含み、ｘ及びｙは、０≦ｘ、０≦ｙであり、かつＺｎＳ_ｘＯ_１−ｘ層のバンドギャップを、Ｚｎ_１−ｙＭｇ_ｙＯ層のバンドギャップよりも小さくするような値である半導体発光素子の製造方法が提供される。

Ｚｎ_１−ｙＭｇ_ｙＯ層からなる障壁層の形成工程、及び、ＺｎＳ_ｘＯ_１−ｘ層からなる井戸層の形成工程の少なくとも一方の後にアニールを行うことにより、障壁層または井戸層の平坦性を向上できる。

まず、図１を参照し、ＺｎＯ系化合物半導体層を成長させるための成膜装置について説明する。成膜方法として、分子線エピタキシ（ＭＢＥ）が用いられる。

超高真空容器１内に、基板ヒータ８が配置され、基板９が、基板ヒータ８に保持される。基板９として、例えば、ｃ面ＺｎＯ基板が用いられる。

超高真空容器１が、Ｚｎソースガン２、Ｏソースガン３、ＺｎＳソースガン４、Ｍｇソースガン５、Ｎソースガン６、及び、Ｇａソースガン７を備える。Ｚｎソースガン２、ＺｎＳソースガン４、Ｍｇソースガン５、及びＧａソースガン７は、それぞれ、Ｚｎ、ＺｎＳ、Ｍｇ、及びＧａの固体ソースを収容するクヌーセンセルを含み、それぞれ、Ｚｎビーム、ＺｎＳビーム、Ｍｇビーム、及びＧａビームを出射する。

なお、ＺｎＳソースガンの代わりに、固体ソースとして単体のＳを用いたＳソースガンを用いることもできる。また、Ｈ_２Ｓ等の他の硫黄化合物を硫黄源とすることも可能である。

Ｏソースガン３及びＮソースガン６は、それぞれ、高周波（例えば１３．５６ＭＨｚ）を用いる無電極放電管を含む。Ｏソースガン３及びＮソースガン６は、それぞれ、無電極放電官内で酸素ガス及び窒素ガスをラジカル化して、Ｏラジカルビーム及びＮラジカルビームを出射する。基板９上に、所望のタイミングで所望のビームを供給することにより、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

超高真空容器１にはまた、反射高速電子線回折（ＲＨＥＥＤ）用のガン１０、及び、ＲＨＥＥＤの回折像を映すスクリーン１１が取り付けられている。ＲＨＥＥＤの回折像から、基板９上に形成された結晶層の表面の平坦性を評価できる。結晶層の表面が平坦である場合は、ＲＨＥＥＤの回折像がストリークパタンを示し、結晶層の表面が平坦でない場合は、ＲＨＥＥＤの回折像がスポットパタンを示す。

真空ポンプ１２が、超高真空容器１の内部を真空排気する。なお、超高真空とは、圧力が１×１０^−７Ｔｏｒｒ以下の真空を示す。

Ｚｎビーム及びＯラジカルビームを供給すると同時に、硫黄源としてＺｎＳビームを供給することにより、ＺｎＳＯ混晶層を形成することができる。Ｓを含む混晶とすることにより、バンドギャップをＺｎＯよりも狭くすることができる。

Ｚｎビーム及びＯラジカルビームを供給すると同時に、Ｍｇビームを供給することにより、ＺｎＭｇＯ混晶層を形成することができる。Ｍｇを含む混晶とすることにより、バンドギャップをＺｎＯよりも広くすることができる。

ＺｎＳ_ｘＯ_１−ｘ層とＺｎ_１−ｙＭｇ_ｙＯ層とを交互に積層することにより、多重量子井戸（ＭＱＷ）構造を作製することができる。ここで、ｘ及びｙは、０≦ｘ≦１かつ０≦ｙ≦１であり、さらに、ＺｎＳ_ｘＯ_１−ｘのバンドギャップがＺｎ_１−ｙＭｇ_ｙＯのバンドギャップよりも小さく、ＺｎＳ_ｘＯ_１−ｘ層が井戸層となり、Ｚｎ_１−ｙＭｇ_ｙＯ層が障壁層となるように定められる。

なお、ｘが０でない所定値であるＺｎＳ_ｘＯ_１−ｘ層を井戸層とし、ｙ＝０としたＺｎ_１−ｙＭｇ_ｙＯ層、すなわちＺｎＯ層を障壁層とするＭＱＷ構造を作製することもできる。また、ｘ＝０としたＺｎＳ_ｘＯ_１−ｘ層、すなわちＺｎＯ層を井戸層とし、ｙが０でない所定値であるＺｎ_１−ｙＭｇ_ｙＯ層を障壁層とするＭＱＷ構造を作製することもできる。

次に、図１２を参照して、比較例によるＭＱＷ構造の作製方法について説明する。図１２は、比較例によるＭＱＷ構造を作製するための、Ｚｎ、Ｏ、Ｓ、及びＭｇのフラックス量の時間変化を示すタイミングチャートである。横軸方向に時間を示し、各成分について縦軸方向にフラックス量を示す。

ＭＱＷ構造の形成期間中ずっと、Ｚｎ及びＯが、それぞれ所定のフラックス量で供給される。ＺｎＭｇＯ障壁層の形成期間ＰＢｃとＺｎＳＯ井戸層の形成期間ＰＷｃとが交互に繰り返される。障壁層形成期間ＰＢｃに、Ｍｇが所定のフラックス量で供給され、井戸層形成期間ＰＷｃに、Ｓが所定のフラックス量で供給される。障壁層形成期間ＰＢｃと井戸層形成期間ＰＷｃとの間に隙間が開かないように（障壁層の形成工程と井戸層の形成工程とが連続的に行われるように）、Ｍｇ及びＳの供給が制御される。

ＺｎＳＯ井戸層の成長温度は、５００℃以下とする。５００℃より高い温度で成長させると、Ｓの蒸気圧がＺｎＯのそれに比べて非常に高いことに起因して、ＺｎＯ結晶中に、組成レベルの濃度でＳを入れることが難しい。ここで、組成レベルの濃度とは、ｘ≧０．０１の濃度である。ＺｎＭｇＯ障壁層の成長温度も、ＺｎＳＯ井戸層のＳの抜けを抑制する観点から、５００℃以下とすることが好ましい。

なお、障壁層形成期間ＰＢｃ、及び井戸層形成期間ＰＷｃの双方でＭｇを供給せず、井戸層形成期間ＰＷｃにＳを所定のフラックス量で供給することにより、ＺｎＳＯ層を井戸層としＺｎＯ層を障壁層とするＭＱＷ構造を形成することができる。

また、障壁層形成期間ＰＢｃ、及び井戸層形成期間ＰＷｃの双方でＳを供給せず、障壁層形成期間ＰＢｃにＭｇを所定のフラックス量で供給することにより、ＺｎＯ層を井戸層としＺｎＭｇＯ層を障壁層とするＭＱＷ構造を形成することができる。

図１３に、比較例の方法で作製したＭＱＷ構造の、Ｘ線回折（ＸＲＤ）の２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ（ｃｏｕｎｔｓ／ｓｅｃｏｎｄ）単位で示す。この試料は、ＺｎＳＯ層を井戸層としＺｎＯ層を障壁層とするものである。

障壁層と井戸層との界面が平坦であれば、障壁層と井戸層の屈折率の違いを反映して、２θ−ω測定の回折パタンに、ＭＱＷ構造の１周期分の厚み（障壁層及び井戸層を１層ずつ積層した厚み）に相当する回折ピークが観測される。この回折ピークは、サテライトピークと呼ばれる。サテライトピークの次数が多いほど、界面の平坦性が高いと判断される。例えば発光素子を製造する場合、障壁層と井戸層との界面は平坦であることが好ましい。

しかし、図１３に示す回折パタンでは、明確なサテライトピークが見られない。すなわち、障壁層と井戸層との界面が平坦でない。なお、ＺｎＳＯ層を井戸層としＺｎＯ層を障壁層とするＭＱＷ構造について説明したが、ＺｎＯ層を井戸層としＺｎＭｇＯ層を障壁層とするＭＱＷ構造、及び、ＺｎＳＯ層を井戸層としＺｎＭｇＯ層を障壁層とするＭＱＷ構造についても同様に、障壁層と井戸層との界面が平坦にならない現象が生じると考えられる。

比較例の方法で平坦な界面が形成されない理由として、以下のようなものが考えられる。上述のように、ＺｎＳＯ井戸層及びＺｎＭｇＯ障壁層の成長を、５００℃以下で行うと、基板上で原子が充分にはマイグレーションしにくくなり、ＺｎＳＯ層及びＺｎＭｇＯ層が２次元成長できない。

次に、第１〜第５の実施例によるＭＱＷ構造の作製方法について説明する。第１〜第５の実施例では、ｃ面ＺｎＯ基板の＋ｃ面上にＭＱＷ構造を作製した。井戸層中のＳの導入量（ｘ）と、障壁層中のＭｇの導入量（ｙ）とを変化させた。

まず、第１の実施例によるＭＱＷ構造の作製方法について説明する。第１の実施例では、ＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１３、ｙ＝０．００）ＭＱＷ構造を作製した。なお、ｙ＝０．００であるので、Ｚｎ_１−ｙＭｇ_ｙＯ障壁層は、すなわちＺｎＯ層である。

まず、ｃ面ＺｎＯ基板にサーマルアニールを施して基板表面を洗浄した。サーマルアニールは、１×１０^−９Ｔｏｒｒの高い真空下において、９００℃で３０分行った。

続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層を形成するために、Ｚｎビーム及びＯラジカルビームをＺｎＯ基板の＋ｃ面上へ照射した。基板温度は５００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を３．２８Ｅ＋１４ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを２ｓｃｃｍで導入し、高周波パワー３００Ｗでプラズマ化して行った。Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層１層の厚さは、４０ｎｍとした。

続いて、ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１３）井戸層を形成するため、Ｚｎビーム、Ｏラジカルビーム、及びＺｎＳビームを、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層上に照射した。基板温度は５００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を１．９７Ｅ＋１５ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを２ｓｃｃｍで導入し、高周波パワー３００Ｗでプラズマ化して行った。ＺｎＳビームの照射は、固体ソースとして純度５ＮのＺｎＳを用い、フラックス量を６．０８Ｅ＋１５ａｔｏｍｓ／ｃｍ^２ｓとして行った。ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１３）井戸層１層の厚さは、５ｎｍとした。

ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１３）井戸層形成の後、井戸層の形成温度（５００℃）より高い温度である８００℃に基板を加熱した。８００℃となった時点から、温度一定とし、５分のアニールを施した。

その後、上述の条件での障壁層形成工程、井戸層形成工程、及びアニール工程を１セットとした工程を繰り返して、５周期のＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１３、ｙ＝０．００）ＭＱＷ構造を作製した。

図２に、第１の実施例の方法で作製したＭＱＷ構造の、ＸＲＤの２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ単位で示す。２θ−ω測定は、（００２）面で行っている。

図２に示す回折パタンでは、驚くべきことに、サテライトピークが５次の項まで観測される。すなわち、第１の実施例の方法により、障壁層と井戸層との界面の非常に平坦なＭＱＷ構造が得られる。

次に、第２の実施例によるＭＱＷ構造の作製方法について説明する。第２の実施例でも、第１の実施例と同様に、ＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１３、ｙ＝０．００）ＭＱＷ構造を作製した。

まず、第１の実施例と同様な条件で、サーマルアニールを行って基板を洗浄した。続いて、第１の実施例と同様な条件で、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層を形成した。障壁層１層の厚さは３０ｎｍとした。

Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層形成の後、障壁層の形成温度（５００℃）より高い温度である８００℃に基板を加熱した。８００℃となった時点から、温度一定とし、５分のアニールを施した。

続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層の上に、第１の実施例と同様な条件で、ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１３）井戸層を形成した。井戸層１層の厚さは５ｎｍとした。

その後、上述の条件での障壁層形成工程、アニール工程、及び井戸層形成工程を１セットとした工程を繰り返して、５周期のＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１３、ｙ＝０．００）ＭＱＷ構造を作製した。

図３に、第２の実施例の方法で作製したＭＱＷ構造の、ＸＲＤの２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ単位で示す。

第１の実施例について図２に示した回折パタンと同様に、第２の実施例で作製したＭＱＷ構造でも、サテライトピークが５次の項まで観測される。第２の実施例の方法でも、障壁層と井戸層との界面が非常に平坦となることがわかる。

図４に、第２の実施例で作製したＭＱＷ構造の断面の、透過電子顕微鏡（ＴＥＭ）による顕微鏡写真を示す。このＴＥＭ像からも、膜厚約３０ｎｍの障壁層、及び、膜厚約５ｎｍの井戸層が交互に積層され、障壁層と井戸層との界面が平坦に形成されていることがわかる。

次に、図５（Ａ）〜図５（Ｅ）を参照し、障壁層形成に続くアニールにより、障壁層表面の平坦性が時間とともにどのように変化するか調べた実験について説明する。

図５（Ａ）〜図５（Ｅ）は、それぞれ、障壁層の形成直後、アニール開始３０秒後、アニール開始１分後、アニール開始５分後、及び、アニール開始１０分後のＲＨＥＥＤ回折像である。

障壁層の成長直後のＲＨＥＥＤ回折像がスポットパタンを示すのに対し、アニール開始１分後のＲＨＥＥＤ回折像はストリークパタンを示す。これは、アニールによって障壁層表面が平坦化されたことを示す。以後、アニール開始５分後、及びアニール開始１０分後のＲＨＥＥＤ回折像もストリークパタンを示し、平坦な表面が維持されることがわかる。

次に、第３の実施例によるＭＱＷ構造の作製方法について説明する。第３の実施例では、第１及び第２の実施例よりもＳの多く導入されたＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１９、ｙ＝０．００）ＭＱＷ構造を作製した。

まず、第１の実施例と同様な条件で、サーマルアニールを行って基板を洗浄した。続いて、基板温度を４００℃とし、Ｚｎビーム及びＯラジカルビームを、第１の実施例の障壁層形成工程と同様の条件で照射して、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層を形成した。Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層１層の厚さは、１０ｎｍとした。

続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層形成の後、障壁層の形成温度（４００℃）より高い温度である７００℃に基板を加熱した。７００℃となった時点から、温度一定とし、５分のアニールを施した。

続いて、基板温度を４００℃とし、Ｚｎビーム、Ｏラジカルビーム、及びＺｎＳビームを、第１の実施例の井戸層形成工程と同様の条件で、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層上に照射して、ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１９）井戸層を形成した。ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．１９）井戸層１層の厚さは、３ｎｍとした。

その後、上述の条件での障壁層形成工程、アニール工程、及び井戸層形成工程を１セットとした工程を繰り返して、５周期のＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．１９、ｙ＝０．００）ＭＱＷ構造を作製した。

図６に、第３の実施例の方法で作製したＭＱＷ構造の、ＸＲＤの２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ単位で示す。第３の実施例では、サテライトピークが２次の項まで観測される。第３の実施例の方法でも、障壁層と井戸層との界面が平坦となることがわかる。

次に、第４の実施例によるＭＱＷ構造の作製方法について説明する。第４の実施例では、第３の実施例よりもさらにＳの多く導入されたＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．４０、ｙ＝０．００）ＭＱＷ構造を作製した。

まず、第１の実施例と同様な条件で、サーマルアニールを行って基板を洗浄した。続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層を形成するために、Ｚｎビーム及びＯラジカルビームをＺｎＯ基板の＋ｃ面上へ照射した。基板温度は４００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を９．８６Ｅ＋１３ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを１ｓｃｃｍで導入し、高周波パワー２００Ｗでプラズマ化して行った。Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層１層の厚さは、１０ｎｍとした。

続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層形成の後、障壁層の形成温度（４００℃）より高い温度である７００℃に基板を加熱した。７００℃となった時点から、温度一定とし、５分のアニールを施した。

続いて、ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．４０）井戸層を形成するため、Ｚｎビーム、Ｏラジカルビーム、及びＺｎＳビームを、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．００）障壁層上に照射した。基板温度は４００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を１．９７Ｅ＋１５ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを１ｓｃｃｍで導入し、高周波パワー２００Ｗでプラズマ化して行った。ＺｎＳビームの照射は、固体ソースとして純度５ＮのＺｎＳを用い、フラックス量を５．６５Ｅ＋１５ａｔｏｍｓ／ｃｍ^２ｓとして行った。ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．４０）井戸層１層の厚さは、２ｎｍとした。

その後、上述の条件での障壁層形成工程、アニール工程、及び井戸層形成工程を１セットとした工程を繰り返して、５周期のＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．４０、ｙ＝０．００）ＭＱＷ構造を作製した。

図７に、第４の実施例の方法で作製したＭＱＷ構造の、ＸＲＤの２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ単位で示す。第４の実施例では、サテライトピークが３次の項まで観測される。第４の実施例の方法でも、障壁層と井戸層との界面が平坦となることがわかる。

なお、バンド閉じ込めの観点から、Ｓの導入量ｘはｘ≦０．４０とすることが好ましい。なお、第１及び第２の実施例と比較すると、第３及び第４の実施例では観測されるサテライトピークの次数が少なく、相対的に平坦性が低い。つまり、Ｓ濃度が高くなると、平坦な界面を得ることが難しくなると考えられる。

井戸層中のＳ濃度が高くなるほど、または障壁層中のＭｇ濃度が高くなるほど、Ｚｎ_１−ｙＭｇ_ｙＯ障壁層とＺｎＳ_ｘＯ_１−ｘ井戸層との間の格子不整合度が大きくなる。ここで格子不整合度は、
格子不整合度＝（ＺｎＳ_ｘＯ_１−ｘのａ軸長−Ｚｎ_１−ｙＭｇ_ｙＯのａ軸長）／Ｚｎ_１−ｙＭｇ_ｙＯのａ軸長
という式で定義される。Ｓ濃度が高くなって格子不整合度が大きくなるほど、平坦な界面が得にくくなると考えられる。格子不整合度は、２％以下とすることが好ましいであろう。

例えば、ｙ＝０．００である（障壁層がＭｇを含まない）とき、格子不整合度が２％程度以下という条件から、ｘの好ましい範囲について、ｘ≦０．２０と見積もることができる。Ｓの導入量ｘは、ｘ≦０．４０とすることが好ましく、ｘ≦０．２０とすることがさらに好ましい。

なお、第３及び第４の実施例では、Ｓ濃度を高くするため、第１及び第２の実施例よりも成膜温度、アニール温度を低めにしている。

次に、第５の実施例によるＭＱＷ構造の作製方法について説明する。第５の実施例では、ＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．００、ｙ＝０．２５）ＭＱＷ構造を作製した。なお、ｘ＝０．００であるので、ＺｎＳ_ｘＯ_１−ｘ井戸層は、すなわちＺｎＯ層である。

まず、第１の実施例と同様な条件で、サーマルアニールを行って基板を洗浄した。続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．２５）障壁層を形成するために、Ｚｎビーム、Ｏラジカルビーム、及びＭｇビームをＺｎＯ基板の＋ｃ面上へ照射した。基板温度は５００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を２．９６Ｅ＋１４ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを３ｓｃｃｍで導入し、高周波パワー３００Ｗでプラズマ化して行った。Ｍｇビームの照射は、固体ソースとして純度７ＮのＭｇを用い、フラックス量を１．２９Ｅ＋１４ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．２５）障壁層１層の厚さは、１０ｎｍとした。

続いて、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．２５）障壁層形成の後、障壁層の形成温度（５００℃）より高い温度である８００℃に基板を加熱した。８００℃となった時点から、温度一定とし、５分のアニールを施した。

続いて、ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．００）井戸層を形成するため、Ｚｎビーム及びＯラジカルビームを、Ｚｎ_１−ｙＭｇ_ｙＯ（ｙ＝０．２５）障壁層上に照射した。基板温度は５００℃とした。Ｚｎビームの照射は、固体ソースとして純度７ＮのＺｎを用い、フラックス量を１．９７Ｅ＋１４ａｔｏｍｓ／ｃｍ^２ｓとして行った。Ｏラジカルビームの照射は、純度６Ｎの純酸素ガスを３ｓｃｃｍで導入し、高周波パワー３００Ｗでプラズマ化して行った。ＺｎＳ_ｘＯ_１−ｘ（ｘ＝０．００）井戸層１層の厚さは、５ｎｍとした。

その後、上述の条件での障壁層形成工程、アニール工程、及び井戸層形成工程を１セットとした工程を繰り返して、５周期のＺｎＳ_ｘＯ_１−ｘ／Ｚｎ_１−ｙＭｇ_ｙＯ（ｘ＝０．００、ｙ＝０．２５）ＭＱＷ構造を作製した。

図８に、第５の実施例の方法で作製したＭＱＷ構造の、ＸＲＤの２θ−ω測定の結果を示す。グラフの横軸が回折角２θを度単位で示し、縦軸が回折強度をログスケールのｃｐｓ単位で示す。第５の実施例では、明瞭なサテライトピークが観測される。第５の実施例でも、障壁層と井戸層との界面が平坦となることが分かる。

なお、Ｍｇの導入量ｙが大きすぎると、岩塩構造のＭｇＯと、ウルツ鉱構造のＺｎＭｇＯとが相分離を起こしてしまう。相分離抑制の観点から、ｙ≦０．５０とすることが好ましい。また、例えば、ｘ＝０．００である（井戸層がＳを含まない）とき、バンド閉じ込めの観点から、ｙ≧０．１０とすることが好ましい。Ｍｇの導入量ｙは、０．１０≦ｙ≦０．５０とすることが好ましい。

以上説明したように、第１〜第４の実施例の方法では、表面が平坦なＺｎＯ障壁層及びＺｎＳＯ井戸層を持つＭＱＷ構造が得られ、第５の実施例の方法では、表面が平坦なＺｎＭｇＯ障壁層及びＺｎＯ井戸層を持つＭＱＷ構造が得られる。

このことより、ＺｎＭｇＯ層を障壁層とし、ＺｎＳＯ層を井戸層とするＭＱＷ構造を作製する場合であっても、障壁層の形成後にアニールを行うか、または、井戸層の形成後にアニールを行うことにより、障壁層及び井戸層の表面を平坦にすることができると考えられる。

なお、アニールの好ましい温度は、５００℃よりも高く９００℃以下の範囲の温度である。アニールの好ましい時間範囲は１分以上１０分以下である。なお、９００℃より高い温度で１０分より長い時間のアニールを行うと、Ｓ原子の相互拡散や、Ｏ原子が格子中から抜けた欠陥等の不具合が生じやすい。なお、図５（Ａ）〜図５（Ｅ）を参照して説明した実験では、アニール開始後１０分が経過してもＲＨＥＥＤ回折像がストリークパタンを維持しており、Ｏ原子の抜けが生じていないと考えられる。

図９に、第１〜第５の実施例のＭＱＷ構造の作製方法を一般化したＭＱＷ構造の作製方法を説明するための、Ｚｎ、Ｏ、Ｓ、及びＭｇのフラックス量の時間変化を示すタイミングチャートを示す。横軸方向に時間を示し、各成分について縦軸方向にフラックス量を示す。ＺｎＭｇＯ層を障壁層とし、ＺｎＳＯ層を井戸層とする場合について示す。

障壁層の形成期間ＰＢと井戸層の形成期間ＰＷとが交互に繰り返される。障壁層形成期間ＰＢに、Ｚｎ、Ｏ、及びＭｇがそれぞれ所定のフラックス量で供給され、井戸層形成期間ＰＷに、Ｚｎ、Ｏ、及びＳがそれぞれ所定のフラックス量で供給される。障壁層形成期間ＰＢと井戸層形成期間ＰＷとの間に、アニール期間ＰＡが挿入される。図９に示す例では、障壁層形成期間ＰＢと井戸層形成期間ＰＷとの間に、すべてアニール期間ＰＡが挿入されている。

なお、第１の実施例では、障壁層形成期間ＰＢとその直後の井戸層形成期間ＰＷとの間にアニール期間ＰＡが挿入されず（井戸層形成期間ＰＷが終わる度にアニールを行う）、障壁層形成期間ＰＢにＭｇが供給されない。なお、これは、図９において、障壁層形成期間ＰＢとその直後の井戸層形成期間ＰＷとの間のアニール期間ＰＡの時間幅が０で、障壁層形成期間ＰＢにおけるＭｇのフラックス量が０の場合と考えることができる。

第２〜第４の実施例では、井戸層形成期間ＰＷとその直後の障壁層形成期間ＰＢとの間にアニール期間ＰＡが挿入されず（障壁層形成期間ＰＢが終わる度にアニールを行う）、障壁層形成期間ＰＢにＭｇが供給されない。なお、これは、図９において、井戸層形成期間ＰＷとその直後の障壁層形成期間ＰＢとの間のアニール期間ＰＡの時間幅が０で、障壁層形成期間ＰＢにおけるＭｇのフラックス量が０の場合と考えることができる。

第５の実施例は、井戸層形成期間ＰＷとその直後の障壁層形成期間ＰＢとの間にアニール期間ＰＡが挿入されず（障壁層形成期間ＰＢが終わる度にアニールを行う）、井戸層形成期間ＰＷにＳが供給されない。なお、これは、図９において、井戸層形成期間ＰＷとその直後の障壁層形成期間ＰＢとの間のアニール期間ＰＡの時間幅が０で、井戸層形成期間ＰＷにおけるＳのフラックス量が０の場合と考えることができる。

なお、Ｓの蒸発を抑制する観点から、Ｓの導入された井戸層形成直後のアニールは、障壁層の形成直後のアニールに比べて低温で行ってもよいであろう。障壁層の形成直後のみにアニールを行う場合は、井戸層にＳが導入されていても、Ｓの蒸発が抑制されるであろう。

次に、図１０（Ａ）〜図１０（Ｃ）を参照して、上記実施例のＭＱＷ構造の作製方法を応用した、第６の実施例によるＺｎＯ系半導体発光素子の製造方法について説明する。

基板９として、ｎ型の導電型を有するｃ面ＺｎＯ基板を用いる。＋ｃ面上に発光素子を形成する。まず、洗浄された基板９上に、ｎ型ＺｎＯバッファ層２０を形成する。ｎ型ＺｎＯバッファ層２０は、３００℃〜５００℃で成長させ、厚さは１０ｎｍ〜３０ｎｍ程度が望ましい。なお、さらに８００℃〜９００℃で３０分程度のアニールを行ってもよい。アニールにより、バッファ層の結晶性をより高めることができる。

次に、ｎ型ＺｎＯバッファ層２０の表面上に、Ｇａをドーピングしたｎ型ＺｎＯ層２１を形成する。ｎ型ＺｎＯ層２１は、５００℃〜１０００℃で成長させ、厚さは１μｍ〜２μｍで、Ｇａ密度は１×１０^１８ｃｍ^−３以上であることが好ましい。

続いて、ｎ型ＺｎＯ層２１の表面上に、Ｇａをドーピングしたｎ型ＺｎＭｇＯクラッド層２２を形成する。ｎ型ＺｎＭｇＯクラッド層２２は、ｎ型ＺｎＯバッファ層２０の成長温度よりも低い温度で成長させ、厚さは１００ｎｍ〜６００ｎｍで、Ｇａ密度は１×１０^１８ｃｍ^−３以上であることが好ましい。

次に、ｎ型ＺｎＭｇＯクラッド層２２の表面上に、上述の実施例の方法により、ＭＱＷ構造を有する発光層２３を形成する。なお、発光層２３は、図１０（Ｂ）に示すように、１層の井戸層２３ｗの上に１層の障壁層２３ｂを積層した構造としてもよい。図１０（Ｃ）に、井戸層２３ｗと障壁層２３ｂとを交互に複数層ずつ積層したＭＱＷ構造を示す。

次に、発光層２３の表面上に、Ｎをドーピングしたｐ型ＺｎＭｇＯクラッド層２４を形成する。ｐ型ＺｎＭｇＯクラッド層２４は、３００℃〜１０００℃で成長させ、厚さは１００ｎｍ〜３００ｎｍで、Ｎ密度は１×１０^１８ｃｍ^−３以上であることが好ましい。

最後に、ｐ型ＺｎＭｇＯクラッド層２４の表面上に、Ｎをドーピングしたｐ型ＺｎＯ層２５を形成する。ｐ型ＺｎＯ層２５は、５００℃〜１０００℃で成長させ、厚さは１００ｎｍ〜２００ｎｍで、Ｎ密度は１×１０^１９ｃｍ^−３以上であることが好ましい。Ｎが膜中に均一にドープされたｐ型ＺｎＯ層２５が得られる。

次に、電極を形成する。基板９の下面上にｎ側電極３０を形成する。ｎ側電極３０は、例えば、基板９の下面上に厚さ２ｎｍ〜１０ｎｍのＴｉ層を形成し、このＴｉ層に厚さ３００ｎｍ〜５００ｎｍのＡｌ層を積層することにより形成される。

また、ｐ型ＺｎＯ層２５の上面上に、ｐ側電極３１を形成する。ｐ側電極３１は、例えば、ｐ型ＺｎＯ層２５の上に厚さ０．５ｎｍ〜１ｎｍのＮｉ層を形成し、このＮｉ層に、厚さ１０ｎｍのＡｕ層を積層することにより形成される。さらに、ｐ側電極３１上にボンディング電極３２を形成する。ボンディング電極３２は、例えば、厚さ５００ｎｍのＡｕ層からなる。

これらの電極を形成した後、例えば４００℃〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば１分〜１０分である。このようにして、第６の実施例による発光素子が作製される。なお、基板９として、ｎ型の導電型を有するＺｎＯ基板を用いたが、ｎ型の導電型を有するＳｉＣ基板やＧａＮ基板を用いることもできる。

次に、図１１を参照して、第７の実施例によるＺｎＯ系半導体発光素子の製造方法について説明する。基板９として、例えばサファイア基板９ａが用いられる。

第６の実施例と同様にして、基板９ａ上に、ｎ型ＺｎＯバッファ層２０からｐ型ＺｎＯ層２５までを形成する。ｐ型ＺｎＯ層２５までが形成されたウエハを成膜装置から取り出した後、ｐ型ＺｎＯ層２５上に、レジスト膜または保護膜等を設けてパタニングし、ｎ側電極が形成される領域に対応する切り欠き窓を有するエッチングマスクを形成する。このエッチングマスクを用いて、例えばウエットエッチングやリアクティブイオンエッチングにより、ｐ型ＺｎＯ層２５からｎ型ＺｎＭｇＯクラッド層２２までをエッチングして、ｎ型ＺｎＯ層２１を露出させる。

次に、露出したｎ型ＺｎＯ層２１の表面に、例えば、厚さ１０ｎｍ〜１００ｎｍのＴｉ層を形成し、このＴｉ層に厚さ１００ｎｍ〜１０００ｎｍのＡｕ層を積層することにより、ｎ側電極３０ａを形成する。ｎ側電極３０ａの形成後、エッチングマスクを除去する。

次に、ｐ型ＺｎＯ層２５の表面に、例えば、厚さ０．１ｎｍ〜１ｎｍのＮｉ層を形成し、このＮｉ層に厚さ１ｎｍ〜１０ｎｍのＡｕ層を積層することにより、ｐ側電極３１ａを形成する。

さらに、ｐ側電極３１ａの上に、例えば、厚さ１００ｎｍのＮｉ層を形成し、このＮｉ層に厚さ１０００ｎｍのＡｕ層を積層することにより、ボンディング電極３２ａを形成する。なお、ｐ側の電極の材料がｎ側電極３０ａ上に積層されないように、適宜マスクを用いて、ｐ側電極３１ａ及びボンディング電極３２ａを形成する。

これらの電極を形成した後、例えば４００℃〜８００℃の酸素雰囲気中で、電極合金化処理を行う。合金処理時間は、例えば３０秒〜１０分である。このようにして、第７の実施例による発光素子が作製される。

第７の実施例による発光素子では、基板として絶縁性のサファイア基板を用いることができる。なお、ＺｎＯ基板、ＳｉＣ基板、またはＧａＮ基板を用いることもできる。

なお、上記実施例ではｃ面ＺｎＯ基板を用い、＋ｃ面上に半導体素子を形成する例を説明したが、−ｃ面上に形成することもできる。また、ａ面やｍ面を有するＺｎＯ基板上に半導体素子を形成することもできる。

なお、発光層の形成工程において、例えば第１の実施例の方法であれば、井戸層を形成する度にアニールを行い、例えば第２〜第５の実施例の方法であれば、障壁層を形成する度にアニール行う。つまり、これらの方法では、障壁層及び井戸層を１周期形成する度にアニールを行っている。しかし、充分な平坦性が得られるのであれば、必ずしも毎周期アニールを行う必要はないであろう。ただし、少なくとも、発光層の積層が終わった後、その上のクラッド層を積層する前に、発光層のアニールを行うことが好ましい。

なお、以上の実施例では、Ｓを井戸層に導入する場合について説明したが、Ｓｅを井戸層に導入してバンドギャップをＺｎＯより狭くすることも可能である。ＳｅもＳと同様に蒸気圧が高いので、上記実施例の方法は、Ｓｅを導入する場合についても有効であろう。すなわち、ＺｎＳｅ_ｘＯ_１−ｘ層の成長は、例えば５００℃以下の低温で行うことが好ましく、ＺｎＳｅ_ｘＯ_１−ｘ層の成長後に、例えば５００℃より高く９００℃以下の温度範囲でアニールを行うことにより、平坦性が向上するであろう。

なお、ＺｎＳＯ混晶層（またはＺｎＳｅＯ混晶層）からなる発光層をクラッド層で挟んだダブルヘテロ構造を形成するときにも、発光層の形成の後にアニールを行うことにより、発光層の平坦性を向上できる。

なお、上記実施例では、成膜方法としてＭＢＥを用いたが、他の成膜方法、例えば、有機金属化学気相堆積（ＭＯＣＶＤ）を用いることもできるであろう。

なお、発光ダイオード（ＬＥＤ）を作製する例を説明したが、例えば、へき開でキャビティを形成して、レーザダイオード（ＬＤ）を作製することもできるであろう。ＺｎＯ系半導体を用いることにより、短波長（紫外〜青、緑）の発光素子を得ることができるであろう。さらに、これらの発光素子の応用製品、例えば、各種インジケータや、ディスプレイ、光ディスク用の光源等を作ることもできる。

また、ＬＥＤを、その発光波長の補色を生成する蛍光体と組み合わせて、白色ＬＥＤを作ることもできる。さらに、白色ＬＥＤの応用製品、例えば、照明器具、各種インジケータ、ディスプレイ、各種表示器のバック照明等を作ることもできる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

図１は、ＺｎＯ系化合物半導体層を成長させるための成膜装置の例を示す概略図である。 図２は、第１の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。 図３は、第２の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。 図４は、第２の実施例によるＭＱＷ構造の断面の、ＴＥＭによる顕微鏡写真である。 図５（Ａ）〜図５（Ｅ）は、ＭＱＷ構造の障壁層のＲＨＥＥＤの回折像である。 図６は、第３の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。 図７は、第４の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。 図８は、第５の実施例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。 図９は、第１〜第５の実施例のＭＱＷ構造の作製方法を一般化したＭＱＷ構造の作製方法を説明するための、Ｚｎ、Ｏ、Ｓ、及びＭｇのフラックス量の時間変化を示すタイミングチャートである。 図１０（Ａ）は、第６の実施例による発光素子の概略断面図であり、図１０（Ｂ）及び図１０（Ｃ）は、発光層の構造の例を示す概略断面図である。 図１１は、第７の実施例による発光素子の概略断面図である。 図１２は、比較例によるＭＱＷ構造の作製方法を説明するための、Ｚｎ、Ｏ、Ｓ、及びＭｇのフラックス量の時間変化を示すタイミングチャートである。 図１３は、比較例によるＭＱＷ構造の、ＸＲＤの２θ−ω測定結果を示すグラフである。

符号の説明

１ 超高真空容器
２ Ｚｎソースガン
３ Ｏソースガン
４ ＺｎＳソースガン
５ Ｍｇソースガン
６ Ｎソースガン
７ Ｇａソースガン
８ 基板ヒータ
９ 基板
１０ （ＲＨＥＥＤ用の）ガン
１１ （ＲＨＥＥＤ用の）スクリーン
１２ 真空ポンプ
２０ ｎ型ＺｎＯバッファ層
２１ ｎ型ＺｎＯ層
２２ ｎ型ＺｎＭｇＯクラッド層
２３ 発光層
２３ｗ 井戸層
２３ｂ 障壁層
２４ ｐ型ＺｎＭｇＯクラッド層
２５ ｐ型ＺｎＯ層
３０ ｎ側電極
３１ ｐ側電極
３２ ボンディング電極

Claims (13)

1. （ａ）第１導電型の第１の半導体層を形成する工程と、
   （ｂ）前記第１の半導体層の上に発光層を形成する工程と、
   （ｃ）前記発光層の上に、前記第１導電型とは反対の第２導電型を有する第２の半導体層を形成する工程と、
   （ｄ）前記第１の半導体層に電気的に接続される第１の電極、及び、前記第２の半導体層に電気的に接続される第２の電極を形成する工程と
   を有し、
   前記工程（ｂ）は、
   （ｂ−１）Ｚｎ_１−ｙＭｇ_ｙＯ層からなる障壁層を形成する工程と、
   （ｂ−２）ＺｎＳ_ｘＯ_１−ｘ層からなる井戸層を形成する工程と、
   （ｂ−３）前記工程（ｂ−１）及び（ｂ−２）の少なくとも一方の後にアニールを行う工程と
   を含み、ｘ及びｙは、０≦ｘ、０≦ｙであり、かつＺｎＳ_ｘＯ_１−ｘ層のバンドギャップを、Ｚｎ_１−ｙＭｇ_ｙＯ層のバンドギャップよりも小さくするような値である半導体発光素子の製造方法。
2. 前記工程（ｂ）で、前記工程（ｂ−１）及び（ｂ−２）が、交互に複数回ずつ繰り返され、ある工程（ｂ−２）と、これに続いて行われる工程（ｂ−１）との間に、前記工程（ｂ−３）が行われる請求項１に記載の半導体発光素子の製造方法。
3. 前記工程（ｂ）で、前記工程（ｂ−１）及び（ｂ−２）が、交互に複数回ずつ繰り返され、ある工程（ｂ−１）と、これに続いて行われる工程（ｂ−２）との間に、前記工程（ｂ−３）が行われる請求項１または２に記載の半導体発光素子の製造方法。
4. 前記工程（ｂ−３）のアニールを、５００℃より高く９００℃以下の範囲の温度で行う請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
5. 前記工程（ｂ−３）のアニールを、１分以上行う請求項４に記載の半導体発光素子の製造方法。
6. 前記工程（ｂ−１）で形成されるＺｎ_１−ｙＭｇ_ｙＯ層と、前記工程（ｂ−２）で形成されるＺｎＳ_ｘＯ_１−ｘ層との格子不整合度が２％以内である請求項１〜５のいずれか１項に記載の半導体発光素子の製造方法。
7. （ａ）第１導電型の第１の半導体層を形成する工程と、
   （ｂ）前記第１の半導体層の上に発光層を形成する工程と、
   （ｃ）前記発光層の上に、前記第１導電型とは反対の第２導電型を有する第２の半導体層を形成する工程と、
   （ｄ）前記第１の半導体層に電気的に接続される第１の電極、及び、前記第２の半導体層に電気的に接続される第２の電極を形成する工程と
   を有し、
   前記工程（ｂ）は、
   （ｂ−１）ＺｎＳＯ混晶層を形成する工程と、
   （ｂ−２）前記工程（ｂ−１）の後にアニールを行う工程と
   を含む半導体発光素子の製造方法。
8. （ａ）第１導電型の第１の半導体層を形成する工程と、
   （ｂ）前記第１の半導体層の上に発光層を形成する工程と、
   （ｃ）前記発光層の上に、前記第１導電型とは反対の第２導電型を有する第２の半導体層を形成する工程と、
   （ｄ）前記第１の半導体層に電気的に接続される第１の電極、及び、前記第２の半導体層に電気的に接続される第２の電極を形成する工程と
   を有し、
   前記工程（ｂ）は、
   （ｂ−１）Ｚｎ_１−ｙＭｇ_ｙＯ層からなる障壁層を形成する工程と、
   （ｂ−２）ＺｎＳｅ_ｘＯ_１−ｘ層からなる井戸層を形成する工程と、
   （ｂ−３）前記工程（ｂ−１）及び（ｂ−２）の少なくとも一方の後にアニールを行う工程と
   を含み、ｘ及びｙは、０≦ｘ、０≦ｙであり、かつＺｎＳｅ_ｘＯ_１−ｘ層のバンドギャップを、Ｚｎ_１−ｙＭｇ_ｙＯ層のバンドギャップよりも小さくするような値である半導体発光素子の製造方法。
9. 前記工程（ｂ）で、前記工程（ｂ−１）及び（ｂ−２）が、交互に複数回ずつ繰り返され、ある工程（ｂ−２）と、これに続いて行われる工程（ｂ−１）との間に、前記工程（ｂ−３）が行われる請求項８に記載の半導体発光素子の製造方法。
10. 前記工程（ｂ）で、前記工程（ｂ−１）及び（ｂ−２）が、交互に複数回ずつ繰り返され、ある工程（ｂ−１）と、これに続いて行われる工程（ｂ−２）との間に、前記工程（ｂ−３）が行われる請求項８または９に記載の半導体発光素子の製造方法。
11. 前記工程（ｂ−３）のアニールを、５００℃より高く９００℃以下の範囲の温度で行う請求項８〜１０のいずれか１項に記載の半導体発光素子の製造方法。
12. 前記工程（ｂ−３）のアニールを、１分以上行う請求項１１に記載の半導体発光素子の製造方法。
13. （ａ）第１導電型の第１の半導体層を形成する工程と、
    （ｂ）前記第１の半導体層の上に発光層を形成する工程と、
    （ｃ）前記発光層の上に、前記第１導電型とは反対の第２導電型を有する第２の半導体層を形成する工程と、
    （ｄ）前記第１の半導体層に電気的に接続される第１の電極、及び、前記第２の半導体層に電気的に接続される第２の電極を形成する工程と
    を有し、
    前記工程（ｂ）は、
    （ｂ−１）ＺｎＳｅＯ混晶層を形成する工程と、
    （ｂ−２）前記工程（ｂ−１）の後にアニールを行う工程と
    を含む半導体発光素子の製造方法。