JP6334929B2 - p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 - Google Patents

p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 Download PDF

Info

Publication number
JP6334929B2
JP6334929B2 JP2014012015A JP2014012015A JP6334929B2 JP 6334929 B2 JP6334929 B2 JP 6334929B2 JP 2014012015 A JP2014012015 A JP 2014012015A JP 2014012015 A JP2014012015 A JP 2014012015A JP 6334929 B2 JP6334929 B2 JP 6334929B2
Authority
JP
Japan
Prior art keywords
zno
type
layer
doped
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014012015A
Other languages
English (en)
Other versions
JP2015140263A (ja
Inventor
佐野 道宏
道宏 佐野
加藤 裕幸
裕幸 加藤
千寿 斎藤
千寿 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014012015A priority Critical patent/JP6334929B2/ja
Publication of JP2015140263A publication Critical patent/JP2015140263A/ja
Application granted granted Critical
Publication of JP6334929B2 publication Critical patent/JP6334929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

本発明は、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法に関する。
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためZnOを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。
しかしZnO系半導体は、強いイオン性に起因する自己補償効果のために、通常の熱拡散手法など熱平衡的不純物ドープ手法による結晶成長法では、p型の導電型制御が困難である。たとえばアクセプタ不純物として、N、P、As、SbなどのVA族元素、Li、Na、KなどのIA族元素、Cu、Ag、AuなどのIB族元素を用い、実用的な性能をもつp型ZnO系半導体の研究が行われている(たとえば特許文献1〜5参照)。
特開2001−48698号公報 特開2001−68707号公報 特開2004−221132号公報 特開2009−256142号公報 特許第4365530号公報
本願発明者らは、先の出願(特願2012−166837号)において、たとえばGaドープZnO単結晶層とAg層とが厚さ方向に積層されたn型ZnO系半導体構造(交互積層構造)をアニールし、AgとGaが共ドープされたp型ZnO系半導体単結晶層を製造する方法を提案した。
図10Aは、交互積層構造をp型化するためのアニール温度を示すグラフである。たとえば流量1L/minの酸素雰囲気中、500℃で10分間のアニールを実施する。
図10Bは、GaドープZnO層とAgを交互積層したサンプルに対するアニール後の交互積層構造の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄に1/C−V特性、下欄に不純物濃度のデプスプロファイルを示すグラフを記載した。測定は、電解液をショットキー電極に用いたエレクトロケミカルCV測定法(ECV法)により行った。1/C−V特性を示すグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。不純物濃度のデプスプロファイルを示すグラフの横軸は、電圧を単位「V」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。
1/C−V特性を示すグラフ(上欄)を参照すると、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、n型の交互積層構造がp型導電性を備えるに至ったことが示されている。なお、傾きが不純物濃度(抵抗値)に対応する。
不純物濃度のデプスプロファイルを示すグラフ(下欄)を参照すると、p型化した交互積層構造形成位置の不純物濃度(アクセプタ濃度)Nは5.0×1017cm−3程度であることがわかる。
GaドープZnO単結晶層とAg層とが交互に積層されたn型ZnO系半導体構造(交互積層構造)は、アニールによりp型化される。アニールを行うことで、GaドープZnO単結晶層内にAgが拡散して、Zn位置でZn置換し、交互積層構造はAgとGaが共ドープされたp型ZnO系半導体単結晶層になる(p型化する)と考えられる。
しかしながら、先の出願に係る提案においては、アニールによって形成されるAg、Ga共ドープp型ZnO系半導体単結晶層内のAg濃度(ドーピング濃度)が、表面近傍で減少する。
図11Aは、GaドープZnO層とAgを交互積層したサンプルにおける、Agの絶対濃度[Ag]及びZn二次イオン強度のデプスプロファイルを示すグラフである。分析は、2次イオン質量分析法(secondary ion mass spectrometry; SIMS)により行った。グラフの横軸は、アニール後試料(交互積層構造を含む試料をアニールした試料)の深さ方向の位置を、単位「nm」で表し、縦軸は、Ag濃度[Ag]及びZn二次イオン強度を表す。Ag濃度[Ag]には、単位「cm−3」を用い、Zn二次イオン強度には、単位「cps(counts per second)」を用いた。グラフの横軸はリニアスケール、縦軸は対数スケールである。
深さ0nm近傍の、Zn二次イオン強度の減少と、Ag濃度[Ag]の増加が示されている位置は、電極の存在位置である。Ag、Ga共ドープp型ZnO系半導体単結晶層は、Ag濃度[Ag]が高い、深さ約120nmまでの位置に形成されている。
グラフより、Ag、Ga共ドープp型ZnO系半導体単結晶層のAg濃度[Ag]が、表面近傍で1/4程度に減少していることがわかる。
Ag及びZnがOと結合し酸化物となるための標準生成エンタルピーは、それぞれ−31kJ/mol(AgOの場合)、−348kJ/mol(ZnOの場合)である。酸化銀の生成エンタルピーは、酸化亜鉛の10倍以上であり、Agは酸素と結合して酸化物になりにくい(むしろ還元されやすい)。
また、たとえば図11Bに示すグラフ(Cu、Ag、Ga、及びAgOの蒸気圧曲線を示すグラフ)からわかるように、同一温度で比較すると、Agの蒸気圧は、同じ遷移金属であるCuより2桁程度高い。
すなわちAgは酸化力が弱いためにZnO結晶中でOと結合しにくく、かつ、蒸気圧が高いためにアニール時に試料表面から抜けやすい。このため、先の出願に係るAg、Ga共ドープp型ZnO系半導体単結晶層においては、表面に向かってAgが減少する濃度勾配が生じると考えられる。
先の出願のAg、Ga共ドープp型ZnO系半導体単結晶層のキャリア濃度は、Ag濃度[Ag]とGa濃度[Ga]の比に依存し、p型導電性を示すためには、たとえば[Ga]<[Ag]であることが必要である。そのため、表面近傍でAg濃度[Ag]が減少し、[Ag]<[Ga]となった場合、表面近傍はn型導電性を示しうる。たとえば半導体素子の製造過程において、このようなことが生じると、良好な素子の製造は困難となる。
なお、Gaドープを行わないZnO単結晶層とAg層を、厚さ方向に積層したn型ZnO系半導体構造(交互積層構造)も、アニールによってp型化される(Agドープp型ZnO系半導体単結晶層が形成される)。しかしこれについても、先の出願に係るAg、Ga共ドープp型ZnO系半導体単結晶層と同様の問題が生じる。
本願発明者らは、鋭意研究を継続し、先の出願に係る発明とは異なるp型ZnO系半導体層の製造方法を見出した。
本発明の目的は、p型ZnO系半導体層の新規な製造方法を提供することである。
また、ZnO系半導体素子の新規な製造方法を提供することである。
本発明の一観点によれば、(a)n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備する工程と、(b)前記工程(a)で準備されたn型半導体積層構造をアニールして、銀がドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する工程とを有するp型ZnO系半導体層の製造方法が提供される。
また、本発明の他の観点によれば、基板上方に、n型ZnO系半導体層を形成する工程と、前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程とを有し、前記p型ZnO系半導体層を形成する工程は、(a)n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備する工程と、(b)前記工程(a)で準備されたn型半導体積層構造をアニールして、銀がドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する工程とを備えるZnO系半導体素子の製造方法が提供される。
本発明によれば、p型ZnO系半導体層の新規な製造方法、及び、ZnO系半導体素子の新規な製造方法を提供することができる。
また、たとえば、表面でのAg濃度[Ag]の減少が抑止され、更に、I−V特性において、順方向のリーク電流が抑制され、かつ、逆方向耐圧特性の改善された、良好なp型ZnO系半導体層を提供することができる。
また、たとえば発光強度の強いZnO系半導体発光素子を提供することができる。
図1は、MBE装置を示す概略的な断面図である。 図2Aは、アニール前試料の概略的な断面図であり、図2Bは、交互積層構造54の概略的な断面図であり、図2Cは、アニール温度を示すグラフである。 図3は、先の出願に係るアニール前試料の交互積層構造54の概略的な断面図である。 図4Aは、本願アニール後試料の交互積層構造54形成位置における、1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフであり、図4Bは、アニール後試料のAgの絶対濃度[Ag]、及び、Zn二次イオン強度のデプスプロファイルを示すグラフである。 図5は、AgまたはAgOとGaドープZnO層を交互積層した後、アニールによりAg、Ga共ドープp型ZnO単結晶層を用いて作製したダイオードのIV特性及びEL特性を示すグラフである。 図6A及び図6Bは、実施例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。 図7Aは、第1実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図7Bは、交互積層構造5Aの概略的な断面図である。 図8Aは、第2実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図8Bは、活性層15の他の例を示す概略的な断面図であり、図8Cは、交互積層構造16Aの概略的な断面図である。 図9は、第3実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。 図10Aは、交互積層構造をp型化するためのアニール温度を示すグラフであり、図10Bは、GaドープZnO層とAgを交互積層したサンプルに対するアニール後の交互積層構造の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。 図11Aは、GaドープZnO層とAgを交互積層したサンプルにおける、Agの絶対濃度[Ag]及びZn二次イオン強度のデプスプロファイルを示すグラフであり、図11Bは、Cu、Ag、Ga、及びAgOの蒸気圧曲線を示すグラフである。
まず、ZnO系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び実施例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)法を用いる。ここでZnO系半導体は、少なくともZnとOを含む。
図1は、MBE装置を示す概略的な断面図である。真空チャンバ71内に、Znソースガン72、Oソースガン73、Mgソースガン74、Agソースガン75、及びGaソースガン76が備えられている。
Znソースガン72、Mgソースガン74、Agソースガン75、Gaソースガン76は、それぞれZn(7N)、Mg(6N)、Ag(6N)、及びGa(7N)の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Znビーム、Mgビーム、Agビーム、Gaビームを出射する。
Oソースガン73は、たとえば13.56MHzのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でOガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。
基板ヒータを備えるステージ77が基板78を保持する。ソースガン72〜76は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板78上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板78上に所望のタイミングで所望のビームを照射し、所望の組成のZnO系化合物半導体層を成長させることができる。
ZnOにMgを添加することにより、バンドギャップを広げることができる。しかしZnOはウルツ鉱構造(六方晶)であり、MgOは岩塩構造(立方晶)であることから、Mg組成が高すぎると相分離を起こす。MgZnOのMg組成をxと明示するMgZn1−xOにおいて、Mg組成xはウルツ鉱構造を保つため0.6以下とするのが好ましい。なお、MgZn1−xOという表記は、x=0の場合としてMgの添加されないZnOを含む。
ZnO系半導体のn型導電性は、不純物のドープを行わなくても得られる。Ga等の不純物をドープし、n型導電性を高めることができる。ZnO系半導体のp型導電性は、p型不純物のドープにより得られる。
真空チャンバ71内に、水晶振動子を用いた膜厚計79が備えられている。膜厚計79で測定される付着速度から、各ビームのフラックス強度が求められる。
真空チャンバ71に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン80、及び、RHEED像を映すスクリーン81が取り付けられている。RHEED像から、基板78上に形成された結晶層の表面平坦性や成長モードを評価することができる。
結晶が2次元成長し表面が平坦なエピタキシャル成長(単結晶成長)である場合、RHEED像はストリークパターンを示し、結晶が3次元成長し表面が平坦でないエピタキシャル成長(単結晶成長)の場合、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像がリングパターンとなる。
次に、MgZn1−xO(0≦x≦0.6)結晶成長におけるVI/IIフラックス比について説明する。Znビームのフラックス強度をJZn、Mgビームのフラックス強度をJMg、Oラジカルビームのフラックス強度をJと表す。金属材料であるZnあるいはMgのビームは、原子、または複数個の原子を含むクラスターのZnあるいはMgを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。
結晶へのZnの付着しやすさを示す付着係数をkZn、Mgの付着しやすさを示す付着係数をkMg、Oの付着しやすさを示す付着係数をkと表す。Znの付着係数kZnとフラックス強度JZnの積kZnZn、Mgの付着係数kMgとフラックス強度JMgの積kMgMg、Oの付着係数kとフラックス強度Jの積kは、それぞれ基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。
ZnZnとkMgMgの和に対するkの比であるk/(kZnZn+kMgMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(Mgを含まない場合は単にZnリッチ条件)、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。
なお、Zn面(+c面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg及びkを1とみなすことができ、VI/IIフラックス比をJ/(JZn+JMg)と表すことが可能である。
VI/IIフラックス比は、たとえばZnOの成長においては、以下の手順で算出することができる。Znフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのZnの蒸着速度FZn(nm/s)として測定される。ZnフラックスはFZn(nm/s)からJZn(atoms/cms)に換算される。
一方、Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(たとえばRFパワー300W、O流量2.0sccm)のもとで、Znフラックスを変化させてZnOを成長させ、ZnO成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnZn−1+(k−1−1を用いてフィッティングすることにより、その条件におけるOラジカルフラックスJが算出される。こうして得られたZnフラックスJZn及びOラジカルフラックスJから、VI/IIフラックス比を算出することができる。
続いて、本願発明者らが行った実験について説明する。
アニール前試料の作製方法について説明する。図2Aに、アニール前試料の概略的な断面図を示す。
n型導電性を有するZn面ZnO(0001)基板(以下、本明細書においてZnO基板)51に900℃で30分間のサーマルクリーニングを施した後、基板51温度を250℃まで下げた。その温度(成長温度250℃)で、ZnフラックスFZnを0.15nm/s(JZn=9.9×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、ZnO基板51上に厚さ30nmのZnOバッファ層52を成長させた。成長時間は5分間である。ZnOバッファ層52の結晶性及び表面平坦性の改善のため、950℃で30分間のアニールを行った。
ZnOバッファ層52上に、成長温度を950℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ100nmのアンドープZnO層53を成長させた。成長時間は15分間である。アンドープZnO層53はn型ZnO層である。アンドープZnO層53上に、厚さ130nmの交互積層構造54を形成した。交互積層構造54の形成温度は250℃とした。
図2Bは、交互積層構造54の概略的な断面図である。交互積層構造54は、GaドープZnO単結晶層54aとAgO層54bが交互に積層された積層構造を有する。
GaドープZnO単結晶層54aは、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを600℃として成長させる。1層当たりのGaドープZnO単結晶層54aの成長時間は10秒間である。
AgO層54bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを800℃として成長させる。1層当たりのAgO層54bの成長時間は50秒間である。
GaドープZnO単結晶層54aとAgO層54bを、交互に60層ずつ成長させた。
なお、本明細書においては、AgO(酸化銀(II))、AgO(酸化銀(I))等、AgOと表すことのできる銀酸化物を「AgO」と表記する。
次に、アニール前試料にアニール処理を施した。
図2Cは、アニール温度を示すグラフである。たとえば流量1L/minの酸素雰囲気中、500℃で10分間のアニールを実施する。
なお、本願発明者らは、比較の対象として、先の出願(特願2012−166837号)に係るアニール前試料も作製した。先の出願に係るアニール前試料は、本願サンプル(図2A参照)と同様の層構造を有する。本願サンプルとは、交互積層構造54が、GaドープZnO単結晶層54aとAg層54cで構成される点において異なる。
図3に、先の出願に係るアニール前試料の交互積層構造54の概略的な断面図を示す。先の出願に係るアニール前試料の交互積層構造54は、GaドープZnO単結晶層54aとAg層54cが、交互に60層ずつ積層された積層構造を有する。
GaドープZnO単結晶層54aの成長条件は、本願サンプルの場合と等しい。Ag層54cは、Agのセル温度TAgを800℃、1層当たりの成長時間を50秒間として成長させた。
先の出願に係るアニール前試料にも、本願サンプルと等しい条件(図2C参照)でアニールを施した。
図4Aは、本願アニール後試料の交互積層構造54形成位置における、1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄に1/C−V特性、下欄に不純物濃度のデプスプロファイルを示すグラフを記載した。グラフの両軸の意味するところは、図10Bに示すグラフのそれらに等しい。
1/C−V特性を示すグラフ(上欄)を参照すると、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、交互積層構造54形成位置がp型導電性を備えることが示されている。
不純物濃度のデプスプロファイルを示すグラフ(下欄)を参照すると、交互積層構造54形成位置(p型層形成位置)の不純物濃度(アクセプタ濃度)Nは6.0×1017cm−3程度である。
交互積層構造54(GaドープZnO単結晶層54aとAgO層54bが交互に積層されたn型の半導体積層構造)は、アニールによりp型化する(Ag、Ga共ドープp型ZnO単結晶層となる)ことがわかる。
なお、先の出願に係るアニール前試料の交互積層構造54もアニールによりp型化した。
図4Bは、アニール後試料のAgの絶対濃度[Ag]、及び、Zn二次イオン強度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図11Aのグラフのそれに等しい。「ZnO/AgO」で示す曲線、及び、Zn二次イオン強度を示す曲線は、本願アニール後試料のSIMS分析結果であり、「ZnO/Ag」で示す曲線は、先の出願に係るアニール後試料のそれである。
本願アニール後試料と、先の出願に係るアニール後試料の交互積層構造54形成位置(Ag、Ga共ドープp型ZnO単結晶層)におけるAg濃度[Ag]を比較すると、本願に係るAg、Ga共ドープp型ZnO単結晶層においては、最表面でのAg濃度[Ag]の減少が抑制されている。
図5は、AgまたはAgOとGaドープZnO層を交互積層した後、アニールによりAg、Ga共ドープp型ZnO単結晶層を用いて作製したダイオードのIV特性(上欄)、及び、EL特性(下欄)を示すグラフである。「ZnO:Ga/Ag」は先の出願に係るアニール後試料、「ZnO:Ga/AgO」は本願アニール後試料の測定結果を示す。上欄のグラフの横軸は、電圧を単位「V」で表し、縦軸は、電流を単位「μA」または「mA」で表す。下欄のグラフの横軸は、発光波長を単位「nm」で表し、縦軸は、発光強度を単位「a.u.」で表す。
上欄のグラフを参照すると、本願アニール後試料は、先の出願に係るアニール後試料に対し、I−V特性において、順方向のリーク電流が抑制され、かつ、逆方向耐圧特性が改善されていることがわかる。
また、下欄のグラフを参照すると、本願アニール後試料の発光強度は、先の出願に係るアニール後試料のおよそ5倍であることがわかる。
本願発明者らの行った実験より、GaドープZnO単結晶層54aとAgO層54bが交互に積層されたn型半導体積層構造をアニールすることにより、p型層(Ag、Ga共ドープp型ZnO単結晶層)が形成されることが判明した。アニールを行うことで、AgOとGaが交互拡散し、p型化が生じるものと考えられる。この方法によれば、たとえば先の出願に係る方法によるよりも、形成されるp型層表面近傍でのAg濃度[Ag]の減少(積層構造形成位置表面からのAgの離脱)を抑制することができる。またp型層においては、I−V特性の順方向リーク電流が抑制され、かつ、逆方向耐圧特性が改善される。更に、たとえば発光強度の強いZnO系半導体発光素子を作製することが可能である。
続いて、Ag、Ga共ドープZnO系単結晶層をp型半導体層に用い、ZnO系半導体発光素子を製造する実施例について説明する。
図6A及び図6Bは、実施例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。
図6Aに示すように、実施例によるZnO系半導体発光素子の製造方法は、基板上方にn型ZnO系半導体層を形成する工程(ステップS101)と、ステップS101で形成されたn型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程(ステップS102)を含む。
また、ステップS102のp型ZnO系半導体層形成工程は、図6Bに示すように、ステップS102a〜ステップS102dの4工程を含む。
p型ZnO系半導体層形成工程(ステップS102)においては、まずZn、O、必要に応じてMg、及びGaを供給して、Gaがドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102a)。次に、ステップS102aで形成された、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層上にAgO層を形成する(ステップS102b)。ステップS102aとステップS102bを交互に繰り返して積層構造を形成する(ステップS102c)。そしてステップS102cで形成された積層構造をアニールし、Ag、Ga共ドープp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102d)。
なお、ステップS102a〜ステップS102cは、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とAgO層が交互に積層されたn型半導体積層構造を準備する工程の一態様である。
また、図6Bのフローチャートにおいては、GaがドープされたMgZn1−xO(0≦x≦0.6)単結晶層としているが、Gaがドープされないn型MgZn1−xO(0≦x≦0.6)単結晶層とAgO層が交互に積層されたn型半導体積層構造を準備、その一態様として形成し、アニールを施して、Agドープ(Ga非ドープ)p型MgZn1−xO(0≦x≦0.6)単結晶層を形成することもできる。
一例として、n型ZnO単結晶層とAgO層とが交互に積層された積層構造をアニールして、Agドープp型ZnO単結晶層を形成することができる。
Gaがドープされないn型MgZn1−xO(0≦x≦0.6)単結晶層を用いて形成されるAgドープp型MgZn1−xO(0≦x≦0.6)単結晶層においても、Gaがドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層を用いて形成されるAg、Ga共ドープp型MgZn1−xO(0≦x≦0.6)単結晶層と同様の効果が奏される。
以下の第1実施例〜第3実施例においては、GaがドープされたMgZn1−xO(0≦x≦0.6)単結晶層を用いるが、Ga非ドープのMgZn1−xO(0≦x≦0.6)単結晶層としてもよい。
図7A及び図7Bを参照し、ホモ構造のZnO系半導体発光素子を製造する第1実施例について説明する。図7Aは、第1実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。
ZnO基板1上に、成長温度300℃で、ZnフラックスFZnを0.15nm/sとし、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ30nmのZnOバッファ層2を成長させた。ZnOバッファ層2の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。
ZnOバッファ層2上に、成長温度900℃で、Zn、O及びGaを同時に供給し、厚さ150nmのn型ZnO層3を成長させた。ZnフラックスFZnは0.15nm/s、Oラジカルビーム照射条件はRFパワー250W、O流量1.0sccm(J=4.0×1014atoms/cms)、Gaのセル温度は460℃とした。n型ZnO層3のGa濃度は、たとえば1.5×1018cm−3である。
n型ZnO層3上に、成長温度900℃、ZnフラックスFZnを0.03nm/s(JZn=2.0×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ15nmのアンドープZnO活性層4を成長させた。
続いて、アンドープZnO活性層4上に、Ag、Ga共ドープp型ZnO層5を形成した。
まず、基板温度を250℃とし、アンドープZnO活性層4上に、厚さ130nmの交互積層構造5Aを形成した。
図7Bは、交互積層構造5Aの概略的な断面図である。交互積層構造5Aは、GaドープZnO単結晶層5aとAgO層5bが交互に積層された積層構造を有する。
GaドープZnO単結晶層5aは、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを600℃として成長させる。1層当たりのGaドープZnO単結晶層5aの成長時間は10秒間である。
AgO層5bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを800℃として成長させる。1層当たりのAgO層5bの成長時間は50秒間である。
GaドープZnO単結晶層5aとAgO層5bは、交互に60層ずつ形成した。
次に、交互積層構造5Aにアニール処理を施した。具体的には、流量1L/minの酸素雰囲気中、500℃で10分間のアニールを実施した。
アニールによって、AgOとGaが交互拡散され、Ag、Ga共ドープp型ZnO層5が形成される。
その後、ZnO基板1の裏面にn側電極6nを形成した。Ag、Ga共ドープp型ZnO層5上にはp側電極6pを形成し、p側電極6p上にボンディング電極7を形成した。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成することができる。p側電極6pは、サイズ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成し、ボンディング電極7は、サイズ100μm□で厚さ500nmのAu層で形成した。このようにして、第1実施例による方法でZnO系半導体発光素子が作製された。
第1実施例による製造方法で製造されるZnO系半導体発光素子のAg、Ga共ドープp型ZnO層5は、表面近傍でのAg濃度[Ag]の減少が抑止されたp型ZnO系半導体層である。I−V特性の順方向リーク電流が抑制され、かつ、良好な逆方向耐圧特性を備える。
第1実施例による製造方法によれば、発光強度の強い、高品質の半導体発光素子を製造することができる。
実験及び第1実施例では、ZnOにAgとGaをドープする場合を説明したが、ZnOとMgZn1−xO(0<x≦0.6)はほぼ同様の結晶成長が可能である。従って、Ag、Ga共ドープp型MgZn1−xO(0<x≦0.6)層の形成にも適用可能である。
Ag、Ga共ドープp型MgZn1−xO(0<x≦0.6)単結晶層を備える、ダブルへテロ構造のZnO系半導体発光素子を製造する第2実施例及び第3実施例について説明する。
図8Aは、第2実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。
ZnO基板11上にZn及びOを同時に供給し、たとえば厚さ30nmのZnOバッファ層12を成長させた。一例として、成長温度を300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。
ZnOバッファ層12上にZn、O及びGaを同時に供給し、たとえば成長温度900℃で、厚さ150nmのn型ZnO層13を成長させた。ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー250W、O流量1.0sccm、Gaのセル温度を460℃とした。n型ZnO層13のGa濃度は、たとえば1.5×1018cm−3となる。
n型ZnO層13上にZn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層14を成長させた。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層14のMg組成は、たとえば0.3である。
n型MgZnO層14上にZn及びOを同時に供給し、たとえば成長温度900℃で、厚さ10nmのZnO活性層15を成長させた。ZnフラックスFZnを0.1nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとした。
なお、図8Bに示すように、活性層15として、単層のZnO層ではなく、MgZnO障壁層15bとZnO井戸層15wが交互に積層された量子井戸構造を採用することができる。
基板温度を250℃まで下げ、活性層15上に、厚さ130nmの交互積層構造16Aを形成した。
図8Cは、交互積層構造16Aの概略的な断面図である。交互積層構造16Aは、GaドープMgZnO単結晶層16aとAgO層16bが交互に積層された積層構造を有する。
GaドープMgZnO単結晶層16aは、ZnフラックスFZnを0.15nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを600℃として成長させる。1層当たりのGaドープMgZnO単結晶層16aの成長時間は10秒間である。
AgO層16bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを800℃として成長させる。1層当たりのAgO層16bの成長時間は50秒間である。
GaドープMgZnO単結晶層16aとAgO層16bは、交互に60層ずつ形成した。
次に、交互積層構造16Aにアニール処理を施した。具体的には、流量1L/minの酸素雰囲気中、500℃で10分間のアニールを実施した。
アニールによって、AgOとGaが交互拡散され、活性層15上に、Ag、Ga共ドープp型MgZnO層16が形成される。Ag、Ga共ドープp型MgZnO層16のMg組成は、たとえば0.3である。
その後、ZnO基板11の裏面にn側電極17nを形成し、Ag、Ga共ドープp型MgZnO層16上にp側電極17pを形成する。また、p側電極17p上にボンディング電極18を形成する。たとえばn側電極17nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極17pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極18は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、第2実施例による方法でZnO系半導体発光素子が作製される。
第2実施例においてはZnO基板11を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用することが可能である。
第2実施例による製造方法で製造されるZnO系半導体発光素子のAg、Ga共ドープp型MgZnO層16は、表面近傍でのAg濃度[Ag]の減少が抑止されたp型ZnO系半導体層である。I−V特性の順方向リーク電流が抑制され、かつ、良好な逆方向耐圧特性を備える。
第2実施例による製造方法によれば、発光強度の強い、高品質の半導体発光素子を製造することができる。
図9は、第3実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1及び第2実施例においては導電性基板上に結晶成長し、層形成を行ったが、第3実施例では絶縁性基板上に結晶成長する。
絶縁性基板であるc面サファイア基板21上にMg及びOを同時に供給し、たとえば厚さ10nmのMgOバッファ層22を成長させる。一例として、成長温度を650℃、MgフラックスFMgを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。MgOバッファ層22は、その上のZnO系半導体がZn面を表面として成長するように制御する極性制御層として機能する。
MgOバッファ層22上に、たとえば成長温度300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、Zn及びOを同時に供給し、厚さ30nmのZnOバッファ層23を成長させる。ZnOバッファ層23はZn面で成長する。ZnOバッファ層23の結晶性及び表面平坦性の改善のため、900℃で30分間のアニールを行う。
ZnOバッファ層23上にZn、O及びGaを同時に供給し、たとえば厚さ1.5μmのn型ZnO層24を成長させる。一例として成長温度を900℃、ZnフラックスFZnを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度を480℃とする。
n型ZnO層24上に、Zn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層25を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層25のMg組成は、たとえば0.3である。
n型MgZnO層25上に、たとえば厚さ10nmのZnO活性層26を成長させる。成長条件は、第2実施例における活性層15の場合と等しくすることができる。単層のZnO層のかわりに、量子井戸構造を採用してもよい。
活性層26上にAg、Ga共ドープp型MgZnO層27を形成する。形成方法は、たとえば第2実施例におけるAg、Ga共ドープp型MgZnO層16のそれと等しい。
第3実施例のc面サファイア基板21は絶縁性基板であるため、基板21裏面側にn側電極を取ることができない。そこでAg、Ga共ドープp型MgZnO層27の上面から、n型ZnO層24が露出するまでエッチングを行い、露出したn型ZnO層24上にn側電極28nを形成する。また、Ag、Ga共ドープp型MgZnO層27上にp側電極28pを形成し、p側電極28p上にボンディング電極29を形成する。
n側電極28nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極28pは、厚さ0.5nmのNi層上に厚さ10nmのAu層を積層して形成することができる。ボンディング電極29は、厚さ500nmのAu層で形成する。このようにして、第3実施例による方法でZnO系半導体発光素子が作製される。
第3実施例によるZnO系半導体発光素子のAg、Ga共ドープp型MgZnO層27は、第2実施例のAg、Ga共ドープp型MgZnO層16と同様の性質を有するp型ZnO系半導体単結晶層である。
第3実施例による製造方法によれば、発光強度の強い、高品質の半導体発光素子を製造することができる。
以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。
たとえば実験及び実施例においては、MBE装置の酸素源としてOラジカルを用いたが、オゾンやHO、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。
また、実験及び実施例では、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とAgO層が交互に積層された構造にアニールを行い、p型導電性を示すAg、Ga共ドープMgZn1−xO(0≦x≦0.6)単結晶層を形成(p型化)した。Ag(IB族元素)とGa(IIIB族元素)を含む交互積層構造がアニールされることで、AgがVIB族元素であるOと1価(Ag)の状態で結合しやすくなり、アクセプタとして機能する1価のAgが2価のAg2+より生じやすくなる結果、交互積層構造がp型化すると考えられる。したがって、Gaに限らず、Gaと同じくIIIB族元素であるB、Al及びInを使用することができる。使用されるIIIB族元素は、B、Ga、Al及びInからなる群より選択される一以上のIIIB族元素であればよい。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
実施例による製造方法で製造されるp型ZnO系半導体層は、たとえば短波長(紫外〜青色波長領域)の光を発光する発光ダイオード(LED)やレーザダイオード(LD)に利用でき、また、これらの応用製品(各種インジケータ、LEDディスプレイ、CV/DVD用光源等)に利用可能である。更に、白色LEDやその応用製品(照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等)に利用できる。また、紫外センサに利用可能である。
1 ZnO基板
2 ZnOバッファ層
3 n型ZnO層
4 アンドープZnO活性層
5 Ag、Ga共ドープp型ZnO層
5A 交互積層構造
5a GaドープZnO単結晶層
5b AgO層
6n n側電極
6p p側電極
7 ボンディング電極
11 ZnO基板
12 ZnOバッファ層
13 n型ZnO層
14 n型MgZnO層
15 活性層
15b MgZnO障壁層
15w ZnO井戸層
16 Ag、Ga共ドープp型MgZnO層
16A 交互積層構造
16a GaドープMgZnO単結晶層
16b AgO層
17n n側電極
17p p側電極
18 ボンディング電極
21 c面サファイア基板
22 MgOバッファ層
23 ZnOバッファ層
24 n型ZnO層
25 n型MgZnO層
26 活性層
27 Ag、Ga共ドープp型MgZnO層
28n n側電極
28p p側電極
29 ボンディング電極
51 ZnO基板
52 ZnOバッファ層
53 アンドープZnO層
54 交互積層構造
54a GaドープZnO単結晶層
54b AgO層
54c Ag層
71 真空チャンバ
72 Znソースガン
73 Oソースガン
74 Mgソースガン
75 Agソースガン
76 Gaソースガン
77 ステージ
78 基板
79 膜厚計
80 RHEED用ガン
81 スクリーン

Claims (4)

  1. (a)n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備する工程と、
    (b)前記工程(a)で準備されたn型半導体積層構造をアニールして、銀がドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と
    を有するp型ZnO系半導体層の製造方法。
  2. 前記工程(a)において、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備し、
    前記工程(b)において、前記n型半導体積層構造をアニールして、銀と前記IIIB族元素とが共ドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する請求項1に記載のp型ZnO系半導体層の製造方法。
  3. 基板上方に、n型ZnO系半導体層を形成する工程と、
    前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程と
    を有し、
    前記p型ZnO系半導体層を形成する工程は、
    (a)n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備する工程と、
    (b)前記工程(a)で準備されたn型半導体積層構造をアニールして、銀がドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と
    を備えるZnO系半導体素子の製造方法。
  4. 前記工程(a)において、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層されたn型半導体積層構造を準備し、
    前記工程(b)において、前記n型半導体積層構造をアニールして、銀と前記IIIB族元素とが共ドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する請求項3に記載のZnO系半導体素子の製造方法。
JP2014012015A 2014-01-27 2014-01-27 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 Active JP6334929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014012015A JP6334929B2 (ja) 2014-01-27 2014-01-27 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012015A JP6334929B2 (ja) 2014-01-27 2014-01-27 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015140263A JP2015140263A (ja) 2015-08-03
JP6334929B2 true JP6334929B2 (ja) 2018-05-30

Family

ID=53770870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012015A Active JP6334929B2 (ja) 2014-01-27 2014-01-27 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6334929B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7513484B2 (ja) * 2020-10-09 2024-07-09 株式会社デンソー 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004189541A (ja) * 2002-12-11 2004-07-08 Sharp Corp ZnO系p型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP4270885B2 (ja) * 2003-01-09 2009-06-03 シャープ株式会社 酸化物半導体発光素子
US7608308B2 (en) * 2006-04-17 2009-10-27 Imra America, Inc. P-type semiconductor zinc oxide films process for preparation thereof, and pulsed laser deposition method using transparent substrates
JP5360789B2 (ja) * 2006-07-06 2013-12-04 独立行政法人産業技術総合研究所 p型酸化亜鉛薄膜及びその作製方法
US7875559B2 (en) * 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
JP6092586B2 (ja) * 2012-02-28 2017-03-08 スタンレー電気株式会社 ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法
KR101324105B1 (ko) * 2012-03-28 2013-10-31 광주과학기술원 피형 산화아연 박막의 제조방법

Also Published As

Publication number Publication date
JP2015140263A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
JP6092586B2 (ja) ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法
JP6100590B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6017243B2 (ja) ZnO系半導体素子、及び、ZnO系半導体素子の製造方法
JP6219089B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6334929B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6155118B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6100591B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6387264B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6092657B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6231841B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP5912968B2 (ja) p型ZnO系半導体膜の製造方法、及び、ZnO系半導体素子の製造方法
JP2016033934A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6419472B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2015115566A (ja) p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6572089B2 (ja) ZnO系半導体構造およびその製造方法
JP5952120B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6092648B2 (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP6516258B2 (ja) ZnO系半導体構造の製造方法
JP2014027134A (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP2016033935A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2016035944A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6470061B2 (ja) p型ZnO系半導体構造の製造方法、及び、ZnO系半導体素子の製造方法
JP6516251B2 (ja) ZnO系半導体構造の製造方法
JP5727208B2 (ja) ZnO系半導体層の製造方法及びZnO系半導体発光素子の製造方法
JP6267973B2 (ja) Agドープp型ZnO系半導体結晶層の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180427

R150 Certificate of patent or registration of utility model

Ref document number: 6334929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250