JP6572089B2 - ＺｎＯ系半導体構造およびその製造方法 - Google Patents

ＺｎＯ系半導体構造およびその製造方法 Download PDF

Info

Publication number
JP6572089B2
JP6572089B2 JP2015202153A JP2015202153A JP6572089B2 JP 6572089 B2 JP6572089 B2 JP 6572089B2 JP 2015202153 A JP2015202153 A JP 2015202153A JP 2015202153 A JP2015202153 A JP 2015202153A JP 6572089 B2 JP6572089 B2 JP 6572089B2
Authority
JP
Japan
Prior art keywords
zno
based semiconductor
layer
type
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015202153A
Other languages
English (en)
Other versions
JP2017076657A (ja
Inventor
佐野　道宏
道宏 佐野
有香 佐藤
有香 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2015202153A priority Critical patent/JP6572089B2/ja
Priority to US15/288,827 priority patent/US9947826B2/en
Publication of JP2017076657A publication Critical patent/JP2017076657A/ja
Application granted granted Critical
Publication of JP6572089B2 publication Critical patent/JP6572089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H01L33/285—Materials of the light emitting region containing only elements of group II and group VI of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Description

本発明は、ＺｎＯ系半導体構造およびその製造方法に関する。
酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギを持つ直接遷移型の半導体で、励起子の束縛エネルギが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。
ＺｎＯにＭｇＯを添加したＭｇｘＺｎ１−ｘＯはバンドギャップエネルギが増大する。ＭｇｘＺｎ１−ｘＯは、ＺｎＯ類似の物性を有する。ＭｇｘＺｎ１−ｘＯ半導体をＺｎＯ系半導体と呼ぶことにする。基板上にＺｎＯ系半導体層をエピタキシャル成長し、発光装置等を作成することが可能である。
しかし、ＺｎＯ系半導体は、強いイオン性に起因する自己補償効果を有し、通常の熱拡散手法など熱平衡的不純物ドープ手法による結晶成長法では、ｐ型の導電型制御が困難である。例えば、アクセプタ不純物として、Ｎ、Ｐ、Ａｓ、Ｓｂ等のＶＡ（５Ａ）族元素、Ｌｉ、Ｎａ、Ｋ等のＩＡ（１Ａ）族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ（１Ｂ）族元素を用い、実用的な性能を持つｐ型ＺｎＯ系半導体を開発する研究が行われている。
ｐ型ＺｎＯ系半導体層を、ｐ型不純物とｎ型不純物を共ドープして形成する技術が考察されている。例えば、ＺｎＯ系半導体層に、Ｃｕ，Ａｇ等のアクセプタを、Ｇａ等のドナーと共に、共ドープしてｐ型層を得る技術（例えば特許文献1）が提案されている。
本願発明者らは、ＩＩＩＢ（３Ｂ）族ｎ型不純物、例えばＧａ、をドープしたＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）層とＣｕまたはＡｇを含む層とを交互に積層した交互積層構造を成長し、交互積層構造をアニールし、ｐ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）層を製造する技術（例えば特許文献２）を提案している。
特開２００４−２２１１３２号公報 特開２０１３−２１１５１３号公報
アクセプタ不純物とドナー不純物を共ドープして形成したｐ型ＺｎＯ系半導体層の特性は、未だ十分高いとは言えない。高品質のｐ型ＺｎＯ系半導体層を実現することが望まれる。
実施例の１観点によれば、
少なくとも１種の３Ｂ族元素及びＡｇがドープされたＺｎＯ系半導体を含み、ラマン分光において、Ａ１（ＬＯ）モードの信号強度がＥ２ ｈｉｇｈモードの信号強度以下であるＺｎＯ系半導体構造
が提供される。
実施例の他の観点によれば、
（ａ）活性酸素層と、少なくとも1種の３Ｂ族元素をドープしたＺｎＯ系半導体層とを交互に、少なくとも２周期、積層したサブ積層を形成する工程と、
（ｂ）前記サブ積層とＡｇＯ層とを、活性酸素層を挟んで、交互に積層し、積層構造を形成する工程と、
（ｃ）活性酸素が存在する、圧力が１０−２Ｐａ未満の環境で、前記積層構造表面に酸素ラジカルビームを断続的に照射しながらアニールし、前記３Ｂ族元素とＡｇとが共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と、
を含むＺｎＯ系半導体構造の製造方法
が提供される。
、および 図１Ａは、ＭＢＥ装置を示す概略的な断面図、図１Ｂは先行研究におけるサンプルの概略的な断面図、図１Ｃは該サンプル中のＧａドープＺｎＯ層とＡｇＯ層との交互積層構造を示す概略的な断面図である。 図２は、先行研究におけるサンプル作成プロセスの温度プロファイルと行われるプロセスの内容とを示すグラフである。 図３は、酸素ラジカル断続照射アニールの例を示すタイミングチャートである。 図４は、先行研究において作成したサンプルのＡｇ濃度とＧａ濃度とのデプスプロファイルの例を示すグラフである。 図５は、先行研究において作成したサンプルに対して行ったＣ−Ｖ測定の１／Ｃ２−Ｖ特性、及び不純物濃度のデプスプロファイルを、得られたアクセプタ濃度と共に、示すグラフである。 図６Ａはラマン分光測定を示す斜視図、図６Ｂは先行研究において作成したサンプルのラマン分光スペクトルを示すグラフである。 図７は、先行研究において作成したｐ型ＡｇドープＺｎＯ系半導体層を用いたＬＥＤのＩ−Ｖ特性を示すグラフである。 図８Ａは、実施例によるＺｎＯ系半導体のサブ積層構造を示す断面図、図８Ｂは図８Ａに示すサブ積層を含むＺｎＯ系半導体の積層構造を示す断面図、図８Ｃは３分割サブ積層を有するＺｎＯ系半導体の積層構造を示す表記、図８Ｄは実施例によるサンプル作成プロセスの温度プロファイルを示すグラフである。 図９Ａ，９Ｂは、実施例による２種類のサンプルに対して行ったＣ−Ｖ測定の１／Ｃ２−Ｖ特性、及び不純物濃度のデプスプロファイルを得られたアクセプタ濃度と共に示すグラフである。 図１０は、実施例によるサンプルのＳＩＭＳ測定によるＧａ濃度、Ａｇ濃度を、基板組成のＡｌ濃度と共に示すグラフである。 図１１は、実施例による３種類のサンプルのラマン分光測定の結果を、比較例のラマン分光測定の結果と共に示すグラフである。 図１２は、実施例によるｐ型ＺｎＯ系半導体層を用いたＬＥＤのＩ−Ｖ特性を示すグラフである。 図１３Ａは、実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図１３Ｂは、活性層１５の他の構成例を示す概略的な断面図である。
本願発明者らは、先行研究において、ＧａドープされたＺｎＯ系半導体層とＡｇＯ層とを交互に積層した交互積層構造を分子線エピタキシ（ＭＢＥ）により形成し、活性酸素が存在する、圧力が１０-２Ｐａ未満の環境で、交互積層構造をその場アニール（in-situ annealing）してｐ型化する技術を研究している（特願２０１４-１４７２８３号等）。
まず、Ｇａ等の３Ｂ族ｎ型不純物を添加したＺｎＯ系半導体層とＡｇＯ等のｐ型不純物Ａｇを含む層の交互積層を成長し、アニール等によりｐ型化する技術について、本発明者らが行った先行研究を説明する。なお、層は１原子層以下の厚さでもよい。例えば平均１/３原子相当の厚さの対象物も層と呼ぶ。Ｇａを添加したＺｎＯをＺｎＯ：Ｇａと表す。
ＺｎＯ系半導体中でＺｎサイトを占めたＡｇがｐ型不純物として機能するアクセプタとなる。ｎ型不純物Ｇａとｐ型不純物Ａｇとを共ドープしたＺｎＯ系層を成長しても、それだけではｐ型とならず、アニールして初めてｐ型となる。Ａｇをｐ型不純物として機能させるには、まずＡｇを熱拡散等によりＺｎ空孔まで移動させることが必要であると考えられる。例えば、ｎ型不純物Ｇａとｐ型不純物Ａｇを含むＺｎＯ系半導体層を形成し、活性酸素が存在する、圧力が１０−２Ｐａ未満の環境で、該ＺｎＯ系半導体層をアニールしてｐ型化する方法を提案した（特開２０１５−１５９２６９）。
Ａｇは、ＺｎＯ系半導体中で大きい径を有し、格子間を自由に移動するとは考えにくい。Ａｇの移動には酸素空孔等の格子欠陥の存在が望まれる。ＺｎＯ系結晶を加熱アニールすれば、構成原子を動かして格子欠陥を生じさせ、Ａｇ原子が移動可能な状況を実現できると考えられる。Ａｇの移動制御を行う際は、酸素が存在しない真空雰囲気を用いた時の結果から、本願発明者らは、活性酸素が存在する雰囲気が好ましいと考えている。
結晶中でＺｎが移動すると、Ｚｎ空孔、格子間Ｚｎが生じ、Ｚｎ空孔にＡｇを捕捉できる。Ａｇをｐ型不純物とするために、Ｚｎ空孔は必要な要素であり、Ｚｎ空孔の発生に伴って、格子間Ｚｎも生じる。格子間Ｚｎはドナーとして機能する。Ｚｎが移動すると、結合の相手を失ったＯも移動しやすくなり、Ｏが移動した後に、酸素空孔が生じると考えられる。酸素空孔は活性化エネルギの低いドナーとして機能する。
多量の酸素空孔が存在すると、アクセプタを補償するドナーが多量に存在することになり、高いアクセプタ濃度は期待できないであろう。また、多量の酸素空孔の存在は、多量の格子欠陥の存在であり、結晶の質を劣化させることにもなろう。結晶中の酸素空孔の量を抑制することが望ましいであろう。
ＺｎＯ系半導体層を加熱アニールしてＺｎ空孔を発生させる一方、層表面に酸素ラジカルを照射することを考えた。加熱されたＺｎＯ系半導体層中の酸素原子は移動可能となり、酸素空孔が発生し得る。格子位置を離れた酸素原子は結晶中を移動し得、表面に到達した酸素原子は表面から雰囲気中に蒸発し得る。半導体層表面に酸素ラジカルが飛来すると、半導体層中から雰囲気中に酸素原子が蒸発する現象は抑制されよう。半導体層表面に飛来、付着した酸素原子が半導体層中に入り込み、酸素空孔を消滅させることも考えられる。
活性酸素の照射により、ＺｎＯ系半導体層中の酸素空孔を抑制する効果が考えられる。表面に付着した酸素原子は、気相となって、表面から容易に離脱するであろう。酸素ラジカルの供給を停止すれば、酸素空孔抑制の効果は消滅するであろう。
先行研究の１つとして、活性酸素が存在する雰囲気中で、Ｇａ等の３Ｂ族ｎ型不純物とｐ型不純物となるＡｇとを共ドープしたＺｎＯ系半導体層表面に、酸素ラジカルを断続的に照射しつつアニールを行うことを検討した。酸素ラジカル照射無しの期間には、酸素空孔の生成、移動と共に、Ａｇの移動が生じ得るであろう。酸素ラジカル照射有りの期間には、酸素空孔の抑制、消滅が生じ得るであろう。これら２種類の期間で異なる現象が生じ得るので、取り敢えず、ＺｎＯ系半導体層表面に、酸素ラジカルを断続的に照射しつつ行うアニールを混成アニールと呼ぶ。
Ｇａ等の３Ｂ族元素、およびＡｇを、共ドープしたＺｎＯ系半導体層を形成し、活性酸素が存在する雰囲気中でＺｎＯ系半導体層表面に酸素ラジカルビームを断続的に照射しつつ、混成アニールを行う実験を行った。以下、実験に用いた装置及びサンプルを説明する。
ＺｎＯ系半導体層の成長は、分子線エピタキシ（molecular beam epitaxy;ＭＢＥ）により行った。半導体層成長の後、上述のような混成アニールを、ＭＢＥ装置内のその場アニールで行った。
図１Ａは、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ａｇソースガン７５、及びＧａソースガン７６が備えられている。ＭＢＥ装置稼働中の背圧は、１０−８Ｐａ〜１０−２Ｐａである。
Ｚｎソースガン７２、Ｍｇソースガン７４、Ａｇソースガン７５、Ｇａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ａｇ（６Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ａｇビーム、Ｇａビームを出射する。
Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用できる。
基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが直接照射される状態と直接照射されない状態とを切り替え可能である。なお、基板７８の前にもシャッタを備える。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長できる。
基板上に堆積する膜の厚さを計測するための膜厚計７９がステージ７７の側方に配置されている。ステージ７７を挟んで、電子ビームを出射するＲＨＥＥＤ用ガン８０と基板７８で反射された電子ビームを受け画像化するスクリーン８１が対向配置されている。
図１Ｂを参照して、サンプルの構成を説明する。図１Ａに示すＭＢＥ装置を用い、ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板５１上に、ＭＢＥにより、ＺｎＯバッファ層５２、アンドープＺｎＯ層５３、交互積層５４を形成した。
図１Ｃは、交互積層５４の構成を示す部分拡大断面図である。ＧａをドープしたＺｎＯ層（ＺｎＯ：Ｇａ層）５４ａとＡｇＯ層５４ｂとが交互に積層されて、例えば３０対の交互積層５４を構成している。なお、「ＡｇＯ」は、ＡｇＯ（酸化銀（ＩＩ））、Ａｇ２Ｏ（酸化銀（Ｉ））等、ＡｇＯｘと表すことのできる銀酸化物を表わす。以下、サンプルの製造プロセスを説明する。
図２に示すように、ＺｎＯ（０００１）基板５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１の温度を２５０℃まで下げた。その温度（成長温度２５０℃）で、ＺｎフラックスＦＺｎを０．１４ｎｍ／ｓ（ＪＺｎ＝９．２×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件を、Ｏ２流量１．０ｓｃｃｍ、ＲＦパワー１５０Ｗ（ＪＯ＝１．０×１０１５ａｔｏｍｓ／ｃｍ２ｓ）とし、ＺｎＯ基板５１上にＺｎＯバッファ層５２を成長した。ＶＩ／ＩＩフラックス比は約１．０９となる。
ＺｎＯバッファ層５２の成長後、成長層の結晶性及び表面平坦性の改善のため、９５０℃に昇温し、３０分間のアニールを行った。アニール後、９５０℃のまま、ＺｎＯバッファ層５２上に、ＺｎフラックスＦＺｎを０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー１５０Ｗ、Ｏ２流量１．０ｓｃｃｍとして、アンドープＺｎＯ層５３をエピタキシャル成長した。アンドープＺｎＯ層５３はｎ型となる。
アンドープＺｎＯ層５３の成長後、基板温度を下げ、２５０℃に設定した。アンドープＺｎＯ層５３の上に、厚さ約５０ｎｍのＺｎＯ：Ｇａ／ＡｇＯ交互積層構造５４を形成した。ＺｎＯ：Ｇａ層５４ａは、ＺｎフラックスＦＺｎを０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー１５０Ｗ、Ｏ２流量１．０ｓｃｃｍ、Ｇａのセル温度ＴＧａを５５０℃（ＦＧａは検出下限値以下）として１層当たり１０秒間成長した。ＡｇＯ層５４ｂは、Ｏラジカルビーム照射条件をＲＦパワー１５０Ｗ、Ｏ２流量１．０ｓｃｃｍ、Ａｇセルの温度ＴＡｇを８２５℃（ＡｇフラックスＦＡｇは０．００５ｎｍ／ｓ）として１層当たり２５秒間成長した。１対の厚さ約１．７ｎｍで、３０対の交互積層で、厚さ約５０ｎｍとなった。ＺｎＯ：Ｇａ／ＡｇＯ交互積層構造５４は、ｎ型を示した。
続いて、交互積層構造５４に混成アニール処理を施した。混成アニールはＭＢＥ装置内（圧力が１０−２Ｐａ未満の環境）で、エピタキシャル層の成長に引き続いて、酸素ラジカルビームを断続的に照射して実施した。基板を加熱し、８１０℃で２０分間の混成アニールを実施した。
図３に示すように、混成アニールにおいては、無電極放電管内でＯ２ガスをプラズマ化（ＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ）し、基板シャッタ、Ｏセルシャッタをオープンとした１５秒の酸素ラジカルビーム照射有り期間と、基板シャッタ、Ｏセルシャッタをクローズとした１０秒の酸素ラジカルビーム照射無し期間とを繰り返した。
なお、基板シャッタ、Ｏセルシャッタをクローズとしても、酸素ラジカルは、シャッタオープンの状態の約１／４の量、基板上に到達する。活性酸素の存在する、圧力が１０−２Ｐａ未満の環境で、酸素ラジカルビーム照射無しの状態で、酸素、Ａｇを移動させ得ると考えられるアニールが秒単位で行われ、半導体層表面に酸素ラジカルビーム照射有りの状態で、酸素空孔を抑制、消滅させ得ると考えられるアニールが秒単位で行われる。２０分間の混成アニールを行った。
図４は、２次イオン質量分析（ＳＩＭＳ）測定による、混成アニール後のサンプルで測定した、深さ方向のＡｇ濃度（ｃｍ−３）とＧａ濃度（ｃｍ−３）の分布例を示す。ＡｇおよびＧａは、アニールによりＺｎＯ膜中に均一にドープされている。ＺｎＯ：（Ａｇ＋Ｇａ）膜中、Ａｇ濃度は、約１．２×１０２１ｃｍ−３であり、Ｇａ濃度は約４．２×１０２０ｃｍ−３である。
図５は、混成アニール後のサンプル例に対するＣ−Ｖ測定の１／Ｃ２−Ｖ特性、及び不純物濃度のデプスプロファイルを示すグラフである。混成アニール後のサンプルは、ｐ型導電性を得ていることが判る。６．０×１０２０ｃｍ−３程度と、１０２０ｃｍ−３を超える高いアクセプタ密度が得られている。
混成アニール後のサンプル例のラマン分光を行った。用いたラマン分光器は、ホリバ・ジョビン・イヴォン（HORIBA JOBIN YVON）社製ＬａｂＲＡＭ ＨＲ−８００であり、励起光はＨｅ−Ｎｅレーザ（波長６３２．８ｎｍ）、室温、大気中の測定で、スリット幅は１００μｍ、検出器はＣＣＤであった。
図６Ａは、サンプルの構成を概略的に示す斜視図である。ＺｎＯ基板の上に、ＺｎＯ：（Ｇａ＋Ａｇ）膜が形成されている。基板上のＺｎＯ：（Ｇａ＋Ａｇ）膜にＨｅ−Ｎｅレーザからの励起光を照射し、後方散乱のラマンスペクトルを測定した。
図６Ｂは、得られたラマンスペクトルを示すグラフである。このグラフにおいて、４３７ｃｍ−１付近に存在するＥ２ ｈｉｇｈのピークは、ＺｎＯ結晶のＺｎの振動モード、５７３ｃｍ−１付近に存在するＡ１（ＬＯ）のピークは、酸素空孔または格子間Ｚｎに関与した振動モードであると報告されている(例えば、C. J. Youn et. al.; J. Cryst. Growth, 261, 526 (2004)参照)。
ＺｎＯ結晶本来の振動であるＥ２ ｈｉｇｈのピークより、格子欠陥に基づくＡ１（ＬＯ）のピークの方が高い強度を示している。このグラフのスペクトルは、Ｅ２ ｈｉｇｈのピークが最も強く明確に出ているものである。サンプルによっては、Ａ１（ＬＯ）のピークが強く、Ｅ２ ｈｉｇｈのピークが殆ど認められないものもある。先行研究による製造方法で成膜したＺｎＯ：（Ｇａ＋Ａｇ）膜のラマンスペクトルは、Ａ１（ＬＯ）のピークの方がＥ２ ｈｉｇｈのピークより強かった。格子間Ｚｎや酸素空孔の格子欠陥が多く存在することを示していると考えられる。
先行研究によるＺｎＯ：（Ｇａ＋Ａｇ）膜を、ＺｎＯ基板上に形成したｎ型ＺｎＯ系半導体層の上に形成し、透明電極としてNi（２A）／Au（100A）の積層を２８０μｍ角に形成し、その後その中心位置に直径１００μｍのTi（２５０A）／Au（２６００A ）の積層をボンディング用の電極として形成した発光ダイオード構造を作製した。
図７は、該サンプルで測定したＩ−Ｖ特性を示すグラフである。ダイオード的な形状を示してはいるが、リーク電流が多く、順方向電流も１Ｖ以下から流れ始めている。逆方向耐圧は殆ど認められない。
先行研究によるサンプルにおいては、ＡｇおよびＧａは膜中に均一に存在し、アクセプタ密度１×１０２０ｃｍ−３以上のｐ型膜が得られているが、図６Ｂ，図７に示す実験データは、ｐ型ＺｎＯ系半導体層の結晶品質がかなり劣悪であることを示している。このような半導体層を用いて特性の優れた半導体デバイスを得ることは困難であろう。ＡｇをＺｎ位置に効率良く置換するためのアニール処理により、多数の酸素空孔等が発生し、ＬＥＤ構造におけるＩ−Ｖが非常にリークの多い特性を示し、活性層への電流注入効率の悪いデバイスとなる。
先行研究による作成プロセスにおいて、Ｚｎ空孔を作成し、Ａｇの拡散を促進し、Ａｇの置換効率を向上するために、７５０℃〜９５０℃、１０分〜３０分間、熱処理して、Ａｇを拡散、置換させている。このアニールで、Ａｇの置換効率は上昇するが、酸素空孔や格子間Ｚｎ等の欠陥を発生させてしまう。この酸素空孔、格子間Ｚｎというｎ型欠陥の増加が主因となり、リーク電流の多いデバイスになると考えられる。
本発明者らは、酸素空孔を減少させて、良好な結晶性を有するｐ型ＺｎＯ系半導体層を形成することを検討した。先行研究におけるＺｎＯ：Ｇａ層とＡｇＯ層との交互積層構造における、ＺｎＯ：Ｇａ層を複数の層に分割し、薄くしたｎ型不純物ＧａをドープしたＺｎＯ層（ＺｎＯ：Ｇａ層）の各界面に活性酸素層（Ｏ＊層）を形成することを考えた。交互積層内にＺｎＯ：Ｇａ層とＯ＊層との交互積層を含む、２重積層構造と言えよう。ＺｎＯ：Ｇａ層とＯ＊層との交互積層をサブ積層と呼ぶこともある。ＺｎＯ：Ｇａ層に対して、隣接する活性酸素層から必要とされる酸素を補充できる構成と考えられる。
図８Ａに示すように、下地２１の上に、活性酸素（Ｏ＊）層２２ａと薄くしたＺｎＯ：Ｇａ層２２ｂとを交互に形成して、サブ積層２２Ａを形成する。サブ積層２２Ａは、先行研究における１層のＺｎＯ：Ｇａ層(図１ＣにおけるＧａドープＺｎＯ半導体層５４ａ)に相当するが、Ｏ＊層２２ａによって複数の薄層に分離された形状である。
図８Ｂに示すように、サブ積層２２Ａ上に、Ｏ＊層２２Ｃを形成し、その上にＡｇＯ層２２ｐを積層する。このサブ積層２２Ａ／Ｏ＊層２２Ｃ／ＡｇＯ層２２ｐの積層構造を繰り返し積層して、ｐ型層を形成すべき２重積層構造２２を形成する。Ｏ＊層２２Ｃ／ＡｇＯ層２２ｐをｐ型不純物供給層２２Ｂと呼ぶこともできる。アニール前の（Ｇａ＋Ａｇ）共ドープのＺｎＯ系半導体２重積層構造２２はｎ型である。なお、積層構造の各界面には活性酸素層が存在する。
図８Ｃに示す表記は、Ｏ＊層とＺｎＯ：Ｇａ層とを交互に３周期積層したサブ積層の上に、Ｏ＊層、ＡｇＯ層を積層した構成を示す。複数のＺｎＯ：Ｇａ層の間には、Ｏ＊層が挟まれている。タイミングの１例として、Ｏ＊層の形成を５秒行い、ＺｎＯ：Ｇａ層の形成を３秒行い、ＡｇＯ層の形成を２５秒行う。これを１セットとし、厚さ約１．６ｎｍの積層を形成する。３０セット繰り返し成長して、全体として厚さ約５０ｎｍの積層を行う。
１セット内のＺｎＯ：Ｇａ層が、２分割、３分割、５分割、１０分割される場合、単位ＺｎＯ：Ｇａ層２２ｂの厚さは、０．８ｎｍ、０．５ｎｍ、０．３２ｎｍ、０．１６ｎｍとなる。１セット内のＺｎＯ：Ｇａ層の厚さを一定とし、分割数を増加（単位ＺｎＯ：Ｇａ層２２ｂの厚さを減少）した時に観察される変化から挿入したＯ＊層の効果が推察できよう。
製造条件は、以下の通りとした。ＦＺｎ＝０．１４ｎｍ/ｓｅｃ、（ＪＺｎ＝９．２×１０１４ａｔｏｍｓ／ｃｍ２ｓｅｃ）、Ｏ２＝１ｓｃｃｍ／ＲＦ＝１５０Ｗ（ＪＯ＝１．０×１０１５ａｔｏｍｓ／ｃｍ２ｓｅｃ）、ＶＩ／ＩＩフラックス比：１．０９、ＴＧａ＝５５０℃（ＦＧａ検出下限値以下）、ＴＡｇ＝８４０℃（ＦＡｇ＝０．００５ｎｍ／ｓｅｃ）。
図８Ｄは、サンプル作成の温度プロファイルと行われるプロセスの内容を示すグラフである。先行研究に関して示した図２の温度プロファイルに対応する。９００℃でサーマルクリーニングを行い、２５０℃に降温してバッファ層を成長し、９５０℃に昇温してバッファ層のアニールを行い、そのままバッファ層上にアンドープＺｎＯ層を成長する。２５０℃に降温し、工程１で、図８Ａ〜８Ｃに示すＺｎＯ：Ｇａ層とＯ＊層とのサブ積層とＡｇＯ層とをＯ＊層を介して積層したＭｇＺｎＯ系半導体２重積層構造を成長させる。ＭｇＺｎＯの組成は、ＭｇｘＺｎ１−ｘＯと表記した時、（０≦ｘ≦０．６）である。成長終了後、工程２で基板温度を８１０℃まで昇温する。８１０℃になったら、活性酸素Ｏ＊が存在し、圧力が１０−２Ｐａ未満の雰囲気下で３０分間その場アニールする。活性酸素の照射有りの期間と無しの期間を繰り返し混成アニールとする。
図９Ａ，９Ｂは、単位ＺｎＯ：Ｇａ層２２ｂの厚さが、０．５ｎｍと、０．１６ｎｍとの場合の、Ｃ−Ｖ測定による１／Ｃ２―Ｖ特性、及び不純物濃度のデプスプロファイルを示す。ｐ導電型が得られ、３．２×１０２０、および３．８×１０２０のアクセプタ密度が得られている。単位ＺｎＯ：Ｇａ層２２ｂの厚さを減少しても、ｐ型の導電型が得られている。
図１０は、Ａｌドープのｎ型ＺｎＯ基板上に形成したサンプルのＳＩＭＳ分析による深さ方向の組成分布を示すグラフである。横軸が深さを単位ｎｍで示し、縦軸が濃度を単位ｃｍ−３で示す。Ａｌ濃度Ｃ１１が急激に低下する位置が基板表面である。下地層上の（Ａｇ＋Ｇａ）ドープ層で、Ａｇが膜中に均一にドープされている。（Ａｇ＋Ｇａ）ドープ層中の、Ａｇ濃度Ｃ１３は約１．２×１０２１ｃｍ−３であり、Ｇａ濃度Ｃ１２は約３．５×１０２０ｃｍ−３である。
図１１は、実施例によるサンプルのラマン測定の結果を示すグラフである。ＺｎＯ：Ｇａ層を、２分割したサンプルＤｉｖ２、３分割したサンプルＤｉｖ３、１０分割したサンプルＤｉｖ１０のラマン散乱スペクトルを、比較例である、ノンドープのＺｎＯ層のサンプルＲ０及び先行研究によるサンプルＲ１のラマン散乱スペクトルと共に示す。横軸がラマンシフトを単位ｃｍ−１で示し、縦軸がラマン強度を任意単位で示す。
比較サンプルＲ０は不純物をドープしていない高い結晶性を有するＺｎＯのラマン散乱スペクトルである。ＺｎＯ結晶に基づく鋭いＥ２ ｈｉｇｈのピークが観察できる。先行研究による比較サンプルＲ１のラマン散乱スペクトルにおいては、ＺｎＯ結晶に基づくＥ２ ｈｉｇｈのピークが格子間Ｚｎや酸素空孔のｎ型欠陥に基づくＡ１（ＬＯ）のピーク以下の強度しか示さない。
実施例によるサンプルＤｉｖ２，Ｄｉｖ３，Ｄｉｖ１０のラマン散乱スペクトルにおいては、分割数の増加に伴い、Ｅ２ ｈｉｇｈのピークが強くなり、Ａ１（ＬＯ）のピークは弱くなるように見える。格子間Ｚｎや酸素空孔のｎ型欠陥に基づくＡ１（ＬＯ）のピークの強度が、ＺｎＯ結晶に基づくＥ２ ｈｉｇｈのピークの強度以下となっていることが明らかである。ＺｎＯ：Ｇａ層を分割し、界面にＯ＊層を配置することで、高い結晶性が得られたと考えられる。
図１２は、実施例によるｐ型ＺｎＯ系半導体層を用いて作成したＬＥＤ構造のＩ−Ｖ特性を示すグラフである。測定に用いたデバイスの構造は、本実施例によるＺｎＯ：（Ｇａ＋Ａｇ）膜を、ＺｎＯ基板上に形成したｎ型ＺｎＯ系半導体層の上に形成し、透明電極としてNi（２A）／Au（100A）の積層を２８０μｍ角に形成し、その後その中心位置に直径１００μｍのTi（２５０A）／Au（２６００A ）の積層をボンディング用の電極として形成した発光ダイオード構造である。
図７に示した、先行研究によるｐ型層を用いたＬＥＤのＩ−Ｖ特性と比較すると、リーク電流が大幅に減少し、明確な閾値電圧３．４Ｖが認められるようになり、逆方向耐圧が大幅に改善されたことが認められる。酸素空孔、格子間Ｚｎ等のｎ型欠陥の減少を表すと考えられる。
上述の説明においては、ＺｎＯ：Ｇａ層の分割数を２，３，５，１０としたが、分割数は２以上であれば良い。連続した積層中に、分割数の異なる部分を形成してもよい。実験的に分割した単位層の厚さは０．１６ｎｍまで薄くしても、良好な結果が得られている。分割した単位層の厚さは、約０．１５ｎｍ以上、約０．８ｎｍ以下が好ましいであろう。ＺｎＯ：Ｇａ層をＭｇＺｎＯ：Ｇａ層としても、同様の効果が得られるであろう。
結晶成長をＭＢＥで行ったが、有機金属気相成長（ＭＯＣＶＤ）やパルスレーザデポジション（ＰＬＤ）等の成長方法を用いることも可能であろう。ｎ型不純物としてＧａを用いたが、３Ｂ族の元素Ｂ，Ａｌ，Ｇａ，Ｉｎであれば、ほぼ同様の結果が期待できよう。ｐ型不純物はＡｇのみを対象とする。
混成アニールを８１０℃の温度で行ったが、ＺｎＯ系結晶の構成原子を移動させることのできるアニール温度として、７５０℃〜９５０℃を用いることができるであろう。また、酸素ラジカル照射無しの期間と酸素ラジカル照射有りの期間を１０秒と１５秒に設定したが、これらの期間は制限的でなく種々変更可能である。酸素照射無し時間と酸素照射有り時間の組み合わせ例として、（１０ｓ、１０ｓ）、（１０ｓ、１５ｓ）、（１０ｓ、２０ｓ）、（１０ｓ、３０ｓ）等を用いることができる。
以上説明したｐ型ＺｎＯ系半導体層を用いて、半導体発光装置を作成することができる。Ｇａ等のｎ型不純物と、ｐ型不純物としてのＡｇとを含むＺｎＯ系半導体層を、図８に示すような構成、プロセスによって形成する。
図１３Ａは、製造されるＺｎＯ系半導体発光素子の概略的な断面図である。
ＺｎＯ基板１１上に、例えば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、アニールを行う。
ＺｎＯバッファ層１２上に、例えば厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させる。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば約１．５×１０１８ｃｍ−３である。ｎ型ＺｎＯ層１３上に、例えば厚さ約３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、例えば約０．３である。ｎ型ＭｇＺｎＯ層１４上に、例えば厚さ１０ｎｍのＺｎＯ活性層１５を成長させる。ＺｎＯ活性層１５上に図８Ａに示すようなＯ＊層とＭｇＺｎＯ：Ｇａ層のサブ積層を含み、図８Ｂに示すようなサブ積層とＡｇＯ層とをＯ＊層を挟んで交互に積層した２重積層構造を形成する。２重積層構造は、当初ｎ型を示す。２重積層構造に上述のような混成アニールを行って、Ａｇ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６を形成する。
なお、図１３Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を用いることもできる。
その後、ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ａｇ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、Ｔｉ層上にＡｕ層を積層して形成し、ｐ側電極１７ｐは、Ｎｉ層上に、Ａｕ層を積層して形成する。ボンディング電極１８はＡｕ層で形成する。このようにして、ＺｎＯ系半導体発光素子が作製される。
以上、ＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ２Ｏ３基板等の導電性基板を使用することが可能である。その他種々の変更、改良、組み合わせ等が可能なことは、当業者に自明であろう。なお、アニールを行う外部電気炉は不要であり、半導体発光素子の製造時間を短縮することが可能となる。
例による製造方法で製造されるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。
１１ ＺｎＯ基板、１２ ＺｎＯバッファ層、１３ ｎ型ＺｎＯ層、１４ ｎ型ＭｇＺｎＯ層、１５ 活性層、１６ Ａｇ，Ｇａ共ドープｐ型ＭｇＺｎＯ層、１７ 電極、１８ ボンディング電極、 ２１ 下地、２２ ２重積層構造（交互積層）、 ２２ａ Ｏ＊層、 ２２ｂ （薄くした）ＺｎＯ：Ｇａ層、 ２２Ａ サブ積層、 ２２Ｂ ｐ型不純物供給層、 ２２Ｃ Ｏ＊層、 ２２ｐ ＡｇＯ層、 ５１ ＺｎＯ基板、５２ ＺｎＯバッファ層、５３ アンドープＺｎＯ層、５４ 交互積層構造、７１ 真空チャンバ、７２ Ｚｎソースガン、７３ Ｏソースガン、７４ Ｍｇソースガン、７５ Ａｇソースガン、７６ Ｇａソースガン、７７ ステージ、７８ 基板、７９ 膜厚計、８０ ＲＨＥＥＤ用ガン、８１ スクリーン。

Claims (8)

  1. 少なくとも１種の３Ｂ族元素及びＡｇがドープされたＺｎＯ系半導体を含み、ラマン分光において、Ａ１（ＬＯ）モードの信号強度がＥ２ ｈｉｇｈモードの信号強度以下であるＺｎＯ系半導体構造。
  2. ＺｎＯ系半導体基板と、
    前記ＺｎＯ系半導体基板上方に形成された、ｎ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層上方に形成された、ＺｎＯ系半導体発光層と、
    前記ＺｎＯ系半導体発光層の上方に形成された、少なくとも１種の３Ｂ族元素及びＡｇがドープされたＺｎＯ系半導体を含み、ラマン分光において、Ａ１（ＬＯ）モードの信号強度がＥ２ ｈｉｇｈモードの信号強度以下であるp型ＺｎＯ系半導体層と、
    を含むＺｎＯ系半導体構造。
  3. （ａ）活性酸素層と、少なくとも1種の３Ｂ族元素をドープしたＺｎＯ系半導体層とを交互に、少なくとも２周期、積層したサブ積層を形成する工程と、
    （ｂ）前記サブ積層とＡｇＯ層とを、活性酸素層を挟んで、交互に積層し、積層構造を形成する工程と、
    （ｃ）活性酸素が存在する、圧力が１０−２Ｐａ未満の環境で、前記積層構造表面に酸素ラジカルビームを断続的に照射しながらアニールし、前記３Ｂ族元素とＡｇとが共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と、
    を含むＺｎＯ系半導体構造の製造方法。
  4. 前記積層構造において、前記ＺｎＯ系半導体層と前記ＡｇＯ層との間には、活性酸素層が配置される請求項３に記載のＺｎＯ系半導体構造の製造方法。
  5. 前記ＺｎＯ系半導体層の単一層の厚さは、０．１５ｎｍ以上、０．８ｎｍ以下である請求項３または４に記載のＺｎＯ系半導体構造の製造方法。
  6. 前記工程(ａ)、（ｂ）が分子線エピタキシ（ＭＢＥ）で行われる、請求項３〜５のいずれか１項に記載のＺｎＯ系半導体構造の製造方法。
  7. 前記工程（ａ）、（ｂ）、（ｃ）が、同一のＭＢＥ装置内で行われ、前記工程（ｃ）は、基板温度７５０℃〜９５０℃で行われる、請求項６に記載のＺｎＯ系半導体構造の製造方法。
  8. 前記工程（ａ）の前に、前記ＭＢＥ装置内にＺｎＯ系半導体基板を装荷し、前記ＺｎＯ系半導体基板の上方にｎ型ＺｎＯ系半導体層を形成し、さらにその上にＺｎＯ系半導体の発光層を形成する工程を含む請求項７に記載のＺｎＯ系半導体構造の製造方法。
JP2015202153A 2015-10-13 2015-10-13 ＺｎＯ系半導体構造およびその製造方法 Active JP6572089B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015202153A JP6572089B2 (ja) 2015-10-13 2015-10-13 ＺｎＯ系半導体構造およびその製造方法
US15/288,827 US9947826B2 (en) 2015-10-13 2016-10-07 ZnO-containing semiconductor structure and manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015202153A JP6572089B2 (ja) 2015-10-13 2015-10-13 ＺｎＯ系半導体構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017076657A JP2017076657A (ja) 2017-04-20
JP6572089B2 true JP6572089B2 (ja) 2019-09-04

Family

ID=58500087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202153A Active JP6572089B2 (ja) 2015-10-13 2015-10-13 ＺｎＯ系半導体構造およびその製造方法

Country Status (2)

Country Link
US (1) US9947826B2 (ja)
JP (1) JP6572089B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358159B2 (en) * 2001-04-04 2008-04-15 Nippon Mining & Metals Co., Ltd. Method for manufacturing ZnTe compound semiconductor single crystal ZnTe compound semiconductor single crystal, and semiconductor device
JP4270885B2 (ja) 2003-01-09 2009-06-03 シャープ株式会社 酸化物半導体発光素子
CN103764276B (zh) * 2011-05-24 2017-11-07 希路瑞亚技术公司 用于甲烷氧化偶合的催化剂
JP6092586B2 (ja) 2012-02-28 2017-03-08 スタンレー電気株式会社 ＺｎＯ系半導体層とその製造方法、及びＺｎＯ系半導体発光素子の製造方法
US9064790B2 (en) * 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure

Also Published As

Publication number Publication date
US9947826B2 (en) 2018-04-17
JP2017076657A (ja) 2017-04-20
US20170104127A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6100590B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP6116989B2 (ja) Ｃｕドープｐ型ＺｎＯ系半導体結晶層とその製造方法
JP6219089B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6572089B2 (ja) ＺｎＯ系半導体構造およびその製造方法
JP6155118B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6100591B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6334929B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6231841B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6619653B2 (ja) ＺｎＯ系半導体構造の製造方法
JP6092657B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP5912968B2 (ja) ｐ型ＺｎＯ系半導体膜の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6516258B2 (ja) ＺｎＯ系半導体構造の製造方法
JP6419472B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2015115566A (ja) ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5952120B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6092648B2 (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP2014027134A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP6516251B2 (ja) ＺｎＯ系半導体構造の製造方法
JP6470061B2 (ja) ｐ型ＺｎＯ系半導体構造の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2018206895A (ja) ＺｎＯ系半導体素子およびその製造方法
JP2013084859A (ja) ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体発光素子の製造方法、及びＺｎＯ系半導体発光素子
JP2016033934A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2016035944A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5727208B2 (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190809

R150 Certificate of patent or registration of utility model

Ref document number: 6572089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250