KR101324105B1 - 피형 산화아연 박막의 제조방법 - Google Patents

피형 산화아연 박막의 제조방법 Download PDF

Info

Publication number
KR101324105B1
KR101324105B1 KR20120031636A KR20120031636A KR101324105B1 KR 101324105 B1 KR101324105 B1 KR 101324105B1 KR 20120031636 A KR20120031636 A KR 20120031636A KR 20120031636 A KR20120031636 A KR 20120031636A KR 101324105 B1 KR101324105 B1 KR 101324105B1
Authority
KR
South Korea
Prior art keywords
oxide layer
zinc oxide
antimony
thin film
heat treatment
Prior art date
Application number
KR20120031636A
Other languages
English (en)
Other versions
KR20130109689A (ko
Inventor
박성주
최용석
강장원
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR20120031636A priority Critical patent/KR101324105B1/ko
Priority to US13/712,127 priority patent/US8772150B2/en
Publication of KR20130109689A publication Critical patent/KR20130109689A/ko
Application granted granted Critical
Publication of KR101324105B1 publication Critical patent/KR101324105B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

p형의 산화아연 박막을 형성하는 방법이 개시된다. 기판 상에 산화아연층 및 산화안티모니층이 번갈아 형성되어 초격자층이 구성된다. 열처리를 통해 초격자층은 p형의 산화아연 박막으로 개질된다. 열처리를 통해 산화아연층의 아연 원자는 산화안티모니층으로 확산되고, 산화안티모니층의 안티모니 원자는 산화아연층으로 확산된다.

Description

피형 산화아연 박막의 제조방법{Method of forming P-Type ZnO Film}
본 발명은 산화아연 박막의 제조방법에 관한 것으로 더욱 상세하게는 도판트가 함유된 p형 산화아연 박막의 제조방법에 관한 것이다.
산화아연은 Ⅱ-Ⅵ족 반도체로 육방정계 우루짜이트(Wurzite) 구조를 가진다. 이는 GaN, ZnSe, ZnS 등과 결정학적으로 같은 구조이며, 발광 다이오드의 주요 소재인 질화갈륨과 격자의 불일치도가 1.98%에 지나지 않아, 이질적인 적층구조에 적용될 수 있는 높은 가능성을 가진다.
또한, 산화아연은 광학적 밴드갭이 3.37eV이며, 3.4eV의 GaN와 유사하여 근자외선 영역의 광원으로 사용가능하다. 이외에도 결함형성 에너지(defect formation energy)가 비교적 높아서 광소자로 제작할 경우, 양질의 특성을 가질 수 있다. 이외에도 상온에서의 엑시톤 결합에너지가 60meV로 24meV를 가지는 GaN 및 19meV를 가지는 ZnSe에 비해 약 3배의 높은 값을 가진다. 따라서, 엑시톤을 기저로 한 광소자의 활용영역에서는 고효율의 광이득 효과를 기대할 수 있다.
다만, 산화아연을 발광 다이오드 등으로 활용하기 위해서는 결정질의 박막의 증착, 다중양자우물 구조의 구현 및 p형 반도체층의 형성이 중요한 과제로 떠오른다. 특히, 기존의 p형 산화아연 박막을 형성하는 경우, 박막의 형성 공정에서 아연 소스와 도판트 소스를 동시에 주입시키고, 열처리를 통해 p타입을 구현한다. 특히, 도판트는 5족 원소를 활용하고 있다. 이는 MOCVD 공정을 이용하고 있다.
다만, MOCVD 공정에서 산화아연은 높은 결정성을 확보하지 못하고, 결정 격자 내에서 다수의 결함을 가진다. 또한, 도판트 원자들은 박막 내부에서 균일한 분포를 가지지 못하고, 서로 뭉치거나 박막의 표면으로 확산되는 문제점이 있다.
이는 산화아연 결정 내부에서 산소 원자의 이탈성이 높은 현상에 기인하기도 한다. 산소의 높은 확산성으로 인해 결정 결함은 심화되며, 산소와 결합되는 도판트 원자들도 결정 내부에서 균일한 분포를 가지지 못하는 문제가 발생된다.
특히, 안티모니를 도판트로 이용하여 p형의 산화아연 박막을 형성하는 경우, 통상의 MOCVD 공정을 이용한다.
도 1은 종래 기술에 따라 통상의 MOCVD 공정을 이용한 경우의 p형 산화아연 박막을 도시한 이미지이다.
도 1을 참조하면, 아연의 전구체로 DEZn(Diethyl Zinc)이 사용되고, 안티모니의 전구체로 TMSb(Trimethyl Antimony)가 사용된다. 또한, 산소 가스가 공급되는 상태에서 성장온도는 600로 셋팅된다.
안티모니 원자는 낮은 녹는점으로 인해 결정질로 형성되지 못하고, 증발되는 경향을 가진다. 또한, 막질의 중심부는 산화아연이 응집되는 상태가 되며, 외부는 안티모니가 도핑된 산화아연으로 생성된다. 이는 안티모니가 가지는 확산성에 의해 안티모니 원자가 막질의 외부에 집중되는 형상에 기인한다. 상술한 구조에서는 p형의 산화아연 박막은 캐리어 농도를 충분히 확보할 수 없으며, 매우 높은 저항을 가지게 된다. 따라서, 실질적으로 안티모니를 도핑하는 것은 불가능하게 된다.
상술한 문제점을 해결하기 위한 본 발명의 과제는 초격자를 이용하는 p형의 산화아연 박막을 형성하는 방법을 제공하는데 있다.
상술한 과제를 달성하기 위한 본 발명은 기판 상에 산화아연층 및 산화안티모니층이 번갈아 형성된 초격자층을 형성하는 단계; 및 상기 초격자층에 대한 열처리를 통해 상기 초격자층을 p형의 산화아연 박막으로 개질하는 단계를 포함하는 p형의 산화아연 박막의 형성방법을 제공한다.
상술한 본 발명에 따르면, 산화아연층과 산화안티모니층을 이용하여 초격자층이 형성된다. 초격자층은 열처리를 통해 p형의 산화아연 박막으로 형성된다. 이는 열처리 과정에서 아연 원자와 안티모니 원자의 확산에 기인한다. 따라서, 안티모니 원자가 막질의 외부를 향해 확산되어, p형의 박막의 특성을 훼손하는 현상은 방지된다.
도 1은 종래 기술에 따라 통상의 MOCVD 공정을 이용한 경우의 p형 산화아연 박막을 도시한 이미지이다.
도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 p형 산화아연 박막의 제조방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 제조예에 따라 산화아연층과 산화안티모니층의 성장을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 제조예에 따라 형성된 p형의 산화아연 박막을 도시한 이미지이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 p형 산화아연 박막의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 초격자층(200)이 형성된다.
상기 기판(100)은 사파이어, 산화아연, 쿼츠, 글라스 또는 질화갈륨일 수 있다. 또한, 상기 기판(100)은 잉곳의 형성 및 절단에 의해 제공되고, 막질의 성장을 유도하기 위한 물리적인 기판일 수 있으며, 특정의 기판 상에 형성된 다른 기능성 막질일 수 있다. 예컨대, 기능성 막질로는 발광 다이오드의 다중양자 우물층일 수 있으며, n형 반도체층 또는 산화아연의 박막일 수 있다.
상기 기판(100) 상에 MOCVD 공정을 통해 초격자층이 형성된다. 상기 초격자층은 산화아연층(ZnO, 210)과 산화안티모니층(Sb2O3, 220)을 포함한다. 산화아연층(210)과 산화안티모니층(220)은 번갈아 형성된다.
산화아연층(210)의 형성을 위해 아연의 전구체 및 산소가 쳄버 내에 공급된다. 아연의 전구체로는 DEZn이 사용될 수 있으며, 캐리어 가스로는 Ar이 사용될 수 있다. 제1 시간 동안 공급된 아연의 전구체 및 산소 가스에 의해 기판(100) 상에는 산화아연층(210)이 형성된다. 형성된 산화아연층(210)의 두께는 2nm 내지 4nm임이 바람직하다. 산화아연층(210)의 두께가 2nm 미만이면, 박막의 형성이 곤란하며, 박막 표면의 균일도를 확보하기가 곤란하다. 또한, 산화아연층(210)의 두께가 4nm를 상회하면, 이후의 열처리 공정에서 안티모니의 확산이 수행되더라도, 안티모니가 균일하게 산화아연층(210)에 분포하지 못하는 문제가 발생된다.
상기 산화아연층(210) 상에는 산화안티모니층(220)이 형성된다. 산화안티모니층(220)의 형성은 MOCVD 공정을 통해 형성된다. 안티모니의 전구체로는 TMSb가 사용될 수 있으며, 캐리어 가스로는 Ar이 사용된다. 전구체 및 산소의 공급을 통해 산화안티모니층(220)은 형성된다. 다만, 산화안티모니의 녹는점은 656℃이다. 이는 1975℃의 녹는점을 가지는 산화아연에 비해 매우 낮은 온도이다. 따라서, MOCVD 공정에 의해 형성되는 산화아티모니층(220)의 두께는 산화아연층(210)에 비해 낮은 값을 가진다. 즉, 상대적으로 낮은 녹는점으로 인해 동일한 챔버 내부에서 전구체의 이동이 활발해지고, 기판(100) 또는 산화아연층(210) 상에 석출 또는 고상화되는 확률은 낮아진다.
따라서, 상기 산화안티모니층(220)의 두께는 0.5nm 내지 2nm임이 바람직하다. 만일, 산화안티모니층(220)의 두께가 0.5nm 미만인 겨우, 안티모니의 확산이 충분히 일어나지 않는 문제가 발생된다. 또한, 산화안티모니층(220)의 두께가 2nm를 상회하는 경우, 박막의 두께를 확보하기 위한 과도한 공정시간이 요구되는 문제가 발생된다.
상술한 산화아연층(210) 및 산화안티모니층(220)은 상호간에 반복적으로 형성된다. 예컨대 상기 산화아연층(210) 및 산화안티모니층(220)을 하나의 격자쌍으로 판단한다면, 50 내지 70개의 격자쌍을 형성할 수 있다.
또한, 산화아연층(210)의 두께는 산화안티모니층(220)의 두께보다 크도록 설정된다.
도 3을 참조하면, 상기 도 2에 개시된 구조물에 대해 열처리가 수행된다. 상기 열처리를 통해 초격자층(200)은 p형의 산화아연 박막(300)으로 형성된다. 상기 열처리는 250℃ 내지 550℃ 범위에서 30초 내지 5분간 수행될 수 있다. 또한, 상기 열처리는 급속열처리임이 바람직하다.
열처리에 의해 산화안티모니층의 안티모니 원자는 산화아연층으로 확산된다. 또한, 산화아연층의 아연 원자는 산화안티모니층으로 확산된다.
만일 열처리 온도가 250℃ 미만인 경우, 안티모니 원자 및 아연 원자의 확산이 원활하게 이루어지지 못하고, 국부적으로 안티모니 또는 아연 원자가 응집되는 현상이 발생된다. 또한, 열처리 온도가 550℃를 상회하면 p형의 도전형이 형성되지 않고, n형의 도전형을 띄게 된다. 이는 고온에서 산소의 이동이 활발히 수행되어 산소 공공에 따른 전자의 발생으로 설명될 수 있다.
또한, 열처리가 30초 미만인 경우, 안티모니 및 아연 원자의 확산이 충분히 발생되지 않아, p형의 도전형을 얻을 수 없다. 또한, 열처리 시간이 5분을 상회하는 경우, 과도한 열에너지의 공급으로 인해 p형의 도전형이 형성되지 못하는 문제가 발생한다.
안티모니 원자의 산화아연층으로의 확산 및 아연 원자의 산화안티모니층으로의 확산을 통해 p형의 산화아연 박막(300)이 형성된다. 이는 산화안티모니층의 두께가 산화아연층에 비해 상대적으로 작은 값을 가지므로, 안티모니 원자는 도판트로 기능하게 된 원인에 기인한다.
상술한 바와 같이 산화아연층 및 산화안티모니층으로 구성된 초격자를 형성하고, 열처리를 통해 안티모니 및 아연 원자를 확산시킨다. 이를 통해 안티모니 원자를 도판트로 활성화할 수 있다. 따라서, 열처리 이전에 이질적인 구성을 가지는 2종의 박막들은 확산에 의해 하나의 박막으로 형성된다. 이는 초격자층이 p형의 산화아연 박막으로 형성됨을 의미한다. 물론, 실시의 형태에 따라, 확산 이전에 산화안티모니층의 중심부의 안티모니 원자의 농도는 확산 이전의 산화아연층의 중심부의 안티모니 원자의 농도보다 높을 수 있다.
제조예
MOCVD 장비 내로 기판을 먼저 장입시킨다. 상기 기판은 사파이어 상에 산화아연 박막이 형성된 상태이다. 상기 산화아연 박막은 이후의 공정에서 산화아연층의 성장인자로 작용한다.
아연 전구체로는 DEZn이 사용되며, 캐리어 가스로는 Ar이 사용된다. DEZn의 유량은 150sccm으로 설정된다. 산소의 유량은 7500sccm으로 설정된다. 안티모니이 전구체로는 TMSb가 사용되며, 공급량은 5470 nmol/min으로 설정된다. 챔버 내부의 성장 압력은 50torr로 설정되고, 챔버 내부의 성장온도는 600℃로 설정된다. 초격자층의 성장은 1시간 동안 수행된다.
도 4는 본 발명의 제조예에 따라 산화아연층과 산화안티모니층의 성장을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 챔버 내로 DEZn 및 산소의 공급을 통해 최초 30초 동안 산화아연층이 형성된다. 산화아연층이 형성되는 동안 TMSb의 공급은 차단된다. 따라서, 산화안티모니층의 형성은 억제된다. 30초가 경과된 후, DEZn의 공급은 차단되고, TMSb 및 산소의 공급이 수행된다. 따라서, 형성된 산화아연층 상에 산화안티모니층이 형성된다. TMSb의 공급은 30초 동안 지속된다. 이후에는 형성된 산화안티모니층 상에 산화아연층이 30초 동안 형성된다.
상술한 과정을 통해 형성된 산화아연층과 산화안티모니층을 하나의 초격자로 볼 때, 상기 초격자는 60층으로 형성된 초격자층을 구성한다. 다만, 초격자층의 최상층부는 산화아연층으로 형성됨이 바람직하다. 이는 이후의 공정에서 아연 원자 및 안티모니 원자의 확산에 의한 p형의 산화아연층으로의 개질을 용이하게 하기 위함이다.
상술한 과정을 통해 약 700nm의 두께를 가진 초격자층을 형성할 수 있다.
하기의 표 1은 형성된 초격자층에 대한 열처리의 효과를 설명하기 위한 도표이다.
RTA 조건 저항률(ohmㆍcm) 이동도(cm2/Vㆍs) 캐리어 농도(/cm3)
없음 257 - -
300℃ 1분 질소분위기 20.7 0.158 p형 4.77×1018
500℃ 1분 질소분위기 10.2 0.085 p형 8.22×1018
600℃ 1분 질소분위기 0.918 3.31 p형 2.05×1018
상기 표 1을 살펴보면, 열처리가 수행되지 않은 경우, 높은 저항률을 나타내며, 이동도나 캐리어의 농도를 확인할 수 없는 수준이다. 이는 초격자층이 단순히 산화아연층과 산화안티모니층의 반복적 적층구조임에 불과한 것을 의미한다.
또한, 급속열처리(RTA : Rapid Thermal Annealing)가 수행되는 경우, 안티모니 원자와 아연 원자의 이동에 의해 특별한 도전형을 가지게 됨을 의미한다. 상기 표 1에서 급속열처리는 상온에서 타겟 온도까지 3초 내지 4초의 시간 동안 상승시키며, 타겟 온도는 1 분 동안 질소 분위기에서 유지된다. 이후에는 대기 냉각을 통해 온도를 서서히 하강시킨다.
열처리의 타겟 온도는 300℃, 500℃ 및 600℃로 설정된다. 목표범위를 벗어난 600℃에서 열처리가 수행되는 경우, p형의 도전형을 가지지 못하고 n형의 도전형을 가지게 된다. 이는 비교적 고온의 열처리 온도로 인해 산화아연층에서 결함이 발생되고, 산화아연층 또는 산화안티모니층에서 산소 가스가 배출되는 현상에 기인한 것으로 판단된다.
도 5는 본 발명의 제조예에 따라 형성된 p형의 산화아연 박막을 도시한 이미지이다.
도 5를 참조하면, 본 제조예의 산화아연층 및 산화안티모니층을 형성하고, 열처리 온도는 상기 표 1의 500℃로 설정하며, 1분간 질소 분위기에서 열처리가 수행된다.
사파이어 기판 상에 산화아연 박막이 형성된 상태에서 p형의 산화아연 박막이 구성된다. 산화아연 박막은 상부로 갈수록 막대 또는 로드의 형상을 가진다. 이는 최초 산화아연층 및 산화안티모니층의 형성시, 공정 온도의 설정에 따른 결과인 것으로 추측된다.
상수한 본 발명에 따르면, 산화아연층 및 산화안티모니층이 번갈아가며 형성된 초격자층은 열처리를 통해 p형의 산화아연 박막으로 개질된다. 열처리 과정에서 아연 원자와 안티모니 원자는 확산되고, 안티모니 원자는 도판트로 기능한다. 이를 통해 p형의 산화아연 박막이 형성될 수 있다.
100 : 기판 200 : 초격자층
210 : 산화아연층 220 : 산화안티모니층
300 : 산화아연 박막

Claims (8)

  1. 기판 상에 DEZn 및 산소를 공급하여 산화아연층을 형성하는 제1 단계;
    상기 산화아연층 상에 TMSb 및 산소를 공급하여 산화안티모니층을 형성하는 제2 단계; 및
    상기 산화아연층과 상기 산화안티모니층에 대한 열처리를 통해 상기 산화안티모니층의 안티모니 원자를 상기 산화아연층으로 확산하고, 상기 산화아연층의 아연 원자를 상기 산화안티모니층으로 확산시켜, 상기 산화아연층 및 상기 산화안티모니층을 p형의 산화아연 박막으로 개질시키는 단계를 포함하고,
    상기 제1 단계와 상기 제2 단계는 순차적으로 반복 수행되는 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  2. 제1항에 있어서, 상기 산화아연층의 두께는 상기 산화안티모니층의 두께보다 큰 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  3. 제2항에 있어서, 상기 산화아연층의 두께는 2nm 내지 4nm인 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  4. 제3항에 있어서, 상기 산화안티모니층의 두께는 0.5nm 내지 2nm인 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  5. 삭제
  6. 제1항에 있어서, 상기 열처리는 250℃ 내지 550℃에서 수행되는 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  7. 제6항에 있어서, 상기 열처리 시간은 30초 내지 5분인 것을 특징으로 하는 p형 산화아연 박막의 형성방법.
  8. 삭제
KR20120031636A 2012-03-28 2012-03-28 피형 산화아연 박막의 제조방법 KR101324105B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120031636A KR101324105B1 (ko) 2012-03-28 2012-03-28 피형 산화아연 박막의 제조방법
US13/712,127 US8772150B2 (en) 2012-03-28 2012-12-12 Method of forming p-type ZnO film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120031636A KR101324105B1 (ko) 2012-03-28 2012-03-28 피형 산화아연 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20130109689A KR20130109689A (ko) 2013-10-08
KR101324105B1 true KR101324105B1 (ko) 2013-10-31

Family

ID=49233666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120031636A KR101324105B1 (ko) 2012-03-28 2012-03-28 피형 산화아연 박막의 제조방법

Country Status (2)

Country Link
US (1) US8772150B2 (ko)
KR (1) KR101324105B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334929B2 (ja) * 2014-01-27 2018-05-30 スタンレー電気株式会社 ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
US9559075B1 (en) 2016-01-06 2017-01-31 Amkor Technology, Inc. Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
WO2019016627A1 (en) * 2017-07-18 2019-01-24 King Abdullah University Of Science And Technology SINGLE MATERIAL ELECTRONIC DEVICE AND METHOD FOR PRODUCING SUCH ELECTRONIC DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050024078A (ko) * 2003-09-04 2005-03-10 광주과학기술원 ｐ형 산화아연 반도체를 이용한 산화아연 단파장 발광소자 제작방법
KR20080086335A (ko) * 2007-03-21 2008-09-25 한국전자통신연구원 ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법
KR20110056694A (ko) * 2009-11-23 2011-05-31 한국전자통신연구원 환경가스 센서 및 그의 제조방법
US20110195541A1 (en) 2010-02-05 2011-08-11 Hitachi Chemical Company, Ltd. Composition for forming n-type diffusion layer, method for forming n-type diffusion layer, and method for producing photovoltaic cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050024078A (ko) * 2003-09-04 2005-03-10 광주과학기술원 ｐ형 산화아연 반도체를 이용한 산화아연 단파장 발광소자 제작방법
KR20080086335A (ko) * 2007-03-21 2008-09-25 한국전자통신연구원 ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법
KR20110056694A (ko) * 2009-11-23 2011-05-31 한국전자통신연구원 환경가스 센서 및 그의 제조방법
US20110195541A1 (en) 2010-02-05 2011-08-11 Hitachi Chemical Company, Ltd. Composition for forming n-type diffusion layer, method for forming n-type diffusion layer, and method for producing photovoltaic cell

Also Published As

Publication number Publication date
KR20130109689A (ko) 2013-10-08
US20130256654A1 (en) 2013-10-03
US8772150B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP5684455B2 (ja) 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
JP2009526405A5 (ko)
KR20050074274A (ko) Ｚｎ계 반도체 발광소자 및 그 제조방법
JP2006210578A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
CN104205297A (zh) 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
CN100555686C (zh) 半导体发光器件及其制造方法
KR101324105B1 (ko) 피형 산화아연 박막의 제조방법
US9614121B1 (en) Method of fabricating semiconductor light emitting device
JP2000332296A (ja) ｐ型ＩＩ―ＶＩ族化合物半導体結晶、その成長方法及びそれを用いた半導体装置
JP2004304166A (ja) ＺｎＯ系半導体素子
JP5053362B2 (ja) Ｐ型ｉｉｉ族窒化物半導体およびｉｉｉ族窒化物半導体素子
JP2005268647A (ja) 化合物半導体の製造方法、及び半導体装置の製造方法
KR100745811B1 (ko) ｐ형 산화아연(ＺｎＯ) 박막 제조방법 및 이를 이용한산화아연계 광전소자 제조방법
JP2006060197A (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子、並びにそれらの製造方法
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
JP7008292B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP5192744B2 (ja) 半導体発光素子及びその製造方法
JP4075685B2 (ja) 半導体装置の製造方法
CN112993099B (zh) 一种具有保护层led芯片的制作方法
JP3976543B2 (ja) ＺｎＴｅ系化合物半導体の製造方法およびＺｎＴｅ系化合物半導体並びに半導体装置
JP5547989B2 (ja) ＺｎＯ系半導体素子の製造方法
KR20150133622A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee