KR20080086335A - ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법 - Google Patents
ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20080086335A KR20080086335A KR1020070109611A KR20070109611A KR20080086335A KR 20080086335 A KR20080086335 A KR 20080086335A KR 1020070109611 A KR1020070109611 A KR 1020070109611A KR 20070109611 A KR20070109611 A KR 20070109611A KR 20080086335 A KR20080086335 A KR 20080086335A
- Authority
- KR
- South Korea
- Prior art keywords
- zinc oxide
- oxide layer
- dopant
- layer
- forming
- Prior art date
Links
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 title claims abstract description 331
- 239000011787 zinc oxide Substances 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000002019 doping agent Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000011734 sodium Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 5
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052792 caesium Inorganic materials 0.000 claims description 5
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052744 lithium Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052700 potassium Inorganic materials 0.000 claims description 5
- 239000011591 potassium Substances 0.000 claims description 5
- 229910052708 sodium Inorganic materials 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것으로서, 더욱 구체적으로는 p-도펀트가 도핑된 도펀트층을 n-형 산화아연층에 면접하도록 형성한 후 열처리를 통해 p-도펀트를 산화아연층 내부로 확산 및 활성화시킴으로써 p-형 산화아연층을 형성하는 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법을 제공한다. 본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.
p-형 산화아연, 열처리, 확산, 활성화
Description
본 발명은 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것으로서, 더욱 구체적으로는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
산화아연(zinc oxide) 반도체는 우수한 광학적, 전기적 특성으로 인하여 활발히 연구되고 있다. 특히, 질화물 반도체와 유사한 넓은 밴드갭 에너지와 질화물 반도체보다 큰 자유엑시톤 결합에너지를 갖기 때문에 더욱 효율적인 광방출이 가능하다. 또한, 질화물 반도체에 비하여 성장 온도가 낮고 습식 에칭이 가능하다는 장점이 있다.
산화아연을 기반으로 하는 소자로 응용하기 위해서는 고품질의 고농도 n형과 p형의 산화아연 박막의 제작이 필수적이다. n형의 산화아연을 신뢰성있게 안정적으로 형성할 수 있는 방법은 알려져 있지만, p형 산화아연 박막을 재현성있게 안정적 으로 제조할 수 있는 방법에 관해서는 알려져 있지 않다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한 p-형 산화아연층의 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한, p-형 산화아연층을 포함하는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하는 p-형 산화아연 층의 형성 방법을 제공한다.
이 때, 상기 열처리는 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있다. 선택적으로, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성될 수 있다. 선택적으로, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성될 수 있다.
특히, 상기 열처리하는 단계는 상기 제 1 산화아연층이 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도 록 열처리하는 단계를 포함할 수 있다. 이 때, 상기 열처리는 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행될 수 있다.
선택적으로, 상기 열처리 후에 상기 제 1 산화아연 층의 상부에 제 2 산화아연 층을 형성하는 단계를 더 포함할 수 있다.
특히, 상기 p-도펀트는 1족 또는 15족 물질일 수 있다. 선택적으로, 상기 p-도펀트는 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한, 상기 제 1 산화아연 층의 형성은 Ar/O2 분위기에서 수행될 수 있다. 특히, 이 때 상기 Ar과 O2의 몰비는 99 : 1 내지 50 : 50일 수 있다. 선택적으로, 상기 p-도펀트가 도핑된 도펀트층은 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층일 수 있다. 특히, 상기 도펀트 층의 도펀트 농도는 1018 내지 1022 /cm3일 수 있다. 선택적으로, 상기 도펀트 층의 도펀트 농도는 1018 내지 1020 /cm3일 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하고, 상기 도펀트층과 상기 제 1 산화아연 층이 면접하도록 형성되는 반도체 소자의 제조 방법을 제공한다.
이 때, 상기 열처리는 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있다. 선택적으로, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성될 수 있다. 선택적으로, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성될 수 있다.
특히, 상기 열처리하는 단계는 상기 제 1 산화아연층이 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함할 수 있다. 이 때, 상기 열처리는 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행될 수 있다.
특히, 상기 p-도펀트는 1족 또는 15족 물질일 수 있다. 선택적으로, 상기 p-도펀트는 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한, 상기 제 1 산화아연 층의 형성은 Ar/O2 분위기에서 수행될 수 있다. 특히, 이 때 상기 Ar과 O2의 몰비는 99 : 1 내지 50 : 50일 수 있다. 선택적으로, 상기 p-도펀트가 도핑된 도펀트층의 도펀트 농도는 1018 내지 1022 /cm3일 수 있다. 선택적으로, 상기 도펀트 층의 도펀트 농도는 1018 내지 1020 /cm3일 수 있다.
또한, 상기 반도체 소자의 제조 방법은 도전층을 형성하고 사진 공정을 이용하여 식각함으로써 소스 영역 및 드레인 영역을 형성하는 단계; 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막에 인접하여 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다. 어떤 층이 다른 층 또는 반도체 칩 "위"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 반도체 칩에 직접 접촉하여 존재할 수도 있고, 또는, 그 사이에 제3의 층이 개재될 수도 있다.
본 발명은 p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하는 p-형 산화아연 층의 형성 방법을 제공한다.
상기 도펀트층은 상기 제 1 산화아연층과 면접(面接)하여, 다시 말하여 직접 접촉하여 형성될 수 있다. 보다 구체적으로 설명하면, 기판 위에 상기 도펀트층을 형성하고, 그 위에 제 1 산화아연층을 형성할 수 있다. 또한, 이와 반대로, 기판 위에 제 1 산화아연층을 형성한 후, 상기 제 1 산화아연층 위에 상기 도펀트층을 형성할 수도 있다. 이하에서는 이들 각 경우에 대한 p-형 산화아연층의 형성 방법을 설명한다.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 p-형 산화아연 층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 1a를 참조하면, 기판(112) 위에 p-도펀트가 도핑된 도펀트층(114)을 형성하고, 그 위에 제 1 산화아연층(116)을 형성한다.
상기 기판(112)을 이루는 물질은 특별히 한정되지 않고 당 기술분야에 널리 이용되는 기판 물질이 이용될 수 있으며, 비한정적인 예를 들면, 사파이어, 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC) 또는 산화아연(ZnO) 등일 수 있다.
상기 p-도펀트가 도핑된 도펀트층(114)은, 예를 들면, 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층일 수 있으며, 상기 p-도펀트가 고농도로, 예를 들면, 1018 /cm3 내지 1022 /cm3의 농도로 도핑되어 있을 수 있다. 선택적으로, 상기 p-도펀트의 농도는 1018 /cm3 내지 1020 /cm3일 수 있다. 상기 p-도펀트 물질은 산화물계 반도체에서 p-도펀트로서 작용할 수 있는 물질이면 무엇이든지 가능하며, 특히 1족 또는 15족 원소일 수 있고, 비한정적인 예를 들면, 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 및 구리(Cu)로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
선택적으로, 상기 도펀트층(114)은 도펀트가 도핑된 박층과 도펀트가 도핑되지 않은 버퍼층이 교대로 적층되는 구조일 수 있다.
상기 제 1 산화아연층(116)은 통상의 산화아연층으로서, 일반적으로 산화아연층은 p-도펀트를 주입하지 않은 상태에서는 n-형의 성질을 갖기 때문에 실제로는 n-형 산화아연층으로서 형성된다.
상기 도펀트층(114)과 상기 제 1 산화아연층(116)은 각각 스퍼터링, 분자빔 에피택시(MBE: molecular beam epitaxy), e-빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy), PLD(pulsed laser deposition), 화학기상증착(CVD: chemical vapor deposition), 졸-겔법, 원자층 증착(ALD: atomic layer deposition) 등의 방법을 이용하여 형성할 수 있다. 이상의 방법을 이용하여 도펀트층(114)과 제 1 산화아연층(116)을 형성하는 방법은 당 기술분야에 잘 알려져 있으므로 상세한 설명은 생략한다.
다만, 상기 제 1 산화아연층(116)을 형성할 때, 불활성 기체와 산소가 혼합된 분위기에서 수행하는 것이 추후 p-도펀트의 확산을 제어하고 추후에 형성되는 p-형 산화아연층의 안정성을 확보하는 데 유리하기 때문에 바람직하다. 상기 불활성 기체와 산소의 몰비는 99 : 1 내지 50 : 50일 수 있고, 선택적으로 85 : 15 내지 55 : 45일 수 있으며, 또한 선택적으로 75 : 25 내지 60 : 40일 수 있다. 만일, 상기 제 1 산화아연층(116)의 형성 분위기에 산소가 전혀 없거나 너무 적게 포함되는 경우에는 생성되는 제 1 산화아연층(116)이 추후에 p-형 산화아연층으로 전환되더라도 안정성이 현저히 떨어지게 된다.
상기 불활성 기체는, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar) 등일 수 있으며, 특히 아르곤일 수 있다.
이와 같이 형성된 기판(112)-도펀트층(114)-제 1 산화아연층(116)에 있어서 p-도펀트의 농도 프로파일은 도 1a에 나타낸 바와 같이 도펀트층(114)에 집중되어 있다.
도 1b를 참조하면, 상기 도펀트층(114) 및 제 1 산화아연층(116)을 열처리한 결과를 나타낸다. 상기 열처리는 일반적인 가열 열처리에 의할 경우 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있으며, 상기 열처리 과정을 통해 도펀트층(114) 내에 집중되어 있던 p-도펀트가 제 1 산화아연층(116)으로 충분히 확산되고 활성화되게 된다. 상기 열처리를 급속 열처리(RTA: rapid thermal annealing)에 의할 경우에는 수 초 내지 수 분, 보다 구체적으로는 10초 내지 5분 동안 수행될 수 있다. 상기 열처리를 거친 후에는 p-도펀트의 농도 프로파일은 도 1b에 나타낸 바와 같이 제 1 산화아연층(116a)의 상부까지 확산되어 상기 제 1 산화아연층(116a) 전체를 p-형 산화아연층으로 전환시킨다.
도 1c를 참조하면, 상기와 같이 p-형 산화아연층(제 1 산화아연층, 116)을 형성한 후 그 위에 앞서 설명한 증착 방법을 이용하여 제 2 산화아연층(118)을 형성할 수 있다. 상기 제 2 산화아연층(118)은 앞서 설명한 바와 같이 n-형 산화아연층이기 때문에 이와 같은 과정을 통해 산화아연층의 p-n 접합을 얻을 수 있고, p-n 접합을 필요로 하는 여러 가지 반도체 소자에 응용될 수 있다.
도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 p-형 산화아연층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 2a를 참조하면, 기판(212) 위에 제 1 산화아연층(216)을 형성하고, 그 위에 도펀트층(214)을 형성할 수 있다.
상기 기판(212), 도펀트층(214) 및 제 1 산화아연층(216)은 상기 제 1 실시예에서 설명한 물질과 방법을 이용하여 형성할 수 있다.
그런 후, 열처리를 통해 도 2b에 나타낸 바와 같이 제 1 산화아연층(216a)을 형성한다. 즉, 상기 제 1 산화아연층(216a)이 상기 도펀트층(214a)과 접촉하는 쪽에 p-형 산화아연층(216p)을 형성하고, 상기 제 1 산화아연층(216a)의 그 반대쪽, 다시 말해 상기 제 1 산화아연층(216a)이 상기 도펀트층(214a)과 접촉하지 않는 쪽에 기존의 n-형 산화아연층(216n)이 잔존하도록 할 수 있다. 이와 같이 하는 경우, 제 1 실시예에서와 같이 별도로 n-형 산화아연층을 증착하는 단계를 거칠 필요가 없기 때문에 제조 공정에 따른 시간과 비용을 크게 절감할 수 있다.
이와 같이 제 1 산화아연층(216)의 일부만을 p-형 산화아연층으로 전환시킴 으로써 p-형 산화아연층(216p)과 n-형 산화아연층(216n)이 접합된 형태의 구조를 얻기 위한 공정 조건은 제 1 산화아연층(216)의 두께, 열처리 시간, 열처리 온도, 도펀트층(214)의 p-도펀트 농도에 의해 크게 영향을 받기 때문에 일률적인 공정조건을 정할 수는 없지만, 예를 들면, 150 nm의 두께를 갖는 n-형 산화아연층에 대하여 1020 /cm3의 도펀트 농도를 갖는 도펀트층(214)을 이용할 때 대략 700 ℃의 온도에서 30분 동안 일반적인 열처리함으로써 달성될 수 있다. 따라서, 400 ℃ 내지 900 ℃의 온도에서 약 20분 내지 1 시간 동안 열처리함으로써 달성될 수 있다. 상기 열처리를 급속 열처리(RTA)에 의할 경우에는 수 초 내지 수 분, 보다 구체적으로는 5초 내지 3분 동안 수행함으로써 달성될 수 있다.
이와 같이, p-형 산화아연층(216p)과 n-형 산화아연층(216n)이 접합된 형태의 구조를 갖는 제 1 산화아연층(216a)을 얻은 후에는 경우에 따라 도펀트층(214a)을 제거할 필요가 있을 수 있는데, 도펀트층(214a)의 성질에 따라 화학적 기계적 연마(CMP: chemical mechanical polishing), 당 기술분야에 알려진 건식 식각 방법을 이용하여 제거할 수도 있다.
도 3a 및 도 3b는 본 발명의 제 3 실시예에 따른 p-형 산화아연층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 3a를 참조하면, 기판(312) 위에 p-도펀트가 도핑된 도펀트층(314)을 형성하고 그 위에 산화아연층(316)을 형성한다. 이는 앞서 설명한 제 1 실시예에서와 동일하기 때문에 상세한 설명은 생략한다.
그런 후, 열처리를 통해 도 3b에 나타낸 바와 같이 제 1 산화아연층(316a)을 형성한다. 즉, 상기 제 1 산화아연층(316a)이 상기 도펀트층(314a)과 접촉하는 쪽에 p-형 산화아연층(316p)을 형성하고, 상기 제 1 산화아연층(316a)의 그 반대쪽, 다시 말해 상기 제 1 산화아연층(316a)이 상기 도펀트층(314a)과 접촉하지 않는 쪽에 기존의 n-형 산화아연층(316n)이 잔존하도록 할 수 있다. 이와 같이 하는 경우, 제 1 실시예에서와 같이 별도로 n-형 산화아연층을 증착하는 단계를 거칠 필요가 없기 때문에 제조 공정에 따른 시간과 비용을 크게 절감할 수 있다.
이와 같이 제 1 산화아연층(316)의 일부만을 p-형 산화아연층으로 전환시킴으로써 p-형 산화아연층(316p)과 n-형 산화아연층(316n)이 접합된 형태의 구조를 얻기 위한 공정 조건은 앞서 설명한 제 2 실시예에서와 같다.
이상에서 설명한 방법으로 형성한 p-형 산화아연층은 종래 기술에 따라 제조한 p-형 산화아연층에 비하여 안정적이며, 제조가 비교적 간단한 장점이 있다.
이러한 p-형 산화아연층은 반도체 소자의 제작에도 응용될 수 있다.
도 4a 내지 도 4e는 본 발명의 제 4 실시예에 따라 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도이다. 도 4a를 참조하면, 도펀트층(414)을 준비하고 상기 도펀트층(414) 위에 도전층(415)을 형성한다. 상기 도펀트층(414)은 기판 자체에 p-도펀트를 고농도로 주입한 것일 수도 있고, 기판(미도시) 위에 형성된 별도의 도펀트층일 수도 있다. 상기 도전층(415)의 물질은 소스/드레인 영역으로 작용할 수 있는 층이면 제한없이 사용될 수 있으며, 예를 들면, 도전성 금속일 수 있다.
도 4b를 참조하면, 상기 도전층(415) 위에 식각 마스크(미도시)를 형성한 후 식각함으로써 소스/드레인 영역(415a, 415b)을 형성한다. 상기 식각 마스크(미도시)는, 예를 들면, 포토레지스트를 증착한 후 포토리소그래피 공정을 수행함으로써 형성될 수 있다.
도 4c와 도 4d를 참조하면, 도펀트층(414) 및 상기 소스/드레인 영역(415a, 415b) 위에 제 1 산화아연층(416)을 형성한다. 상기 제 1 산화아연층(416)의 형성 방법은 제 1 실시예에서 설명한 바와 같다. 그런 후, 열처리를 통해 p-형으로 전환된 제 1 산화아연층(416a)을 얻게 된다. 상기 열처리는 실시예 1 내지 실시예 3에 개시된 열처리 조건을 이용할 수 있다.
이 때, 도펀트층(414a) 내의 p-도펀트 농도는 확산으로 인하여 원래의 도펀트층(414)에 비하여 낮아지게 된다. 상기 도펀트층(414)의 p-도펀트 농도는, 예를 들면, 1018 내지 1020 /cm3일 수 있고, 열처리를 통해 p-도펀트가 제 1 산화아연층(416a)으로 확산된 후에 도펀트층(414a)의 p-도펀트 농도는 1019 /cm3의 오더(order) 이하일 수 있다.
도 4e를 참조하면, 상기 제 1 산화아연층(416a) 위에 게이트 절연막(420)을 형성한 후, 상기 게이트 절연막(420) 위에 게이트 전극(422)을 형성하여 트랜지스터를 형성할 수 있다. 상기 게이트 전극(422)은 상기 게이트 절연막(420) 위에 도전층(미도시)을 형성한 후 사진 공정을 통해 형성할 수 있다. 상기 게이트 절연막(420)은 옥사이드막 또는 옥시나이트라이드막일 수 있으며 절연 특성이 있는 한 특별히 한정되지 않는다.
도 5a 내지 도 5d는 본 발명의 제 5 실시예에 따라 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도이다. 도 5a를 참조하면, 도펀트층(514)을 준비하고 상기 도펀트층(514) 위에 게이트 절연막(520)을 형성한다. 상기 도펀트층(514)은 기판 자체에 p-도펀트를 고농도로 주입한 것일 수도 있고, 기판(미도시) 위에 형성된 별도의 도펀트층일 수도 있다. 상기 게이트 절연막(520)은 옥사이드막 또는 옥시나이트라이드막일 수 있으며 절연 특성이 있는 한 특별히 한정되지 않는다. 선택적으로, 상기 게이트 절연막(520)과 상기 도펀트층(514) 사이에 식각 저지층(미도시)이 더 구비될 수 있다.
그런 후, 상기 게이트 절연막(520) 위에 제 1 산화아연층(516)을 증착할 수 있다. 상기 제 1 산화아연층(516)의 형성 방법은 제 1 실시예에서 설명한 바와 같다.
도 5b를 참조하면, 사진 공정을 통해 상기 게이트 절연막(520) 및 제 1 산화아연층(516)을 식각한다. 이어서 상기 게이트 절연막(520) 및 제 1 산화아연층(516)을 열처리함으로써, 상기 제 1 산화아연층(516a)을 p-형 산화아연층으로 전환시킨다(도 5c, 516p 참조). 상기 열처리는 실시예 1 내지 실시예 3에 개시된 열처리 조건을 이용할 수 있다. 상기 열처리를 하면, 상기 도펀트층(514) 내의 p-도펀트들이 게이트 절연막(520a)을 통과하여 제 1 산화아연층(516) 내부로 확산하여 들어감을 발견하였다.
이 때, 도펀트층(514a) 내의 p-도펀트 농도는 확산으로 인하여 원래의 도펀트층(514)에 비하여 낮아지게 된다. 상기 도펀트층(514)의 p-도펀트 농도는, 예를 들면, 1020 내지 1022 /cm3일 수 있고, 열처리를 통해 p-도펀트가 제 1 산화아연층(416a)으로 확산된 후에 도펀트층(414a)의 p-도펀트 농도는 1020 내지 1021/cm3의 오더를 가질 수 있다.
도 5d를 참조하면, 상기 제 1 산화아연층(516p) 위에 소스/드레인 전극(515a, 515b)을 형성하고, 상기 도펀트층(514a) 위에 게이트 전극(522)을 형성할 수 있다. 상기 전극들의 형성 방법은 당 기술분야에 알려진 방법에 따라 용이하게 형성할 수 있으므로 자세한 설명은 생략한다. 상기 도전층(515)의 물질은 소스/드레인 영역으로 작용할 수 있는 층이면 제한없이 사용될 수 있으며, 예를 들면, 도전성 금속일 수 있다. 열처리로 인해 p-도펀트가 확산된 후의 상기 도펀트층(514a)의 캐리어 농도는 앞서 설명한 바와 같이 1020 내지 1021/cm3의 오더를 가지므로 충분한 통전 능력을 갖는다.
본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상에서 설명한 바와 같이, 본 발명은 p-형 산화아연층의 제조와 p-형 산화아연층을 포함하는 반도체 소자의 제조에 유용하다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.
도 3a 및 도 3b는 본 발명의 또 다른 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 단계에 따라 나타낸 측단면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 단계에 따라 나타낸 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
112, 212, 312: 기판
114, 114a, 214, 214a, 314, 314a, 414, 414a, 514, 514a: 도펀트층
116, 118, 216, 216n, 316, 316n, 416, 516, 516a: n-형 산화아연층
116a, 216p, 316p, 416a, 516p: p-형 산화아연층
216a, 316a: 제 1 산화아연층
415a, 415b, 515a, 515b: 소스/드레인
420, 520, 520a: 게이트 절연막
422, 522: 게이트 전극
Claims (25)
- p-도펀트가 도핑된 도펀트층을 형성하는 단계;제 1 산화아연 층을 형성하는 단계; 및상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계;를 포함하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 열처리가 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 3 항 또는 제 4 항에 있어서, 상기 열처리하는 단계가 상기 제 1 산화아연층의 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 5 항에 있어서, 상기 열처리가 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 3 항에 있어서, 상기 열처리 후에 상기 제 1 산화아연 층의 상부에 제 2 산화아연 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 p-도펀트가 1족 또는 15족 물질인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 p-도펀트가 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 산화아연 층의 형성이 불활성기체/O2 분위기에서 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 10 항에 있어서, 상기 불활성기체와 O2의 몰비가 99 : 1 내지 50 : 50인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 p-도펀트가 도핑된 도펀트층은 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 1 항에 있어서, 상기 도펀트 층의 도펀트 농도가 1018 내지 1022 /cm3인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- 제 13 항에 있어서, 상기 도펀트 층의 도펀트 농도가 1018 내지 1020 /cm3인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.
- p-도펀트가 도핑된 도펀트층을 형성하는 단계;제 1 산화아연 층을 형성하는 단계; 및상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계;를 포함하고, 상기 도펀트층과 상기 제 1 산화아연 층이 면접하도록 형성되 는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 열처리가 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항 또는 제 18 항에 있어서, 상기 열처리하는 단계가 상기 제 1 산화아연층의 상기 도펀트층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 19 항에 있어서, 상기 열처리가 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 p-도펀트가 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 제 1 산화아연 층의 형성이 불활성기체/O2 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 22 항에 있어서, 상기 불활성기체와 O2의 몰비가 99 : 1 내지 50 : 50인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 도펀트층의 도펀트 농도가 1018 내지 1022 /cm3인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 24 항에 있어서, 상기 도펀트층의 도펀트 농도가 1018 내지 1020 /cm3인 것을 특징으로 하는 반도체 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070027796 | 2007-03-21 | ||
| KR1020070027796 | 2007-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080086335A true KR20080086335A (ko) | 2008-09-25 |
| KR100943171B1 KR100943171B1 (ko) | 2010-02-19 |
Family
ID=40025718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070109611A KR100943171B1 (ko) | 2007-03-21 | 2007-10-30 | ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100943171B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011125036A1 (en) | 2010-04-06 | 2011-10-13 | Faculdade De Ciências E Tecnologia Da Universidade Nova De Lisboa | P-type oxide alloys based on copper oxides, tin oxides, tin-copper alloy oxides and metal alloy thereof, and nickel oxide, with embedded metals thereof, fabrication process and use thereof |
| CN102576577A (zh) * | 2009-09-03 | 2012-07-11 | 埃西斯创新有限公司 | 透明导电氧化物 |
| KR101324105B1 (ko) * | 2012-03-28 | 2013-10-31 | 광주과학기술원 | 피형 산화아연 박막의 제조방법 |
| US9552902B2 (en) | 2008-02-28 | 2017-01-24 | Oxford University Innovation Limited | Transparent conducting oxides |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399392B2 (ja) * | 1999-02-19 | 2003-04-21 | 株式会社村田製作所 | 半導体発光素子、およびその製造方法 |
| KR100622998B1 (ko) * | 2003-11-18 | 2006-09-18 | 광주과학기술원 | 아연 산화물 반도체를 이용한 화합물 반도체용 오믹접촉의제조방법 |
-
2007
- 2007-10-30 KR KR1020070109611A patent/KR100943171B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9552902B2 (en) | 2008-02-28 | 2017-01-24 | Oxford University Innovation Limited | Transparent conducting oxides |
| CN102576577A (zh) * | 2009-09-03 | 2012-07-11 | 埃西斯创新有限公司 | 透明导电氧化物 |
| US9236157B2 (en) | 2009-09-03 | 2016-01-12 | Isis Innovation Limited | Transparent electrically conducting oxides |
| WO2011125036A1 (en) | 2010-04-06 | 2011-10-13 | Faculdade De Ciências E Tecnologia Da Universidade Nova De Lisboa | P-type oxide alloys based on copper oxides, tin oxides, tin-copper alloy oxides and metal alloy thereof, and nickel oxide, with embedded metals thereof, fabrication process and use thereof |
| KR101324105B1 (ko) * | 2012-03-28 | 2013-10-31 | 광주과학기술원 | 피형 산화아연 박막의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100943171B1 (ko) | 2010-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746854B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
| JP5917978B2 (ja) | 半導体装置及びその製造方法 | |
| US10074734B2 (en) | Germanium lateral bipolar transistor with silicon passivation | |
| TWI796432B (zh) | 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 | |
| KR102210325B1 (ko) | Ｃｍｏｓ 소자 및 그 제조 방법 | |
| JP2016072630A (ja) | ＧａＮを主成分とする半導体をドープするための方法 | |
| JP5910965B2 (ja) | トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| JP2016072629A (ja) | ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法 | |
| KR100943171B1 (ko) | ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법 | |
| JPS62122183A (ja) | 半導体装置 | |
| US20080090395A1 (en) | Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor | |
| TWI443856B (zh) | 半導體晶片及製造半導體晶片之方法 | |
| JP2014528178A (ja) | オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ | |
| US11881404B2 (en) | Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources | |
| WO2016125833A1 (ja) | 発光素子、及び発光素子の製造方法 | |
| TW201019508A (en) | Semiconductor body and method for manufacturing a semiconductor body | |
| US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
| US7192794B2 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
| US9985159B2 (en) | Passivated contact formation using ion implantation | |
| CN112635314B (zh) | 形成源/漏接触的方法及晶体管的制作方法 | |
| JP2014183055A (ja) | 発光素子及びその製造方法 | |
| CN111430398A (zh) | 一种基于应变的光集成器件结构 | |
| JP6228873B2 (ja) | 半導体光素子の製造方法 | |
| JP2015179749A (ja) | 半導体光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |