JP2014183055A - 発光素子及びその製造方法 - Google Patents

Abstract

【課題】ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供する。
【解決手段】基板上に設けられたＩＶ族元素を含む単結晶で構成されたキャリア閉じ込め層と、該キャリア閉じ込め層に挟持されるように基板上に設けられた発光層と、キャリア閉じ込め層の一端に接続された第１の導電型を有する第１の電極と、キャリア閉じ込め層の他端に接続された第１の導電型と異なる伝導型の第２の導電型を有する第２の電極と、を有し、発光層は、上方に伸張歪みを印加する属性を有する誘電体膜が設けられ伸張歪みが印加されたゲルマニウム単結晶層で構成され、発光層の主面と水平な方向における発光層の結晶格子間隔は、キャリア閉じ込め層の結晶格子間隔よりも大きいことを特徴とする発光素子。
【選択図】図４Ｂ

Description

本発明は、ＩＶ族元素を用いた発光素子及びその製造方法に関する。

インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、ＩＩＩ-Ｖ族やＩＩ-ＶＩ族などの化合物半導体を用いたレーザ・ダイオードが使用されている。

一方、情報処理や記憶はシリコンを基幹としたＬＳＩ上で行われており、情報の送信は化合物半導体を基幹としたレーザによって行われている。シリコンのチップ間やチップ内といった近距離の光配線をシリコンを用いた光学素子で実現しようとする研究分野はシリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコン・ラインを用いて、光学素子を作ろうとする技術である。現在はこれらのシリコン・ラインで、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductorの略、相補的ＭＯＳ型トランジスタ）に基づくＬＳＩ(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をＣＭＯＳ回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現すると考えられている。

シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜならバルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。

そこで、シリコンやゲルマニウムを高効率で発光させるために直接遷移半導体へ変化させる方法が提案されている。

ゲルマニウムを直接遷移半導体へと変える方法のひとつとして、伸長歪みを印加させる方法が知られている。ゲルマニウムに伸長歪みを印加すると、歪みの大きさに応じて伝導帯のΓ点のエネルギーが小さくなる。伸長歪みを与えた結果、Γ点のエネルギーがＬ点のエネルギーよりも小さくなればゲルマニウムは直接遷移型の半導体に変化する（特許文献１〜６、非特許文献１、２）。

非特許文献１では、約２ＧＰａの伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変化することが報告されている。
また、作成方法として特許文献１には、ゲルマニウム層をシリコンウェハー上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウム層に伸長歪みを印加させる方法が開示されている。また、ゲルマニウムの伝導帯の底であるＬ点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが０．１３６ｅＶと小さいため、完全に直接遷移にならずとも、キャリアを高密度に注入すればΓ点にもキャリアが注入され、電子と正孔は直接遷移型の再結合を行うことができる。

特許文献２にはシリコン基板上に０．２５％の引張歪みを印加したゲルマニウム層をエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。

非特許文献２では、シリコン基板上にエピタキシャル成長したゲルマニウム層を用いて作成したLight Emitting Diode(以下、ＬＥＤと称する)が開示されている。
特許文献３には、シリコンに伸長歪みを印加することによって、発光素子を形成する技術が開示されている。
また、特許文献４にはゲルマニウム層に光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。

伸長歪みを用いる方法の他に間接遷移半導体を直接遷移半導体へと変化させる技術として、シリコンのナノ構造を用いるバレー・プロジェクションという方法が知られている。ナノ構造中のシリコンでは、空間的に電子が動き回る領域が制限されているため、電子の運動量が実効的に小さくなる。シリコンやゲルマニウムなど、物質は固有のバンド構造に基づいて電子が運動量を持つ方向が決まっている。バレー・プロジェクションは電子が運動量を持つ方向に対してナノ構造に電子を閉じこめる手法である。その結果、電子の運動量が実効的に０になる。即ち、実効的に伝導帯のエネルギーの谷がΓ点になり、擬似的に直接遷移化する手法である。たとえばシリコンのバルクにおけるバンド構造では伝導帯底がＸ点付近に存在するので、（１００）面を表面とし、シリコンの膜厚を薄くすることによって、実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることができる。また、ゲルマニウムの場合にはバルクではＬ点に伝導帯底があるため、（１１１）面を表面とする薄膜を形成することによって実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることが出来る。

特許文献５には、（１００）面を表面に持つ極薄単結晶シリコンに直接電極を接続させ、基板と水平方向にキャリアを注入することによって、効率良く極薄単結晶シリコンを発光させる素子が開示されている。

また、特許文献６にはシリコンとゲルマニウムのダブルへテロ構造において、ゲルマニウム上に薄膜シリコンを積層して極薄シリコンの膜厚方向へ電流を流す構造が開示されている。

特表２００５−５３０３６０号公報 特表２００９−５１４２３１号公報 特開２００７−１７３５９０号公報 特開２００９−７６４９８号公報 特開２００７−２９４６２８号公報 特表２００８−５０８７０２号公報

F. Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401 X. Sun, J. Liu, L. C. Kimerling, J. Michel, オプティクス・レターズ(Optics Letters), Vol.34, No. 8, 2009年, p.1198

上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子として、ゲルマニウムの直接遷移化やゲルマニウムへの効率的なキャリア注入を実現するために研究が行われている。しかしながら、これらの材料を用いたレーザは発光効率が低く，実用化されていない。

発明者等の検討によれば、電流注入によるゲルマニウム・レーザ・ダイオードの発光効率を向上するには、発光層に効率よくキャリアを閉じ込めることが有効である。発光層にキャリアを閉じ込める有効な手段として化合物半導体レーザではクラッド層として活性層とバンドギャップエネルギーが異なる半導体層を接続するダブルへテロ構造が用いられている。この際、伝導帯エネルギーについてはクラッド層の方が活性層より大きく、価電子帯については活性層の方がクラッド層より高くなるように設計することによって電子及び正孔を活性層に閉じ込めやすくすることができる。

ところが、シリコン・ラインと整合性の高い半導体材料であるシリコンとゲルマニウムでは伝導帯エネルギー及び価電子帯エネルギーいずれについてもゲルマニウムの方がシリコンより大きく、ゲルマニウムを活性層として利用する場合、ホールを閉じ込めることは可能であるが、電子を活性層に閉じ込めることが困難である。ゲルマニウムへのキャリア閉じ込めに関し、特許文献６に記載の薄膜シリコン層は、量子閉じ込め効果が発現する程度に薄膜化することにより、ゲルマニウムに電子を閉じ込める手段として利用することができる。すなわち、バルク状態ではシリコンの伝導帯エネルギーはゲルマニウムのそれよりも小さいが、ナノスケールに加工することにより、量子閉じ込め効果によってシリコンのバンドギャップエネルギーが増大するためである。

しかしながら、特許文献６に開示されているように、薄膜に対して垂直方向に電流を流す場合、量子閉じ込め効果を大きくするために薄膜化すると、それ伴って電子のトンネル確率が大きくなり、実効的にキャリアを閉じ込めることが困難になることが予想された。すなわち、バリア層として電子を閉じ込める機能に関して量子閉じ込め効果とトンネル効果がトレードオフの関係になっているという問題がある。
従って、ゲルマニウム活性層に効率的に電子を閉じ込めるバリア層を実現することが必要である。

そこで、本発明の目的は、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供することにある。

上記目的を達成するために、本願発明になる発光素子の特徴は以下の通りである。

基板上に設けられたＩＶ族元素を含む単結晶で構成されたキャリア閉じ込め層と、該キャリア閉じ込め層に挟持されるように基板上に設けられた発光層と、キャリア閉じ込め層の一端に接続された第１の導電型を有する第１の電極と、キャリア閉じ込め層の他端に接続された第１の導電型と異なる伝導型の第２の導電型を有する第２の電極と、を有し、発光層は、上方に伸張歪みを印加する属性を有する誘電体膜が設けられ伸張歪みが印加されたゲルマニウム単結晶層で構成され、発光層の主面と水平な方向における発光層の結晶格子間隔は、キャリア閉じ込め層の結晶格子間隔よりも大きいことを特徴とする。

また、本願発明になる発光素子の製造方法の特徴は以下の通りである。

半導体基板上に形成された絶縁膜上にシリコン層を形成する工程と、シリコン層上に所定の領域に開口部を有する半導体絶縁膜を堆積する工程と、半導体絶縁膜上にシリコン・ゲルマニウム層を堆積する工程と、開口部に残存するシリコン・ゲルマニウム層を濃縮酸化法により酸化することで基板上に発光層となるゲルマニウム層を形成する工程と、シリコン層に、選択的に第１導電型を有するドーパントと前記第１導電型と異なる導電型の第２導電型を有するドーパントとを導入し、それぞれ第１の電極と第２の電極とを形成する工程と、ゲルマニウム層の上方に、誘電体膜を形成する工程とを有し、発光層の主面と水平な方向における発光層の結晶格子間隔を前記キャリア閉じ込め層の結晶格子間隔よりも大きくすることを特徴とする。

本発明によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供することができる。

実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための上面模式図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための上面模式図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための上面模式図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための断面図である。 実施例１に係る発光素子の製造工程を説明するための上面模式図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための上面模式図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための上面模式図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための断面図である。 実施例２に係る発光素子の製造工程を説明するための上面模式図である。 実施例３に係る発光素子の製造工程を説明するための断面図である。 実施例３に係る発光素子の製造工程を説明するための断面図である。 実施例３に係る発光素子の製造工程を説明するための上面模式図である。 実施例４に係る発光素子の製造工程を説明するための断面図である。 実施例４に係る発光素子の製造工程を説明するための断面図である。 実施例４に係る発光素子の製造工程を説明するための上面模式図である。 （ａ）は本発明の一実施形態の断面図であり、（ｂ）はＩＶ族半導体に印加される歪みを表わす分布図であり、（ｃ）はＩＶ属半導体の伝導帯のエネルギーの模式図である。 ゲルマニウムにおける歪み量とバンドギャップエネルギーの相関を示す図である。

本発明者等は、効率よく発光層へキャリアを閉じ込める構成について検討し、ＩＶ族半導体への局所歪みの印加によるバンドの変調に思い至った。すなわち、本実施の形態によるＩＶ族元素を用いた発光素子は、正孔を注入するための電極と発光層が、歪みによってバンドギャップ・エネルギーが大きくなった単結晶のシリコンやゲルマニウム等のＩＶ族元素から成るキャリア閉じ込め層を介して電気的に接続されており、電流を前記キャリア閉じ込め層中に流すことによって正孔を注入するための電極と発光層を電気的に接続している。

本発明における局所歪みを持ちいいたバンド変調による電子閉じ込めの機構を図１０Ａ、図１０Ｂを用いて説明する。図１０Ａの（ａ）は本発明の１実施形態の断面図であり、（ｂ）はＩＶ族半導体に印加される歪みを表し、（ｃ）はＩＶ属半導体７の伝導帯のエネルギーの模式図を示し、図１０Ｂはゲルマニウムにおける歪み量とバンドギャップエネルギーの相関を示す。

図１０Ａ（ａ）は、絶縁体（二酸化シリコン層２）の表面上にＩＶ族半導体（ゲルマニウム層７）が設けられ、絶縁膜（二酸化シリコン層１３）を介して誘電体（窒化シリコン１０）が設けられている。窒化シリコン１０により、ゲルマニウム層７に対して伸張歪が印加され、図１０Ａ（ｂ）に示すような歪み分布、すなわち、窒化シリコン１０の直下に位置するゲルマニウム層７には伸張（tensile）歪が生じていることを示している。また、図１０Ａ（ｃ）に示すように、この歪み分布に起因してゲルマニウム層７のエネルギー分布は、窒化シリコン１０の直下においてエネルギーは低下している。

図１０Ｂにおいて、点線はΓ点における伝導帯（Ｅｃ）と価電子帯（Ｅｖ）とのエネルギーバンドギャップの歪み（Strain）依存性を示し、実線はＬ点における伝導帯（Ｅｃ）と価電子帯（Ｅｖ）とのエネルギーバンドギャップの歪み（Strain）依存性を示している。

本図の横軸(Strain)がプラス側では、伸張歪みが発生しており、マイナス側では圧縮歪みが生じている。図より、窒化シリコン１０により、ゲルマニウム層７に対して伸張歪を印加することにより、Γ点におけるエネルギーバンドギャップがＬ点におけるエネルギーバンドギャップに接近していることが明瞭に分かる。

つまり、ＩＶ族半導体の近傍に歪みを与える誘電体を配置すると誘電体近傍に位置するＩＶ族半導体には伸張（圧縮）歪みが印加され、伝導帯のエネルギーが低下する。一方、ＩＶ族半導体の伸張（圧縮）歪みを印加されている領域の周囲は応力の釣り合いのために反対方向の圧縮（伸張）歪みが印加され、伝導帯のエネルギーが上昇する。その結果、ＩＶ族半導体の伸張歪みが印加されている領域の伝導帯のエネルギーは周囲の圧縮歪みが印加されている領域の伝導体のエネルギーよりも低くなり、ＩＶ族半導体中の伸張歪みが印加されている領域に効率良く電子を閉じ込める事ができる。

一般的に、半導体の発光現象においては、伝導帯のΓ点で起きるキャリアの再結合によって高効率な発光が得られるため、前記キャリア閉じ込め層のエネルギー障壁が伝導帯のΓ点より高い事がより望ましい。本実施の形態によると、例えば、発光層が１％の伸長歪みを有するゲルマニウムであり、キャリア閉じ込め層が１％の圧縮歪みを有するゲルマニウムである場合には、キャリア閉じ込め層の伝導体底のＬ点は発光層のΓ点より0.072eV高くなっており、キャリア閉じ込め層によって発光層のΓ点に効率良くキャリアを閉じ込める事ができる。本実施の形態によるゲルマニウム・レーザ・ダイオード等の発光素子では正孔を注入するための電極と発光層を歪みが印加されてバンドギャップエネルギーが大きくなっているバリア層によって接続しており、前記バリア層中に電流を流すことによって、発光層に効率良く電子を閉じ込めることが可能となり、閾値電流の低いゲルマニウム・レーザ・ダイオードを作成することができる。

以下、実施例により詳細に説明する。

第１の実施例に係る発光素子について図１Ａ〜図４Ａ、図１Ｂ〜図４Ｂ、図１Ｃ〜図４Ｃを用いて説明する。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。

図１Ａ〜図４Ａ、図１Ｂ〜図４Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ〜図４Ｃは、上から見た製造工程順の発光素子の模式図を示す。ここで、図１Ａ図〜図４Ａ、図１Ｂ〜図４Ｂは、図１Ｃ〜図４Ｃに示す水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図４Ａ、図４Ｂ及び図４Ｃである。

以下、順を追って製造工程を説明する。
まず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、埋め込み酸化膜として二酸化シリコン層２及びSilicon On Insulator（以下ＳＯＩと略す）層３が積層されたＳＯＩ基板を用意する。本実施例で試作したＳＯＩ層３は表面に（１００）面を有しており、プロセス前の初期膜厚は７０ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。

図１Ａに示すように、シリコン基板１の裏面にも二酸化シリコン層２が形成されている。これは、シリコン基板１のウェハの反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン層２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反りが低減、あるいは防止される。この裏面の二酸化シリコン層２もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン層２が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。

次に、図２Ａ、図２Ｂ、及び図２Ｃに示すように、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、本実施例で行ったようにＳＯＩ層３をメサ形状に加工する代わりに、Shallow Trench Isolation（ＳＴＩ）やLocal Oxidation of Si（ＬＯＣＯＳ）工程などによって分離を施しても差し支えない。

引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層４を形成した。二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層４は形成される（図示せず）。また、二酸化シリコン層４は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。

次に、ＣＶＤなどの装置を用いて窒化シリコン層５を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層５の所望の領域に開口部を設けた。引き続き、洗浄工程を施した後、酸化処理による二酸化シリコン層形成とフッ酸を用いた二酸化シリコン層のウェットエッチングを交互に行い、最終的に開口部のＳＯＩ層３を局所的に膜厚が１０ｎｍとなるように薄膜化を行った後、ＳＯＩ層３の開口部へ厚さ４０ｎｍのゲルマニウム組成３０％のシリコン・ゲルマニウム６を選択エピタキシャル成長を行い、図２Ａ、図２Ｂ、及び図２Ｃの状態とした。

引き続き、濃縮酸化法と呼ばれる酸化処理によって二酸化シリコン層形成を行い、厚さ１２ｎｍのゲルマニウム層７を形成し、図３Ａ、図３Ｂ、及び図３Ｃの状態とした。濃縮酸化法を用いると、シリコン・ゲルマニウム６を酸化するとシリコン原子のみが選択的に酸化されるので酸化されなかったシリコン・ゲルマニウム６中のゲルマニウム組成が上昇し、最終的には純粋なゲルマニウム層７を形成する事が出来る。この濃縮酸化法で形成されたゲルマニウム層７は発光層としての機能を持つ。また、濃縮酸化中に下地のＢＯＸに対してシリコン・ゲルマニウムの格子が容易に滑る事ができたため、最終的に形成されたゲルマニウム層７中の貫通転位密度は１０^６ｃｍ^−２以下と少なかった。

次に、熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層５を除去した後に、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、ＢＦ_２イオンをイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極８を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをイオン注入することによってＳＯＩ層３中にｎ型拡散層電極９を形成した。ｐ型拡散層電極８及びｎ型拡散層電極９はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。

このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３が二酸化シリコン層２と隣接している領域には結晶シリコンが残るようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、二酸化シリコン層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。

引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。

次に、図４Ａ、図４Ｂ、図４Ｃに示すように、厚さ２００ｎｍの窒化シリコン１０を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン１０を細線形状に加工した。この際、窒化シリコン１０は圧縮歪みの膜であるため、ゲルマニウム層７のうち、窒化シリコン１０直下に位置する領域には伸張歪みが印加された伸張歪みゲルマニウム発光層１１となった。

一方、伸長歪みが印加された領域の周囲のゲルマニウム７は応力が釣り合うように圧縮歪みが印加され、圧縮歪みゲルマニウム層１２となった。伸長歪みゲルマニウム発光層１１の伝導帯のエネルギーは伸長歪みによって下がっており、電子がたまりやすい状態となっている。一方、圧縮歪みゲルマニウム層１２の伝導帯のエネルギーは圧縮歪みによって上がっており、伸長歪みゲルマニウム発光層１１に対して伝導帯のエネルギーが高い状態となっている。また価電子帯についても、伸長歪みゲルマニウム発光層１１のエネルギーが圧縮歪みゲルマニウム層１２のエネルギーよりも高くなる。

従って、ｐ型拡散層電極８及びｎ型拡散層電極９から伸長歪みゲルマニウム発光層１１に電流が注入される際には圧縮歪みゲルマニウム層１２がキャリア閉じ込め層として働き、伸張歪みゲルマニウム発光層１１にキャリアを閉じ込める機能を有する。また、窒化シリコン１０はデバイス完成後に光閉じ込め層としての役割も担うので本実施例では窒化シリコン１０が細線状の光共振器になるように設計されている。

また、本実施例には図示していないが、窒化細線状の窒化シリコン層１０の両端部を周期的に配置された複数個の小片になるように加工をすることによって分布ブラッグ反射型(Distributed Bragg Reflector; DBR)のミラーを形成し、ＤＢＲレーザを作製する事も可能である。

また、本実施例には図に示していないが、窒化シリコン層１０を周期的に配置された複数個の小片になるように設計することによって、窒化シリコン１０は伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型(Distributed Feed Back; DFB)レーザを作成する事も可能である。

また、本実施例では図示していないが、窒化シリコンをリング状に設計することによって、窒化シリコン層１０をリング型の光共振器とするリング型レーザを作製する事も可能である。

次に、ＣＶＤ等で二酸化シリコン層１３堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を持ちいいたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって庶務の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極１４及びＡｌ電極１５を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図４Ａ、図４Ｂ，図４Ｃの状態としてデバイスを完成させた。

図４Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
伸張歪みゲルマニウム発光層１１が、ｐ型拡散層電極８及びｎ型拡散層電極９と、圧縮ひずみゲルマニウム層１２を介して電気的に接続されている。この際、伝導帯については伸張歪みゲルマニウム発光層１１より圧縮歪みゲルマニウム層１２がエネルギーが高い一方、価電子帯については圧縮歪みゲルマニウム層１２より伸張歪みゲルマニウム発光層１１のエネルギーが高いため、圧縮歪みゲルマニウム層１２は伸張歪みゲルマニウム発光層１１に効率良く電子及び正孔を閉じ込めるバリア層として機能する。なお、伸張歪みゲルマニウム発光層１１から発光した光はファブリ・ペロー型の光共振器である窒化シリコン１０中を伝搬しレーザ発振を実現する。

また、本実施例では図に示していないが、細線状に加工された窒化シリコン層１０の長手方向の両端近傍にアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲと略）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。

ｐ型拡散層電極８とｎ型拡散層電極９の間に順方向電流を流すことによって、伸張歪みゲルマニウム発光層１１にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光は窒化シリコン１０に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。

ところで、上述の図４Ａ、図４Ｂ及び図４Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。

以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能なレーザ・ダイオードを提供することができる。

第２の実施例について、図１Ａと図５Ａ〜図７Ａ、図１Ｂと図５Ｂ〜図７Ｂ、および図１Ｃと図５Ｃ〜図７Ｃを用いて説明する。なお、実施例１に記載された事項は特段の事情がない限り本実施例にも適用することができ、重複した記載は省いている。本実施例では、基板に垂直方向に形成された薄膜状の単結晶（以下、フィンと略）が発光層として機能するＤＦＢ型ゲルマニウム・フィン・レーザ・ダイオード及びその製造方法を開示する。

図１Ａと図５Ａ〜図７Ａ、図１Ｂと図５Ｂ〜図７Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃと図５Ｃ〜図７Ｃは、上から見た製造工程順の発光素子の模式図を示す。ここで、図１Ａと図５Ａ〜図７Ａ、図１Ｂと図５Ｂ〜図７Ｂは、図１Ｃと図５Ｃ〜図７Ｃにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は、図７Ａ、図７Ｂ及び図７Ｃである。

以下、順を追って製造工程を説明する。
まず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、二酸化シリコン層２及びＳＯＩ層３が積層されたＳＯＩ基板を用意する。本実施例で試作したＳＯＩ層３は表面に（１００）面を持ち、プロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。

レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この際、後に発光層となる領域のＳＯＩ層３をフィン形状に加工した。図５Ｂには、図示の都合上、フィンが５個しか示されていないが、実際には任意にフィンの数を増やすことが可能で、発光強度を大きくすることができる。また、二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層４は形成される。

引き続き、洗浄工程を施した後、ＳＯＩ層３の表面を酸化して二酸化シリコン層４を形成し、フィン形状に加工した領域のＳＯＩ層３を基板に対して垂直に形成された薄膜単結晶に加工した。次に、ＣＶＤなどの装置を用いて窒化シリコン層５を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層５の所望の領域に開口部を設けた。引き続き、洗浄工程を施した後、ＳＯＩ層３の両側の側壁へ厚さ２０ｎｍのゲルマニウム組成３０％のシリコン・ゲルマニウム６を選択エピタキシャル成長を行い、図５Ａ、図５Ｂ、及び図５Ｃの状態とした。

引き続き、濃縮酸化法と呼ばれる酸化処理によって二酸化シリコン層形成を行い、厚さ１２ｎｍのゲルマニウム・フィン１０７を形成し、図６Ａ、図６Ｂ、及び図６Ｃの状態とした。濃縮酸化法を用いると、シリコン・ゲルマニウム６を酸化するとシリコン原子のみが選択的に酸化されるので酸化されなかったシリコン・ゲルマニウム６中のゲルマニウム組成が上昇し、最終的には純粋なゲルマニウム・フィン１０７を形成する事が出来る。この濃縮酸化法で形成されたゲルマニウム・フィン１０７は発光層としての機能を持つ。また、３次元構造のフィンでは下地の二酸化シリコン層２から歪みを受けにくい構造であるため，濃縮酸化中に下地の二酸化シリコン層２から圧縮歪みを受ける事がなく、最終的に形成されたゲルマニウム・フィン１０７中の貫通転位密度は１０^５ｃｍ^−２以下と少なかった。

次に、熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層５を除去した後に、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ_２イオンをイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極８を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをイオン注入することによってＳＯＩ層３中にｎ型拡散層電極９を形成した。ｐ型拡散層電極８及びｎ型拡散層電極９はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。

このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３が二酸化シリコン層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、二酸化シリコン層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。

引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。

次に、厚さ２００ｎｍの窒化シリコン１０を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン１０を細線形状に加工した。この際、窒化シリコン１０は圧縮歪みの膜であるため、ゲルマニウム・フィン１０７のうち、窒化シリコン１０直下に位置する領域には伸張歪みが印加された伸張歪みゲルマニウム・フィン発光層１１１となった。

一方、伸長歪みが印加された領域の周囲のゲルマニウム・フィン１０７は応力が釣り合うように圧縮歪みが印加され、圧縮歪みゲルマニウム・フィン１１２となった。伸長歪みゲルマニウム・フィン発光層１１１の伝導帯のエネルギーは伸長歪みによって下がっており、電子がたまりやすい状態となっている。

一方、圧縮歪みゲルマニウム・フィン１１２の伝導帯のエネルギーは圧縮歪みによって上がっており、伸長歪みゲルマニウム・フィン発光層１１１に対して伝導帯のエネルギーが高い状態となっている。また価電子帯についても、伸長歪みゲルマニウム・フィン発光層１１１のエネルギーが圧縮歪みゲルマニウム・フィン１１２のエネルギーよりも高くなる。従って、ｐ型拡散層電極８及びｎ型拡散層電極９から伸長歪みゲルマニウム発光層１１１に電流が注入される際には圧縮歪みゲルマニウム層１１２がキャリア閉じ込め層として働き、伸張歪みゲルマニウム・フィン発光層１１１にキャリアを閉じ込める機能を有する。

また、窒化シリコン１０はデバイス完成後に光閉じ込め層としての役割も担うので本実施例では窒化シリコン１０が細線状の光共振器になるように設計されている。

また、予め複数個のゲルマニウム・フィンが周期的に配置されるように設計することによって、窒化シリコン１０を伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型(Distributed Feed Back; DFB)レーザを作成する事も可能である。

また、本実施例では図示していないが、窒化シリコンをリング状に設計することによって、窒化シリコン１０をリング型の光共振器とするリング型レーザを作製する事も可能である。

次に、ＣＶＤ等で二酸化シリコン層１３を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を持ちいいたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き全面にＴｉＮ及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって庶務の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極１４及びＡｌ電極１５を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図４Ａ、図４Ｂ、図４Ｃの状態としてデバイスを完成させた。

図４Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
伸張歪みゲルマニウム・フィン発光層１１１が、ｐ型拡散層電極８及びｎ型拡散層電極９と、圧縮ひずみゲルマニウム・フィン１１２を介して電気的に接続されている。この際、伝導帯については伸張歪みゲルマニウム・フィン発光層１１１より圧縮歪みゲルマニウム・フィン１１２がエネルギーが高い一方、価電子帯については圧縮歪みゲルマニウム・フィン１１２より伸張歪みゲルマニウム・フィン発光層１１１のエネルギーが高いため、圧縮歪みゲルマニウム・フィン１１２は伸張歪みゲルマニウム・フィン発光層１１１に効率良く電子及び正孔を閉じ込めるバリア層として機能する。なお、伸長歪みゲルマニウム・フィン発光層１１１は周期的に複数個配列されており、ＤＦＢ型の光共振器としての役割も担っている。ＤＦＢミラーの設計に際しては伸長歪みゲルマニウム・フィン発光層１１１の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。

なお、伸張歪みゲルマニウム・フィン発光層１１１から発光した光は窒化シリコン１０中を伝搬しレーザ発振を実現する。ｐ型拡散層電極８とｎ型拡散層電極９の間に順方向電流を流すことによって、伸張歪みゲルマニウム・フィン発光層１１１にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光は窒化シリコン１０に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。

ところで、上述の図４Ａ、図４Ｂ及び図４Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能なレーザ・ダイオードを提供することができる。

第３の実施例について、図８Ａ、図８Ｂ、および図８Ｃを用いて説明する。なお、実施例１、２に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、シリコン・ゲルマニウムによって圧縮歪みが印加されたゲルマニウム層をキャリア閉じ込めのバリア層として用いるゲルマニウム・レーザ・ダイオードを開示する。

図８Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
伸張歪みゲルマニウム発光層１１が、ｐ型拡散層電極８及びｎ型拡散層電極９と、圧縮ひずみゲルマニウム層１２とシリコン・ゲルマニウム圧縮歪み印加層１６を介して電気的に接続されている。シリコン・ゲルマニウム圧縮歪み印加層１６のゲルマニウム組成は９０％であり、シリコン・ゲルマニウム圧縮歪み印加層１６と接触している圧縮歪みゲルマニウム層１２には圧縮歪みが印加されており、応力の釣り合いのために、シリコン・ゲルマニウム圧縮歪み印加層１６と接触していない伸張歪みゲルマニウム発光層１１には伸張歪みが印加されている。

ゲルマニウムとゲルマニウムに格子整合したシリコン・ゲルマニウムが接続された系ではゲルマニウム組成が８０％以上の時に、シリコン・ゲルマニウムの伝導帯のエネルギーがゲルマニウムの伝導帯のエネルギーが高くなる事が知られている。このため、シリコン・ゲルマニウム圧縮歪み印加層１６の伝導帯のエネルギーは圧縮歪みゲルマニウム層１２の伝導帯のエネルギーより高くなっている。

また、伸張歪みゲルマニウム発光層１１の伝導帯より圧縮歪みゲルマニウム層１２の伝導帯がエネルギーが高い一方、価電子帯については圧縮歪みゲルマニウム層１２より伸張歪みゲルマニウム発光層１１のエネルギーが高いため、圧縮歪みゲルマニウム層１２は伸張歪みゲルマニウム発光層１１に効率良く電子及び正孔を閉じ込めるキャリア閉じ込め層として機能する。なお、伸張歪みゲルマニウム発光層１１から発光した光はファブリ・ペロー型の光共振器である窒化シリコン１０中を伝搬しレーザ発振を実現する。

また、本実施例では図に示していないが、細線状に加工された窒化シリコン層１０の長手方向の両端近傍にアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲと略）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ｐ型拡散層電極８とｎ型拡散層電極９の間に順方向電流を流すことによって、伸張歪みゲルマニウム発光層１１にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光は窒化シリコン１０に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。

ところで、上述の図８Ａ、図８Ｂ及び図８Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能なレーザ・ダイオードを提供することができる。

第４の実施例について、図９Ａ、図９Ｂ、および図９Ｃ、を用いて説明する。なお、実施例１、２、３に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、発光層にゲルマニウム・スズを用いるゲルマニウム・レーザ・ダイオードを開示する。

図９Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム・スズ発光層１７が、ｐ型拡散層電極８及びｎ型拡散層電極９と、ゲルマニウム層７を介して電気的に接続されている。この際、伝導帯についてはゲルマニウム・スズ発光層１７よりゲルマニウム層７がエネルギーが高い一方、価電子帯についてはゲルマニウム層７よりゲルマニウム・スズ発光層１７のエネルギーが高いため、ゲルマニウム層７はゲルマニウム・スズ発光層１７に効率良く電子及び正孔を閉じ込めるキャリア閉じ込め層として機能する。なお、ゲルマニウム・スズ発光層１７は発光層のみならずファブリ・ペロー型の光共振器としても機能するよう設計されているので、発光した光はゲルマニウム・スズ発光層１７を伝搬しレーザ発振を実現する。

また、本実施例では図に示していないが、細線状に加工されたゲルマニウム・スズ発光層１７の長手方向の両端近傍にアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲと略）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウム・スズ発光層７からの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ｐ型拡散層電極８とｎ型拡散層電極９の間に順方向電流を流すことによって、ゲルマニウム・スズ発光層１７にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム・スズ発光層１７に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。

ところで、上述の図９Ａ、図９Ｂ及び図９Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能なレーザ・ダイオードを提供することができる。

なお、以上の実施形態から把握できる本願発明の他の特徴を以下に列挙する。
（１）第１の基板上の第１の領域から第２の領域まで延伸して設けられた第１のIV族元素を含む単結晶で構成されたキャリア閉じ込め層と、
前記第1の領域において前記キャリア閉じ込め層に接続された第１の導電型を有する第１の電極と、
前記第２の領域において前記基板の主面に平行して前記キャリア閉じ込め層と接続されたゲルマニウムとスズの混晶で構成された発光部と、
前記発光部に接続された第２の導電型を有する第２の電極とを備え、
前記発光層の格子間隔は前記キャリア閉じ込め層の格子間隔よりも大きいことを特徴とする発光素子。
（２）上記（１）記載の発光素子において、
前記第１の基板は、シリコン基板、またはシリコン基板上に形成された二酸化シリコン層であることを特徴とする発光素子。
（３）上記（２）記載の発光素子において、
前記第１の導電型はｐ型であり、
前記第２の導電型はｎ型であることを特徴とする発光素子。
（４）上記（３）記載の発光素子において、
前記第１のIV族元素はゲルマニウムであることを特徴とする発光素子。
（５）上記（４）記載の発光素子において、
前記第１のIV族元素はシリコンとゲルマニウムの混晶であることを特徴とする発光素子。
（６）上記（５）記載の発光素子において、
前記キャリア閉じ込め層の主面に水平方向に圧縮歪みを印加する誘電体が前記キャリア閉じ込め層近傍に配置されている、または前記発光層の主面に水平方向に伸張歪みを印加する誘電体が前記発光層近傍に配置されている事を特徴とする発光素子。
（７）上記（６）記載の発光素子において、
前記誘電体が、窒化シリコン、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ＳｉＯN，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＨｆＯ_２，ＴｉＯ_２のいずれか、またはその組み合わせである事を特徴とする発光素子。
（８）上記（３）記載の発光素子において、
前記キャリア閉じ込め層及び前記発光層は、前記基板の周面に対して垂直に一つまたは複数配列されたフィン形状である事を特徴とする発光素子。
（９）上記（５）記載の発光素子において、
前記キャリア閉じ込め層及び前記発光層は、前記基板の周面に対して垂直に一つまたは複数配列されたフィン形状である事を特徴とする発光素子。

１…シリコン基板、２…二酸化シリコン層、３…ＳＯＩ層、４…二酸化シリコン層、５…窒化シリコン層、６…シリコン・ゲルマニウム、７…ゲルマニウム層、８…ｐ型拡散層電極、９…ｎ型拡散層電極、１０…窒化シリコン、１１…伸張歪みゲルマニウム発光層、１２…圧縮歪みゲルマニウム層、１３…二酸化シリコン層、１４…ＴｉＮ電極、１５…Ａｌ電極、１６…シリコン・ゲルマニウム圧縮歪み印加層、１７…ゲルマニウム・スズ発光層、１０７…ゲルマニウム・フィン、１１１…伸張歪みゲルマニウム・フィン発光層、１１２…圧縮歪みゲルマニウム・フィン。

Claims (15)

1. 基板上に設けられたＩＶ族元素を含む単結晶で構成されたキャリア閉じ込め層と、
   該キャリア閉じ込め層に挟持されるように前記基板上に設けられた発光層と、
   前記キャリア閉じ込め層の一端に接続された第１の導電型を有する第１の電極と、
   前記キャリア閉じ込め層の他端に接続された前記第１の導電型と異なる伝導型の第２の導電型を有する第２の電極と、を有し、
   前記発光層は、上方に伸張歪みを印加する属性を有する誘電体膜が設けられ伸張歪みが印加されたゲルマニウム単結晶層で構成され、
   前記発光層の主面と水平な方向における前記発光層の結晶格子間隔は、前記キャリア閉じ込め層の結晶格子間隔よりも大きいことを特徴とする発光素子。
2. 前記基板は、シリコン基板、またはシリコン基板上に形成された二酸化シリコン層であることを特徴とする請求項１に記載の発光素子。
3. 前記第１の導電型はｐ型であり、
   前記第２の導電型はｎ型であることを特徴とする請求項２に記載の発光素子。
4. 前記ＩＶ族元素は、ゲルマニウムであることを特徴とする請求項３に記載の発光素子。
5. 前記ＩＶ族元素で構成されるキャリア閉じ込め層には、圧縮歪みが印加されることを特徴とする請求項３に記載の発光素子。
6. 前記ＩＶ族元素は、シリコンとゲルマニウムの混晶であることを特徴とする請求項３に記載の発光素子。
7. 前記シリコンとゲルマニウムの混晶のゲルマニウム組成は、８０％以上９９％以下であることを特徴とする請求項６に記載の発光素子。
8. 前記誘電体を前記キャリア閉じ込め層近傍に配置することにより、前記キャリア閉じ込め層の主面に水平方向に圧縮歪みを印加することを特徴とする請求項５に記載の発光素子。
9. 前記誘電体が、窒化シリコン、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２、ＴｉＯ_２のいずれか、またはその組み合わせであることを特徴とする請求項８に記載の発光素子。
10. 前記キャリア閉じ込め層及び前記発光層は、前記基板の主面に対して垂直方向に配列されたフィン形状を有することを特徴とする請求項１に記載の発光素子。
11. 前記発光層は、ゲルマニウムとスズの混晶で構成されていることを特徴とする請求項１に記載の発光素子。
12. 半導体基板上に形成された絶縁膜上にシリコン層を形成する工程と、
    前記シリコン層上に所定の領域に開口部を有する半導体絶縁膜を堆積する工程と、
    前記半導体絶縁膜上にシリコン・ゲルマニウム層を堆積する工程と、
    前記開口部に残存するシリコン・ゲルマニウム層を濃縮酸化法により酸化することで前記基板上に発光層となるゲルマニウム層を形成する工程と、
    前記シリコン層に、選択的に第１導電型を有するドーパントと前記第１導電型と異なる導電型の第２導電型を有するドーパントとを導入し、それぞれ第１の電極と第２の電極とを形成する工程と、
    前記ゲルマニウム層の上方に、誘電体膜を形成する工程と、を有し、
    前記発光層の主面と水平な方向における前記発光層の結晶格子間隔を前記キャリア閉じ込め層の結晶格子間隔よりも大きくすることを特徴とする発光素子の製造方法。
13. 前記シリコン・ゲルマニウム層は、シリコンとゲルマニウムの混晶であり、該混晶におけるゲルマニウム組成は、８０％以上９９％以下であることを特徴とする請求項１２に記載の発光素子の製造方法。
14. 前記発光層は、ゲルマニウムとスズの混晶で構成されていることを特徴とする請求項１２に記載の発光素子の製造方法。
15. 前記誘電体膜が、窒化シリコン、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２、ＴｉＯ_２のいずれか、またはその組み合わせであることを特徴とする請求項１２に記載の発光素子の製造方法。

Images