JP6228873B2 - 半導体光素子の製造方法 - Google Patents

Description

本発明は、半導体光素子の製造方法、及び半導体光素子に係り、ＩＶ族元素を用いた光素子であって、特に、発光素子を高い効率で発光させ、受光素子を高い感度で動作させるのに好適な半導体光素子の製造方法、及び半導体光素子に関する。

インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、ＩＩＩ-Ｖ族化合物半導体を用いたレーザ・ダイオードが使用されている。

一方、情報処理や記憶は、シリコンを基幹としたＬＳＩ上で行われており、従来では、ＬＳＩの電気的特性を利用して、情報を伝達したり、記憶してきた。ところが、最近、シリコンを用いた光学素子で、シリコンのチップ間やチップ内といった近距離の光配線や従来の化合物半導体を置き換えて光通信を実現しようとする研究が盛んとなっており、この分野は、シリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコンのプロセスラインを用いて、光学素子を作ろうとする技術である。現在は、これらのシリコン・ラインで、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor：相補的ＭＯＳ型トランジスタ）に基づくＬＳＩ(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をＣＭＯＳ回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現し、シリコンのチップ内光配線、あるいは、チップ間光配線を実現できると考えられている。シリコン・フォトニクスにおける要素技術としては、シリコンを用いた光導波路、光合分波器、及び光変調器や、ゲルマニウムを用いた受光素子などが挙げられる。

シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜなら、バルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。

そこで、ゲルマニウムを高効率で発光させるために直接遷移半導体へ変化させる方法が提案されている。

ゲルマニウムを直接遷移半導体へと変える方法のひとつとして、伸長歪みを印加させる方法が知られている。ゲルマニウムに伸長歪みを印加すると、歪みの大きさに応じて伝導帯のΓ点のエネルギーが小さくなる。伸長歪みを与えた結果、Γ点のエネルギーがＬ点のエネルギーよりも小さくなればゲルマニウムは直接遷移型の半導体に変化する（特許文献１〜５、非特許文献１、２）。

非特許文献１では、約２％の伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変化することが報告されている。また、作成方法として、特許文献２には、ゲルマニウム層をシリコンウェハー上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウム層に伸長歪みを印加させる方法が開示されている。また、ゲルマニウムの伝導帯の底であるＬ点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが０．１３６ｅＶと小さいため、完全に直接遷移にならずとも、キャリアを高密度に注入すればΓ点にもキャリアが注入され、電子と正孔は直接遷移型の再結合を行うことができる。特許文献３には、シリコン基板上に０．２５％の引張歪みを印加したゲルマニウム層をエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。非特許文献２では、シリコン基板上にエピタキシャル成長したゲルマニウム層を用いて作成したLight Emitting Diode(ＬＥＤ)が開示されている。特許文献４には、シリコンに伸長歪みを印加することによって、発光素子を形成する技術が開示されている。また、特許文献５には、ゲルマニウム層に光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。

特開２００７−２９４６２８号公報 特表２００５−５３０３６０号公報 特表２００９−５１４２３１号公報 特開２００７−１７３５９０号公報 特開２００９−７６４９８号公報

F. Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401 X. Sun, J. Liu, L. C. Kimerling, J. Michel, オプティクス・レターズ(Optics Letters), Vol.34, No. 8, 2009年, p.1198

上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子として、ゲルマニウムの直接遷移化やゲルマニウムへの効率的なキャリア注入を実現するために研究が行われている。しかしながら、ゲルマニウム発受光素子を用いたチップ内光配線は、実現されていない。

ゲルマニウム発受光素子を用いたオンチップ光配線を実現するためには、高効率で発光可能なゲルマニウム発光素子と高感度なゲルマニウム受光素子をモノリシックに集積することが必要である。特許文献３によれば、発光効率を向上するにはゲルマニウムに高濃度にｎ型ドーピングすることが有効である。一方、高感度な受光素子を実現するためには受光層のドーピング濃度を低減することが有効であることは広く知られている。したがって、同一基板上に高濃度にｎ型ドーピングしたゲルマニウム層とアンドープのゲルマニウム層をモノリシックに集積することができれば高い効率で発光するゲルマニウム発光素子と高感度なゲルマニウム受光素子をモノリシックに集積をすることができる。

一般に、ゲルマニウムにドーピングを行う主な技術としては、気相拡散、エピタキシャル成長中のin situドーピング、イオン注入などが挙げられる。

しかしながら、気相拡散によるドーピングでは、ドーピングプロファイルが拡散だけによって決定されるため、素子設計に大きな制約を受けるという欠点がある。また、in situドーピングは、ガス流量の調整などでドーピングプロファイルを調整できるというメリットがあるが、成長するゲルマニウム全てにドーピングされるため、アンドープのゲルマニウムと集積するためには選択エピタキシャル成長を複数回行う等の複雑なプロセスが必要となり、製造コストが高価になる欠点がある。イオン注入では、マスクを用いることによって領域を限定してドーピングできるため、低コストで高濃度にｎ型ドーピングしたゲルマニウムとアンドープのゲルマニウムを集積することができる。しかしながら、発光層として使用するゲルマニウム層に直接不純物原子を打ちこむと、ゲルマニウム発光層に多数の結晶欠陥が生じ、熱処理等を施しても完全に結晶性を回復するのは困難である。ゲルマニウム発光層の発光効率を向上するには、結晶欠陥が少ないことが必須であるために、ドーピング方法にイオン注入を用いると結晶欠陥の増加により、かえって発光効率が低下するという問題がある。したがって、ゲルマニウムを高濃度ドーピングする際に、新たな結晶欠陥を導入せず、低コストで同一基板上にアンドープのゲルマニウムと集積可能なプロセスが必要である。

本発明は、上記問題点を解決するためになされたものであり、その目的は、モノリシックに集積され、高い効率で発光可能な発光素子と高い感度で受光可能な受光素子を有するＩＶ族半導体で構成された半導体光素子を提供することにある。

上記目的を達成するために、本発明の半導体光素子の製造方法では、絶縁膜と、絶縁膜上に設けられた単結晶シリコンとを積層し、ドーピングすることによりｎ型拡散電極とｐ型拡散電極を形成する。そして、両電極から導通するように、単結晶シリコンによって、発光層を形成し、発光層（チャネル）の上部にハードマスクを堆積し、その近傍にイオン注入層を形成する。しかる後に、イオン注入層にＰイオンを注入し、その後、アニール処理することにより、イオン注入層に注入された不純物を発光層に拡散させる。そして、ハードマスク、イオン注入層をエッチング除去する。

このように、発光層上にハードマスクを堆積させて、ハードマスクを用いて、イオン注入時には、発光層をマスクをしておき、しかる後に、イオン注入層にイオン注入をして高濃度にドーピングを行い、注入した不純物原子をイオン注入した領域から熱処理によって発光（チャネル）層へ拡散させることより、イオン注入による発光層の結晶の劣化を防ぎ、高い効率で発光することのできる半導体光素子を製造することができる。

本発明によれば、モノリシックに集積され、高い効率で発光可能な発光素子と高い感度で受光可能な受光素子を有するＩＶ族半導体で構成された半導体光素子を提供することができる。

半導体光素子の発光層近傍の様子(図１ＣのＡ断面)の様子を説明するための断面図である。 半導体光素子の受光層の近傍の様子(図１ＣのＢ断面)の様子を説明するための断面図である。 半導体光素子の上面図である(その一)。 半導体光素子の発光層近傍の様子(図２ＣのＡ断面)の様子を説明するための断面図である。 半導体光素子の受光層の近傍の様子(図２ＣのＢ断面)の様子を説明するための断面図である。 半導体光素子の上面図である(その二)。 半導体光素子の発光層近傍の様子(図３ＣのＡ断面)の様子を説明するための断面図である。 半導体光素子の受光層の近傍の様子(図３ＣのＢ断面)の様子を説明するための断面図である。 半導体光素子の上面図である(その三)。 半導体光素子の発光層近傍の様子(図４ＣのＡ断面)の様子を説明するための断面図である。 半導体光素子の受光層の近傍の様子(図４ＣのＢ断面)の様子を説明するための断面図である。 半導体光素子の上面図である(その四)。 半導体光素子の発光層近傍の様子(図５ＣのＡ断面)の様子を説明するための断面図である。 半導体光素子の受光層の近傍の様子(図５ＣのＢ断面)の様子を説明するための断面図である。 半導体光素子の上面図である(その五)。

以下、本発明に係る一実施形態を、図１Ａ〜図５Ａ、図１Ｂ〜図５Ｂ、図１Ｃ〜図５Ｃを用いて説明する。

図１Ａ〜図５Ｃは、いずれも本発明の一実施形態に係る半導体光素子の製造工程を説明するための図であり、図１Ｃ〜図５Ｃは、半導体光素子の上面図であり、図１Ａ〜図５Ａ、図１Ｂ〜図５Ｂは、それぞれ、図１Ｃ〜図５ＣをラインＡ、図１Ｃ〜図５ＣをラインＢで切り出したときの断面図である。なお、半導体光素子のデバイスとしての完成図は、図５Ａ〜図５Ｃとなる。

図１Ａ〜図５Ａは、半導体光素子の中での発光素子を製造するときの様子、図１Ｂ〜図５Ｂは、半導体光素子の中での受光素子を製造するときの様子を示している。

本実施形態では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したゲルマニウム発光素子とゲルマニウム受光素子を用いた半導体光素子とその製造方法について説明する。

以下、順を追って製造工程を説明する。

先ず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、埋め込み酸化膜（Buried Oxide：ＢＯＸ）として二酸化シリコン層２及びSilicon On Insulator（以下、「ＳＯＩ」と略す）層３が積層されたＳＯＩ基板を用意する。本実施形態で試作したＳＯＩ層３は表面に（１００）面を有しており、プロセス前の初期膜厚は１００ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。

図１Ａに示すように、シリコン基板１の裏面にも二酸化シリコン（Buried Oxide：ＢＯＸ）層２が形成されている。これは、シリコン基板１のウェハの反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン層２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反りが低減、あるいは防止される。この裏面の二酸化シリコン層２もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン層２が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。

洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約２０ｎｍの二酸化シリコン層を形成した。二酸化シリコン層はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって、不純物が大気中に抜けるのを抑制する役割がある。また、二酸化シリコン層は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても良い。

次に、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、先ず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、ＢＦ_２イオン(二酸化フッ素)をイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極４を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐ(リン)イオンをイオン注入することによってＳＯＩ層３中にｎ型拡散層電極５を形成した。引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。ｐ型拡散層電極４及びｎ型拡散層電極５はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３が二酸化シリコン層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施形態ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、二酸化シリコン層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。

次に、二酸化シリコン層をウェットエッチによって除去した後、ＳＯＩ層３上に不純物濃度が１×１０^１７ｃｍ^−３以下のアンドープ・ゲルマニウム層６を５００ｎｍの膜厚になるようにエピタキシャル成長した。このエピタキシャル成長の過程で、アンドープ・ゲルマニウム層６は下地のシリコン基板１との熱膨張係数の差によって０．２％程度の伸長歪みを印加されている。本工程においては、アンドープ・ゲルマニウムではなくゲルマニウムとスズの混晶であるゲルマニウム・スズをＳＯＩ層３上にエピタキシャル成長しても良い。ゲルマニウム・スズの伝導帯のΓ点とＬ点のエネルギー差はゲルマニウムの伝導帯のΓ点とＬ点のエネルギー差より小さいため、ゲルマニウム・スズを用いて発光層として発光素子を作製すると、ゲルマニウムを用いた場合と比較して発光効率を向上することができる。

次に、アンドープ・ゲルマニウム層６上に膜厚２００ｎｍの二酸化シリコン層７をＣＶＤによって堆積した。引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に異方性ドライエッチングを施すことによって、二酸化シリコン層７を加工した。このとき、加工した二酸化シリコン層７は、後の工程においてハードマスクとして機能する。

次に、レジストを除去した後に、再びレジストを塗布して、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、アンドープ・ゲルマニウム層６及びＳＯＩ層３を加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。この際、デバイス完成後に発光素子と受光素子となる領域の間に細線形状になるようにＳＯＩ層３を加工すると、デバイス完成後に光導波路として使用できる。

次に、レジストを除去した後に、イオン注入によって不純物をアンドープ・ゲルマニウム層６の所望の領域に入れる。レジストを塗布し、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Ｐイオンをイオン注入することによってアンドープ・ゲルマニウム層６中にイオン注入層８を形成し、図２Ａ、図２Ｂ及び図２Ｃの状態とした。このとき、二酸化シリコン層７がハードマスクとなり、二酸化シリコン層７と接している領域のアンドープ・ゲルマニウム層６には不純物が注入されない。
引き続き７００℃の窒素雰囲気中で１０分間のアニール処理を行うことによって、不純物を活性化させると当時にイオン注入層８中の不純物を拡散させ、ドーピング濃度が４×１０^１９ｃｍ^−３のｎ型ゲルマニウム層９を形成し、図３Ａ，図３Ｂ及び図３Ｃの状態とした。ｎ型ゲルマニウム層９中には直接不純物原子がイオン注入されていないため、イオン注入工程における結晶へのダメージは見られなかった。

引き続き、レジストを除去した後に、二酸化シリコン層７をハードマスクとして異方性ドライエッチングを用いて、アンドープ・ゲルマニウム層６、イオン注入層８及びｎ型ゲルマニウム層９を加工し、引き続き二酸化シリコン層７をフッ酸を用いたウェットエッチングによって除去して図４Ａ、図４Ｂ及び図４Ｃの状態とした。なお、ｐ型電極層４とｎ型電極層５は、表面がエッチングされ、周辺におけるｐ型電極層４とｎ型電極層５の膜厚は、薄くなる。このとき、ｎ型ゲルマニウム層９とｐ型電極層４とｎ型電極層５の凸部の上面でのみ接しており、ｎ型ゲルマニウム層９が接している領域の膜厚は、周辺におけるｐ型電極層４とｎ型電極層５の膜厚よりも大きなものになっている。

加工されたアンドープ・ゲルマニウム層６は、デバイス完成後に受光層として機能する。

また、加工されたｎ型ゲルマニウム層９はデバイス完成後に発光層として機能する。この際、ｎ型ゲルマニウム層９は高濃度にｎ型ドーピングされているため、発光効率が向上する。また、発光層には直接イオン注入を行っていないため、イオン注入による結晶へのダメージの懸念もない。また、加工されたｎ型ゲルマニウム層９はデバイス完成後に光閉じ込め層としての役割も担うので、本実施形態では、ｎ型ゲルマニウム層９が細線状の光共振器になるように設計されている。また、本実施形態では示していないが、ｎ型ゲルマニウム層９をリング状に設計することによって、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。

次に、ＣＶＤ等で再び二酸化シリコン層１０を堆積した。フォトリソグラフィーを用いたレジストパターニングによって、電極を形成する所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は、異方性ドライエッチングを用いても良い。引き続き、全面にＴｉＮ(チタン・ニッケル)層及びＡｌ(アルミニウム)層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果、ＴｉＮ電極１１及びＡｌ電極１２を形成した。なお、加工方法は、異方性ドライエッチングを用いても良い。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことにより、図５Ａ、図５Ｂ、及び図５Ｃの状態としてデバイスを完成させた。

本実施形態では示していないが、二酸化シリコン層１０を堆積する前に熱酸化によってアンドープ・ゲルマニウム層６及びｎ型ゲルマニウム層９の表面に二酸化ゲルマニウムを形成し、表面をパッシベート(不動体化)してもよい。ゲルマニウムと二酸化ゲルマニウムの界面の界面準位密度は小さいため、発光層として用いるｎ型ゲルマニウム層９の表面で生じるキャリアの非発光再結合が抑制され、発光効率をさらに向上することができる。また、受光層として用いるアンドープ・ゲルマニウム層６の表面で生じるキャリア再結合が抑制されるため、ゲルマニウム受光素子の暗電流を低減され、受光素子を高感度にすることができる。

次に、図５Ａ、図５Ｂ及び図５Ｃを用いて、上記で作製したデバイス、すなわちゲルマニウム発光素子とゲルマニウム受光素子による半導体光素子による構成と、光送受信のときの動作について説明する。

図５Ａに示すゲルマニウム発光素子と図５Ｂに示すゲルマニウム受光素子がシリコン細線導波路３′を介して対向して設けられている。ここで、ゲルマニウム発光素子とゲルマニウム受光素子は電気的に素子分離されている。

先ず、図５Ａに示すゲルマニウム発光素子の構成を説明する。

ｎ型ゲルマニウム発光層９は、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。なお、ｎ型ゲルマニウム発光層９は、細線状に加工されており、ｎ型ゲルマニウム発光層９中で発光した光がｎ型ゲルマニウム発光層９中を伝搬する。ｎ型ゲルマニウム発光層９の両端面は、垂直なミラーに加工されているため、ファブリ・ペロー型の光共振器としての役割も担っている。ｐ型拡散層電極４とｎ型拡散層電極５の間に順方向電流を流すことによって、ｎ型ゲルマニウム発光層９にキャリアが注入され、電子と正孔がｎ型ゲルマニウム発光層９中で再結合して発光した。ｎ型ゲルマニウム発光層９は高濃度に、ｎ型ドーピングされていることと、発光層に直接イオン注入を行っていない(すなわち、アニール処理によって、イオン注入層８中の不純物を拡散させた(図３Ａ参照))ため結晶性が劣化していないので、ゲルマニウム発光層にｎ型ドーピングを行っていない場合と比較して発光効率が１０倍向上した。発光した光は、伸長歪を有するｎ型ゲルマニウム発光層９に閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には、０．２％の伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。また、レーザ光はシリコン基板１に対して水平に出射され、シリコン細線導波路３′に光が効率よく結合した。

なお、本実施形態の製造方法では、シリコン細線導波路３′は、単結晶シリコンであるが、シリコン細線導波路３′の他の材料としては、二酸化シリコン、窒化シリコン、または、シリコン、二酸化シリコン、窒化シリコンの組み合わせであって良い。

次に、図５Ｂに示すゲルマニウム受光素子の構成を説明する。

アンドープ・ゲルマニウム受光層６は、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。ｐ型拡散層電極４とｎ型拡散層電極５の間に逆方向電圧を印加した状態で、シリコン細線導波路３′からゲルマニウム受光層６に光が入力されると、ゲルマニウム受光層６が光を吸収し、電子と正孔を発生し、電気信号へ変換される。このとき、ゲルマニウム受光層６中のキャリア濃度は１０^１７ｃｍ^−３以下であるため、効率良く光信号を電気信号に変換することができる。

ところで、上述の図５Ａ、図５Ｂ及び図５Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
以上、本実施形態によれば、ＩＶ族元素で構成された高い効率で、光の送受信を行うことのできる半導体光素子を提供することができる。

１…シリコン基板、２…二酸化シリコン層（ＢＯＸ層）、３…ＳＯＩ層、３′…シリコン細線導波路、４…ｐ型拡散層（ｐ型拡散層電極）、５…ｎ型拡散層（ｎ型拡散層電極）、６…アンドープ・ゲルマニウム層(受光層)、７…二酸化シリコン層、８…イオン注入層、９…ｎ型ゲルマニウム層（発光層）、１０…二酸化シリコン層、１１…ＴｉＮ電極、１２…Ａｌ電極。

Claims (4)

1. 埋め込み酸化膜としての二酸化シリコン層と同等の膜厚の二酸化シリコン層を裏面にも形成されたシリコン基板を有するＳＯＩ基板を用意する工程と、
   表面に二酸化シリコン層が形成された前記ＳＯＩ基板のＳＯＩ層上に、発光素子、および受光素子が形成されるそれぞれの領域に、イオン注入により第１導電型電極と第２導電型電極とを形成して、アニール処理によりＳＯＩ層の結晶性を回復させる工程と、
   前記ＳＯＩ層上に、第１のＩＶ族元素層をエピタキシャル成長して、該第１のＩＶ族元素層の表面に二酸化シリコン層を形成して、発光素子の発光層、および受光素子の受光層を形成するためのハードマスクを前記二酸化シリコン層より加工して形成する工程と、
   異方性ドライエッチングにより前記第１のＩＶ族元素層、および前記ＳＯＩ層を加工して、発光素子または受光素子が形成される各領域ごとに前記ＳＯＩ層を島状に分離加工する工程と、
   発光素子が形成される領域の第１のＩＶ族元素層に第２導電型の不純物を注入してイオン注入層を形成後、アニール処理により前記イオン注入層中の不純物を前記ハードマスクに接している第１のＩＶ族元素層へ拡散させて、第２のＩＶ族元素層を形成する工程と、
   前記ハードマスクを使用した異方性ドライエッチングにより、前記ハードマスクに接していない前記第１のＩＶ族元素層、前記イオン注入層を加工した後、前記ハードマスクをウェットエッチングによって除去して、発光素子が形成される領域上に第２のＩＶ族元素層よりなる発光層、および受光素子が形成される領域上に第１のＩＶ族元素層よりなる受光層を形成する工程と、
   を有することを特徴とする半導体光素子の製造方法。
2. 前記第２のＩＶ族元素層は、１０ ^１９ ｃｍ ^−３ 以上の濃度で第２導電型の不純物でドーピングされることを特徴とする請求項１記載の半導体光素子の製造方法。
3. 前記第１のＩＶ族元素層の不純物濃度は、１０ ^１７ ｃｍ ^−３ 以下であることを特徴とする請求項１記載の半導体光素子の製造方法。
4. 前記第１のＩＶ族元素層及び第２のＩＶ族元素層は、ゲルマニウム、または、ゲルマニウム・スズであることを特徴とする請求項１記載の半導体光素子の製造方法。

Images