WO2011093226A1 - ゲルマニウム光学素子 - Google Patents

ゲルマニウム光学素子 Download PDF

Info

Publication number
WO2011093226A1
WO2011093226A1 PCT/JP2011/051105 JP2011051105W WO2011093226A1 WO 2011093226 A1 WO2011093226 A1 WO 2011093226A1 JP 2011051105 W JP2011051105 W JP 2011051105W WO 2011093226 A1 WO2011093226 A1 WO 2011093226A1
Authority
WO
WIPO (PCT)
Prior art keywords
germanium
silicon
optical element
dielectric
laser diode
Prior art date
Application number
PCT/JP2011/051105
Other languages
English (en)
French (fr)
Inventor
和樹 谷
斎藤 慎一
雄二 諏訪
有本 英生
俊樹 菅原
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Publication of WO2011093226A1 publication Critical patent/WO2011093226A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223IV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021Silicon based substrates

Definitions

  • the present invention relates to an optical element using germanium, and more particularly to a germanium laser diode and a manufacturing method thereof.
  • Laser diodes using compound semiconductors such as III-V and II-VI groups are used for transmission and reception of light in this optical communication.
  • LSI Large Scale Integration, abbreviated large scale integrated circuits
  • CMOS Complementary Metal-Oxide-Semiconductor, complementary MOS transistors
  • silicon photonics The most challenging issue in silicon photonics is the light source. This is because silicon and germanium in a bulk state are indirect transition semiconductors and thus have extremely low luminous efficiency. In view of this, a method has been proposed in which silicon or germanium is directly transformed into a transition semiconductor in order to emit light with high efficiency.
  • valley projection using a silicon nanostructure As one of the methods for directly converting silicon into a transition semiconductor, a method called valley projection using a silicon nanostructure is known.
  • silicon in a nanostructure the region in which electrons move spatially is limited, so that the momentum of electrons is effectively reduced.
  • the direction in which the electrons have momentum is determined based on the inherent band structure.
  • Valley projection is a method of confining electrons in a nanostructure in the direction in which the electrons have momentum. As a result, the momentum of electrons is effectively zero. That is, in this method, the energy valley of the conduction band effectively becomes the ⁇ point, and a pseudo direct transition is made.
  • the conduction band bottom exists in the vicinity of the X point, so that the trough (100) surface is the surface and the silicon film thickness is reduced to effectively set the energy valley to the ⁇ point.
  • a pseudo direct transition semiconductor can be obtained.
  • germanium since the conduction band bottom is present at the L point in the bulk, by forming a thin film having the (111) plane as the surface, the valley of energy can be effectively set as the ⁇ point, and the pseudo Direct transition semiconductors can be used.
  • Patent Document 1 Japanese Patent Laid-Open No. 2007-294628
  • an electrode is directly connected to ultrathin single crystal silicon having a (100) plane on the surface, and carriers are injected in a horizontal direction with respect to the substrate, thereby efficiently.
  • a device for emitting ultrathin single crystal silicon was invented.
  • Non-Patent Document 1 reports that germanium is directly transformed into a transition semiconductor by applying an extension strain of about 2 GPa.
  • Patent Document 2 Japanese Patent Publication 2005-530360 discloses a method in which germanium is directly epitaxially grown on silicon and a tensile strain is applied to germanium by utilizing a difference in thermal expansion coefficient between silicon and germanium. It is disclosed.
  • Patent Document 3 (Special Table 2009-514231), germanium with 0.25% tensile strain applied is epitaxially grown on silicon, and high-concentration carriers are injected although they are not directly transitional.
  • a technique for producing a laser diode is disclosed.
  • Patent Document 4 Japanese Unexamined Patent Application Publication No. 2007-173590 discloses a technique for forming a light emitting element by applying tensile strain to silicon.
  • Patent Document 5 Japanese Patent Laid-Open No. 2009-76498) discloses a germanium laser diode using a parcel effect generated by strongly confining light in germanium.
  • an element that converts an electrical signal in the silicon electronic circuit into light intensity modulation is a silicon light modulator.
  • silicon optical modulators have been proposed, but the refractive index change due to the plasma dispersion effect of carriers injected by current and the interface of Metal-Oxide-Semiconductor (MOS) structure is used. Yes.
  • MOS Metal-Oxide-Semiconductor
  • a response characteristic of 10 Gb / s is obtained by combining a MOS structure and a Mach-Zehnder interference structure.
  • the Mach-Zehnder interferometer if the refractive index change is not sufficiently large, it is necessary to lengthen the modulation region of the waveguide.
  • Non-Patent Document 3 reports a ring-type optical modulator operating at 40 Gb / s.
  • germanium As described above, research has been conducted to produce a light-emitting element by directly transitioning germanium as a light-emitting element for silicon intra-chip optical wiring or inter-chip optical wiring.
  • germanium when germanium is caused to emit light by valley projection, the momentum of electrons does not become zero even if electrons are confined in the direction of (100) plane or (110) plane. I can't. Therefore, in order to make germanium pseudo-direct transition, it is necessary to process into a thin film having a (111) plane on the surface, and for that purpose, it is necessary to use a wafer having a (111) plane on the surface or side surface. .
  • wafers with such surfaces are generally not on the market and are very expensive. Therefore, there is a problem of producing a germanium light emitting element that emits light efficiently with a wafer having (100) plane, (110) plane, or a plane orientation equivalent to these used in a mass production process.
  • Another factor that degrades the light emission characteristics is the phenomenon of free carrier absorption in which light is absorbed by free carriers in the crystal.
  • the emitted light is absorbed by carriers injected to emit light, and the threshold current for laser oscillation increases. Problem arises. Therefore, there is a problem of producing a germanium light-emitting element with less free carrier absorption.
  • ring modulators using ring resonators have the advantage of a small footprint and low power consumption.
  • the modulation wavelength of the ring modulator varies with temperature. That is, if the emission wavelength is constant, there is a problem in that the operation is very unstable because the possibility of modulation depends on the temperature. Therefore, in order to stably modulate light in the presence of ambient temperature changes, a light emitting device is provided in which the temperature dependency of the modulation wavelength of the ring modulator and the temperature dependency of the light emitting wavelength of the light emitting device are the same. There is a problem of doing.
  • an object of the present invention is to provide a germanium light-emitting element that emits light by direct transition using an inexpensive SOI wafer that is generally on the market.
  • germanium light-emitting element having good light emission characteristics without applying a large elongation strain to a germanium single crystal.
  • germanium light emitting element capable of reducing a threshold current for laser oscillation.
  • the germanium light emitting device is a germanium thin film laser diode having a (100) plane, a (110) plane, or a crystallographically equivalent plane orientation on the surface, and the light emitting portion is formed on an insulator. ing.
  • the germanium light emitting device may use a thin film germanium (fin) formed perpendicular to the substrate direction as the light emitting portion, and the light emitting portion may be a (100) plane or a (110) plane, or a crystal thereof. It is a germanium laser diode having a surface with a plane orientation that is chemically equivalent and having one or a plurality of light emitting layers.
  • the germanium light emitting device may be a ring laser diode having a ring-shaped waveguide.
  • the ring-shaped waveguide is characterized by being evanescently coupled to a silicon fine wire waveguide on the substrate.
  • a ring-shaped waveguide can be formed by periodically disposing dielectric pieces in the ring laser diode, and at the same time, a secondary grating can be formed, and light is emitted perpendicular to the substrate. You can also.
  • the present invention discloses a method in which a ring laser diode having a ring-shaped waveguide and a silicon ring modulator are both optically coupled to a silicon wire waveguide.
  • the ring resonator is made of the same material so that the temperature dependency of the modulation wavelength of the silicon ring modulator and the oscillation wavelength of the germanium ring laser diode can be made the same.
  • FIG. 19 shows the first-principles calculation result of the dependence of the optical gain of the latest silicon and germanium on the number of atomic layers. From FIG. 19, it was found that the thin film germanium has a high optical gain even in the (100) plane other than the (111) plane, which is said to be directly transitioned by the conventional valley projection. This means that the germanium thin film is directly transitioned by a quantum confinement effect different from that of valley projection, and the luminous efficiency is increased.
  • a germanium laser diode is realized by injecting current into a germanium quantum well having a (100) plane, a (110) plane, or an equivalent plane to which no extension strain is applied.
  • a high optical gain is obtained by using a germanium quantum well having a (100) plane or (110) plane on the surface that can inject carriers at the ⁇ point without applying an elongation strain as a light emitting portion.
  • a germanium light-emitting device with high luminous efficiency can be provided by forming a germanium quantum well having a (100) plane or a (110) plane using a commonly used wafer.
  • germanium laser diode Since the germanium laser diode according to the present invention emits light by direct transition due to the quantum confinement effect different from that of the valley projection, the (100) plane or the (110) plane, or a crystallographically equivalent plane orientation is set.
  • the germanium thin film on the surface transitions directly to emit light. Therefore, a germanium light-emitting element can be formed from an inexpensive SOI wafer that is generally on the market.
  • germanium light emitting device since the germanium light emitting device according to the present invention has the light emitting layer formed on the insulating film, germanium can slide on the silicon dioxide during the process, so that the strain applied to the light emitting layer can be reduced.
  • the germanium laser diode according to the present invention uses a dielectric that is insulated from the light-emitting portion as the waveguide, so that it effectively reduces free carriers in the waveguide as compared with an element that uses the light-emitting portion as the waveguide. be able to. That is, since free carrier absorption of light can be reduced, a threshold current for laser oscillation can be reduced.
  • the germanium light emitting device according to the present invention has a light emitting layer thinner than the electrode portion, the current injection density of the light emitting layer can be increased and the threshold current for laser oscillation can be reduced. I can do it.
  • a modulation speed of 40 Gb / s or more can be achieved with a small size and low power consumption.
  • the ring resonator of the germanium ring laser diode and the ring resonator of the silicon ring modulator are made of the same material, so that the oscillation wavelength of the germanium ring laser diode and the silicon ring
  • the temperature dependence of the modulation wavelength of the modulator can be made the same.
  • the light emission of the laser diode can be modulated by the silicon ring modulator, and it is not necessary to keep the temperature constant by the Peltier element.
  • the ring resonator has a secondary grating, and can emit light perpendicular to the substrate, facilitating optical coupling to the fiber. I was able to do it.
  • Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode concerning a 1st Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning a 1st Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 2nd Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 2nd Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 2nd Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 2nd Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 3rd Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 3rd Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 3rd Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 3rd Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 3rd Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process section
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example. Process section
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 4th example The process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 4th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. Process sectional drawing in the manufacturing process of the germanium laser diode which concerns on a 5th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 5th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process section
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 6th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 6th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 7th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example. The process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 7th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning an 8th Example. The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example. The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning an 8th Example The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning an 8th Example The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning an 8th Example The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning an 8th Example The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • the process top view in the manufacturing process of the germanium laser diode concerning an 8th Example The process top view in the manufacturing process of the germanium laser diode concerning an 8th Example.
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example. Process section
  • Process sectional drawing in the manufacturing process of the germanium laser diode concerning a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • the process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example The process top view in the manufacturing process of the germanium laser diode which concerns on a 9th Example.
  • Fabry-Perot type (abbreviated as Fabry-Perot, FP) germanium laser diode produced by a method that can be easily formed using a normal silicon process and a method for manufacturing the same are disclosed.
  • FIGS. 1A to 1N show cross-sectional structures in the order of manufacturing steps.
  • FIGS. 2A to 2N are schematic views showing the order of the manufacturing process viewed from above.
  • FIG. 1A to FIG. 1N are cross-sectional views in the lateral direction of FIG. 2A to FIG. 2N, respectively.
  • FIG. The completed drawings of the device in this example are FIGS. 1N and 2N.
  • a silicon substrate 1 is used as a supporting substrate
  • silicon dioxide 2 is used as a buried oxide film (hereinafter abbreviated as BOX)
  • BOX silicon on insulator
  • SOI silicon on insulator
  • silicon dioxide 2 is also formed on the back side of the silicon substrate 1. This is to prevent the wafer of the silicon substrate 1 from warping. Since 2000nm thick silicon dioxide 2 is formed, a strong compressive stress is applied to the silicon substrate 1, and it is devised not to warp the entire wafer by forming only the same film thickness on the front and back surfaces. . Care must be taken that this backside silicon dioxide 2 is not lost during the process. If the silicon dioxide 2 on the back surface disappears during the cleaning or wet etching process, the wafer is warped and the wafer is not attracted to the electrostatic chuck, and there is a concern that the subsequent manufacturing process cannot be performed.
  • the resist is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, so that the SOI 3 is mesa as shown in FIGS. 1B and 2B.
  • anisotropic dry etching is performed, so that the SOI 3 is mesa as shown in FIGS. 1B and 2B.
  • Processed into shape For simplicity, only one element is shown in the figure, but it goes without saying that many elements are formed simultaneously on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • element isolation is performed by a shallow trench isolation (STI) process or a local oxidation of Si (LOCOS) process as shown in a later embodiment. There is no problem.
  • STI shallow trench isolation
  • LOC local oxidation of Si
  • the surface of SOI 3 was oxidized by about 15 nm to protect the surface, thereby forming silicon dioxide 4 having a thickness of about 30 nm as shown in FIGS. 1C and 2C.
  • the silicon dioxide 4 has a role of not only reducing damage to the substrate caused by ion implantation introduced in the subsequent process but also suppressing impurities from being released into the atmosphere by the activation heat treatment. At this time, silicon dioxide 4 is also formed on the back surface. Further, the silicon dioxide 4 does not necessarily need to be formed by a thermal oxidation process, and a process of depositing only on the surface using an apparatus such as a chemical vapor deposition (CVD) may be used.
  • CVD chemical vapor deposition
  • the resist is left only in a desired region by resist patterning using photolithography, and then silicon nitride using anisotropic dry etching is used.
  • FIG. 1C and FIG. 2C the state of FIG. 1C and FIG. 2C was obtained.
  • the silicon nitride 5 is also formed on the back surface of the silicon substrate 1.
  • a thermal oxide film 6 is formed on the surface by performing an oxidation treatment, and SOI3 in the opening is formed.
  • the film was thinned to obtain the state shown in FIGS. 1D and 2D.
  • SOI 3 was locally oxidized by using silicon nitride 5 as a mask material at the time of oxidation.
  • the reason why the silicon dioxide 4 on the surface is partially removed before the oxidation is because the damage generated in the silicon dioxide 4 through a cleaning process or the like is taken into consideration.
  • the oxide film thickness of the thermal oxide film 6 was adjusted to about 90 nm so that the film thickness of the thinned portion of SOI3 was 10 nm.
  • the silicon germanium 7a composed of 90% silicon and 10% germanium is formed on the SOI3 having a thinned opening so as to have a film thickness of 30 nm.
  • the state shown in FIGS. 1F and 2F was obtained.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth.
  • a film thinner than the critical film thickness determined by the germanium concentration may be formed. The critical film thickness can be increased as the germanium concentration decreases. No crystal defects or dislocations occurred under the conditions used in this example.
  • silicon existing in the silicon-germanium 7a is selectively oxidized, and oxidation treatment is performed so that the thermal oxide film 9 has a thickness of 54 nm, and the states shown in FIGS. 1G and 2G are obtained. did.
  • the silicon germanium 7a in the vicinity of the SOI3 surface is changed to a layer made of silicon germanium 7b having a high germanium concentration by oxidation treatment.
  • impurities are introduced into the desired region in SOI3 by ion implantation.
  • germanium 8 was hardly implanted with impurities. This is because, if a high concentration of impurities remains in the light emitting portion, the impurity becomes a non-radiative recombination center and lowers the light emission efficiency.
  • impurity implantation first, a resist is left only in a desired region by resist patterning using photolithography, and then BF 2 ions are implanted at a dose amount of 1 ⁇ 10 15 / cm 2 to obtain SOI 3. A p-type diffusion layer electrode 11 was formed therein.
  • amorphous silicon is a dielectric mirror composed of a difference in refractive index with the surrounding insulating film, and functions as a Fabry-Perot type resonator by setting the mirror length to an integral multiple of the emission wavelength 1 ⁇ 2.
  • the silicon dioxide 10 is formed between the resonator made of amorphous silicon 13 and the ultrathin single crystal germanium 8 serving as the active layer, they are physically separated. However, since the film thickness of the silicon dioxide 10 is only 20 nm, the light confined in the waveguide near the center of the amorphous silicon resonator 13 oozes into the silicon dioxide 10 and the ultrathin single crystal germanium 8. It is possible to come. Due to such oozing (evanescent coupling), the germanium laser diode of this embodiment can oscillate.
  • silicon dioxide 14 was deposited by CVD to obtain a state of 1L and FIG. 2L. This silicon dioxide 14 serves as a passivation layer.
  • FIG. 1M and FIG. 2M were obtained in which openings were formed in the diffusion layer electrodes 11 and 12 by wet etching.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 15 and the Al electrode 16 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and the defects generated during the process were subjected to hydrogen termination, thereby completing the device as shown in FIGS. 1N and 2N.
  • a 3 nm-thick germanium quantum well 8 having a (100) surface is formed between the p-type electrode 11 and the n-type electrode 12. Since the germanium quantum well 8 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible. Here, the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer. An amorphous silicon resonator 13 is formed in the vicinity of the germanium quantum well.
  • the laser beam is emitted in the horizontal direction with respect to the silicon substrate 1, it has also been proved that it is optimal for applications such as on-chip optical wiring.
  • 1N and 2N described above show the steps up to the wiring step and the cross-sectional structure thereof. However, when an optical integrated circuit is formed, a desired wiring step may be performed thereafter. When the electronic circuit is mixed, some of the above steps can be performed simultaneously with the transistor formation step. When an optical device is manufactured through a normal silicon process in this way, it can be easily mixed with an electronic device.
  • the SOI 3 can be used as a waveguide by leaving the SOI 3 as a thin line structure after the amorphous silicon resonator 13. As a result, it can be used for the optical wiring in the chip.
  • the quantum confined germanium laser diode according to the present invention can oscillate near 1500 nm with a small transmission loss of the optical fiber. It became clear that a laser could be provided.
  • FIGS. 1A to 1N show cross-sectional structures in the order of manufacturing steps.
  • FIGS. 2A to 2J and FIGS. 3K to 3N are schematic views showing the order of the manufacturing process as viewed from above the substrate.
  • FIGS. 1A to 1J are horizontal cross-sectional views of FIGS. 2A to 2J
  • FIGS. 1K to 1N are horizontal cross-sectional views of FIGS. 3K to 3N.
  • the completed drawings of the device in this example are FIGS. 1N and 3N.
  • FIGS. 1A to 1J and FIGS. 2A to 2J are the same as those of the first embodiment, and thus the description thereof is omitted.
  • the DBR mirror 17 is a dielectric mirror composed of a refractive index difference between silicon and the surrounding insulating film, and can achieve a high reflectivity of 99.9% or more. Since such a high-reflectance mirror can be easily formed by a silicon process, it is possible to achieve laser oscillation even if the emission from germanium is weak.
  • the width and spacing of the pieces of amorphous silicon are important parameters, and they are designed to be an integral multiple of about 1 ⁇ 2 of the emission wavelength in the medium. In FIG. 3K, only three pieces of amorphous silicon are drawn for each DBR mirror 17, but in practice, the reflectance can be increased by increasing the number of pieces of silicon. it can.
  • prototypes were produced by changing the number of small pieces to 4, 10, 20, and 100. However, the larger the number of small pieces, the smaller the oscillation threshold current density and the higher the reflectivity of the DBR mirror 17. It was confirmed that
  • the silicon dioxide 10 is formed between the amorphous silicon resonator 13 and the ultra-thin single crystal germanium 8 serving as the active layer, they are physically separated. However, since the film thickness of the silicon dioxide 10 is only 20 nm, the light confined in the waveguide near the center of the amorphous silicon resonator 13 oozes into the silicon dioxide 10 and the ultrathin single crystal germanium 8. It is possible to come. Due to such oozing (evanescent coupling), the germanium laser diode of this embodiment can oscillate.
  • FIG. 1M and FIG. 3M were obtained in which openings were formed in the diffusion layer electrodes 11 and 12 by wet etching.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 15 and the Al electrode 16 were patterned.
  • a hydrogen annealing process was performed at a temperature of 400 ° C., and defects that occurred during the process were subjected to hydrogen termination, thereby completing the device as shown in FIGS. 1N and 3N.
  • the configuration and operating characteristics of the device produced above, that is, a germanium laser will be described below.
  • a 3 nm-thick germanium quantum well 8 having a (100) surface is formed between the p-type electrode 11 and the n-type electrode 12. Since the germanium quantum well 8 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible.
  • the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer.
  • An amorphous silicon resonator 13 is formed in the vicinity of the germanium quantum well, and DBR mirrors 17 are formed at both ends thereof.
  • DBR mirrors 17 are formed at both ends thereof.
  • the oscillation wavelength is about 1500 nm, which is the design wavelength, and it was a single mode according to the spectrum analysis.
  • the light emitting layer was not distorted, and emitted light with a wavelength shorter than the original band gap energy of germanium due to the quantum confinement effect. Since the laser beam is emitted in the horizontal direction with respect to the silicon substrate 1, it has also been proved that it is optimal for applications such as on-chip optical wiring.
  • 1N and 2N described above show the steps up to the wiring step and the cross-sectional structure thereof. However, when an optical integrated circuit is formed, a desired wiring step may be performed thereafter. When the electronic circuit is mixed, some of the above steps can be performed simultaneously with the transistor formation step. When an optical device is manufactured through a normal silicon process in this way, it can be easily mixed with an electronic device.
  • the SOI 3 can be used as a waveguide by leaving the SOI 3 as a thin line structure after the amorphous silicon resonator 13. As a result, it can be used for the optical wiring in the chip.
  • the quantum confined germanium laser diode according to the present invention can oscillate near 1500 nm with a small transmission loss of the optical fiber. It became clear that a laser could be provided.
  • FIGS. 1A to 1N show cross-sectional structures in the order of manufacturing steps.
  • FIGS. 2A to 2J and FIGS. 4K to 4N are schematic views showing the order of the manufacturing steps as viewed from the top of the substrate.
  • 1A to 1J are horizontal cross-sectional views of FIGS. 2A to 2J and FIGS. 1K to 1N are horizontal cross-sectional views of FIGS. 4K to 4N.
  • FIG. representss the structure.
  • the completed drawings of the device in this example are FIGS. 1N and 3N.
  • FIGS. 1A to 1J and FIGS. 2A to 2J are the same as those in the first embodiment, and thus the description thereof is omitted.
  • FIGS. 1J and 2J After depositing amorphous silicon to a thickness of 200 nm on the entire surface, the resist is left only in a desired region by resist patterning using photolithography, and then anisotropic dry The state shown in FIGS. 1K and 4K in which the amorphous silicon resonator 13 is formed by etching is used.
  • the amorphous silicon resonator 13 is patterned so as to periodically arrange small pieces of amorphous silicon, and modulates the refractive index of the light traveling in the resonator. Giving. That is, the refractive index is large in the portion where the small piece of the amorphous silicon resonator 13 is present, and the refractive index is small in the gap portion between the two amorphous silicon resonators.
  • the lengths of the amorphous silicon pieces and the gaps in the waveguide direction are each designed to be an integral multiple of about 1 ⁇ 2 of the emission wavelength. As a result, light traveling in the waveguide feels the periodic structure and repeats reflection, so that it is strongly confined in the resonator. In this way, a DFB type resonator was formed.
  • silicon dioxide 14 was deposited by CVD to obtain a state of 1L and FIG. 4L. This silicon dioxide 14 serves as a passivation layer.
  • FIGS. 1M and 4M were obtained in which openings were formed in the diffusion layer electrodes 11 and 12 by wet etching.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 15 and the Al electrode 16 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and defects that occurred during the process were subjected to hydrogen termination to complete the device as shown in FIGS. 1N and 4N.
  • the germanium quantum well 8 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible.
  • the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer.
  • a DFB mirror 13 made of amorphous silicon is formed in the vicinity of the germanium quantum well.
  • a current in the forward direction through the p-type electrode 11 and the n-type electrode 12
  • carriers were injected into the germanium quantum well 8 at a high concentration, and electrons and holes were recombined to emit light.
  • the emitted light was strongly confined in the amorphous silicon resonator 13, and when a current exceeding the threshold was passed, stimulated emission was caused and laser oscillation occurred. Since the laser diode using the DFB mirror of this embodiment does not use the DBR mirror, the footprint can be reduced as compared with the laser diode using the DBR mirror.
  • the device characteristics were almost the same as those of a laser diode using a DBR mirror.
  • FIG. 1N and FIG. 2N described above the steps up to the wiring step and the cross-sectional structure thereof are shown. However, when an optical integrated circuit is formed, a desired wiring step may be performed thereafter.
  • SOI3 can be used as a waveguide by leaving SOI3 as a thin wire structure. As a result, it can be used for the optical wiring in the chip.
  • the quantum confined germanium laser diode according to the present invention can oscillate near 1500 nm with a small transmission loss of the optical fiber. It became clear that a laser could be provided.
  • a germanium laser diode using a thin-film germanium single crystal region (fin) formed perpendicular to the substrate direction and a method for manufacturing the same are disclosed.
  • FIGS. 5A to 5I show cross-sectional structures in the order of manufacturing steps.
  • 7A to 7I are schematic views showing the order of the manufacturing steps as viewed from the top of the substrate.
  • FIGS. 5A to 5I are cross-sectional views in the lateral direction of FIGS. 7A to 7I, respectively.
  • FIG. 5I shows a structure taken along a cross-section 23 in FIG. 7I.
  • 6A to 6I show cross-sectional structures taken along the cross-section 24 in FIG. 7I.
  • the completed drawings of the device in this example are FIGS. 5I, 6I and 7I.
  • a silicon substrate 101 as a support substrate silicon dioxide 102 as a buried oxide film (hereinafter abbreviated as BOX), and a silicon on insulator having a (100) plane.
  • SOI silicon on insulator having a (100) plane.
  • An SOI substrate on which 103 layers are stacked is prepared.
  • the initial film thickness of the SOI 103 prototyped in this example before the process was 200 nm.
  • the film thickness of the silicon dioxide 102 was 2000 nm.
  • the resist 103 is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, so that the SOI 103 is shown in FIGS. 5B, 6B, and 7B. And processed into a mesa shape. For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • fins 121 thin film silicon single crystals perpendicular to the substrate direction are periodically formed.
  • the fin width was 30 nm.
  • the distance between the fin 121 and the fin 121 is designed to be an integral multiple of 1 ⁇ 2 wavelength of light in the waveguide.
  • the light emission intensity of the device can be increased by arbitrarily increasing the number of fins 121 in practice.
  • silicon-germanium 104 composed of 90% silicon and 10% germanium was selectively epitaxially grown on the SOI 103 so as to have a film thickness of 15 nm.
  • silicon germanium is epitaxially grown by 15 nm on each side wall as well as the upper surface of the SOI 103, and silicon germanium 104 is epitaxially grown by 15 nm on both sides of the SOI 103 having a width of 30 nm.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • silicon existing in silicon germanium 104 is selectively oxidized, and oxidation treatment is performed so that the thermal oxide film 107 has a thickness of 28.5 nm.
  • the state shown in FIGS. 5D, 6D, and 7D in which the germanium fin 106 was formed to a thickness of 3 nm was obtained.
  • germanium diffuses from the silicon germanium 104 into the SOI 103 during thermal oxidation to form silicon germanium 105 having a low germanium concentration.
  • impurities are introduced into a desired region in the silicon germanium 105 by ion implantation. At that time, almost no impurities were implanted into the germanium fin 106.
  • impurity implantation first, after resist is left only in a desired region by resist patterning using photolithography, BF 2 ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 to form silicon.
  • a p-type diffusion layer electrode 108 was formed in germanium 105.
  • P ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 .
  • An n-type diffusion layer electrode 109 was formed in the silicon-germanium 105 layer.
  • amorphous silicon functions as an optical confinement waveguide from the difference in refractive index with the surrounding insulating film.
  • the silicon dioxide 107 is formed between the amorphous silicon waveguide 110 and the ultrathin single crystal germanium fin 106 serving as the active layer, they are physically separated. However, since the film thickness of silicon dioxide 107 is only 28.5 nm, the light confined in the amorphous silicon waveguide 110 can sufficiently ooze into the silicon dioxide 107 and the ultrathin single crystal germanium 106. . Due to such oozing (evanescent coupling), the germanium laser diode of this embodiment can oscillate.
  • germanium fins 106 are periodically arranged below the amorphous silicon waveguide 110, an effective refractive index change can be given to the amorphous silicon waveguide 110. It functions as a DFB type mirror by designing the period of the fin in advance to 1 ⁇ 4 wavelength of the emission wavelength.
  • silicon dioxide 111 was deposited to 200 nm by CVD to obtain the states shown in FIGS. 5G, 6G, and 7G.
  • the diffusion layer electrodes 108 and 109 were opened by wet etching to obtain the states shown in FIGS. 5H, 6H, and 7H.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 112 and the Al electrode 113 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and the defects generated during the process were subjected to hydrogen termination, thereby completing the device as shown in FIGS. 5I, 6I, and 7I.
  • germanium fin 106 having a (100) plane on the surface and having a fin width of 3 nm is formed. Since germanium fin106 has a fin width of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible.
  • the lower limit of the film thickness of germanium can be formed up to one atomic layer.
  • An optical waveguide 110 made of amorphous silicon is formed in the vicinity of the germanium quantum well.
  • a forward current is passed through the p-type electrode 108 and the n-type electrode 109, carriers are injected into the germanium fin 106 at a high concentration, and electrons and holes are recombined to emit light.
  • the emitted light was strongly confined in the amorphous silicon optical waveguide 110, and when a current exceeding the threshold was passed, stimulated emission was caused and laser oscillation occurred. Since the light-emitting layer is composed of fin, the effective light-emitting layer volume can be increased, and the light emission intensity is about three times that of a thin-film laser diode.
  • fin causes a periodic refractive index change in the optical waveguide 110, and fin effectively serves as a DFB mirror, so that an amorphous silicon waveguide can be processed into a DBR mirror or a DFB mirror.
  • the oscillation wavelength is about 1500 nm, which is the design wavelength, the light emitting layer is not distorted, and light is emitted at a wavelength shorter than the original band gap energy due to the quantum confinement effect. Since the laser beam is emitted in the horizontal direction with respect to the silicon substrate 1, it has also been proved that it is optimal for applications such as on-chip optical wiring. In the case of forming an optical integrated circuit, a desired wiring process may be performed thereafter.
  • the SOI 103 can be used as a waveguide by leaving the SOI 103 as a thin wire structure following the amorphous silicon waveguide 110. As a result, it can be used for the optical wiring in the chip.
  • the quantum confined germanium laser diode according to the present invention can oscillate near 1500 nm with a small transmission loss of the optical fiber. It became clear that a laser could be provided.
  • a germanium fin laser diode using single crystal silicon as a waveguide and a manufacturing method thereof are disclosed.
  • FIGS. 10A to 10G are schematic views showing the order of the manufacturing process as viewed from the top of the substrate.
  • FIGS. 5A to 5E and FIGS. 8F to 8G are cross-sectional views in the lateral direction of FIGS. 10A to 10G, respectively.
  • FIG. 8G shows a structure cut out at the cross-section 23 in FIG. 10G.
  • Yes. 9A to 9G show cross-sectional structures taken along the cross-section 24 in FIG. 10G.
  • the completed drawings of the device in this example are FIGS. 8G, 9G, and 10G.
  • a silicon substrate 101 as a support substrate silicon dioxide 102 as a buried oxide (hereinafter abbreviated as BOX), and a silicon on insulator having a (100) plane.
  • SOI silicon on insulator having a (100) plane.
  • An SOI substrate on which 103 layers are stacked is prepared.
  • the initial film thickness before the process of SOI3 prototyped in this example was 200 nm.
  • the film thickness of the silicon dioxide 102 was 2000 nm.
  • the resist 103 is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, so that the SOI 103 is shown in FIGS. 5B, 9B, and 10B. And processed into a mesa shape. For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • thin-film silicon single crystals hereinafter referred to as fins
  • the fin width was 30 nm.
  • the distance between the fin is designed to be an integral multiple of 1 ⁇ 2 wavelength of light in the waveguide.
  • FIG. 10B only four fins and three pieces of SOI 103 are depicted, but in practice, the emission intensity of the device can be increased by increasing both the fins and the pieces of SOI 103.
  • silicon-germanium 104 composed of 90% silicon and 10% germanium was selectively epitaxially grown on the SOI 103 so as to have a film thickness of 15 nm.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • silicon existing in silicon germanium 104 is selectively oxidized, and oxidation treatment is performed so that the thermal oxide film 107 has a thickness of 28.5 nm.
  • the state shown in FIGS. 5D, 9D, and 10D in which the germanium fin 106 was formed to a thickness of 3 nm was obtained.
  • germanium diffuses from the silicon germanium 104 into the SOI 103 during thermal oxidation to form silicon germanium 105 having a low germanium concentration.
  • impurities are introduced into a desired region in the silicon germanium 103 by ion implantation. At that time, almost no impurities were implanted into the germanium fin 106.
  • impurity implantation first, after resist is left only in a desired region by resist patterning using photolithography, BF 2 ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 to form silicon. A p-type diffusion layer electrode 108 was formed in germanium. Subsequently, after removing the resist, after leaving the resist only in a desired region by resist patterning using photolithography, P ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 .
  • n-type diffusion layer electrode 109 was formed in the silicon-germanium 105 layer. Subsequently, by performing an annealing process for 20 minutes in a nitrogen atmosphere at 900 ° C., the impurities are activated and at the same time, the crystallinity of the silicon-germanium 105 is recovered, and the states of FIG. 5E, FIG. 9E, and FIG. did.
  • FIGS. 8F, 9F, and 10F were obtained in which openings were formed in the diffusion layer electrodes 108 and 109 by wet etching.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 112 and the Al electrode 113 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and the defects generated during the process were subjected to hydrogen termination, thereby completing the device as shown in FIGS. 8G, 9G, and 10G.
  • germanium fin 106 having a (100) plane on the surface and a fin width of 3 nm is formed. Since germanium fin106 has a fin width of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible. Here, the lower limit of the film thickness of germanium can be formed up to one atomic layer.
  • An optical waveguide 105 made of island-like single crystal silicon / germanium is formed in the vicinity of the germanium quantum well.
  • the threshold current of the laser diode using the amorphous silicon waveguide was 0.5 mA, whereas the threshold current could be reduced to 0.3 mA in this embodiment.
  • the oscillation wavelength is about 1500 nm, which is the design wavelength, the light emitting layer is not distorted, and light is emitted at a wavelength shorter than the original band gap energy due to the quantum confinement effect. Since the laser beam is emitted in the horizontal direction with respect to the silicon substrate 1, it has also been proved that it is optimal for applications such as on-chip optical wiring. In the case of forming an optical integrated circuit, a desired wiring process may be performed thereafter.
  • the SOI 103 can be used as a waveguide by leaving the SOI 103 as a thin wire structure following the silicon-germanium resonator 105. As a result, it can be used for the optical wiring in the chip. In addition, it is possible to connect to an optical fiber, an organic waveguide or the like by using a grating or a tapered shape from a thin wire waveguide using SOI103, and by using this, it becomes possible to carry out optical wiring between chips. It was.
  • a germanium laser diode using a ring resonator as a resonance structure and a manufacturing method thereof are disclosed.
  • FIGS. 11A to 11N show cross-sectional structures in the order of manufacturing steps.
  • FIGS. 12A to 12N are schematic views showing the order of the manufacturing process as viewed from above.
  • FIGS. 11A to 11N are cross-sectional views in the lateral direction of FIGS. 12A to 12N, respectively.
  • FIG. 11N shows a structure taken along a cross-section 23 in FIG. 12N.
  • the completed drawings of the device in this example are FIGS. 11N and 12N.
  • a silicon substrate 201 as a supporting substrate silicon dioxide 202 as a buried oxide film (hereinafter abbreviated as BOX), and a silicon on insulator (hereinafter referred to as a “100” surface).
  • BOX silicon dioxide 202 as a buried oxide film
  • SOI silicon on insulator
  • An SOI substrate on which 203 layers are stacked is prepared.
  • the initial film thickness of the SOI 203 prototyped in this example before the process was 70 nm.
  • the film thickness of the silicon dioxide 202 was 2000 nm.
  • the resist 203 is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, so that the SOI 203 is mesa as shown in FIGS. 11B and 12B. Processed into shape. For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • element isolation is performed by a Shallow Trench Isolation (STI) or Local Oxidation of Si (LOCOS) process, as shown in a later embodiment. There is no problem.
  • STI Shallow Trench Isolation
  • LOCOS Local Oxidation of Si
  • the surface of the SOI 203 was oxidized by about 15 nm in order to protect the surface, thereby forming silicon dioxide 204 having a thickness of about 30 nm as shown in FIGS. 11C and 12C.
  • silicon dioxide 204 is also formed on the back surface.
  • the silicon dioxide 204 is not necessarily formed by a thermal oxidation process, and a process of depositing only on the surface using an apparatus such as a chemical vapor deposition (CVD) may be used.
  • CVD chemical vapor deposition
  • the resist is left only in a desired region by resist patterning using photolithography, and then silicon nitride is etched using anisotropic dry etching.
  • the state of FIG. 11C and FIG. 12C was obtained.
  • the silicon nitride 205 is also formed on the back surface of the silicon substrate 201.
  • a thermal oxide film 206 is formed on the surface by performing an oxidation treatment, and only the opening of SOI 203 is formed.
  • SOI 203 was locally oxidized by using silicon nitride 205 as a mask material during oxidation.
  • the oxide film thickness of the thermal oxide film 206 was adjusted to about 90 nm so that the film thickness of the SOI 203 in the thinned portion at the opening was 10 nm.
  • a silicon-germanium 207a composed of 90% silicon and 10% germanium is made to have a film thickness of 30 nm only on the SOI 203 in the thinned portion of the opening.
  • Selective epitaxial growth was performed to obtain the states of FIGS. 11F and 12F.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • impurities are introduced into a desired region in the SOI 203 by ion implantation.
  • germanium 208 was hardly implanted with impurities.
  • impurity implantation first, a resist is left only in a desired region by resist patterning using photolithography, and then BF 2 ions are implanted at a dose amount of 1 ⁇ 10 15 / cm 2 to obtain SOI 203.
  • a p-type diffusion layer electrode 211 was formed therein.
  • P ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 .
  • n-type diffusion layer electrode 212 was formed in the SOI layer 203. Subsequently, by performing an annealing process for 20 minutes in a nitrogen atmosphere at 900 ° C., the impurities were activated and the crystallinity of SOI 203 was recovered at the same time as shown in FIGS. 11J and 12J. At this time, since the single crystal germanium 208 can slide on the BOX 202, strain applied to the single crystal germanium can be reduced.
  • Amorphous silicon 213 is formed in the state shown in FIGS. 11K and 12K.
  • This amorphous silicon piece is a dielectric mirror composed of a difference in refractive index with the surrounding insulating film, and the length of amorphous silicon and silicon dioxide is 1/2 of the wavelength of the light in the direction in which the light is guided. Is a secondary grating, and can emit light in a direction perpendicular to the silicon substrate 201.
  • silicon dioxide 210 is formed between the amorphous silicon resonator 213 and the ultrathin single crystal germanium 208 serving as an active layer, they are physically separated. However, since the film thickness of the silicon dioxide 210 is only 20 nm, the light confined in the waveguide near the center of the amorphous silicon resonator 213 leaks into the silicon dioxide 210 and the ultrathin single crystal germanium 208 sufficiently. It is possible to come. By such evanescent coupling, the germanium laser diode of this embodiment can oscillate.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 215 and the Al electrode 216 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and a defect that occurred during the process was subjected to hydrogen termination to complete the device as shown in FIGS. 11N and 12N.
  • a germanium quantum well 208 having a thickness of (100) and a thickness of 3 nm is formed between the p-type electrode 211 and the n-type electrode 212. Since the germanium quantum well 208 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and highly efficient light emission is possible. Here, the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer. An amorphous silicon resonator 213 is formed in the vicinity of the germanium quantum well.
  • the light emitting layer was not distorted, and emitted light with a wavelength shorter than the original band gap energy of germanium due to the quantum confinement effect. Since laser light is emitted in a direction perpendicular to the silicon substrate 1, it has also been proved that it is optimal for applications such as optical wiring between chips. In the case of forming an optical integrated circuit, a desired wiring process may be performed thereafter.
  • a part of the outer peripheral electrode of the ring resonator is removed, and a silicon fine wire waveguide is provided in the vicinity of the ring resonator so that it is confined in the ring resonator.
  • the light can be input to the silicon wire waveguide by being evanescently coupled to the silicon wire waveguide. Therefore, it has been proved that it is optimal for applications such as on-chip optical wiring.
  • a ring resonator is used as a resonance structure, a fin-type germanium ring laser diode using a thin-film germanium single crystal region (fin) formed perpendicular to the substrate direction, and a method of manufacturing the same.
  • fin thin-film germanium single crystal region
  • FIGS. 13A to 13I show cross-sectional structures in the order of manufacturing steps.
  • 14A to 14I are schematic views showing the order of the manufacturing steps as viewed from the top of the substrate.
  • FIGS. 13A to 13I are cross-sectional views in the lateral direction of FIGS. 14A to 14I, respectively.
  • FIG. 13I shows a structure taken along a cross section 23 in FIG. 14I.
  • the completed drawings of the device in this example are FIGS. 13I and 14I.
  • a silicon substrate 301 as a supporting substrate silicon dioxide 302 as a buried oxide film (hereinafter abbreviated as BOX), and a silicon on insulator (hereinafter referred to as a “100” surface).
  • BOX silicon dioxide 302 as a buried oxide film
  • SOI silicon on insulator
  • An SOI substrate on which 303 layers are stacked is prepared.
  • the initial film thickness of the SOI 303 prototyped in this example before the process was 200 nm.
  • the film thickness of the silicon dioxide 302 was 2000 nm.
  • the resist 303 is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, so that the SOI 303 is formed as shown in FIGS. 13B and 14B.
  • Processed into shape For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • FIG. 14B thin film silicon single crystals (hereinafter referred to as fins) perpendicular to the substrate direction are periodically formed. In this prototype, the fin width was 30 nm.
  • the fin is used as a secondary grating to emit light in a direction perpendicular to the silicon substrate 301 later, so the distance between the fins is designed to be an integral multiple of the wavelength of light in the waveguide. It is. Although only 12 fins are illustrated in FIG. 14B, the light emission intensity of the device can actually be increased by arbitrarily increasing the number of fins.
  • silicon-germanium 304 composed of 90% silicon and 10% germanium was selectively epitaxially grown on the SOI 303 so as to have a film thickness of 15 nm.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • silicon existing in silicon-germanium 304 is selectively oxidized, and oxidation treatment is performed so that the thermal oxide film 307 has a film thickness of 28.5 nm.
  • the state shown in FIGS. 13D and 14D in which the germanium fin 306 is formed to a thickness of 3 nm is obtained.
  • germanium diffuses from the silicon germanium 304 into the SOI 303 during the thermal oxidation to form silicon germanium 305 having a low germanium concentration.
  • impurities are introduced into a desired region in the silicon germanium 305 by ion implantation. At that time, almost no impurities were implanted into the germanium fin 306.
  • impurity implantation first, after resist is left only in a desired region by resist patterning using photolithography, BF 2 ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 to form silicon. A p-type diffusion layer electrode 308 was formed in germanium 305. Subsequently, after removing the resist, after leaving the resist only in a desired region by resist patterning using photolithography, P ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 .
  • n-type diffusion layer electrode 309 was formed in the silicon-germanium 305 layer. Subsequently, annealing was performed in a nitrogen atmosphere at 900 ° C. for 20 minutes to activate the impurities and at the same time restore the crystallinity of silicon-germanium 305 to obtain the states of FIGS. 13E and 14E.
  • amorphous silicon is left only in a desired region by resist patterning using photolithography, and then amorphous dry etching is performed using anisotropic dry etching. Silicon 310 was formed, and the states shown in FIGS. 13F and 14F were obtained. This amorphous silicon functions as an optical confinement waveguide from the difference in refractive index with the surrounding insulating film.
  • the silicon dioxide 307 is formed between the amorphous silicon waveguide 310 and the ultrathin single crystal germanium fin 306 to be the active layer, they are physically separated. However, since the film thickness of silicon dioxide 307 is only 28.5 nm, the light confined in the waveguide near the center of the amorphous silicon resonator 310 oozes into the silicon dioxide 307 and ultrathin single crystal germanium 306 sufficiently. It is possible to come. Due to such oozing (evanescent coupling), the germanium laser diode of this embodiment can oscillate.
  • germanium fins 106 are periodically arranged below the amorphous silicon waveguide 110, an effective refractive index change can be given to the amorphous silicon waveguide 110.
  • a secondary grating can be formed, and light can be emitted in a direction perpendicular to the silicon substrate 301.
  • silicon dioxide 311 was deposited to a thickness of 200 nm by CVD to obtain the states of FIGS. 13G and 14G.
  • the diffusion layer electrodes 308 and 309 were opened by wet etching to obtain the states shown in FIGS. 13H and 14H.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 312 and the Al electrode 313 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and defects that occurred during the process were subjected to hydrogen termination, thereby completing the device as shown in FIGS. 13I and 14I.
  • germanium fin 306 having a (100) plane on the surface and having a fin width of 3 nm is formed. Since germanium fin306 has a fin width of 10 nm or less, it is transformed into a direct transition semiconductor by the quantum effect, and high-efficiency light emission is possible. Here, the lower limit of the film thickness of germanium can be formed up to one atomic layer.
  • An optical waveguide 310 made of amorphous silicon is formed in the vicinity of the germanium quantum well.
  • the presence of fin causes a periodic refractive index change in the optical waveguide 110, so that fin also effectively serves as a secondary grating, so that the amorphous silicon waveguide becomes a secondary grating.
  • the oscillation wavelength in which the laser beam could be emitted in the vertical direction with respect to the silicon substrate 301 without being finely processed was about 1500 nm, which is the design wavelength, and was a single mode as a result of spectral analysis.
  • the light emitting layer was not distorted, and emitted light with a wavelength shorter than the original band gap energy of germanium due to the quantum confinement effect. Since laser light is emitted in a direction perpendicular to the silicon substrate 1, it has also been proved that it is optimal for applications such as optical wiring between chips. In the case of forming an optical integrated circuit, a desired wiring process may be performed thereafter.
  • the light confined in the ring resonator is evanescently coupled with the silicon wire waveguide. It can also be input to a silicon wire waveguide. Therefore, it has been proved that it is optimal for applications such as on-chip optical wiring.
  • FIGS. 15A to 15N show cross-sectional structures in the order of manufacturing steps.
  • FIGS. 16A to 16N are schematic views showing the order of the manufacturing process as viewed from above.
  • FIGS. 15A to 15N are cross-sectional views in the lateral direction of FIGS. 16A to 16N, respectively.
  • FIG. 15N shows a structure cut out at the cross-section 23 in FIG. 16N.
  • the completed drawings of the device in this example are FIGS. 15N and 16N.
  • a silicon substrate 401 as a support substrate silicon dioxide 402 as a buried oxide film (hereinafter abbreviated as BOX) and a silicon on insulator (hereinafter referred to as a “100” surface).
  • BOX silicon dioxide 402 as a buried oxide film
  • SOI silicon on insulator
  • An SOI substrate on which 403 layers are stacked is prepared.
  • the initial film thickness of the SOI403 prototyped in this example before the process was 200 nm.
  • the film thickness of the silicon dioxide 402 was 2000 nm.
  • the resist 403 is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, whereby an SOI 403 is formed as shown in FIGS. 15B and 16B. Processed into shape. For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • element isolation is performed by a Shallow Trench Isolation (STI) or Local Oxidation of Si (LOCOS) process as shown in a later embodiment. There is no problem.
  • STI Shallow Trench Isolation
  • LOCOS Local Oxidation of Si
  • the surface of the SOI 403 was oxidized by about 15 nm in order to protect the surface, thereby forming silicon dioxide 404 having a thickness of about 30 nm as shown in FIGS. 15C and 16C.
  • silicon dioxide 404 is also formed on the back surface.
  • the silicon dioxide 404 is not necessarily formed by a thermal oxidation process, and a process of depositing only on the surface using an apparatus such as a chemical vapor deposition (CVD) may be used.
  • CVD chemical vapor deposition
  • silicon nitride 405 is deposited on the entire surface to a thickness of 100 nm, the resist is left only in a desired region by resist patterning using photolithography, and then silicon nitride is etched using anisotropic dry etching.
  • the state of FIGS. 15C and 16C was obtained by processing 405.
  • the silicon nitride 405 is also formed on the back surface of the silicon substrate 401.
  • a thermal oxide film 406 is formed on the surface by performing an oxidation treatment, and only the opening of SOI 403 is formed.
  • SOI 403 was locally oxidized by using silicon nitride 405 as a mask material during oxidation.
  • the oxide film thickness of the thermal oxide film 406 was adjusted to about 270 nm so that the film thickness of the thinned SOI403 was 50 nm.
  • the thermal oxide film 406 on the surface existing in the opening is removed by wet etching using hydrofluoric acid.
  • the state was 16E.
  • silicon-germanium 407 composed of 90% silicon and 10% germanium is selectively epitaxially grown so that the film thickness is 30 nm only on the SOI403 having a thinned opening. 15F and 16F.
  • the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • silicon existing in the silicon-germanium 407 is selectively oxidized, and oxidation treatment is performed so that the thermal oxide film 409 has a thickness of 134 nm. did.
  • the thermal oxide film 409 is etched by wet etching, and then oxidized again so that the film thickness of the thermal oxide film becomes 20 nm.
  • concentrated ultrathin single crystal germanium 408 and silicon dioxide 410 were formed to obtain the states of FIGS. 15H and 16H.
  • the silicon nitride 409 was removed by wet etching and cleaning steps to obtain the state shown in FIGS. 15I and 16I.
  • impurities are introduced into a desired region in the SOI 403 by ion implantation. At that time, almost no impurities were implanted into germanium 408.
  • impurity implantation first, after resist is left only in a desired region by resist patterning using photolithography, BF 2 ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 , so that SOI 403 A p-type diffusion layer electrode 411 was formed therein. Subsequently, after removing the resist, after leaving the resist only in a desired region by resist patterning using photolithography, P ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 . An n-type diffusion layer electrode 412 was formed in the SOI layer 403.
  • Amorphous silicon 413 is formed in the state shown in FIGS. 15K and 16K.
  • silicon dioxide 410 is formed between the amorphous silicon waveguide 413 and the ultrathin single crystal germanium 408 serving as an active layer, they are physically separated. However, since the thickness of silicon dioxide 410 is only 20 nm, the light confined in the waveguide near the center of amorphous silicon resonator 413 oozes into silicon dioxide 410 and ultrathin single crystal germanium 408 sufficiently. It is possible to come. By such evanescent coupling, the germanium laser diode of this embodiment can oscillate.
  • the diffusion layer electrodes 411 and 412 were opened by wet etching to obtain the states shown in FIGS. 15M and 16M.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 415 and the Al electrode 416 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and a defect that occurred during the process was subjected to hydrogen termination to complete the device as shown in FIGS. 15N and 16N.
  • One of the parts forming the optical device is a germanium laser diode.
  • a germanium quantum well 408 having a thickness of (100) and a thickness of 3 nm is formed between the p-type electrode 411 and the n-type electrode 412. Since the germanium quantum well 408 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible.
  • the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer.
  • An amorphous silicon resonator 413 is formed in the vicinity of the germanium quantum well.
  • the amorphous silicon optical resonator 413 is formed in the vicinity of the silicon fine wire waveguide 403 formed on the BOX 402, and light can be input to the silicon fine wire waveguide 403 by evanescent coupling.
  • One of the components constituting the optical device is a silicon ring modulator.
  • a ring-shaped ridge optical waveguide made of single crystal silicon has a p-type electrode 411 and an n-type electrode 412 on the outer circumference and inner circumference, respectively, and a forward voltage is applied between the p-type electrode and the n-type electrode.
  • the silicon ring transformer according to the present embodiment was able to modulate light at a speed of 40 Gbps.
  • the germanium laser diode and the silicon ring transformer are made of the same material as the optical resonator that resonates the light. It is possible to make temperature dependence the same. As a result, even if the ambient temperature is changed, the light emitted from the germanium laser diode can be modulated by the silicon ring transformer, so that it is not necessary to control the temperature by the Peltier element.
  • the laser light was modulated at 40 Gb / s by a silicon ring modulator integrated with a germanium laser.
  • the change in the oscillation wavelength of the ring laser diode and the change in the resonance wavelength of the modulator can be made the same with changes in the ambient temperature, the laser light oscillated even if there is an ambient temperature change I was able to modulate with the modulator. As a result, it is no longer necessary to provide a Peltier element in the ring optical resonator.
  • the integration of a germanium laser diode having a silicon ring filter and a DBR mirror outside a light emitting element and a silicon ring modulator and a manufacturing method thereof are disclosed.
  • FIGS. 17A to 17N show cross-sectional structures in the order of manufacturing steps.
  • 18A to 18N are schematic views showing the order of the manufacturing process as seen from above.
  • FIGS. 17A to 17N are cross-sectional views in the lateral direction of FIGS. 18A to 18N, respectively.
  • FIG. 17N shows a structure taken along a cross-section 23 in FIG. 18N.
  • the completed drawings of the device in this example are FIGS. 17N and 18N.
  • a silicon substrate 501 is used as a support substrate
  • silicon dioxide 502 is used as a buried oxide film (hereinafter abbreviated as BOX)
  • BOX silicon on insulator
  • SOI silicon on insulator
  • the resist is left only in a desired region by mask exposure by photolithography, and then anisotropic dry etching is performed, whereby the SOI 503 is formed as shown in FIGS. 17B and 18B. Processed into shape. For simplicity, only one element is shown in the figure, but it goes without saying that many elements are simultaneously formed on the substrate. Since a silicon process is used, many devices can be integrated with a high yield. This step establishes electrical separation between elements.
  • element isolation is performed by a Shallow Trench Isolation (STI) or Local Oxidation of Si (LOCOS) process as shown in a later embodiment. There is no problem.
  • STI Shallow Trench Isolation
  • LOCOS Local Oxidation of Si
  • the surface of the SOI 503 was oxidized by about 15 nm to protect the surface, thereby forming a silicon dioxide 504 having a thickness of about 30 nm as shown in FIGS. 17C and 18C.
  • silicon dioxide 504 is also formed on the back surface.
  • the silicon dioxide 504 is not necessarily formed by a thermal oxidation process, and a process of depositing only on the surface using an apparatus such as a chemical vapor deposition (CVD) may be used.
  • CVD chemical vapor deposition
  • silicon nitride 505 is deposited to a thickness of 100 nm on the entire surface, the resist is left only in a desired region by resist patterning using photolithography, and then silicon nitride is etched using anisotropic dry etching.
  • the state of FIGS. 17C and 18C was obtained by processing 505.
  • the silicon nitride 505 is also formed on the back surface of the silicon substrate 501.
  • a thermal oxide film 506 is formed on the surface by performing an oxidation process, and SOI 503 is formed only on the opening.
  • the film was thinned to obtain the state shown in FIGS. 17D and 18D.
  • SOI 503 was locally oxidized by using silicon nitride 505 as a mask material during oxidation.
  • the oxide film thickness of the thermal oxide film 506 was adjusted to about 270 nm so that the thickness of the thinned SOI 503 was 50 nm.
  • the thermal oxide film 506 on the surface existing in the opening is removed by wet etching using hydrofluoric acid.
  • the state was 18E.
  • silicon-germanium 507 composed of 90% silicon and 10% germanium is selected so that the film thickness is 30 nm only on the SOI 503 in the thinned portion of the opening. Epitaxial growth was performed to obtain FIGS. 17F and 18F. Here, the mixing ratio and the film thickness of silicon and germanium were set so as not to cause defects during epitaxial growth. No crystal defects or dislocations occurred under the conditions used in this example.
  • the thermal oxide film 509 is etched by wet etching, and then oxidized again so that the film thickness of the thermal oxide film becomes 20 nm.
  • concentrated ultrathin single crystal germanium 508 and silicon dioxide 510 were formed into the states shown in FIGS. 17H and 18H.
  • the silicon nitride 509 was removed by wet etching and a cleaning process, and the state shown in FIGS. 17I and 18I was obtained.
  • impurities are introduced into a desired region in the SOI 503 by ion implantation. At that time, almost no impurities were implanted into germanium 508.
  • impurity implantation first, a resist is left only in a desired region by resist patterning using photolithography, and then BF 2 ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 to obtain SOI 503. A p-type diffusion layer electrode 511 was formed therein. Subsequently, after removing the resist, the resist was left only in a desired region by resist patterning using photolithography again.
  • P-type ions are implanted at a dose of 1 ⁇ 10 15 / cm 2 to form an n-type diffusion layer electrode 512 in the SOI layer 503.
  • annealing was performed in a nitrogen atmosphere at 900 ° C. for 20 minutes to activate the impurities and simultaneously restore the crystallinity of the SOI 503 to obtain the states of FIGS. 17J and 18J.
  • the single crystal germanium 508 can slide on the BOX 502, strain applied to the single crystal germanium can be reduced.
  • Amorphous silicon 513 is formed in the state shown in FIGS. 17K and 18K.
  • silicon dioxide 510 is formed between the amorphous silicon waveguide 513 and the ultrathin single crystal germanium 508 serving as the active layer, they are physically separated. However, since the thickness of silicon dioxide 510 is only 20 nm, the light confined in the waveguide near the center of the amorphous silicon optical resonator 513 spills sufficiently into silicon dioxide 510 and ultrathin single crystal germanium 508. It is possible to come. By such evanescent coupling, the germanium laser diode of this embodiment can oscillate.
  • the diffusion layer electrodes 511 and 512 were opened by wet etching to obtain the states shown in FIGS. 17M and 18M.
  • the resist is left only in a desired region by resist patterning using photolithography, and then Al is wet using an etching solution containing phosphoric acid, acetic acid, and nitric acid. Etching was performed, and then TiN was wet etched using an etching solution containing ammonia and superwater. As a result, the TiN electrode 515 and the Al electrode 516 were patterned. Subsequently, a hydrogen annealing process was performed at a temperature of 400 ° C., and a defect that occurred during the process was terminated with hydrogen to complete the optical device in the state of FIGS. 17N and 18N.
  • One of the components constituting the optical device is a silicon wavelength filter.
  • a ring-shaped ridge optical waveguide made of single crystal silicon has a p-type electrode 511 and an n-type electrode 512 on the outer periphery and inner periphery, respectively, and a forward voltage is applied between the p-type electrode and the n-type electrode.
  • the wavelength of the coupled light can be changed by changing the refractive index of the ring type optical waveguide 503 by injecting carriers into the ring type optical waveguide 503.
  • One of the parts forming the optical device is a germanium laser diode.
  • a 3 nm-thick germanium quantum well 508 having a (100) surface is formed between the p-type electrode 511 and the n-type electrode 512. Since the germanium quantum well 508 has a film thickness of 10 nm or less, it is transformed into a direct transition type semiconductor by the quantum effect, and light emission with high efficiency is possible.
  • the lower limit of the film thickness of the germanium quantum well can be formed up to one atomic layer.
  • An amorphous silicon optical resonator 413 is formed in the vicinity of the germanium quantum well.
  • the amorphous silicon optical resonator 513 is provided in the vicinity of the silicon wavelength filter formed on the BOX 502, and can input light to the silicon wavelength filter 503 by evanescent coupling.
  • One of the components constituting the optical device is a silicon ring modulator.
  • a ring-shaped ridge optical waveguide made of single crystal silicon has a p-type electrode 511 and an n-type electrode 512 on the outer periphery and inner periphery, respectively, and a forward voltage is applied between the p-type electrode and the n-type electrode.
  • the silicon ring length changer according to this example was able to modulate light at a speed of 40 Gbps.
  • the silicon wavelength filter and the silicon ring length changer have the same material and the same structure as the optical resonator that resonates the light. Can be completely identical. As a result, even if the ambient temperature is changed, the light emitted from the germanium laser diode can be modulated by the silicon ring transformer, so that it is not necessary to control the temperature by the Peltier element.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

 一般に市場に出回っている安価なSOIウェハを用いて直接遷移化して発光するゲルマニウム発光素子、あるいはゲルマニウム単結晶に大きな伸長歪みを印加することなく、良好な発光特性を有するゲルマニウム発光素子、あるいはレーザ発振のためのしきい値電流を低減することが出来るゲルマニウム発光素子を提供する。(100)面、もしくは(110)面、またはそれらと結晶学的に等価な面方位を表面に持つゲルマニウム層が絶縁体上に設けられた薄膜レーザ・ダイオード、あるいは、発光部として基板方向に垂直に形成された薄膜状のゲルマニウム・フィンを備え、該発光部は(100)面または(110)面、もしくはそれと結晶学的に等価な面方位をを表面に持ち、一つまたは複数の発光層を有するゲルマニウム・レーザ・ダイオードであることを特徴とする。

Description

ゲルマニウム光学素子
 本発明はゲルマニウムを用いた光学素子に関するものであり、特に、ゲルマニウム・レーザ・ダイオード及びその製造方法に関する。
 インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、III-V族やII-VI族などの化合物半導体を用いたレーザ・ダイオードが使用されている。
 一方、情報処理や記憶はシリコンを基幹としたLSI上で行われており、情報の送信は化合物半導体を基幹としたレーザによって行われている。シリコンのチップ間やチップ内といった近距離の光配線をシリコンを用いた光学素子で実現しようとする研究分野はシリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコン・ラインを用いて、光学素子を作ろうとする技術である。現在はこれらのシリコン・ラインで、CMOS(Complementary Metal-Oxide-Semiconductorの略、相補的MOS型トランジスタ)に基づくLSI(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をCMOS回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現すると考えられている。
 シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜならバルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。
そこで、シリコンやゲルマニウムを高効率で発光させるために直接遷移半導体へ変貌させる方法が提案されている。
 シリコンを直接遷移半導体へと変える方法のひとつとして、シリコンのナノ構造を用いるバレー・プロジェクションという方法が知られている。ナノ構造中のシリコンでは、空間的に電子が動き回る領域が制限されているため、電子の運動量が実効的に小さくなる。シリコンやゲルマニウムなど、物質は固有のバンド構造に基づいて電子が運動量を持つ方向が決まっている。バレー・プロジェクションは電子が運動量を持つ方向に対してナノ構造に電子を閉じこめる手法である。その結果、電子の運動量が実効的に0になる。即ち、実効的に伝導帯のエネルギーの谷がΓ点になり、擬似的に直接遷移化する手法である。たとえばシリコンのバルクにおけるバンド構造では伝導帯底がX点付近に存在するので、 (100)面を表面とし、シリコンの膜厚を薄くすることによって、実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることができる。また、ゲルマニウムの場合にはバルクではL点に伝導帯底があるため、(111)面を表面とする薄膜を形成する事によって実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることが出来る。特許文献1(特開2007-294628)で開示されたように(100)面を表面に持つ極薄単結晶シリコンに直接電極を接続させ、基板と水平方向にキャリアを注入する事によって、効率良く極薄単結晶シリコンを発光させる素子が発明された。
 間接遷移半導体を直接遷移半導体へと変貌させる技術として、ナノ構造を用いる方法とは別に引張り歪みを印加させる方法も知られている。非特許文献1では、約2GPaの伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変貌することが報告されている。また、作成方法として特許文献2(特表2005-530360)には、ゲルマニウムをシリコン上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウムに引張り歪みを印加させる方法が開示されている。また、特許文献3(特表2009-514231)にはシリコン上に0.25%の引張歪みを印加したゲルマニウムをエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。特許文献4(特開2007-173590)には、シリコンに引張り歪みを印加する事によって、発光素子を形成する技術が開示されている。
また、特許文献5(特開2009-76498)にはゲルマニウムに光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。
 また、光源から出た光を信号として利用するために、シリコン電子回路内の電気的な信号を光の強度変調に変換する素子がシリコン光変調器である。シリコン光変調器にはいくつかの方式が提案されているが、電流によって注入されたキャリアやMetal Oxide Semiconductor(MOS)構造の界面に誘起されたキャリアのプラズマ分散効果による屈折率変化が用いられている。非特許文献2によるとMOS構造とマッハツェンダ干渉構造を組み合わせて10Gb/sの応答特性を得ている。マッハツェンダ干渉計では屈折率変化が十分に大きくない場合には導波路の変調領域を長くする必要がある。小型の変調器としては、例えば非特許文献3で40Gb/sで動作するリング型光変調器が報告されている。
特開2007-294628号公報 特表2005-530360号公報 特表2009-514231号公報 特開2007-173590号公報 特開2009-76498号公報
F.Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401 L.Liao, D.S.-Rubio, M.Morse, A.Liu, D.Hodge, U.D.Keil, and T.Franck, オプティクス・エクスプレス(Optics express), 13巻, 8, 2005年, p.3129-3135 S.Manipatruni, Q.Xu, M.Lipson, オプティクス・エクスプレス(Optics Express) 15巻, No.20, 2007年,p.13035-13042
 上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子としてゲルマニウムを直接遷移化して発光素子を作成する研究が行われている。
上述のようにバレー・プロジェクションでゲルマニウムを発光させる際、(100)面や(110)面の方向に電子を閉じ込めても電子の運動量が0にならないため、ゲルマニウムを疑似的に直接遷移化させることが出来ない。従って、ゲルマニウムを疑似直接遷移化させるためには(111)面を表面に持つ薄膜に加工する必要があり、そのためには表面、もしくは側面に(111)面が出るようなウェハを用いる必要がある。しかしそのような面を持つウェハは一般に市場に出回っておらず、非常に高価である。従って、一般に量産プロセスで用いられている(100)面、または(110)面、あるいはこれらと等価な面方位を表面に持つウェハで高効率に発光するゲルマニウム発光素子を作成するという課題がある。
 また、ゲルマニウムに伸長歪みを印加して直接遷移化する手法もあるが、上述のようにゲルマニウムを直接遷移型に変貌させるためには約2GPaの非常に大きな伸長歪みが必要である。ゲルマニウム単結晶にこれほど大きな伸長歪みを印加すると多数の貫通転位が発生し、デバイスの信頼性を確保することができない。また、転位や欠陥はキャリアをトラップしたり、光を吸収する準位となるので発光特性が劣化するという問題もある。また、上述のようにシリコン上にゲルマニウムをエピタキシャル成長して、直接遷移型には至らない程度に伸長歪みを印加してキャリアを高濃度に注入することによって発光させる手法もあるが、ゲルマニウムとシリコンの格子定数が約4%も異なるために107/cm2以上の多数の貫通転位が発生する。その結果として、発光特性の劣化や信頼性の低下いう問題を避けられない。従って、発光特性の劣化や信頼性の低下を防ぐために、貫通転位密度の小さいゲルマニウムを用いた発光素子を作成するという課題がある。
 発光特性を劣化させる他の要因として結晶中の自由キャリアによって光が吸収されてしまう自由キャリア吸収という現象がある。上述のようにバルクのゲルマニウムを発光層としてだけでなく導波路のコアとして使用する場合は発光させるために注入したキャリアによって、発光した光が吸収され、レーザ発振のためのしきい値電流が上昇するという問題が生じる。従って、自由キャリア吸収の少ないゲルマニウム発光素子を作成するという課題ある。
 また、レーザ発振のためのしきい値電流を低減するには効果的に発光層のキャリア密度を高める必要がある。しかし、上述のように発光層を光閉じ込め層として使用する場合は発光層の膜厚を厚くする必要があり、キャリア密度を高めることが難しい。従って、キャリア密度を効果的に高めることができる構造を持つゲルマニウム発光素子を作成するという課題がある。
 また、チップ内やチップ間といった短距離での高速光伝送を行うためには光を高速変調する必要がある。しかし一般に間接遷移型半導体では発光効率が悪く、キャリアの再結合寿命が長い。バレー・プロジェクションでシリコンを疑似的に直接遷移半導体に変貌させるとキャリアの再結合寿命が短くなり、1Gb/sから10Gb/s程度の直接変調速度が達成可能となる。しかしながら、スーパーコンピューティングなど、さらなる高速変調が求められる用途では直接変調速度の限界を超える40Gb/s以上での変調速度を達成するという課題がある。
 高速変調を達成する手段の一つには外部変調があるが、その中でもリング共振器を用いたリング変調器はフットプリントが小さく、消費電力も小さいというメリットがある。しかしながらリング共振器の共振波長は温度依存性が大きいのでリング変調器の変調波長は温度によって変化する。即ち、発光波長が一定であれば温度によって変調の可否が左右されて動作が非常に不安定となる問題がある。従って周囲の温度変化が存在する状況で安定に光を変調するためには、リング変調器の変調波長の温度依存性と発光素子の発光波長の温度依存性が同一であるような発光素子を提供するという課題がある。
 また、チップ内の光配線と外部の光ファイバを結合する場合、チップと垂直に光を出射する用途が存在する。従ってチップであるSOI基板と垂直方向に光を出射することが出来る発光素子の作成という課題がある。
 そこで、本発明の目的は、一般に市場に出回っている安価なSOIウェハを用いて直接遷移化して発光するゲルマニウム発光素子を提供することである。
 あるいは、ゲルマニウム単結晶に大きな伸長歪みを印加することなく、良好な発光特性を有するゲルマニウム発光素子を提供することである。
 あるいは、レーザ発振のためのしきい値電流を低減することが出来るゲルマニウム発光素子を提供することである。
 以下、本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下のとおりである。
  本発明によるゲルマニウム発光素子は(100)面、もしくは(110)面、またはそれらと結晶学的に等価な面方位を表面に持つゲルマニウム薄膜レーザ・ダイオードであり、発光部は絶縁体上に形成されている。
 あるいは、本発明によるゲルマニウム発光素子は、発光部として基板方向に垂直に形成された薄膜状のゲルマニウム(フィン)を用いることもでき、発光部は(100)面または(110)面、もしくはそれと結晶学的に等価な面方位をを表面に持ち、一つまたは複数の発光層を有するゲルマニウム・レーザ・ダイオードである。
 あるいは、本発明によるゲルマニウム発光素子は、リング状の導波路を備えたリング・レーザ・ダイオードとすることもできる。該リング状導波路は基板上のシリコン細線導波路とエバネッセント結合している事を特徴とする。
 あるいは、該リング・レーザ・ダイオードにおいて誘電体の小片を周期的に配置することによってリング状導波路を形成すると同時に、二次のグレーティングとすることができ、光を基板に対して垂直に出射することもできる。
 あるいは、本発明では、リング状の導波路を備えたリング・レーザ・ダイオードとシリコン・リング・変調器が共にシリコン細線導波路に光結合する方法を開示する。この時、該シリコン・リング変調器の変調波長と該ゲルマニウム・リング・レーザ・ダイオードの発振波長の温度依存性を同一にできるためにリング共振器を同一の材料によって構成している。
 本発明は、ゲルマニウムの直接遷移化に関する新たな知見に基づいている。図19に我々が行った最新のシリコンとゲルマニウムの光学利得の原子層数依存性の第一原理計算結果を示す。図19から薄膜ゲルマニウムは従来バレー・プロジェクションによって直接遷移化されるといわれている(111)面以外の(100)面においても高い光学利得があるという結果が得られた。これは、ゲルマニウム薄膜はバレー・プロジェクションとは異なる量子閉じ込め効果によって直接遷移化し、発光効率が高くなるということを意味している。詳しい解析の結果、(100)面、もしくは(110)面のゲルマニウム量子井戸ではΓ点とL点とのエネルギー差が小さく電流注入によって厚膜のバルク状態より高濃度でキャリアを注入されるため、L点だけでなくΓ点にキャリアが注入され、直接遷移過程によって効率良く発光するからである。そこで、本発明では伸長歪みを印加しない(100)面、もしくは(110)面、あるいはこれらと等価な面を持つゲルマニウム量子井戸に電流注入することによってゲルマニウム・レーザ・ダイオードを実現する。
 従来の厚いゲルマニウム膜を用いたバルク状態では単にドーピング濃度を高めるだけではキャリア密度が不十分であり、伸長歪みを印加することによってΓ点のエネルギーを下げる必要があった。本発明では伸長歪みを印加しなくともΓ点にキャリアを注入することができる(100)面あるいは(110)面を表面に持つゲルマニウム量子井戸を発光部とすることで高い光学利得を得る。また、バレー・プロジェクションでは(111)面に垂直な方向に量子閉じ込めを行う必要があるが、一般的に用いられているウェハでは(111)面を表面に持つ量子井戸を作成することが困難であった。本発明では、一般的に用いられているウェハを使用して(100)面、あるいは(110)面を持つゲルマニウム量子井戸を作成することによって発光効率の高いゲルマニウム発光素子を提供できる。
 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
 本発明によるゲルマニウム・レーザ・ダイオードではバレー・プロジェクションとは異なる量子閉じ込め効果による直接遷移化で発光しているので(100)面または(110)面、もしくはそれらと結晶学的に等価な面方位を表面に有するゲルマニウム薄膜が直接遷移化して発光する。従って一般に市場に出回っている安価なSOIウェハでゲルマニウム発光素子を作成することが出来る。
 あるいは、本発明によるゲルマニウム発光素子は発光層を絶縁膜上に形成しているのでプロセス中にゲルマニウムが二酸化シリコン上で滑ることができるので発光層に印加される歪みを低減することができる。
 あるいは、本発明によるゲルマニウム・レーザ・ダイオードでは導波路として発光部と絶縁された誘電体を用いるので、発光部を導波路として使用する素子に比べて実効的に導波路中の自由キャリアを低減することができる。即ち光の自由キャリア吸収を低減することができるので、レーザ発振のためのしきい値電流を低減することが出来る。
 あるいは、本発明によるゲルマニウム発光素子は電極部分に比べて発光層を薄膜化しているため、発光層の電流注入密度を上昇させることができ、レーザ発振のためのしきい値電流を低減することが出来る。
 本発明によれば、ゲルマニウム・リング・レーザ・ダイオードとシリコン・リング変調器を集積することにより、小型かつ低消費電力で40Gb/s以上の変調速度を達成することが出来る。
 また、その際にゲルマニウム・リング・レーザ・ダイオードのリング共振器とシリコン・リング変調器のリング共振器を同一の材料で構成することにより、ゲルマニウム・リング・レーザ・ダイオードの発振波長とシリコン・リング変調器の変調波長の温度依存性を同一にすることが出来る。その結果、周囲の温度が変化してもレーザ・ダイオードの発光をシリコン・リング変調器で変調することが可能となり、ペルチェ素子によって温度を一定に保つ必要が無くなる。
 また、本発明によるゲルマニウム・リング・レーザ・ダイオードによるとリング共振器に二次のグレーティングを備えており、基板に対して垂直に光を出射することができ、ファイバへの光結合を容易にすることが出来た。
第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第1の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第2の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第2の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第2の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第2の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第3の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第3の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第3の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第3の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第4の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第5の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第6の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第7の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第8の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第9の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。 第一原理により計算したシリコンおよびゲルマニウムの光学利得と原子層数との関係を示す図。
 以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、本実施例で紹介する方法以外にも、材料や製造工程の組合せを変える等、多くの変更が可能である事は言うまでもない。
以下に具体的な実施例について述べる。図面記載された図は、必ずしも正確に縮尺を合せているわけではなく、論理が明確になるように重要な部分を強調して模式的に描画してある。
 本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したファブリ・ペロー型(Fabry-Perot,FPと略)ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
 図1A~図1Nには,製造工程順に断面構造を示す。また、図2A~図2Nに上から見た製造工程順の模式図を示す。ここで、図1A~図1N、それぞれ図2A~図2N横方向の断面図であり、例えば図1Nは、図2Nおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図1N及び図2Nである。
 以下、順をおって製造工程を説明する。
まず、図1A及び図2Aに示すように、支持基板として、シリコン基板1、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン2及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)3層が積層されたSOI基板を用意する。本実施例で試作したSOI3のプロセス前の初期膜厚は70nmであった。また、二酸化シリコン2の膜厚は2000nmであった。BOX層の厚さを厚くすることで、光は屈折率が大きい材料に広がるため、光がシリコン基板1に拡散しないようにこのように厚い二酸化シリコン2を有する基板を用いた。図1Aより明白なように、シリコン基板1の裏側にも二酸化シリコン2が形成されている。これは、シリコン基板1のウェハの反りを防止するためのものである。2000nmと厚い二酸化シリコン2を形成しているため、シリコン基板1に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン2もプロセス中に無くならないように注意を払わねばならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン2が消失してしまうとウェハが反ってしまい静電チャックにウェハが吸着されないようになりその後の製造プロセスが行えなくなる懸念がある。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI3を図1B及び図2Bに示すように、メサ形状に加工した。図では簡略するために、ひ一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
また、本実施例で行ったようにSOI3をメサ形状に加工する代わりに、後の実施例で示すようにShallow Trench Isolation(STI)やLocal Oxidation of Si(LOCOS)工程などによって素子分離を施しても差し支えない。
 引き続き、洗浄工程を施したのち、表面を保護するために、SOI3の表面を15nm程酸化して、図1C及び図2Cに示すように厚さ約30nmの二酸化シリコン4を形成した。二酸化シリコン4は、この後のプロセスで導入されるイオン注入によって基板が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン4は形成される。また、二酸化シリコン4は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapour Deposition(CVD)などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。
 次に、窒化シリコン5を全面に100nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン5を加工することによって、図1C及び図2Cの状態とした。図1Cに示すように、窒化シリコン5は、シリコン基板1の裏面にも形成される。
 引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン4を除去した後、酸化処理を行うことによって表面に熱酸化膜6を形成し、開口部のSOI3を薄膜化し、図1D及び図2Dの状態とした。この工程では、窒化シリコン5を酸化の際のマスク材料として用いる事によって、SOI3を局所酸化した。ここで、酸化前に表面の二酸化シリコン4を部分的に除去したのは、洗浄工程などを経て二酸化シリコン4に発生するダメージを考慮したためである。ダメージを受けた膜を残したまま酸化工程を行うと、シリコンが不均一に酸化されてしまうため、膜厚のバラツキを生じてしまう。この際、SOI3の薄膜化した部分の膜厚が10nmとなるように熱酸化膜6の酸化膜厚を約90nmに調整した。
 引き続き、フッ酸を用いたウェットエッチングによって、開口部に存在する表面の熱酸化膜6を除去した図1E及び図2Eの状態とした。
 次に、洗浄工程によって表面を清浄化させた後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム7aを開口部の薄膜化したSOI3上にのみ膜厚30nmとなるように選択エピタキシャル成長して図1F及び図2Fの状態とした。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。良く知られているように、シリコン・ゲルマニウムをシリコン上にエピタキシャル成長させる際に欠陥が発生しないようにするためには、ゲルマニウム濃度で決まる臨界膜厚よりも薄い膜を形成すればよい。ゲルマニウム濃度が薄いほど臨界膜厚を厚くできる。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム7aに存在するシリコンを選択的に酸化し、熱酸化膜9が膜厚54nmとなるように酸化処理を行い、図1G及び図2Gの状態とした。本図に示すように、SOI3表面付近のシリコン・ゲルマニウム7aは、酸化処理によりゲルマニウム濃度の高いシリコン・ゲルマニウム7bからなる層に変化している。
 引き続き、ウェットエッチングによって、熱酸化膜9をエッチングした後、再度、熱酸化膜の膜厚が20nmになるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム8と二酸化シリコン10を形成して図1H及び図2Hの状態とした。
次に、熱燐酸によるウェットエッチング及び洗浄工程によって窒化シリコン5を除去した図1I及び図2Iの状態とした。
 引き続き、イオン注入によって不純物をSOI3中の所望の領域に入れる。その際、ゲルマニウム8にはほとんど不純物が注入されないようにした。これは、発光部に高濃度の不純物が残ると、不純物が非発光再結合中心となり、発光効率を低下させるため、発光部分の不純物濃度は低い方が望ましいからである。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、SOI3中に、p型拡散層電極11を形成した。
 引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、SOI層3中にn型拡散層電極12を形成した。このイオン注入工程においては、イオンが注入された部分のSOI3がアモルファス化するため、結晶性が悪くなる。
 そこで、図には示していないが、SOI3の表面のみがアモルファス化し、SOI3がBOX2と隣接している領域には結晶シリコンが残るようにしている事が重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のSOI3のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、BOX2と隣接している領域には結晶シリコンが残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させる事ができる。効率よく発光させるためには、単結晶性が良い事は、極めて重要である。
 引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にSOI3の結晶性を回復させて、図1J及び図2Jの状態とした。また、この際に単結晶ゲルマニウム8がBOX2上で滑ることが出来るため、単結晶ゲルマニウムにかかっている歪みを緩和することが出来る。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコン13を形成し、図1K及び図2Kの状態とした。このアモルファス・シリコンは周囲の絶縁膜との屈折率差から構成される誘電ミラーであり、ミラー長を発光波長1/2の整数倍にすることによってファブリ・ペロー型の共振器として機能する。
 アモルファス・シリコン13からなる共振器と活性層となる極薄単結晶ゲルマニウム8の間には二酸化シリコン10が形成されているため、物理的に離れている。しかしながら、二酸化シリコン10の膜厚は20nmしかないため、アモルファス・シリコン共振器13の中心付近の導波部に閉じ込められた光は、二酸化シリコン10と極薄単結晶ゲルマニウム8の中に十分しみだしてくる事が可能である。このようなしみだし(エバネッセント結合)によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン14を200nm堆積し、1L及び図2Lの状態とした。この二酸化シリコン14はパッシベーション層の役割を担う。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極11、12に開口を施した図1M及び図2Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極15、及び、Al電極16をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図1N及び図2Nの状態としてデバイスを完成させた。
 図1Nを用いて、上記で作成したデバイス、即ち、ゲルマニウム・レーザの構成と動作特性について以下に説明する。
 p型電極11、n型電極12の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸8が形成されている。ゲルマニウム量子井戸8は膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍にアモルファス・シリコン共振器13が形成されている。
 p型電極11とn型電極12に順方向に電流を流すことによってゲルマニウム量子井戸8にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン共振器13に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発振波長は、設計波長の約1500nmであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。
 レーザ光はシリコン基板1に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。
 ところで、上述の図1N及び図2Nまでは、配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、アモルファス・シリコン共振器13に続けて、SOI3を細線構造として残すことによって、SOI3を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、SOI3を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。特に、本発明に基づく量子閉じ込めゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない1500nm付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できる事が明らかになった。
 本実施例では、共振構造として分布ブラッグ反射型(Distributed Bragg Reflector、DBRと略)ミラー構造を用いたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
図1A~図1Nには製造工程順に断面構造を示す。また、図2A~図2J、図3K~図3Nには、基板の上部から見た製造工程順の模式図を示す。ここで、図1A~図1Jは図2A~図2J、図1K~図1Nは3K~図3Nの横方向の断面図であり、例えば図1Nは、図3Nにおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図1N及び図3Nである。
 以下、順を追って製造工程を説明する。
図1A~図1J、図2A~図2Jの製造工程は実施例1と同じなので省略する。
 図1J及び図2Jの状態から、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコンを形成した。この際、単結晶ゲルマニウムの上部にアモルファス・シリコンからなる導波路を、さらに導波路の両端にDBRミラー17としてアモルファス・シリコンの小片を周期的に形成して図1K及び図3Kの状態とした。
 DBRミラー17は、シリコンと周囲の絶縁膜との屈折率差から構成される誘電ミラーであり、99.9%以上もの高反射率を達成する事ができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成できるため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成する事が可能になる。DBRミラー17の設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約1/2の整数倍になるように設計されている。また、図3Kでは、各DBRミラー17に対して、アモルファス・シリコンの小片は3つしか描かれていないが、実際には、このシリコンの小片の数を増やす事で反射率を大きくする事ができる。
 本実施例では、この小片の数を4、10、20、100と変えたものをそれぞれ試作したが、小片の数が多い程、発振しきい電流密度が小さく、DBRミラー17の反射率が大きくなっている事が確認された。
 アモルファス・シリコン共振器13と活性層となる極薄単結晶ゲルマニウム8の間には二酸化シリコン10が形成されているため、物理的に離れている。しかしながら、二酸化シリコン10の膜厚は20nmしかないため、アモルファス・シリコン共振器13の中心付近の導波部に閉じ込められた光は、二酸化シリコン10と極薄単結晶ゲルマニウム8の中に十分しみだしてくる事が可能である。このようなしみだし(エバネッセント結合)によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン14を200nm堆積し、1L及び図3Lの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極11、12に開口を施した図1M及び図3Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極15、及び、Al電極16をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図1N及び図3Nの状態としてデバイスを完成させた。
図1Nを用いて、上記で作成したデバイス、即ち、ゲルマニウム・レーザの構成と動作特性について以下に説明する。
 p型電極11、n型電極12の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸8が形成されている。ゲルマニウム量子井戸8は、膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。
 ゲルマニウム量子井戸の近傍にアモルファス・シリコン共振器13と、その両端にDBRミラー17が形成されている。p型電極11とn型電極12に順方向に電流を流すことによってゲルマニウム量子井戸8にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン共振器13に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。DBRミラーによって99.9%以上の反射率を達成したため、ミラーの反射での損失を低減できたため、ファブリ・ペロー型では3mAであったしきい値電流が1mAまで低減できた。発振波長は、設計波長の約1500nmであり、そのスペクトル解析によると単一モードであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。レーザ光はシリコン基板1に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。
 ところで、上述の図1N及び図2Nまでは、配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、アモルファス・シリコン共振器13に続けて、SOI3を細線構造として残すことによって、SOI3を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、SOI3を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。特に、本発明に基づく量子閉じ込めゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない1500nm付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できる事が明らかになった。
 本実施例では、共振構造として、分布帰還型(Distributed Feed-Back、DFBと略)を用いたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
図1A~図1Nには製造工程順に断面構造を示す。また、図2A~図2J、図4K~図4Nには、基板の上部から見た製造工程順の模式図を示す。ここで、図1A~図1Jはそれぞれ図2A~図2J、図1K~図1Nは図4K~図4Nの横方向の断面図であり、例えば図4Nは、図4Nにおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図1N及び図3Nである。
 以下、順を追って製造工程を説明する。
図1A~図1J、図2A~図2Jの製造工程は実施例1と同じなので省略する。
 図1J及び図2Jの状態から、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコン共振器13を形成した図1K及び図4Kの状態とした。
 図4Kに示したように、アモルファス・シリコン共振器13は、アモルファス・シリコンの小片を周期的に配置するようにパターニングされていて、この共振器中を進行する光に対して屈折率の変調を与えている。すなわち、アモルファス・シリコン共振器13の小片が存在する部分は屈折率が大きく、2つのアモルファス・シリコンの隙間の部分では屈折率が小さくなっている。このアモルファス・シリコンの小片と隙間の部分の導波方向への長さは、それぞれ発光波長の約1/2の整数倍となるように設計されている。その結果、導波路を進行中の光がこれらの周期構造を感じて反射を繰り返す事によって、共振器中に強く閉じ込められることになる。このようにしてDFB型の共振器を形成した。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン14を200nm堆積し、1L及び図4Lの状態とした。この二酸化シリコン14はパッシベーション層の役割を担う。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極11、12に開口を施した図1M及び図4Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極15、及び、Al電極16をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図1N及び図4Nの状態としてデバイスを完成させた。
 図1Nを用いて、上記で作成したデバイス、即ち、ゲルマニウム・レーザの構成と動作特性について以下に説明する。
 p型電極11、n型電極12の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸8が形成されている。ゲルマニウム量子井戸8は膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。
 ゲルマニウム量子井戸の近傍にアモルファス・シリコンで形成されたDFBミラー13が形成されている。p型電極11とn型電極12に順方向に電流を流すことによってゲルマニウム量子井戸8にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン共振器13に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。本実施例のDFBミラーを用いたレーザ・ダイオードはDBRミラーを用いないのでDBRミラーを用いたレーザ・ダイオードに比べてフットプリントを低減することが出来た。なお、デバイス特性はDBRミラーを用いたレーザ・ダイオードとほぼ同等であった。
 ところで、上述の図1N及び図2Nまでは、配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、アモルファス・シリコンからなるDBRミラーに続けて、SOI3を細線構造として残すことによって、SOI3を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、SOI3を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。特に、本発明に基づく量子閉じ込めゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない1500nm付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できる事が明らかになった。
 本実施例では、基板方向に垂直に形成された薄膜状のゲルマニウムの単結晶領域(フィン)を用いたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
 図5A~図5Iには製造工程順に断面構造を示す。また、図7A~図7Iには、基板の上部から見た製造工程順の模式図を示す。ここで、図5A~図5Iは、それぞれ図7A~図7Iの横方向の断面図であり、例えば図5Iは、図7Iにおける断面23で切り出した時の構造を表している。また、図6A~図6Iには,図7Iにおける断面24で切り出した時の断面構造を示す。本実施例におけるデバイスの完成図は、図5I、図6I及び図7Iである。
 以下、順を追って製造工程を説明する。
まず、図5A、図6A及び図7Aに示すように、支持基板として、シリコン基板101、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン102及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)103層が積層されたSOI基板を用意する。本実施例で試作したSOI103のプロセス前の初期膜厚は200nmであった。また、二酸化シリコン102の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI103を図5B、図6B及び図7Bに示すように、メサ形状に加工した。図では簡略するために、一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
 本プロセスでは図6B、図7Bに示すように基板方向に垂直な薄膜状シリコン単結晶(以下、フィン121)を周期的に形成する。本試作ではフィン幅は30nmであった。また、後にフィン121をDFBミラーとして使用するためフィン121とフィン121の間隔は導波路中での光の1/2波長の整数倍になるように設計してある。図7Bにはフィン121は7つしか描かれていないが、実際にはフィン121の数を任意に増やすことによってデバイスの発光強度を高くすることが出来る。
 引き続き、洗浄工程によって表面を清浄化した後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム104をSOI103上にのみ膜厚15nmとなるように選択エピタキシャル成長させた。この際、SOI103の上面だけでなく両側壁にそれぞれ15nmずつシリコン・ゲルマニウムがエピタキシャル成長され、フィン部分は幅30nmのSOI103の両側に15nmずつシリコン・ゲルマニウム104がエピタキシャル成長される。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム104に存在するシリコンを選択的に酸化し、熱酸化膜107が膜厚28.5nmとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム・フィン106が厚さ3nm形成された図5D、図6D及び図7Dの状態とした。また、フィン以外の部分のSOI103とシリコン・ゲルマニウム104に関しては、熱酸化の際にSOI103にシリコン・ゲルマニウム104からゲルマニウムが拡散してゲルマニウム濃度の低いシリコン・ゲルマニウム105を形成する。
 引き続き、イオン注入によって不純物をシリコン・ゲルマニウム105中の所望の領域に入れる。その際、ゲルマニウム・フィン106にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム105中に、p型拡散層電極108を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム105層中にn型拡散層電極109を形成した。
 引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン・ゲルマニウム105の結晶性を回復させて、図5E、図6E、及び図7Eの状態とした。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコン110を形成し、図5F、図6F及び図7Fの状態とした。このアモルファス・シリコンは周囲の絶縁膜との屈折率差から光閉じ込め導波路として機能する。
 アモルファス・シリコン導波路110と活性層となる極薄単結晶ゲルマニウム・フィン106の間には二酸化シリコン107が形成されているため、物理的に離れている。しかしながら、二酸化シリコン107の膜厚は28.5nmしかないため、アモルファス・シリコン導波路110に閉じ込められた光は二酸化シリコン107と極薄単結晶ゲルマニウム106の中に十分しみだしてくる事が可能である。このようなしみだし(エバネッセント結合)によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 また、アモルファス・シリコン導波路110の下部には周期的にゲルマニウム・フィン106が配置されているため、アモルファス・シリコン導波路110に実効的な屈折率変化を与えることが出来る。あらかじめフィンの周期を発光波長の1/4波長に設計することでDFB型のミラーとして機能する。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン111を200nm堆積し、図5G、図6G及び図7Gの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極108、109に開口を施した図5H、図6H及び図7Hの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極112、及び、Al電極113をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図5I、図6I及び図7Iの状態としてデバイスを完成させた。
 作成したゲルマニウム・レーザの構成と動作特性について説明する。
p型電極108、n型電極109の間に表面に(100)面を持つfin幅3nmのゲルマニウムfin106が形成されている。ゲルマニウムfin106はfin幅が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウムの膜厚の下限は、1原子層まで形成が可能である。
 ゲルマニウム量子井戸の近傍にアモルファス・シリコンで形成された光導波路110が形成されている。p型電極108とn型電極109に順方向に電流を流すことによってゲルマニウムfin106にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン光導波路110に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層をfinで構成しているため、実効的な発光層の体積を大きくすることができ、薄膜型のレーザ・ダイオードに比べて約3倍の発光強度を得ることができた。またfinが存在することで光導波路110に周期的な屈折率変化が生じ、finが実効的にDFBミラーとしての役割も担っているのでアモルファス・シリコン導波路をDBRミラーやDFBミラーに加工することなく単一モードの発振を得ることができた。発振波長は、設計波長の約1500nmであり、発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。レーザ光はシリコン基板1に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。
光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、アモルファス・シリコン導波路110に続けて、SOI103を細線構造として残すことによって、SOI103を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、SOI103を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。特に、本発明に基づく量子閉じ込めゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない1500nm付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できる事が明らかになった。
 本実施例では、導波路として単結晶シリコンを用いたゲルマニウム・フィン・レーザ・ダイオード及びその製造方法を開示する。
 図5A~図5E、図8F~図8Gには製造工程順に断面構造を示す。また、図10A~図10Gには、基板の上部から見た製造工程順の模式図を示す。ここで、図5A~図5E、図8F~図8Gは、それぞれ図10A~図10Gの横方向の断面図であり、例えば図8Gは、図10Gにおける断面23で切り出した時の構造を表している。また、図9A~図9Gには,図10Gにおける断面24で切り出した時の断面構造を示す。本実施例におけるデバイスの完成図は、図8G、図9G及び図10Gである。
 以下、順を追って製造工程を説明する。
まず、図5A、図9A及び図10Aに示すように、支持基板として、シリコン基板101, 埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン102及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)103層が積層されたSOI基板を用意する。本実施例で試作したSOI3のプロセス前の初期膜厚は200nmであった。また、二酸化シリコン102の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI103を図5B、図9B及び図10Bに示すように、メサ形状に加工した。図では簡略するために、一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
 本プロセスでは図9B、図10Bに示すように基板方向に垂直な薄膜状シリコン単結晶(以下、フィン)と、フィンとフィンの間にSOI103の小片を周期的に形成する。本試作ではフィン幅は30nmであった。また、後にフィンをDFBミラーとして使用するためフィンとフィンの間隔は導波路中での光の1/2波長の整数倍になるように設計してある。図10Bにはフィンが4つ、SOI103の小片が3つしか描かれていないが、実際にはフィン、SOI103の小片を共に増やすことによってデバイスの発光強度を高くすることが出来る。
 引き続き、洗浄工程によって表面を清浄化した後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム104をSOI103上にのみ膜厚15nmとなるように選択エピタキシャル成長させた。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム104に存在するシリコンを選択的に酸化し、熱酸化膜107が膜厚28.5nmとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム・フィン106が厚さ3nm形成された図5D、9D及び図10Dの状態とした。また、フィン以外の部分のSOI103とシリコン・ゲルマニウム104に関しては、熱酸化の際にSOI103にシリコン・ゲルマニウム104からゲルマニウムが拡散してゲルマニウム濃度の低いシリコン・ゲルマニウム105を形成する。
 引き続き、イオン注入によって不純物をシリコン・ゲルマニウム103中の所望の領域に入れる。その際、ゲルマニウム・フィン106にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム中に、p型拡散層電極108を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム105層中にn型拡散層電極109を形成した。引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン・ゲルマニウム105の結晶性を回復させて、図5E、図9E、及び図10Eの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極108、109に開口を施した図8F、図9F及び図10Fの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極112、及び、Al電極113をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図8G、図9G及び図10Gの状態としてデバイスを完成させた。
 作成したゲルマニウム・レーザの構成と動作特性について説明する。p型電極108、n型電極109の間に表面に(100)面を持つfin幅3nmのゲルマニウムfin106が形成されている。ゲルマニウムfin106はfin幅が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウムの膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍に島状の単結晶シリコン・ゲルマニウムで形成された光導波路105が形成されている。
 p型電極108とn型電極109に順方向に電流を流すことによってゲルマニウムfin106にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光は島状の単結晶シリコン・ゲルマニウム光導波路105に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。本実施例では島状の単結晶シリコン・ゲルマニウム光導波路105を用いているので光は導波路105と発光層106を含む領域に閉じ込められる。従ってfinの上部にアモルファス・シリコン導波路を設けているレーザ・ダイオードに比べて発光層と光閉じ込め領域の重なりが大きくなり、実効的な光閉じ込め効果が大きくなる。
 結果としてアモルファス・シリコン導波路を用いたレーザ・ダイオードはしきい値電流が0.5mAであったのに対して本実施例ではしきい値電流を0.3mAに低減することができた。発振波長は、設計波長の約1500nmであり、発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。レーザ光はシリコン基板1に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。
光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、シリコン・ゲルマニウム共振器105に続けて、SOI103を細線構造として残すことによって、SOI103を導波路として使うこともできる。これによって、チップ内の光配線に使う事ができる。また、SOI103を用いた細線導波路からグレーティングやテーパー形状などを用いることによって、光ファイバや有機導波路などと接続する事も可能であり、これを用いることによってチップ間の光配線も可能になった。
 本実施例では、共振構造としてリング共振器を用いたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
 図11A~図11Nには,製造工程順に断面構造を示す。また、図12A~図12Nに上から見た製造工程順の模式図を示す。ここで、図11A~図11N、それぞれ図12A~図12N横方向の断面図であり、例えば図11Nは、図12Nおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図11N及び図12Nである。
 以下、順を追って製造工程を説明する。
まず、図11A及び図12Aに示すように、支持基板として、シリコン基板201、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン202及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)203層が積層されたSOI基板を用意する。本実施例で試作したSOI203のプロセス前の初期膜厚は70nmであった。また、二酸化シリコン202の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI203を図11B及び図12Bに示すように、メサ形状に加工した。図では簡略するために、一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
 また、本実施例で行ったようにSOI203をメサ形状に加工する代わりに、後の実施例で示すようにShallow Trench Isolation(STI)やLocal Oxidation of Si(LOCOS)工程などによって素子分離を施しても差し支えない。
 引き続き、洗浄工程を施したのち、表面を保護するために、SOI203の表面を15nm程酸化して、図11C及び図12Cに示すように厚さ約30nmの二酸化シリコン204を形成した。この際、裏面にも二酸化シリコン204は形成される。また、二酸化シリコン204は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapour Deposition (CVD)などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。
 次に、窒化シリコン205を全面に100nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン205を加工することによって、図11C及び図12Cの状態とした。図11Cに示すように、窒化シリコン205は、シリコン基板201の裏面にも形成される。
 引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン204を除去した後、酸化処理を行うことによって表面に熱酸化膜206を形成し、SOI203の開口部のみを薄膜化し、図11D及び図12Dの状態とした。この工程では、窒化シリコン205を酸化の際のマスク材料として用いる事によって、SOI203を局所酸化した。この際、開口部で薄膜化した部分のSOI203の膜厚は10nmとなるように熱酸化膜206の酸化膜厚を約90nmに調整した。
 引き続き、フッ酸を用いたウェットエッチングによって、開口部に存在する表面の熱酸化膜206を除去した図11E及び図12Eの状態とした。
 次に、洗浄工程によって表面を清浄化させた後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム207aを開口部の薄膜化した部分のSOI203上にのみ膜厚30nmとなるように選択エピタキシャル成長し、図11F及び図12Fの状態とした。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム207aに存在するシリコンを選択的に酸化し、熱酸化膜209が膜厚54nmとなるように酸化処理を行い、図11G及び図12Gの状態とした。
 引き続き、ウェットエッチングによって、熱酸化膜209をエッチングした後、再度、熱酸化膜の膜圧が20nmになるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム8と二酸化シリコン10を形成して図11H及び図12Hの状態とした。
 次に、ウェットエッチング及び洗浄工程によって窒化シリコン209を除去した図11I及び図12Iの状態とした。
 引き続き、イオン注入によって不純物をSOI203中の所望の領域に入れる。その際、ゲルマニウム208にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、SOI203中に、p型拡散層電極211を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、SOI層203中にn型拡散層電極212を形成した。引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にSOI203の結晶性を回復させて、図11J及び図12Jの状態とした。また、この際に単結晶ゲルマニウム208がBOX202上で滑ることが出来るため、単結晶ゲルマニウムにかかっている歪みを緩和することが出来る。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて周期的に配置されたアモルファス・シリコン213を形成し、図11K及び図12Kの状態とした。このアモルファス・シリコン小片は周囲の絶縁膜との屈折率差から構成される誘電ミラーであり、光が導波する方向に向かってアモルファス・シリコン、二酸化シリコンの長さが光の波長の1/2になるように設計されており、二次のグレーティングとなっており、シリコン基板201に対して垂直方向に光を出射することができるようになる。
 アモルファス・シリコン共振器213と活性層となる極薄単結晶ゲルマニウム208の間には二酸化シリコン210が形成されているため、物理的に離れている。しかしながら、二酸化シリコン210の膜厚は20nmしかないため、アモルファス・シリコン共振器213の中心付近の導波部に閉じ込められた光は二酸化シリコン210と極薄単結晶ゲルマニウム208の中に十分しみだしてくる事が可能である。このようなエバネッセント結合によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン214を200nm堆積し、図11L及び図12Lの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極211、212に開口を施した図11M及び図12Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極215、及び、Al電極216をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図11N及び図12Nの状態としてデバイスを完成させた。
 作成したゲルマニウム・レーザの構成と動作特性について説明する。p型電極211、n型電極212の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸208が形成されている。ゲルマニウム量子井戸208は膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍にアモルファス・シリコン共振器213が形成されている。
 p型電極211とn型電極212に順方向に電流を流すことによってゲルマニウム量子井戸208にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン共振器213に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。また、アモルファス・シリコン共振器213が二次のグレーティングになっているためレーザ光はシリコン基板201に対して垂直に出射される。発振波長は、設計波長の約1500nmであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。レーザ光はシリコン基板1に対して垂直方向に出るため、チップ間での光配線などの用途に最適であることも実証された。
光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、レーザ光をシリコン基板201に対して水平に取り出すには、リング共振器の外周部の電極を一部取り除き、リング共振器の極近傍にシリコン細線導波路を設けるとリング共振器に閉じ込められた光がシリコン細線導波路とエバネッセント結合することによって光をシリコン細線導波路に入力することも出来る。従ってオンチップでの光配線などの用途に最適であることも実証された。
 本実施例では、共振構造としてリング共振器を用い、基板方向に垂直に形成された薄膜状のゲルマニウムの単結晶領域(フィン)を用いたフィン型ゲルマニウム・リング・レーザ・ダイオード及びその製造方法を開示する。
 図13A~図13Iには製造工程順に断面構造を示す。また、図14A~図14Iには、基板の上部から見た製造工程順の模式図を示す。ここで、図13A~図13Iは、それぞれ図14A~図14Iの横方向の断面図であり、例えば図13Iは、図14Iにおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図13I及び図14Iである。
 以下、順を追って製造工程を説明する。
まず、図13A及び図14Aに示すように、支持基板として、シリコン基板301、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン302及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)303層が積層されたSOI基板を用意する。本実施例で試作したSOI303のプロセス前の初期膜厚は200nmであった。また、二酸化シリコン302の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI303を図13B及び図14Bに示すように、メサ形状に加工した。図では簡略するために、ひとつの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。本プロセスでは図14Bに示すように基板方向に垂直な薄膜状シリコン単結晶(以下、フィン)を周期的に形成する。本試作ではフィン幅は30nmであった。また、後に光をシリコン基板301に対して垂直方向に出射するためにフィンを二次のグレーティングとして使用するためフィンとフィンの間隔は導波路中での光の波長の整数倍になるように設計してある。図14Bにはフィンは12個しか描かれていないが、実際にはフィンの数を任意に増やすことによってデバイスの発光強度を高くすることが出来る。
 引き続き、洗浄工程によって表面を清浄化した後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム304をSOI303上にのみ膜厚15nmとなるように選択エピタキシャル成長させた。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム304に存在するシリコンを選択的に酸化し、熱酸化膜307が膜厚28.5nmとなるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム・フィン306が厚さ3nm形成された図13D及び図14Dの状態とした。また、フィン以外の部分のSOI303とシリコン・ゲルマニウム304に関しては、熱酸化の際にSOI303にシリコン・ゲルマニウム304からゲルマニウムが拡散してゲルマニウム濃度の低いシリコン・ゲルマニウム305を形成する。
 引き続き、イオン注入によって不純物をシリコン・ゲルマニウム305中の所望の領域に入れる。その際、ゲルマニウム・フィン306にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム305中に、p型拡散層電極308を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、シリコン・ゲルマニウム305層中にn型拡散層電極309を形成した。引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にシリコン・ゲルマニウム305の結晶性を回復させて、図13E、及び図14Eの状態とした。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコン310を形成し、図13F及び図14Fの状態とした。このアモルファス・シリコンは周囲の絶縁膜との屈折率差から光閉じ込め導波路として機能する。
 アモルファス・シリコン導波路310と活性層となる極薄単結晶ゲルマニウム・フィン306の間には二酸化シリコン307が形成されているため、物理的に離れている。しかしながら、二酸化シリコン307の膜厚は28.5nmしかないため、アモルファス・シリコン共振器310の中心付近の導波部に閉じ込められた光は二酸化シリコン307と極薄単結晶ゲルマニウム306の中に十分しみだしてくる事が可能である。このようなしみだし(エバネッセント結合)によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 また、アモルファス・シリコン導波路110の下部には周期的にゲルマニウム・フィン106が配置されているため、アモルファス・シリコン導波路110に実効的な屈折率変化を与えることが出来る。あらかじめフィンの周期を発光波長の1/2波長に設計することで二次のグレーティングとし、光をシリコン基板301に対して垂直方向に出射出来るようになる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン311を200nm堆積し、図13G及び図14Gの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極308、309に開口を施した図13H及び図14Hの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極312、及び、Al電極313をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図13I及び図14Iの状態としてデバイスを完成させた。
 作成したゲルマニウム・レーザの構成と動作特性について説明する。p型電極308、n型電極309の間に表面に(100)面を持つfin幅3nmのゲルマニウムfin306が形成されている。ゲルマニウムfin306はfin幅が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウムの膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍にアモルファス・シリコンで形成された光導波路310が形成されている。
 p型電極308とn型電極309に順方向に電流を流すことによってゲルマニウムfin306にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン光導波路310に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層をfinで構成しているため、薄膜を発光層としているレーザ・ダイオードに比べて実効的な発光層の体積を大きくすることができた。結果として薄膜型のレーザ・ダイオードに比べて約3倍の発光強度を得ることができた。
 またfinが存在することで光導波路110に周期的な屈折率変化が生じ、finが実効的に2次のグレーティングとしての役割も担っているのでアモルファス・シリコン導波路を2次のグレーティングになるように微細加工することなく、レーザ光をシリコン基板301に対して垂直方向に出射する事ができた発振波長は、設計波長の約1500nmであり、スペクトル解析の結果、単一モードであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。レーザ光はシリコン基板1に対して垂直方向に出るため、チップ間での光配線などの用途に最適であることも実証された。
光集積回路を形成する場合には、この後、所望の配線工程を施せば良い。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 また、リング共振器の外周部の電極を一部取り除き、リング共振器の極近傍にシリコ細線導波路を設けるとリング共振器に閉じ込められた光がシリコン細線導波路とエバネッセント結合することによって光をシリコン細線導波路に入力することも出来る。従ってオンチップでの光配線などの用途に最適であることも実証された。
 本実施例では、共振構造としてリング共振器を用いたゲルマニウム・レーザ・ダイオードとシリコンリング変調器の集積及びその製造方法を開示する。
 図15A~図15Nには,製造工程順に断面構造を示す。また、図16A~図16Nに上から見た製造工程順の模式図を示す。ここで、図15A~図15Nは、それぞれ図16A~図16N横方向の断面図であり、例えば図15Nは、図16Nおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図15N及び図16Nである。
 以下、順を追って製造工程を説明する。
まず、図15A及び図16Aに示すように、支持基板として、シリコン基板401、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン402及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)403層が積層されたSOI基板を用意する。本実施例で試作したSOI403のプロセス前の初期膜厚は200nmであった。また、二酸化シリコン402の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI403を図15B及び図16Bに示すように、メサ形状に加工した。図では簡略するために、ひとつの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
 また、本実施例で行ったようにSOI403をメサ形状に加工する代わりに、後の実施例で示すようにShallow Trench Isolation(STI)やLocal Oxidation of Si(LOCOS)工程などによって素子分離を施しても差し支えない。
 引き続き、洗浄工程を施したのち、表面を保護するために、SOI403の表面を15nm程酸化して、図15C及び図16Cに示すように厚さ約30nmの二酸化シリコン404を形成した。この際、裏面にも二酸化シリコン404は形成される。また、二酸化シリコン404は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapour Deposition (CVD)などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。
 次に、窒化シリコン405を全面に100nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン405を加工することによって、図15C及び図16Cの状態とした。図15Cに示すように、窒化シリコン405は、シリコン基板401の裏面にも形成される。
 引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン404を除去した後、酸化処理を行うことによって表面に熱酸化膜406を形成し、SOI403の開口部のみを薄膜化し、図15D及び図16Dの状態とした。この工程では、窒化シリコン405を酸化の際のマスク材料として用いる事によって、SOI403を局所酸化した。この際、薄膜化した部分のSOI403の膜厚が50nmとなるように熱酸化膜406の酸化膜厚を約270nmに調整した。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、フッ酸を用いたウェットエッチングによって、開口部に存在する表面の熱酸化膜406を除去した図15E及び図16Eの状態とした。
 次に、洗浄工程によって表面を清浄化させた後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム407を開口部の薄膜化したSOI403にのみ膜厚30nmとなるように選択エピタキシャル成長し、図15F及び図16Fとした。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム407に存在するシリコンを選択的に酸化し、熱酸化膜409が膜厚134nmとなるように酸化処理を行い、図15G及び図16Gの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、ウェットエッチングによって、熱酸化膜409をエッチングした後、再度熱酸化膜の膜圧が20nmになるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム408と二酸化シリコン410を形成して図15H及び図16Hの状態とした。
 次に、ウェットエッチング及び洗浄工程によって窒化シリコン409を除去した図15I及び図16Iの状態とした。
 引き続き、イオン注入によって不純物をSOI403中の所望の領域に入れる。その際、ゲルマニウム408にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、SOI403中に、p型拡散層電極411を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、SOI層403中にn型拡散層電極412を形成した。
 引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にSOI403の結晶性を回復させて、図15J及び図16Jの状態とした。また、この際に単結晶ゲルマニウム408がBOX402上で滑ることが出来るため、単結晶ゲルマニウムにかかっている歪みを緩和することが出来る。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて周期的に配置されたアモルファス・シリコン413を形成し、図15K及び図16Kの状態とした。
 アモルファス・シリコン導波路413と活性層となる極薄単結晶ゲルマニウム408の間には二酸化シリコン410が形成されているため、物理的に離れている。しかしながら、二酸化シリコン410の膜厚は20nmしかないため、アモルファス・シリコン共振器413の中心付近の導波部に閉じ込められた光は二酸化シリコン410と極薄単結晶ゲルマニウム408の中に十分しみだしてくる事が可能である。このようなエバネッセント結合によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン414を200nm堆積し、図15L及び図16Lの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極411、412に開口を施した図15M及び図16Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極415、及び、Al電極416をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図15N及び図16Nの状態としてデバイスを完成させた。
 作成した光デバイスの構成と動作特性について説明する。光デバイスを形成する部品の一つはゲルマニウム・レーザ・ダイオードである。p型電極411、n型電極412の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸408が形成されている。ゲルマニウム量子井戸408は膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍にアモルファス・シリコン共振器413が形成されている。
 p型電極411とn型電極412に順方向に電流を流すことによってゲルマニウム量子井戸408にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン共振器413に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発振波長は、設計波長の約1500nmであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。アモルファス・シリコン光共振器413はBOX402上に形成されているシリコン細線導波路403の近傍に形成されており、エバネッセント結合によってシリコン細線導波路403に光を入力することができる。光デバイスを構成する部品の一つはシリコン・リング変調器である。単結晶シリコンで形成されたリング形状のリッジ型光導波路の外周及び内周にそれぞれp型電極411とn型電極412を有しており、p型電極とn型電極の間に順方向に電圧を印加し、リング型光導波路403にキャリアを注入することによってリング型光導波路403の屈折率を変化させることによって光を変調することが出来る。本実施例によるシリコン・リング変長器では40Gbpsの速度で光を変調することが出来た。本実施例におけるゲルマニウム・レーザ・ダイオードとシリコン・リング変長器は光を共振させる光共振器を同一材料で構成しているの光共振器長と幅を設計することででそれぞれの共振波長の温度依存性を同一にすることが可能である。その結果、周囲の温度を変化させてもゲルマニウム・レーザ・ダイオードから出射された光をシリコン・リング変長器で変調することができたのでペルチェ素子によって温度制御する必要を無くすことができた。また、ゲルマニウム・レーザと同時に集積したシリコン・リング変調器によってレーザ光を40Gb/sで変調することが出来た。
 また、周囲の温度変化に対してリング・レーザ・ダイオードの発振波長変化と変調器の共振波長変化を同一にすることが出来るので周囲の温度変化が存在しても発振したレーザ光をシリコン・リング変調器で変調することが出来た。その結果、リング光共振器にペルチェ素子を設ける必要が無くなった。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
 本実施例では、発光素子の外部にシリコン・リング・フィルターとDBRミラーを備えたゲルマニウム・レーザ・ダイオードとシリコン・リング変調器の集積及びその製造方法を開示する。
 図17A~図17Nには,製造工程順に断面構造を示す。また、図18A~図18Nに上から見た製造工程順の模式図を示す。ここで、図17A~図17Nは、それぞれ図18A~図18N横方向の断面図であり、例えば図17Nは、図18Nおける断面23で切り出した時の構造を表している。本実施例におけるデバイスの完成図は、図17N及び図18Nである。
 以下、順を追って製造工程を説明する。
まず、図17A及び図18Aに示すように、支持基板として、シリコン基板501、埋め込み酸化膜(Burried Oxide:以下BOXと略す。)として二酸化シリコン502及び(100)面を有するSilicon On Insulator(以下、SOIと略す。)503層が積層されたSOI基板を用意する。本実施例で試作したSOI503のプロセス前の初期膜厚は200nmであった。また、二酸化シリコン502の膜厚は2000nmであった。
 次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、SOI503を図17B及び図18Bに示すように、メサ形状に加工した。図では簡略するために、一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコン・プロセスを使っているため、高い歩留まりで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
 また、本実施例で行ったようにSOI503をメサ形状に加工する代わりに、後の実施例で示すようにShallow Trench Isolation(STI)やLocal Oxidation of Si(LOCOS)工程などによって素子分離を施しても差し支えない。
 引き続き、洗浄工程を施したのち、表面を保護するために、SOI503の表面を15nm程酸化して、図17C及び図18Cに示すように厚さ約30nmの二酸化シリコン504を形成した。この際、裏面にも二酸化シリコン504は形成される。また、二酸化シリコン504は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapour Deposition (CVD)などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。
 次に、窒化シリコン505を全面に100nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン505を加工することによって、図17C及び図18Cの状態とした。図17Cに示すように、窒化シリコン505は、シリコン基板501の裏面にも形成される。
 引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン504を除去した後、酸化処理を行うことによって表面に熱酸化膜506を形成し、SOI503を開口部のみ薄膜化し、図17D及び図18Dの状態とした。この工程では、窒化シリコン505を酸化の際のマスク材料として用いる事によって、SOI503を局所酸化した。この際、薄膜化した部分のSOI503の膜厚は50nmとなるように熱酸化膜506の酸化膜厚を約270nmに調整した。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、フッ酸を用いたウェットエッチングによって、開口部に存在する表面の熱酸化膜506を除去した図17E及び図18Eの状態とした。
 次に、洗浄工程によって表面を清浄化させた後、90%のシリコンと10%のゲルマニウムとからなるシリコン・ゲルマニウム507を開口部の薄膜化した部分のSOI503にのみ膜厚30nmとなるように選択エピタキシャル成長して図17F及び図18Fとした。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。本実施例で用いた条件では結晶欠陥や転位が発生しなかった。
 次に、酸化処理を行うことによって、シリコン・ゲルマニウム507に存在するシリコンを選択的に酸化し、熱酸化膜509が膜厚134nmとなるように酸化処理を行い、図17G及び図18Gの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、ウェットエッチングによって、熱酸化膜509をエッチングした後、再度熱酸化膜の膜圧が20nmになるように酸化処理を行い、濃縮された極薄単結晶ゲルマニウム508と二酸化シリコン510を形成して図17H及び図18Hの状態とした。
 次に、ウェットエッチング及び洗浄工程によって窒化シリコン509を除去した図17I及び図18Iの状態とした。
 引き続き、イオン注入によって不純物をSOI503中の所望の領域に入れる。その際、ゲルマニウム508にはほとんど不純物が注入されないようにした。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、BFイオンをドーズ量:1×1015/cm2でイオン注入することによって、SOI503中に、p型拡散層電極511を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した。その後に、Pイオンをドーズ量1×1015/cm2でイオン注入することによって、SOI層503中にn型拡散層電極512を形成した。引き続き、900℃の窒素雰囲気中で20分間のアニール処理を行う事によって、不純物を活性化させると同時にSOI503の結晶性を回復させて、図17J及び図18Jの状態とした。また、この際に単結晶ゲルマニウム508がBOX502上で滑ることが出来るため、単結晶ゲルマニウムにかかっている歪みを緩和することが出来る。
 次に、アモルファス・シリコンを全面に200nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて周期的に配置されたアモルファス・シリコン513を形成し、図17K及び図18Kの状態とした。
 アモルファス・シリコン導波路513と活性層となる極薄単結晶ゲルマニウム508の間には二酸化シリコン510が形成されているため、物理的に離れている。しかしながら、二酸化シリコン510の膜厚は20nmしかないため、アモルファス・シリコン光共振器513の中心付近の導波部に閉じ込められた光は二酸化シリコン510と極薄単結晶ゲルマニウム508の中に十分しみだしてくる事が可能である。このようなエバネッセント結合によって、本実施例のゲルマニウム・レーザ・ダイオードはレーザ発振する事が可能となる。
 引き続き、洗浄工程によって表面を清浄化した後、CVDによって二酸化シリコン514を200nm堆積し、図17L及び図18Lの状態とした。
 引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域のみに残した後、ウェットエッチングによって拡散層電極511、512に開口を施した図17M及び図18Mの状態とした。
 引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸,酢酸,及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極515、及び、Al電極516をパターニングした。引き続き、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図17N及び図18Nの状態として光デバイスを完成させた。
 作成した光デバイスの構成と動作特性について説明する。
光デバイスを構成する部品の一つはシリコン波長フィルタである。単結晶シリコンで形成されたリング形状のリッジ型光導波路の外周及び内周にそれぞれp型電極511とn型電極512を有しており、p型電極とn型電極の間に順方向に電圧を印加し、リング型光導波路503にキャリアを注入することによってリング型光導波路503の屈折率を変化させることによって結合する光の波長を変化させることが出来る。
 光デバイスを形成する部品の一つはゲルマニウム・レーザ・ダイオードである。p型電極511、n型電極512の間に表面に(100)面を持つ膜厚3nmのゲルマニウム量子井戸508が形成されている。ゲルマニウム量子井戸508は膜厚が10nm以下であるので量子効果によって直接遷移型半導体に変貌しており、高効率の発光が可能となっている。なお、ここでゲルマニウム量子井戸の膜厚の下限は、1原子層まで形成が可能である。ゲルマニウム量子井戸の近傍にアモルファス・シリコン光共振器413が形成されている。p型電極511とn型電極512に順方向に電流を流すことによってゲルマニウム量子井戸508にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はアモルファス・シリコン光共振器513に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発振波長は、設計波長の約1500nmであった。発光層には歪みがかかっておらず、また、量子閉じ込め効果によってゲルマニウム本来のバンドギャップエネルギーよりも短波長で発光した。アモルファス・シリコン光共振器513はBOX502上に形成されているシリコン波長フィルタの近傍に設けられており、エバネッセント結合によってシリコン波長フィルタ503に光を入力することができる。光デバイスを構成する部品の一つはシリコン・リング変調器である。単結晶シリコンで形成されたリング形状のリッジ型光導波路の外周及び内周にそれぞれp型電極511とn型電極512を有しており、p型電極とn型電極の間に順方向に電圧を印加し、リング型光導波路503にキャリアを注入することによってリング型光導波路503の屈折率を変化させることによって光を変調することが出来る。本実施例によるシリコン・リング変長器では40Gbpsの速度で光を変調することが出来た。
 本実施例におけるシリコン波長フィルタとシリコン・リング変長器は光を共振させる光共振器が同一材料、同一構造であるので光共振器長や幅を設計することなくそれぞれの共振波長の温度依存性を完全に同一にすることが可能である。その結果、周囲の温度を変化させてもゲルマニウム・レーザ・ダイオードから出射された光をシリコン・リング変長器で変調することができたのでペルチェ素子によって温度制御する必要を無くすことができた。
 また、電子回路と混載させるときには、上記の工程の幾つかをトランジスタ形成の工程と同時に行う事ができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
1,101,201,301,401,501…シリコン基板、
2,4,6,9,10,14…二酸化シリコン、
102,107,111…二酸化シリコン、
202,204,206,209,210,214…二酸化シリコン、
302,307,311…二酸化シリコン、
402,404,406,409,410,414…二酸化シリコン、
502,504,506,509,510,514…二酸化シリコン、
3,103,203,303,403,503…SOI(Silicon On Insulator)、
5,205,405,505…窒化シリコン、
7a,7b,104,105,207a,207b,304,305,407,507…シリコン・ゲルマニウム、
8,106,208,306,408,508…ゲルマニウム、
13,110,213,310,413,513…アモルファス・シリコン光共振器、
11,108,211,308,411,511…p型拡散層電極、
12,109,212,309,412,512…n型拡散層電極、
17…DBRミラー、
15,112,215,312,415,515…TiN電極、
16, 113, 216, 313, 416,516…Al電極。

Claims (22)

  1.  シリコン基板と、
     該シリコン基板表面上に設けられた二酸化シリコンと、
     前記二酸化シリコン表面上に設けられた第1の電極および第2の電極と、
     前記第1及び前記第2の電極のそれぞれが電気的に接続され、前記二酸化シリコン表面上に設けられた発光部と、を備え、
     前記発光部は単結晶ゲルマニウムからなる薄膜で構成され、前記薄膜の各面の少なくとも一つが(100)面、もしくは(110)面、あるいはこれらと結晶学的に等価な面方位を有し、
     前記第1の電極および前記第2の電極は、記薄膜の平面内の水平方向から電子と正孔が注入されるように前記薄膜の側面と電気的に接続され、前記第1の電極と前記第2の電極の間に電圧を印加することによって、前記発光部より光を発生させることを特徴とする光学素子。
  2.  請求項1記載の光学素子において、
     前記第1および第2の電極は、シリコン、シリコン・ゲルマニウム、ゲルマニウムのいずれか一つの材料で構成され、前記第1の電極及び前記第2の電極が、n型導電体を有する不純物、またはp型導電体を有する不純物でドーピングされていることを特徴とする光学素子。
  3.  請求項2記載の光学素子において、
     前記発光部を構成する単結晶ゲルマニウムの(100)面もしくは(110)面、あるいはそれらと結晶学的に等価な面に対する垂直方向の膜厚が、前記ゲルマニウム1原子層の厚さ乃至10nmの範囲にあることを特徴とする光学素子。
  4.  請求項3記載の光学素子において、
     前記発光部に隣接して前記二酸化シリコン表面上に配置された第1の誘電体と、
     前記第1の誘電体に隣接して前記二酸化シリコン表面上に配置された第2の誘電体とを有し、
     前記第2の誘電体は、細線状または小片に加工されており、前記第1の誘電体より屈折率が大きいことを特徴とする光学素子。
  5.  請求項4記載の光学素子において、
     前記第1の誘電体が、二酸化シリコン、窒化シリコン、SiON、アモルファス・シリコン、空気のいずれか、またはこれらの組み合わせであることを特徴とする光学素子。
  6.  請求項5記載の光学素子において、
     前記第2の誘電体が、単結晶シリコン、窒化シリコン、多結晶シリコン、アモルファス・シリコン、SiON、Al、Ta,HfO,TiOのいずれか、またはこれらの組み合わせからなる材料で構成されることを特徴とする光学素子。
  7.  請求項6記載の光学素子において、
     前記第2の誘電体が、細線状で、かつリング状に加工されていることを特徴とする光学素子。
  8.  請求項6記載の光学素子において、
     前記第2の誘電体が、小片に加工されており、該第2の誘電体からなる小片が複数個周期的に、かつリング状に配置されていることを特徴とする光学素子。
  9.  請求項7記載の光学素子において、
    細線状に加工され前記二酸化シリコン表面上に配置された第3の誘電体と、
    細線状で、かつリング状に加工され前記二酸化シリコン表面上に配置された第4の誘電体と、をさらに有し、
     前記第3の誘電体は、前記第2の誘電体と第5の誘電体を介して隣接して配置され、
     前記第4の誘電体は、前記第3の誘電体と前記第5の誘電体を介して隣接して配置され、
     前記第4の誘電体は、第3の電極と第4の電極と電気的に接続され、
     前記第3の電極と前記第4の電極との間に電圧を印加することによって、前記平面内の水平方向から電子と正孔が前記リング状導波路に注入されることを特徴とする光学素子。
  10.  請求項9記載の光学素子において、
     前記第3の誘電体は、単結晶シリコン、窒化シリコン、多結晶シリコン、アモルファス・シリコン、SiON、Al、Ta、HfO、TiOのいずれか、またはその組み合わせからなる材料で構成されることを特徴とする光学素子。
  11.  請求項10記載の光学素子において、
     前記第5の誘電体は、二酸化シリコン、窒化シリコン、SiON、アモルファス・シリコン、空気のいずれか、またはその組み合わせからなる材料で構成されることを特徴とする光学素子。
  12.  請求項11に記載の光学素子において、
     前記第4の誘電体は、シリコン、アモルファス・シリコン、シリコン・ゲルマニウム、ゲルマニウムのいずれかの材料で構成されることを特徴とする光学素子。
  13.  請求項12記載の光学素子において、
     前記第2の誘電体および前記第3の誘電体が同一の材料で構成されていることを特徴とする光学素子。
  14.  シリコン基板と、
     該シリコン基板表面上に設けられた二酸化シリコンと、
     前記二酸化シリコン表面上に設けられた第1の電極および第2の電極と、
     前記第1及び前記第2の電極のそれぞれが電気的に接続され、前記二酸化シリコン表面上に設けられた発光部と、を備え、
     前記発光部を周期的に複数個有し、
     前記発光部は、単結晶ゲルマニウムからなる薄膜で構成され、前記薄膜の各面の少なくとも一つが(100)面、もしくは(110)面、あるいはこれらと結晶学的に等価な面方位を有し、
     前記第1の電極および前記第2の電極は、記薄膜の平面内の水平方向から電子と正孔が注入されるように前記薄膜の側面と電気的に接続され、前記第1の電極と前記第2の電極の間に電圧を印加することによって、前記発光部より光を発生させることを特徴とする光学素子。
  15.  請求項14記載の光学素子において、
     前記第1および第2の電極は、シリコン、シリコン・ゲルマニウム、ゲルマニウムのいずれか一つの材料で構成され、前記第1の電極及び前記第2の電極が、n型導電体を有する不純物、またはp型導電体を有する不純物でドーピングされていることを特徴とする光学素子。
  16.  請求項15記載の光学素子において、
     前記発光部を構成する単結晶ゲルマニウムの(100)面もしくは(110)面、あるいはそれらと結晶学的に等価な面に対する垂直方向の膜厚が、前記ゲルマニウム1原子層の厚さ乃至10nmの範囲にあることを特徴とする光学素子。
  17.  請求項16記載の光学素子において、
     前記発光部が配置される周期が、前記発光部が放出する光の波長の1/2の整数倍であることを特徴とする光学素子。
  18.  請求項17記載の光学素子において、
     前記発光部に隣接して前記二酸化シリコン表面上に配置された第1の誘電体と、
     前記第1の誘電体に隣接して前記二酸化シリコン表面上に配置された第2の誘電体とを有し、
     前記第2の誘電体は、細線状または小片に加工されており、前記第1の誘電体より屈折率が大きいことを特徴とする光学素子。
  19.  請求項18記載の光学素子において、
     前記第1の誘電体が二酸化シリコン、窒化シリコン、SiON、アモルファス・シリコン、空気のいずれか、またはその組み合わせであることを特徴とする光学素子。
  20.  請求項19記載の光学素子において、
     前記第2の誘電体が、単結晶シリコン、窒化シリコン、多結晶シリコン、アモルファス・シリコン、SiON、Al、Ta,HfO,TiOのいずれか、またはこれらの組み合わせからなる材料で構成されることを特徴とする光学素子
  21.  請求項20記載の光学素子において、
     前記第2の誘電体が、細線状で、かつリング状に加工されていることを特徴とする光学素子。
  22.  請求項21記載の光学素子において、
     前記第2の誘電体が、小片に加工されており、該第2の誘電体からなる小片が複数個周期的に、かつリング状に配置されていることを特徴とする光学素子。
PCT/JP2011/051105 2010-01-29 2011-01-21 ゲルマニウム光学素子 WO2011093226A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-034078 2010-01-29
JP2010034078A JP2013093339A (ja) 2010-01-29 2010-01-29 ゲルマニウム光学素子

Publications (1)

Publication Number Publication Date
WO2011093226A1 true WO2011093226A1 (ja) 2011-08-04

Family

ID=44319214

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/051105 WO2011093226A1 (ja) 2010-01-29 2011-01-21 ゲルマニウム光学素子

Country Status (2)

Country Link
JP (1) JP2013093339A (ja)
WO (1) WO2011093226A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175526A (ja) * 2013-03-11 2014-09-22 Hitachi Ltd 半導体光素子およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015092849A1 (ja) * 2013-12-16 2015-06-25 株式会社日立製作所 ゲルマニウム発光素子およびその製造方法
JP6315600B2 (ja) * 2015-03-12 2018-04-25 日本電信電話株式会社 半導体光素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140809A (ja) * 1997-05-21 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
JP2007294628A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP2008198957A (ja) * 2007-02-16 2008-08-28 Hitachi Ltd 半導体レーザ装置および光増幅装置
JP2009514231A (ja) * 2005-10-28 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコン上のゲルマニウムレーザーの方法と構造
JP2009076498A (ja) * 2007-09-18 2009-04-09 Univ Of Tokyo 発光素子
JP2009088015A (ja) * 2007-09-27 2009-04-23 Sumitomo Electric Ind Ltd 回折格子デバイス、半導体レーザおよび波長可変フィルタ
JP2009094210A (ja) * 2007-10-05 2009-04-30 Hitachi Ltd 半導体装置
JP2009278015A (ja) * 2008-05-16 2009-11-26 Nec Corp 平面光波回路及びこれを備えた波長可変レーザ装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140809A (ja) * 1997-05-21 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
JP2009514231A (ja) * 2005-10-28 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコン上のゲルマニウムレーザーの方法と構造
JP2007294628A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP2008198957A (ja) * 2007-02-16 2008-08-28 Hitachi Ltd 半導体レーザ装置および光増幅装置
JP2009076498A (ja) * 2007-09-18 2009-04-09 Univ Of Tokyo 発光素子
JP2009088015A (ja) * 2007-09-27 2009-04-23 Sumitomo Electric Ind Ltd 回折格子デバイス、半導体レーザおよび波長可変フィルタ
JP2009094210A (ja) * 2007-10-05 2009-04-30 Hitachi Ltd 半導体装置
JP2009278015A (ja) * 2008-05-16 2009-11-26 Nec Corp 平面光波回路及びこれを備えた波長可変レーザ装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ALEXANDER W. FANG ET AL.: "A Continuous-Wave Hybrid AlGaInAs- Silicon Evanescent Laser", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 18, no. 10, May 2006 (2006-05-01), pages 1143 - 1145 *
N.L.ROWELL ET AL.: "Photoluminescence of MBE Grown Si1-xGex Films", J. ELECTROCHEM. SOC., vol. 135, no. 11, 1988, pages 2841 - 2843 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175526A (ja) * 2013-03-11 2014-09-22 Hitachi Ltd 半導体光素子およびその製造方法

Also Published As

Publication number Publication date
JP2013093339A (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
JP5468011B2 (ja) 発光素子並びに受光素子及びその製造方法
WO2011111436A1 (ja) ゲルマニウム発光素子
JP5003013B2 (ja) シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP5923121B2 (ja) 半導体光素子
US9653639B2 (en) Laser using locally strained germanium on silicon for opto-electronic applications
KR101013240B1 (ko) 반도체 장치
CN105378937B (zh) 低电压光电检测器
JP6300240B2 (ja) 半導体デバイス
JP5917978B2 (ja) 半導体装置及びその製造方法
JP6091273B2 (ja) 半導体装置とその製造方法
US20090245314A1 (en) Light-emitting device and manufacturing method of the same
JP2018046258A (ja) 光集積回路装置及びその製造方法
WO2011093226A1 (ja) ゲルマニウム光学素子
JP6228874B2 (ja) 半導体光素子
JP2014183055A (ja) 発光素子及びその製造方法
JP6228873B2 (ja) 半導体光素子の製造方法
JP5003699B2 (ja) シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
WO2016021057A1 (ja) 半導体光素子及び半導体光素子の製造方法
JP2010040745A (ja) 半導体発光素子、シリコンレーザ及びそれらの製造方法、並びにそれらを用いた光電子集積回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11736939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11736939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP