JP2016072629A - ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法 - Google Patents

ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法 Download PDF

Info

Publication number
JP2016072629A
JP2016072629A JP2015187790A JP2015187790A JP2016072629A JP 2016072629 A JP2016072629 A JP 2016072629A JP 2015187790 A JP2015187790 A JP 2015187790A JP 2015187790 A JP2015187790 A JP 2015187790A JP 2016072629 A JP2016072629 A JP 2016072629A
Authority
JP
Japan
Prior art keywords
layer
dopant
semiconductor material
activation
cap block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015187790A
Other languages
English (en)
Other versions
JP6804185B2 (ja
Inventor
クレール、アグラフェーィユ
Agraffeil Claire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2016072629A publication Critical patent/JP2016072629A/ja
Application granted granted Critical
Publication of JP6804185B2 publication Critical patent/JP6804185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法。【解決手段】ＧａＮベースの半導体におけるｐ型ドーパントの活性化を実施するための方法は、（ｉ）ｐ型の電気的ドーパント不純物（２）を備えるＧａＮベースの半導体材料層（１ｂ）と、（ｉｉ）半導体材料層（１ｂ）と接触した、いずれのシリコンベースの化合物も有さないキャップ・ブロック（３）と、（ｉｉｉ）キャップ・ブロック（３）を被覆するシリコンベースの被覆層（４）と、を備える基板（１）を提供することを含む、第１のステップを備える。方法は、半導体材料層（１ｂ）におけるｐ型の電気的ドーパント不純物（２）を活性化させるために、９００℃よりも高い温度での第２の熱処理ステップを備える。【選択図】図８

Description

本発明は、半導体層内のドーパントの活性化を実施するための方法に関する。
イオン注入は、半導体をドープするのに一般に使用される。ドーピングに使用されるイオンは、気体または固体のソースから一般に生成され、イオンは、例えば、１０から５００ｋｅＶの間で構成されるエネルギーで加速された後に、半導体に衝突する。
注入が終了すると、ドープされた半導体は、半導体の結晶品質を回復させるようにも、設計された熱処理、また、ドーパントを活性化させるように、すなわち、ドーパントが半導体の結晶格子の一定の原子にとって代わることを可能とするようにも設計された熱処理を受ける。加えられる熱履歴も、半導体へのドーパントの拡散をもたらす。
例えば、ＧａＮ半導体層においてＳｉ＋イオン（ｎドーピング）またはＭｇ＋イオン（ｐドーピング）の高い活性化率を得るためには、１つの解決策は、キャップ層で材料を被覆することなく、材料の熱処理を実行することであろう。熱処理は、例えば、１０００℃よりも高い温度で、１５ｋｂａｒよりも高い圧力で、また、窒素を制御した雰囲気において実施されてもよい。しかし、このような高い圧力でアニールを実施するのは、適切な装置が利用できる場合にのみ可能であり、このことがこの方法の利点を制限する。
熱処理が高い圧力で実施されない場合、半導体の表面は損傷されることがある。例えば、ＧａＮは、アニール温度が８５０℃よりも高く、またアニールが大気圧で実施される場合に、その表面が損傷されることのある半導体である。ひび割れや穴が、半導体材料の表面に出現する可能性がある。
半導体が損傷されるのを防ぐために、イオン注入の前または後であり、且つ、熱処理が実施される前に、保護キャップ層が半導体に堆積されてもよい。このキャップ層により、半導体は、１５ｋｂａｒなどの高い圧力を印加することなく耐えることができるであろう温度よりも高い温度で、アニールされることが可能となる。このドープされた半導体は、それゆえ欠陥が少ない。
文献「Ｓｉ ｉｍｐｌａｎｔｅｄ ｒｅａｃｔｉｖａｔｉｏｎ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ ｓａｐｐｈｉｒｅ ｕｓｉｎｇ ＡｌＮ ａｎｄ ｏｘｉｄｅ ｃａｐ ｌａｙｅｒｓ」（Ｆ．Ｃａｙｒｅｌ他、Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｂ， ２７２（２０１２）１３７〜１４０項）は、ＧａＮ半導体層上に堆積された、ＳｉＯ２キャップ層の有効性とＡｌＮキャップ層の有効性を比較している。これらのキャップ層の一方または他方を用いて、１０００から１１５０℃の間で構成される温度で、３０秒から８時間の長さでのアニールが可能である。ＧａＮ層の表面粗さは、キャップ層がＳｉＯ２層である場合に、より低い。一方、固有接触抵抗は、キャップ層がＡｌＮ層である場合に、より良好であり、これは、ドーパントの電気的活性化が、ＳｉＯ２層を用いるよりもＡｌＮ層を用いる方が高いことを意味する。
文献「Ａｃｔｉｖａｔｉｏｎ ｏｆ ｉｏｎ ｉｍｐｌａｎｔｅｄ Ｓｉ ｉｎ ＧａＮ ｕｓｉｎｇ ａ ｄｕａｌ ＡｌＮ ａｎｎｅａｌｉｎｇ ｃａｐ」（Ｃ．Ｅ．Ｈａｇｅｒ他、Ｊ Ａｐｐｌ．Ｐｈｙｓ．１０５、０３３７１３、（２００９））は、ＧａＮ半導体のｎドーピング用のＡｌＮの２つの重ね合わせ層の利点を示している。ここで、スタックは、
・約８０ｎｍの厚さを有し、半導体の成長温度と同じ温度で有機金属化学蒸着（ＭＯＣＶＤ）により堆積され、ＧａＮおよびＡｌＮの熱膨張係数が同程度の大きさである場合に、密着層としての働きをする、第１の層と、
・約１μｍの厚さを有し、第１の層の上方に陰極スパッタリングにより堆積され、第１の層により提供された保護を強化する目的を有する、第２の層
を含む。
これらの２つの層を用いて、最大１２５０℃とすることのできる温度で３０分間、半導体をアニーすることが可能となる。これにより、同時にＧａＮ半導体の表面の損傷を制限しながら、約７０％の原子の電気的活性化率を獲得することが可能となる。
「Ｓｉ ｉｍｐｌａｎｔｅｄ ｒｅａｃｔｉｖａｔｉｏｎ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ ｓａｐｐｈｉｒｅ ｕｓｉｎｇ ＡｌＮ ａｎｄ ｏｘｉｄｅ ｃａｐ ｌａｙｅｒｓ」（Ｆ．Ｃａｙｒｅｌ他、Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｂ， ２７２（２０１２）１３７〜１４０項） 「Ａｃｔｉｖａｔｉｏｎ ｏｆ ｉｏｎ ｉｍｐｌａｎｔｅｄ Ｓｉ ｉｎ ＧａＮ ｕｓｉｎｇ ａ ｄｕａｌ ＡｌＮ ａｎｎｅａｌｉｎｇ ｃａｐ」（Ｃ．Ｅ．Ｈａｇｅｒ他、Ｊ Ａｐｐｌ．Ｐｈｙｓ．１０５、０３３７１３、（２００９））
高い活性化率を得ることが可能となり、同時に、半導体層の表面が損傷されるのを防止する、ＧａＮベースの半導体におけるｐ型ドーパントの活性化を実施するための方法を提供する要求があることが認められる。
この問題は、次のステップ、すなわち、
・基板を提供するステップであって、基板が、
○ｐ型の電気的ドーパント不純物を備えたＧａＮベースの半導体材料で作製された層と、
○半導体材料層と接触した、いずれのシリコンベースの化合物も有さない保護キャップ・ブロックと、
○保護キャップ・ブロックを被覆するシリコンベースの被覆層とを備える、
ステップと、
・半導体材料層内のｐ型の電気的ドーパント不純物を活性化するように、８５０℃よりも高い温度で熱処理を実施するステップと、
を備える方法を用いて解決されるに至る。
キャップ・ブロックは、１から３０ｎｍの間で、優先的には１から１５ｎｍの間で、理想的に４から５ｎｍの間で構成される厚さを有する、ＭｇまたはＭｇＯの層を備えることができる。
キャップ・ブロックは、半導体材料層とＭｇまたはＭｇＯ層の間に配置されるＡｌＧａＮ層をさらに備えることができ、このＡｌＧａＮ層は、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成される厚さを有する。ＡｌＧａＮ層は、最大５０％のＧａ、有利には最大２０％のＧａ、また優先的には５％よりも少ないＧａを備えることができる。代案によれば、ＡｌＧａＮ層はＧａが全く無いものであってもよい。
具体的な実施例によれば、キャップ・ブロックは、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成される厚さを有し、ＭｇまたはＭｇＯ層と被覆層の間に配置された、ＡｌＮまたはＡｌＧａＮの追加の層も備えることができる。
本発明の１つの特徴によれば、被覆層の堆積は、８５０℃よりも低い温度で、優先的には７００から８００℃の間で構成される温度で実施されてもよい。被覆層の材料は、シリコン、シリコン酸化物、またはシリコン窒化物から選択されてもよい。被覆層の厚さは、５から５００ｎｍの間で、優先的には５０から１５０ｎｍの間で構成されてもよく、理想的には１００ｎｍと等しくてもよい。
さらに、ドーパント・イオンの注入は、１５℃から７００℃の間で構成される温度で、
・キャップ・ブロックの堆積の前、または、
・キャップ・ブロックの堆積の後であり、且つ、被覆層の堆積の前、または、
・被覆層の堆積の後
に実施されてもよい。
熱処理について言えば、これは、例えば、Ｎ２、ＮＦ３、ＮＨ３、Ａｒ、Ｈｅ、またはＮ２／Ｈ２もしくはＡｒ／Ｈ２の混合物から選択されるガスを備える雰囲気において実施されてもよい。熱処理は、１０００℃よりも高い温度で実施される少なくとも１つのアニールを備えてもよい。
熱処理ステップは、さらに、１ｂａｒから１５ｋｂａｒの間で、有利には１ｂａｒから１ｋｂａｒの間で、優先的には１から１０ｂａｒの間で構成される圧力で、また理想的には１ｂａｒの圧力で実施されてもよい。
最後に、半導体材料層の厚さは、５ｎｍから１０μｍの間で、優先的には５００ｎｍから１０μｍの間で構成されてもよく、有利には１μｍと等しくてもよい。
その他の利点および特徴は、非制限的な実例目的のみのために提供され、且つ添付の図面に示された、本発明の具体的な実施例についての以下の説明からよりはっきりと明らかとなろう。
半導体材料層を備える基板を示す図である。 電気的ドーパント不純物の注入段階を示す図である。 キャップ・ブロックにより被覆された基板の４つの実施可能な構成を示す図である。 キャップ・ブロックにより被覆された基板の４つの実施可能な構成を示す図である。 キャップ・ブロックにより被覆された基板の４つの実施可能な構成を示す図である。 キャップ・ブロックにより被覆された基板の４つの実施可能な構成を示す図である。 キャップ・ブロックにより被覆された基板の４つの実施可能な構成を示す図である。 キャップ・ブロックにより、また被覆層により被覆された基板を示す図である。 電気的ドーパント不純物を活性化するように設計された熱処理ステップを示す図である。 被覆層およびキャップ・ブロックを基板から取り除くように設計されたエッチング・ステップを示す図である。 被覆層およびキャップ・ブロックを基板から取り除くように設計されたエッチング・ステップを示す図である。 活性化された電気的ドーパント不純物を備える半導体材料層を備える基板を示す図である。 ＧａＮベースの基板が、キャップ・ブロック、被覆層、またはキャップ・ブロックおよび被覆層によって被覆されている場合の、ＧａＮベースの基板におけるｐ型ドーパントの濃度プロファイルを概略的に示す図である。 ＧａＮベースの基板が、キャップ・ブロック、被覆層、またはキャップ・ブロックおよび被覆層によって被覆されている場合の、ＧａＮベースの基板におけるｐ型ドーパントの濃度プロファイルを概略的に示す図である。 ＧａＮベースの基板が、キャップ・ブロック、被覆層、またはキャップ・ブロックおよび被覆層によって被覆されている場合の、ＧａＮベースの基板におけるｐ型ドーパントの濃度プロファイルを概略的に示す図である。
図１〜図１２に示されたドーパントの活性化を実施するための方法の実施態様によれば、まず初めに、例えばシリコン、サファイア、Ａｌ２Ｏ３またはＳｉＣで作製された支持１ａ、およびＧａＮベースの半導体材料層１ｂを備えることが有利である基板１を提供する必要がある（図１を参照）。代案として、基板１はバルクＧａＮで作製されたものであってもよい。
基板１がバルクＧａＮブロックである場合、基板１の表面に堆積されたものと等しいことが有利であるキャップ層の裏面を覆うことが可能であり、このことは以下で説明される。基板１の表面は、ドーパント不純物のビームにより衝突される面としてここでは定義され、裏面は、表面と反対の面であると定義される。
支持１ａがシリコンで作製されたものである場合、基板１の製造は、例えばＲＣＡ洗浄などの支持１ａの第１の洗浄ステップを備えてもよい。
半導体材料層１ｂは、支持１ａ上での直接的なエピタキシャル成長によって製造される。支持１ａの材料は、半導体材料層１ｂがコヒーレントに成長するために、半導体材料層１ｂのものと同様の格子定数を有するように慎重に選択されなければならない。半導体材料層１ｂの品質を改善するために、ＡｌＧａＮベースの中間層が、層１ｂのエピタキシャル成長の前に支持１ａ上に堆積されてもよい（実施例は示されない）。
半導体材料層１ｂの製造が終了したとき、半導体材料層１ｂは、有利には、５ｎｍから１０μｍの間で、優先的には５００ｎｍから１．５μｍの間で構成され、理想的には１μｍと等しい厚さを有することができる。
基板１は、注入の後にドーパント種２を活性化させるために、例えば８５０℃よりも高い高温でアニールされるように設計される。しかし、約８５０℃を上回ると、ＧａＮベースの半導体材料層１ｂはかなり損傷される。それゆえ、キャップ層が、同時に半導体層１ｂの表面の損傷を大幅に制限しながら、高温で基板１の熱処理を実施するのに使用される。
この目的のために、シリコンベースの化合物の無いキャップ・ブロック３が、基板１上に堆積される。その性質は、半導体層１ｂに必要とされるドーピングのタイプによって決まる。
半導体材料層１ｂの必要とされるドーピングがｎドーピングである場合、キャップ・ブロック３は、優先的には、単一のＡｌＧａＮ層３ａによって形成される（図３を参照）。ＡｌＧａＮの役割の１つは、同時に材料の表面に対する損傷を制限し、且つ、この表面を可能な限り最少の抵抗にしながら、半導体層１ｂのアニールを可能にすることである。
ＡｌＧａＮは、その格子定数が窒化ガリウムベースの半導体材料のものと非常に近いことから適切に選択された材料であり、これは、基板１上のキャップ・ブロック３の密着性を高める。
ＡｌＧａＮにより、電気的品質が良好であるだけでなく、表面準位が改善され、また、従来技術におけるよりも抵抗の少ない半導体材料層１ｂを製造することも可能となる。
ＡｌＧａＮ層３ａは、（原子百分率において）最大５０％のＧａ、有利には２０％よりも少ないＧａ、優先的には５％よりも少ないＧａを備えてもよい。特定の場合では、ＡｌＧａＮ層にはＧａが完全に無く、それゆえＡｌＮ層である。
ＡｌＧａＮ層３ａは、例えば、半導体材料層１ｂのエピタキシャル成長に使用されたものと同一の装置において、ＭＯＣＶＤによって堆積されてもよい。この堆積は、半導体材料の核形成温度で、または、例えば約５００℃の、より低い温度で実施されてもよい。基板を空気に触れさせることなく、同一の装置において層１ｂおよび層３ａを堆積するのは有利である。
代替的な方法において、ｎドーピングの場合、キャップ・ブロック３は単一のＡｌＮ層３ａであってもよい。ＡｌＮ層３ａは、ＭＯＣＶＤにより、物理蒸着（ＰＶＤ）により、または、このタイプの層を堆積するのを可能にする、ミクロ電子工学分野の任意のその他の堆積技法により製造されてもよい。
層３ａは、有利には、１から４０ｎｍの間で、より優先的には５から２０ｎｍの間で構成され、理想的には１０ｎｍと等しい厚さを有する。この厚さは、アニールが実施されるときに、半導体材料層１ｂの窒素分子の蒸発を防ぐために有効なバリアを作るのに十分である。１０ｎｍの厚さは、半導体層から保護領域を奪うひび割れの形成にまで至ることのある熱処理の間に、層３ａへの損傷を防ぐのに十分である。この厚さはまた、ドーピング工程の完了の際に容易に除去されるように十分に小さい。
ｐ型ドーピングが要求される場合、ＡｌＧａＮ層およびＭｇまたはＭｇＯの層を備えるキャップ・ブロック３は、基板１上に堆積されてもよい。実施例によっては、ＭｇまたはＭｇＯ層は、ＡｌＧａＮ層と半導体材料層１ｂを隔ててもよい。ＡｌＧａＮ層により半導体材料層１ｂから隔てられるようにＭｇおよびＭｇＯ層を提供することも可能である。
図４に示された第１の実施例によれば、キャップ・ブロック３は、半導体材料層１ｂと接触したＡｌＧａＮまたはＡｌＮ層３ａ、および層３ａと接触したＭｇまたはＭｇＯ層３ｂを備える。
ＭｇまたはＭｇＯ層は、ＡｌＧａＮ層３ａを通って半導体材料層１ｂに拡散できるｐ型ドーパント不純物を構成するＭｇ原子の貯蔵層としての働きをする。ＡｌＧａＮ層は、層３ｂの上方に堆積されることが可能な他の層に属する種の半導体材料層１ｂへの拡散も防止する。
ＡｌＧａＮ層３ａの堆積は、ｎ型ドーピングに関してちょうど説明されたものと同様の方法を用いて実施されることが有利である。ＡｌＧａＮ層３ａの厚さは、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成され、理想的には１０ｎｍと等しい。この厚さの範囲は、獲得された十分に脆弱な層３ａに、層１ｂの方向にＭｇ原子を拡散させることを可能にし、また、その他の不要な種に対するバリアの役割を果たすのに十分な厚さを確保するものである。
ＭｇまたはＭｇＯ層３ｂは、有利には、１から３０ｎｍの間で、優先的には１から１５ｎｍの間で、理想的には４から５ｎｍの間で構成される厚さを有する。しかし、発明者は、同等の厚さでＭｇＯ層の代わりにＭｇ層を使用すると、半導体材料層がより高濃度のドーピングを有することが可能となることを確認した。
ＭｇまたはＭｇＯ層３ｂは、イオン・ビーム蒸着（ＩＢＤ）により、物理蒸着（ＰＶＤ）により、または、このタイプの材料を堆積することが可能な、当業者に知られた任意のその他の堆積技法により、第１のＡｌＧａＮまたはＡｌＮ層３ａ上に堆積される。この堆積は、例えば、周辺温度且つ大気圧で実施されてもよい。
ＡｌＧａＮ層３ａとＭｇまたはＭｇＯ層３ｂとの組合せは、半導体材料層１ｂにおけるドーパントの濃度ウェル（ｃｏｎｃｅｎｔｒａｔｉｏｎ ｗｅｌｌ）の形成、および、熱処理の間にその表面でのドーパントの蓄積を防止する。半導体材料１ｂの深さに応じたドーパントの拡散は、従来技術の技法を用いるよりも均一である。
キャップ・ブロック３の代替的な実施例において、追加のＡｌＮまたはＡｌＧａＮ層３ｃが、ＭｇまたはＭｇＯ層３ｂ上に堆積されてもよい（図５を参照）。層３ｃがＡｌＧａＮで作製されたものである場合、これは、（原子百分率において）最大５０％のＧａ、有利には２０％よりも少ないＧａ、優先的には５％よりも少ないＧａを備えてもよい。
この層３ｃは、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成され、理想的には１０ｎｍと等しい厚さを有してもよい。この厚さは、層３ｃが、層３ｃの上方に堆積される層から生じる種に対する拡散バリアの役割を適切に果たすことができるのに十分なものである。
層３ａおよび層３ｃが使用される場合、層３ａおよび層３ｃの厚さの合計は、バリアの役割を果たすために、有利には１０〜２０ｎｍの範囲内で構成されてもよい。層３ａおよび層３ｃの厚さとＭｇまたはＭｇＯ層の厚さとの合計は、バリアの役割を果たすために、１４〜２５ｎｍの範囲内で構成されるように提供することも可能である。
ＡｌＮ層３ｃの成長は、例えば、ＭＯＣＶＤにより、ＰＶＤにより、または、このタイプの材料を堆積することが可能な、ミクロ電子工学分野の任意の堆積技法により実施されてもよい。堆積が実施される温度は、半導体材料の核形成温度よりも低いか、またはこれと等しい。
ＡｌＧａＮ層３ａに関連して、ＡｌＮまたはＡｌＧａＮ層３ｃは、ＭｇまたはＭｇＯ層３ｂを挟持することも可能にし、また、熱処理がドーパント２の活性化のために実施されるときに、キャップ・ブロック３の良好な温度抵抗を保証する。この特定のスタックにより、層１ｂのものと近い熱膨張係数を示すＭｇまたはＭｇＯ層を含むキャップ・ブロックを獲得することが可能となり、これにより密着性の問題が減少される。
例示的な目的のために、キャップ・ブロック３の特定の有利な実施例において、キャップ・ブロック３は、ＡｌＧａＮ層３ａ、ＭｇまたはＭｇＯ層３ｂ、およびＡｌＮ層３ｃを備え、層３ａおよび層３ｃの厚さの合計は約１０ｎｍである。発明者は、ＡｌＧａＮおよび／またはＡｌＮのこのような厚さが、半導体材料層１ｂにおけるＭｇの濃度ウェルの形成、およびその表面のＭｇドーパント不純物の蓄積を防止することを実際に確認した。
ｐ型ドーピングに使用されることができる代替的な実施例によれば、キャップ・ブロック３は、半導体材料層１ｂ上に直接的に堆積されるＭｇまたはＭｇＯ層３ｂ、および層３ｂ上に堆積されるＡｌＮまたはＡｌＧａＮ層３ｃを備えてもよい（図６を参照）。層３ｂを堆積するのに使用される技法は、前述で参照したものと同様であり、特にＩＢＤまたはＰＶＤを用いる。
この実施例は、３つの層を備えるキャップ・ブロックを組み入れることと比較して、実施がより容易であるという利点を示す。しかし、半導体材料層１ｂ上に直接的に堆積された層３ｂの除去が、ＡｌＮまたはＡｌＧａＮ層の除去よりも困難であることに留意する必要がある。
この実施例において、ＭｇまたはＭｇＯ層３ｂは、有利には、１から３０ｎｍの間で、優先的には１から１５ｎｍの間で、理想的には４から５ｎｍの間で構成される厚さを有する。ＡｌＮまたはＡｌＧａＮ層３ｃは、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成され、理想的には１０ｎｍと等しい厚さを有してもよい。
半導体材料層１ｂのｐドーピングに使用されるキャップ・ブロック３の第４の実施例によれば、キャップ・ブロックは、単一のＭｇまたはＭｇＯ層３ｂを含んでもよい（図７を参照）。この場合、熱処理が実施されるときに、保護バリアの役割を適切に果たすことができるように、キャップ・ブロック３について１０ｎｍよりも大きな厚さを有する層３ｂを堆積することが有利であろう。
実施されるドーピングがｎ型であろうと、ｐ型であろうと、シリコンベースの被覆層４がキャップ・ブロック３の上部に堆積される。このステップは図８に示される。
被覆層４は、非晶質シリコン、シリコン酸化物またはシリコン窒化物製とすることができ、このシリコン窒化物は、化学量的であってもなくてもよく、またＳｉｘＮｙと示されてもよい。層４は、温度変化が生じる場合にこの材料は非常に抵抗性があるので、有利にはＳｉＯ２製であってもよい。
こうした方法がｎ型ドーパントを活性化するのに使用される場合、キャップ・ブロック３は、ＭｇまたはＭｇＯ層を備える必要はない。この場合、Ｓｉ原子は、半導体材料層１ｂの方向にキャップ・ブロック３を通って拡散でき、これによりｎ型ドーピングが強化される。
被覆層４の堆積は、８５０℃よりも低い温度で、好ましくは７００から８００℃の間で構成される温度で、ＬＰＣＶＤによって実施されてもよい。層４の材料の性質に応じて、２００℃から６００℃の間で構成されることが有利である温度範囲において、プラズマ促進化学蒸着（ＰＥＣＶＤ）を実施することが可能である。しかし、ＬＰＣＶＤによって実施された堆積の方が、獲得される層の品質に関して好ましい。このタイプの層を堆積することが可能な、ミクロ電子工学分野の任意のその他の堆積技法を使用することも可能である。
被覆層４の堆積がＬＰＣＶＤによって実施される場合、材料の成長速度は、７００から８００℃の間で構成される温度範囲において、２．５から３．５ｎｍ／分の間で構成されることが有利である。値のこの範囲は、被覆層４の良好な品質の結晶成長を可能とし、それゆえ良好な耐熱性を可能にするという利点を示す。
堆積が完了すると、被覆層４は、有利には、５から５００ｎｍの間で、優先的には５０から１５０ｎｍの間で構成され、理想的には１００ｎｍと等しい厚さを有することができる。アッセンブリ全体の良好な耐熱性を可能にし、それゆえ、ドーパントの活性化のために加えられる熱処理の温度を上昇させることを可能にするように、被覆層４は、キャップ・ブロック３よりも厚いものとすることができる。
キャップ・ブロック３上の被覆層４の密着性を改善するために、キャップ・ブロック３の表面の洗浄は、被覆層４の堆積ステップの前に実施されてもよい。この洗浄は、例えば、６０から７０℃の間で構成される温度で、容積比が（１：１）の、水酸化アンモニウムＮＨ４ＯＨと水から成る溶液を用いて、脱酸素（ｄｉｓｏｘｉｄａｔｉｏｎ）により実施されてもよい。代替的な方法において、第１の被覆層の洗浄は、材料に適した任意のその他の表面前処理の化学作用によって実施されてもよい。
キャップ・ブロック３は、それぞれが全く異なる熱膨張係数を有する基板１と被覆層４の間の応力を制限することも可能にする。説明的な目的のために、窒化ガリウムは５．６×１０−６ Ｋ−１と等しい熱膨張係数を有し、被覆層４は、その化学組成に応じて、０．５×１０−６ Ｋ−１から３．３×１０−６ Ｋ−１の間で構成される熱膨張係数を有してもよい。窒化アルミニウムで作製されたキャップ・ブロック３の熱膨張係数は、４．５×１０−６ Ｋ−１であり、これは、基板１の熱膨張係数と被覆層４のそれとの間の中間値に対応している。それゆえ、キャップ・ブロック３は、基板１と被覆層４の間の緩衝材としての働きをし、相互に対する異なる層のスタックの応力を制限する。
さらに、被覆層４の材料は、キャップ・ブロック３を製造するのに使用されるＡｌＮよりも良好な耐熱性を有する。それゆえ、被覆層４は、半導体材料層１ｂに注入されたドーパントを活性化するように設計された熱処理段階の間に、基板１およびキャップ・ブロック３を保護する。
半導体材料層１ｂをドープするために、被覆層４の堆積の後、または、キャップ・ブロック３の堆積の後であり、且つ被覆層４の堆積の前に、注入が実施されてもよい。代案として、半導体材料層１ｂは、ＭＯＣＶＤによる堆積の間のエピタクシーにより、イオン・ビームにより、またはキャップ層３の堆積前のプラズマ浸漬により、直接的にドープされてもよい。このような技法は、単体で、または組合せて実施されてもよい。
半導体材料層の必要とされるドーピングがｎ型である場合、Ｓｉ＋イオンが層１ｂに注入されてもよい。代替的な方法においては、Ｓｉタイプの不純物に代わって、Ｂｅ、Ｇｅ、Ｏなどのその他の種（イオンまたは中性）の注入が想定されてもよい。
ｐ型ドーピングを実施するために、Ｍｇ＋イオンが半導体材料層１ｂに注入されてもよい。Ｍｇ＋／Ｐ＋の共注入またはＭｇ＋／Ｎ＋の共注入を半導体材料層１ｂに提供することも可能である。別の選択肢は、Ｃａ、ＺｎまたはＣなどのその他の種（イオンまたは中性）を注入することであってもよい。
従来の方法では、注入条件は、一方では注入装置の技術的性能によって定められ、他方では、半導体材料層１ｂに注入されることが所望される電気的ドーパント不純物２の濃度および位置よって定められる。例えば、２．１０１５原子／ｃｍ２のフルエンスおよび２００ｋｅＶのエネルギーを有するＭｇ＋イオン・ビームについて、キャップ層によって被覆されないＧａＮ半導体層の注入深さは、約４００ｎｍである。
本発明の範囲において、イオン注入は、２５から１０００ｋｅＶの間で構成されるエネルギーにより、１．１０１４から１．１０１６原子／ｃｍ２の間で構成されるフルエンスで実施されてもよい。
注入条件は、温度条件、すなわち基板１の温度にも左右される。一実施例によれば、注入は、周辺温度で、または１５℃から７００℃間で構成される温度で実施されてもよい。
周辺温度よりも高い温度でドーパント２を注入すると、半導体の結晶格子の損傷を制限することが可能となり、また、再生熱処理を実施する前に、結晶格子を部分的に再編成することが可能となる。この方法で、熱処理は、より短い時間で、且つ高温の程度を抑えて実施されてもよい。
半導体材料層１ｂのドーピングは、様々な段階で、すなわち、半導体材料層１ｂの堆積の直後、または有利にはキャップ・ブロック３の堆積の後のいずれかで実施されてもよい。他の代案は、被覆層４の堆積の後にドーピングを実施するものであってもよい。
キャップ・ブロック３がいくつかの層を備える場合、こうした層のいずれか１つの堆積の後に注入を実施することが可能である。
この場合、電気的ドーパント不純物の注入エネルギーは、キャップ・ブロック３の層を通過するように調整されなければならない。同一の平均注入深さのために、イオン・ビームのエネルギーは、不純物が半導体材料層１ｂのエピタキシャル成長ステップの後に直接的に注入される場合よりも、不純物がキャップ・ブロック３を介して注入される場合に高いものでなければならない。
キャップ・ブロック３の堆積の後に電気的ドーパント不純物２を注入すると、例えば、イオン注入ステップの間のチャネリング効果を防止することが可能となる。このチャネリング効果は、電気的ドーパント不純物２が深く注入されて均一に拡散しない半導体材料層１ｂをもたらすことがある。
第３の代替的な実施例によれば、キャップ・ブロック３および被覆層４が堆積された後に、注入を実施することが可能である。
この場合、半導体材料層１ｂにおける電気的ドーパント不純物２の注入エネルギーは、電気的ドーパント不純物２がキャップ・ブロック３および被覆層４を通過することができるように、前述した実施例におけるよりもいっそう高いものとしなければならない。
注入ステップが実施されると、ドーパントの活性化が熱処理によって実施される（図９を参照）。被覆層４の材料の性質により、急速熱アニール（ＲＴＡ）および急速熱処理（ＲＴＰ）を実施することが可能となり、この結果、電気的ドーパント不純物２の活性化率は、半導体層１ｂの表面を損傷させることなく高いものである。
炉アニール（ＦＡ）が、半導体層１ｂにおける電気的ドーパント不純物２の効率的な拡散を達成するように実施されてもよい。このタイプの熱処理は、これが層３ｂから層３ａを通って半導体材料層１ｂに至るＭｇドーパントの拡散を高めるので、ｐドーピングの場合に特に適している。
従って、熱処理ステップの間に、獲得されるように所望される結果に応じて、炉アニール、急速アニール、またはこうした異なるアニールの組合せを実施することが可能である。
説明的な目的のために、８５０から１２５０℃の間で構成される温度での炉アニールは、数分から数時間に及ぶ期間にわたり実施されてもよい。急速アニールは、８５０から１３５０℃の温度範囲において、数秒から数分の間で構成される期間にわたり実施されてもよい。有利には、こうしたアニールまたはアニールの組合せは、Ｎ２、Ａｒ、ＨｅまたはＮＦ３、ＮＨ３またはＮ２／Ｈ２またはＡｒ／Ｈ２の混合物から選択されたガスを含む制御された雰囲気において実施されてもよい。半導体マトリックスにおける酸素の拡散を制限するように、酸化雰囲気を有することを避けるのが好ましい。Ｎ２、Ａｒ、Ｈｅ、ＮＦ３のベースを有する雰囲気またはこれらにより形成された雰囲気を使用することが好ましい。
一般的な方法では、熱処理は、単一の炉アニール、または単一の急速アニール、または急速アニールと炉アニールの任意の組合せとすることができ、それらの数および順序は問わない。熱処理は、電気的ドーパント不純物２の高い活性化率を獲得するように、１０００℃よりも高い温度で少なくとも１つのアニールを含むことが有利であり得る。
従来技術のＧａＮドーピング方法と比較すると、ＡｌＧａＮベースのキャップ・ブロック３とＳｉベースの被覆層４を結合させると、より高い温度且つより長い期間でアニールを実行することが可能となる。
さらに、標準的な炉アニールを実施すると、電気的ドーパント不純物２の最適な拡散が、半導体層１ｂにおいてそれらが拡散することによって達成されることが可能となる。高温での急速熱アニールの実施により、電気的ドーパント不純物２の高い活性化率を達成することがさらに可能となる。この一方で、キャップ・ブロック３および被覆層４は、半導体層１ｂの表面への損傷、その表面準位の劣化、および窒素のガス放出による半導体材料の化学組成の変更を防ぐ。
さらに、熱処理は、１から１５ｋｂａｒの間で、有利には１ｂａｒから１ｋｂａｒの間で、理想的には１から１０ｂａｒの間で構成される圧力の下で実施される。
熱処理ステップが終了したとき、キャップ・ブロックおよび被覆層４は除去されなければならない。これを実行するために、第１のエッチング・ステップが、被覆層４の除去を実施するように実行されてもよく（図１０を参照）、連続的にその後に、第２のエッチング・ステップが、キャップ・ブロック３の除去を実施するように実行されてもよい（図１１を参照）。
シリコンベースの被覆層４の除去は、例えば、フッ化水素（ＨＦ）またはリン酸（Ｈ３ＰＯ４）を用いたウェット・エッチングによって実施されてもよい。ＡｌＮベースのキャップ・ブロック３は、リン酸またはＫＯＨを用いたウェット・エッチングによって除去されてもよい。
代替的かつ有利な方法において、キャップ・ブロック３は、化学機械平坦化（ＣＭＰ）によって除去されてもよい。
最終的に、ｎ型またはｐ型ドーパント不純物を備える、活性化率が非常に良好な半導体材料層１ｂを備える基板１が獲得される（図１２を参照）。ｐ型ドーパント不純物の活性化率は、５から３０％の間で構成され、ｎ型ドーパント不純物の活性化率は、一般に５０から１００％の間で構成される。
図１３〜図１５は、アニールが実施されるときに、半導体を保護するように設計された異なるスタックのためのＧａＮベースの半導体におけるｐ型ドーパントの濃度プロファイルを概略的に示している。ドーパントの注入は、ＡｌＮベースおよび／またはシリコンベースのキャップ層の堆積の前または後に実行されており、ドーパントは、例えばＭｇ原子とすることができる。各グラフについて、プロットＡはアニール前のドーパント濃度プロファイルを表し、プロットＢは、１０００℃よりも高い温度での少なくとも１つのアニールを備える熱アニール後のドーパント濃度プロファイルを表す。
図１３に示した図において、半導体層１ｂは、単一のＡｌＧａＮ層３ａを備えるキャップ・ブロック３によって被覆される。この層３ａは、前述した技法の１つに従って堆積され、先に説明した特性を有する。これは特にＡｌＮ層とすることができる。
ＡｌＧａＮ層のみでは、熱アニールが実施されるときに有効なバリアを構成しないことは明らかである。ドーパントはＡｌＧａＮ層内に集中され、または、アニールが実施されたときに拡散された。
比較目的のために、図１４は、半導体層１ｂが、上述したものなどのシリコンベースのキャップ層４によって被覆された場合を示す。この層は、例えば、ＳｉＯｘ、ＳｉＮｘまたはＳｉｘＮｙタイプの材料から作られてもよい。
シリコンベースのキャップ層４は、活性化アニールが実施されたときに、ドーパントの高温での拡散に対する有効なバリアを構成する。しかし、ドーパントは表面に蓄積し、また、濃度ウェルもわずかにより深いところで確認される。それゆえ、ドーパントの拡散はいずれも最適でない。
図１５は、半導体層１ｂが、ＡｌＧａＮ層３ａおよびＭｇまたはＭｇＯの層３ｂを備えるキャップ・ブロック３と、シリコンベースの被覆層４とにより連続的に被覆される場合を示す。
これらの異なる層の組合せにより、はるかに大量のドーパントが半導体マトリックス内で活性化されることが可能となるだけでなく、ＧａＮ層のより深いところ全体で、初めに注入された濃度と比較して、実質的に同一の濃度を有することが可能となる。このスタックは、高温でのドーパントの拡散に対する有効なバリアを構成し、また、半導体が単一のシリコンベースの層により被覆される場合に獲得される濃度ピークおよびウェルも防止する。Ｍｇ原子は、ＧａＮマトリックスに存在するドーパントの量を増加させるように、アニールが実施されるときにＡｌＧａＮ層を通って拡散することもできる。
本発明は、前述した特徴に限定されない。当業者は、本発明の範囲から逸脱することなく、ＰＶＤ溶射、ＭＯＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ等などの代替的な技法により、材料の異なる層を基板上に堆積してもよい。
半導体材料層１ｂ内にイオン注入を実施するのに代わって、当業者は、本発明の範囲から逸脱することなく、エピタクシーの堆積が実施される場合には、エピタクシーによりこの半導体層をドープしてもよい。
当業者は、さらに、ＧａＮベースの半導体材料層の一定の領域においてｐドーピングを実施し、異なる領域においてｎドーピングを実施することを想定してもよい。当業者は、さらに、一定の領域において半導体材料層をドープし、層の他の領域においてドーピングを実施しないものとしてもよい。この目的のために、イオン注入が実施されるときに基板の一定の領域を保護するように、マスクが使用されてもよい。
ｎドープまたはｐドープされたＧａＮで作製された構造の形成は、高電子移動度トランジスタ、ショットキー・ダイオードおよびＬＥＤなどの光電子工学装置の製造に特に有用である。
１ 基板
１ａ 支持
１ｂ ＧａＮベースの半導体材料層、半導体材料層、半導体層、半導体材料
２ ドーパント種、ドーパント、電気的ドーパント不純物
３ キャップ・ブロック
３ａ ＡｌＧａＮまたはＡｌＮ層
３ｂ ＭｇまたはＭｇＯ層、
３ｃ 追加のＡｌＮまたはＡｌＧａＮ層、
４ 被覆層、シリコンベースのキャップ層、シリコンベースの被覆層

Claims (16)

  1. ＧａＮベースの半導体におけるｐ型ドーパントの活性化を実施するための方法であって、
    基板（１）を提供するステップであって、前記基板が、
    ｐ型の電気的ドーパント不純物（２）を備えたＧａＮベースの半導体材料（１ｂ）で作製された層と、
    前記半導体材料層（１ｂ）と接触した、いずれのシリコンベースの化合物も有さないキャップ・ブロック（３）と
    前記保護キャップ・ブロック（３）を被覆するシリコンベースの被覆層（４）とを備える、
    ステップと、
    前記半導体材料層（１ｂ）における前記ｐ型の電気的ドーパント不純物（２）を活性化するように、８５０℃よりも高い温度で熱処理を実施するステップと
    を備える、方法。
  2. 前記キャップ・ブロック（３）が、１から３０ｎｍの間で、優先的には１から１５ｎｍの間で、理想的には４から５ｎｍの間で構成される厚さを有するＭｇまたはＭｇＯ層（３ｂ）を備える、請求項１に記載のドーパントの活性化を実施するための方法。
  3. 前記キャップ・ブロック（３）が、前記半導体材料層（１ｂ）と前記ＭｇまたはＭｇＯ層（３ｂ）の間に配置されるＡｌＧａＮ層（３ａ）をさらに備え、前記ＡｌＧａＮ層（３ａ）が、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成される厚さを有する、請求項２に記載のドーパントの活性化を実施するための方法。
  4. 前記ＡｌＧａＮ層（３ａ）が、最大５０％のＧａ、有利には最大２０％のＧａ、優先的には５％よりも少ないＧａを備える、請求項３に記載のドーパントの活性化を実施するための方法。
  5. 前記ＡｌＧａＮ層（３ａ）がＧａを全く有さない、請求項４に記載のドーパントの活性化を実施するための方法。
  6. 前記キャップ・ブロック（３）が、１から４０ｎｍの間で、優先的には５から２０ｎｍの間で構成される厚さを有する、前記ＭｇまたはＭｇＯ層（３ｂ）と前記被覆層（４）の間に配置される追加のＡｌＧａＮ層（３ｃ）を備える、請求項３から５のいずれか一項に記載のドーパントの活性化を実施するための方法。
  7. 前記被覆層（４）の堆積が、８５０℃よりも低い温度で、優先的には７００から８００℃の間で構成される温度で実施される、請求項１から６のいずれか一項に記載のドーパントの活性化を実施するための方法。
  8. 前記被覆層（４）の材料が、シリコン、シリコン酸化物、またはシリコン窒化物から選択される、請求項１から７のいずれか一項に記載のドーパントの活性化を実施するための方法。
  9. 前記被覆層（４）の厚さが、５から５００ｎｍの間で、優先的には５０から１５０ｎｍの間で構成され、理想的には１００ｎｍと等しい、請求項１から８のいずれか一項に記載のドーパントの活性化を実施するための方法。
  10. 前記キャップ・ブロック（３）が前記半導体材料層（１ｂ）上に堆積され、次いで、前記熱処理が実施される前に、前記電気的ドーパント不純物（２）が前記キャップ・ブロック（３）を通って前記半導体材料層（１ｂ）に注入される、請求項１から９のいずれか一項に記載のドーパントの活性化を実施するための方法。
  11. 前記シリコンベースの被覆層（４）が前記キャップ・ブロック（３）上に堆積され、次いで、前記熱処理が実施される前に、前記電気的ドーパント不純物（２）が、前記キャップ・ブロック（３）および前記被覆層（４）を通って、前記半導体材料層（１ｂ）に注入される、請求項１から１０のいずれか一項に記載のドーパントの活性化を実施するための方法。
  12. 前記注入ステップが、１５から７００℃の間で構成される温度で実施される、請求項１から１１のいずれか一項に記載のドーパントの活性化を実施するための方法。
  13. 前記熱処理ステップが、Ｎ２、ＮＦ３、ＮＨ３、Ａｒ、Ｈｅ、または、Ｎ２／Ｈ２の混合物もしくはＡｒ／Ｈ２の混合物から選択されるガスを備える雰囲気で実施される、請求項１から１２のいずれか一項に記載のドーパントの活性化を実施するための方法。
  14. 前記熱処理ステップが、１０００℃よりも高い温度で実施される少なくとも１つのアニールを備える、請求項１から１３のいずれか一項に記載のドーパントの活性化を実施するための方法。
  15. 前記熱処理が、１から１５ｋｂａｒの間で、有利には１ｂａｒから１ｋｂａｒの間で、理想的には１から１０ｂａｒの間で構成される圧力の下で実施される、請求項１から１４のいずれか一項に記載のドーパントの活性化を実施するための方法。
  16. 半導体材料層（１ｂ）の厚さが、５ｎｍから１０μｍの間で、優先的には５００ｎｍから１０μｍの間で構成され、理想的には１μｍと等しい、請求項１から１５のいずれか一項に記載のドーパントの活性化を実施するための方法。
JP2015187790A 2014-09-26 2015-09-25 ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法 Active JP6804185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1459126 2014-09-26
FR1459126A FR3026558B1 (fr) 2014-09-26 2014-09-26 Procede d'activation de dopants dans une couche semi-conductrice a base de gan

Publications (2)

Publication Number Publication Date
JP2016072629A true JP2016072629A (ja) 2016-05-09
JP6804185B2 JP6804185B2 (ja) 2020-12-23

Family

ID=51897339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187790A Active JP6804185B2 (ja) 2014-09-26 2015-09-25 ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法

Country Status (4)

Country Link
US (1) US9514962B2 (ja)
EP (1) EP3001450B1 (ja)
JP (1) JP6804185B2 (ja)
FR (1) FR3026558B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069362A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 窒化物半導体装置の製造方法
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
JP2018056149A (ja) * 2016-09-26 2018-04-05 豊田合成株式会社 窒化物半導体素子の製造方法
JP2019062139A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
JP2020035790A (ja) * 2018-08-27 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930506B2 (en) * 2018-06-20 2021-02-23 Lawrence Livermore National Security, Llc Gallidation assisted impurity doping

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503394A (ja) * 1997-06-06 2002-01-29 ツェントルム バダニ ヴィソコチシニエニオヴィフ ポルスキエイ アカデミイ ナウク ｐ型及びｎ型電気伝導性の半導体窒素化合物Ａ▲下３▼Ｂ▲下５▼の製造方法
JP2002176004A (ja) * 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2004528700A (ja) * 2000-03-14 2004-09-16 クリー　インコーポレイテッド 制御された導電率を有する半導体材料および半導体デバイスの製造方法
JP2005260172A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置及び半導体レーザ装置の製造方法
JP2007258578A (ja) * 2006-03-24 2007-10-04 Toyota Central Res & Dev Lab Inc ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
US20100147835A1 (en) * 2008-05-09 2010-06-17 Mulpuri Rao V Doped Gallium Nitride Annealing
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法
JP2013197305A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0063139A4 (en) 1980-10-28 1984-02-07 Hughes Aircraft Co METHOD FOR MANUFACTURING A III-V BIPOLAR TRANSISTOR BY SELECTIVE ION IMPLANTATION AND DEVICE OBTAINED ACCORDING TO THIS PROCESS.
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US7589004B2 (en) 2005-06-21 2009-09-15 Los Alamos National Security, Llc Method for implantation of high dopant concentrations in wide band gap materials
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US8093597B2 (en) 2007-06-25 2012-01-10 International Rectifier Corporation In situ dopant implantation and growth of a III-nitride semiconductor body
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US8518808B2 (en) 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
US20130056793A1 (en) * 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films
US10460955B2 (en) 2014-08-25 2019-10-29 The United States Of America As Represented By The Secretary Of The Army Methodology for annealing group III-nitride semiconductor device structures using novel weighted cover systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503394A (ja) * 1997-06-06 2002-01-29 ツェントルム バダニ ヴィソコチシニエニオヴィフ ポルスキエイ アカデミイ ナウク ｐ型及びｎ型電気伝導性の半導体窒素化合物Ａ▲下３▼Ｂ▲下５▼の製造方法
JP2004528700A (ja) * 2000-03-14 2004-09-16 クリー　インコーポレイテッド 制御された導電率を有する半導体材料および半導体デバイスの製造方法
JP2002176004A (ja) * 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2005260172A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置及び半導体レーザ装置の製造方法
JP2007258578A (ja) * 2006-03-24 2007-10-04 Toyota Central Res & Dev Lab Inc ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
US20100147835A1 (en) * 2008-05-09 2010-06-17 Mulpuri Rao V Doped Gallium Nitride Annealing
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法
JP2013197305A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069362A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 窒化物半導体装置の製造方法
US10332754B2 (en) 2015-09-30 2019-06-25 Toyoda Gosei Co., Ltd. Method of manufacturing nitride semiconductor device
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法
JP2018056149A (ja) * 2016-09-26 2018-04-05 豊田合成株式会社 窒化物半導体素子の製造方法
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
US10083918B2 (en) 2016-09-28 2018-09-25 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
JP2019062139A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
JP2020035790A (ja) * 2018-08-27 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP7228976B2 (ja) 2018-08-27 2023-02-27 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法

Also Published As

Publication number Publication date
EP3001450A1 (fr) 2016-03-30
FR3026558B1 (fr) 2018-03-09
FR3026558A1 (fr) 2016-04-01
US9514962B2 (en) 2016-12-06
US20160093510A1 (en) 2016-03-31
JP6804185B2 (ja) 2020-12-23
EP3001450B1 (fr) 2019-04-17

Similar Documents

Publication Publication Date Title
JP6804185B2 (ja) ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法
US9536741B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments
JP6834207B2 (ja) 半導体装置の製造方法
JP6847573B2 (ja) ＧａＮを主成分とする半導体をドープするための方法
CN111033752B (zh) p型半导体的制造方法、增强型器件及其制造方法
JP5358955B2 (ja) ｐ型窒化ガリウム系半導体領域を形成する方法
JP6052420B2 (ja) 半導体装置の製造方法
CN101651091A (zh) 制造贴合ⅲ族氮化物半导体层的衬底的方法
JP6352073B2 (ja) ＧａＮ膜中におけるドーパント種の電気的活性化方法
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
US10332754B2 (en) Method of manufacturing nitride semiconductor device
JP2018056257A (ja) 半導体装置の製造方法
JP6308049B2 (ja) 半導体装置の製造方法
US20220254953A1 (en) Preclean and encapsultaion of microled features
US9478424B2 (en) Method for fabricating an improved GAN-based semiconductor layer
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP5432480B2 (ja) Ｓｉ基板上のＧａＮ系デバイスの熱処理方法
CN114068444A (zh) 用于氮化镓高温退火的保护结构及其应用
CN115841950A (zh) 基于退火扩散的GaN增强型PMOS器件及其制备方法
CN117293020A (zh) 晶体管及其制备方法
JP4992080B2 (ja) 半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201202

R150 Certificate of patent or registration of utility model

Ref document number: 6804185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250