JP2019062139A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019062139A JP2019062139A JP2017187561A JP2017187561A JP2019062139A JP 2019062139 A JP2019062139 A JP 2019062139A JP 2017187561 A JP2017187561 A JP 2017187561A JP 2017187561 A JP2017187561 A JP 2017187561A JP 2019062139 A JP2019062139 A JP 2019062139A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor
- semiconductor device
- manufacturing
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
この形態によれば、1E19cm−3以下のイオン注入濃度でイオン注入を行うので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたp型不純物の活性化率を高めることができる。その結果、半導体のホール濃度を高めることができる。
この形態によれば、1E19cm−3以下のイオン注入濃度でイオン注入を行うので、半導体に与えられたダメージを熱処理により回復させることができ、イオン注入されたp型不純物の活性化率を高めることができるとともに、イオン注入工程と熱処理工程とを複数回行うことにより、半導体のホール濃度をより高めることができる。
この形態によれば活性化率のより高い濃度範囲でイオン注入を行うので、半導体のホール濃度をより高めることができる。
この形態によれば、m回目にイオン注入されたp型不純物を、m回目よりも後のイオン注入によるノックオン効果によって、半導体内部へと拡散させることができる。そのため、イオン注入によって形成されたp型半導体領域におけるp型不純物濃度のばらつきを低減することができる。
この形態によれば、熱アニールにより、半導体内部まで加熱することができるので、イオン注入によって半導体内部に与えられたダメージをより回復させることができ、半導体内部のp型不純物をより活性化させることができる。
この形態によれば、イオン注入された半導体を急速昇温できるとともに、赤外線照射方式を用いたRTAに比べて半導体内部まで加熱することができる。そのため、半導体装置の製造におけるスループットを高めることと、半導体内部のp型不純物をより活性化させることと、を達成できる。
この形態によれば、1価のp型不純物を用いる場合と比較して、イオン注入によって半導体に与えられるダメージを低減することができるので、ホール濃度をより高めることができる。
この形態によれば、半導体上に形成されたイオン注入用マスクを複数回のイオン注入工程において使用することができるので、半導体装置の製造工程を簡易化することができる。
この形態によれば、前回の熱処理工程において用いられた保護膜のみを除去して、次回のイオン注入を行うことができる。
図1は、半導体装置100の断面の一部を示す模式図である。なお、図1は、半導体装置100の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。図1には、説明を容易にするために、相互に略直交するXYZ軸が図示されている。図1のXYZ軸は、他の図のXYZ軸に対応する。なお、以降の説明では、+Z軸方向側を「上」又は「上側」とも呼ぶ。
・イオン電流:1μA〜10μA
・注入エネルギー:150keV〜250keV
・注入角度(オフ角):基板表面の(0001)面の法線方向に対し、7度
図6は、第2実施形態の製造方法について示す工程図である。第1実施形態と異なる点について主に説明する。第2実施形態では、イオン注入工程(ステップS30a)と熱処理工程(ステップS60a)との組合せが、複数回行われる。
図7は、第3実施形態の製造方法について示す工程図である。第2実施形態と異なる点について主に説明する。第2実施形態では、イオン注入工程(図6、ステップS30a)の後にイオン注入用マスクが除去された(図6、ステップS40a)。これに対し、第3実施形態では、ステップS5bで決定したイオン注入回数に達していない場合には(図7、ステップS80b、NO)、イオン注入用マスクを残したままイオン注入工程から保護膜除去工程までが行われる(図7、ステップS30b〜ステップS70b)。第3実施形態では、ステップS5bで決定したイオン注入回数に達した場合に(ステップS80b)、イオン注入用マスク除去工程が行われる(ステップS90b)。
・イオン注入用マスク:酸化シリコン(SiO2)、保護膜:窒化シリコン(SiN)、窒化アルミニウム(AlN)
・イオン注入用マスク:窒化シリコン(SiN)、保護膜:酸化シリコン(SiO2)、窒化アルミニウム(AlN)
第2実施形態及び第3実施形態では、イオン注入工程(ステップS30a、ステップS30b)と熱処理工程(ステップS60、ステップS60b)と、の組合せが複数回行われる。第4実施形態では、複数回のイオン注入工程のうち、m回目のイオン注入工程におけるイオン注入濃度を、m回目よりも後に行われるイオン注入工程におけるイオン注入濃度よりも低くする。ここで、mは1以上の整数である。例えば、1回目のイオン注入工程におけるイオン注入濃度を5E18cm−3とし、2回目のイオン注入工程におけるイオン注入濃度を1E19cm−3とし、3回目のイオン注入工程におけるイオン注入濃度を1E19c−3とする。なお、1回目と2回目のイオン注入濃度を入れ替えてもよい。その他の点に関しては、上述の第2実施形態又は第3実施形態における半導体装置の製造方法と同様である。
イオン注入工程において、2価のp型不純物を用いてイオン注入が行われてもよい。同じイオン注入濃度であっても、1価のp型不純物を用いる場合と比較して、注入エネルギーを低減することができ、イオン電流を低減することができる。そのため、イオン注入によって半導体に与えられるダメージをより低減することができ、ホール濃度をより高めることができる。
イオン注入工程では、1回のイオン注入工程における合計のイオン注入濃度が1E19cm−3以下となればよく、注入エネルギーを異ならせて複数回イオン注入を行う多重注入法によりイオン注入が行われてもよい。注入エネルギーは、20keV、80keV、200keV・・・のように次第に大きくしてもよいし、各エネルギーにおけるイオン注入濃度を異ならせてもよい。多重注入を行うことにより、p型半導体領域112、115のZ方向における、p型不純物の濃度分布を均一にすることができる。すなわち、イオン注入されたp型不純物の濃度分布を、ボックスプロファイルにすることができる。
上記実施形態において、ウエットエッチングが用いられた工程では、ウエットエッチングに代えてドライエッチングが行われてもよい。
上記実施形態では、半導体の一部にイオン注入を行い、p型半導体領域112、115を形成する例を挙げて説明したが、本開示の製造方法を用いて、半導体の表面全体にイオン注入を行ってもよい。この場合には、イオン注入用マスク形成工程、イオン注入用マスク除去工程は行われなくともよい。
上記種々の実施形態において、スルー膜を形成せずにイオン注入を行ってもよいし、保護膜を形成せずに熱処理を行ってもよい。また、第2実施形態において、1E19cm−3以下のイオン注入濃度でイオン注入を行うイオン注入工程と熱処理工程と、の組合せが複数回行われれば、イオン注入の回数を決定する工程(図6、ステップS5a)及びイオン注入の回数に達したことを判定する工程(図6、ステップS80a)は省略されてもよい。このようにしても、半導体のホール濃度を高めることができる。
イオン注入工程では、イオンの入射方向を半導体(GaN)表面の結晶面に対し垂直にイオン注入する、チャネリング条件でイオン注入が行われてもよいし、非チャネリング条件でイオン注入が行われてもよい。チャネリング条件でイオン注入を行うことにより、イオン注入深さを増加させることができる。非チャネリング条件でイオン注入を行うことにより、イオン注入深さがばらつくことを抑制することができる。そのため、複数の半導体装置を製造する場合において、半導体装置間でのイオン注入深さがばらつくことを抑制することができる。
イオン注入が行われる半導体は、上述の半導体層111に限られず、n型不純物を含有する他の半導体であってもよい。また、本開示によって製造される半導体装置は、上述の実施形態で説明した縦型トレンチMOSFETに限られない。例えば、ショットキーバリアダイオード、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate BipOlar TransistOr)、MESFET(metal-semicOnductOr field effect transistOr)及びサイリスタなどであってもよい。
110…基板
111…半導体層
112…p型半導体領域
113…半導体層
114…半導体層
115…p型半導体領域
122…トレンチ
124…リセス
126…段差部
129…終端部
130…絶縁膜
142…ゲート電極
144…ソース電極
148…ドレイン電極
150…絶縁膜
160…配線電極
A…領域
B…領域
C…領域
D…制御領域
Claims (9)
- 半導体装置の製造方法であって、
n型不純物を含有する窒化ガリウム系の半導体に、1E19cm−3以下のイオン注入濃度で、マグネシウム(Mg)及びカルシウム(Ca)のうち少なくとも一方のp型不純物をイオン注入するイオン注入工程と、
前記p型不純物がイオン注入された前記半導体を熱処理する熱処理工程と、を備える、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、
前記イオン注入工程と前記熱処理工程と、の組合せを、複数回行う、半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法であって、
前記イオン注入工程におけるイオン注入濃度は、5E18cm−3以上である、半導体装置の製造方法。 - 請求項2又は請求項2に従属する請求項3記載の半導体装置の製造方法であって、
m回目の前記イオン注入工程におけるイオン注入濃度は、前記m回目よりも後に行われる前記イオン注入工程におけるイオン注入濃度よりも低い、半導体装置の製造方法。
ただし、mは1以上の整数である。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法であって、
前記熱処理は、熱アニールである、半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法であって、
前記熱アニールは、高周波誘導加熱方式を用いたRTA(Rapid Thermal Anneal)である、半導体装置の製造方法。 - 請求項1から請求項6までのいずれか一項に記載の半導体装置の製造方法であって、
前記イオン注入工程では、2価のp型不純物を用いてイオン注入を行う、半導体装置の製造方法。 - 請求項2又は請求項2に従属する請求項3から請求項7までのいずれか一項に記載の半導体装置の製造方法であって、
前記イオン注入工程の前に行われ、前記半導体上にイオン注入用マスクを形成するイオン注入用マスク形成工程と、
前記イオン注入工程の後、前記熱処理工程の前に行われ、前記イオン注入用マスクの上に保護膜を形成する保護膜形成工程と、
前記イオン注入工程と前記熱処理工程と、の組合せが複数回終了した後、前記イオン注入用マスクを除去するイオン注入用マスク除去工程と、を備える、半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法であって、
前記保護膜は、前記イオン注入用マスクから選択的に除去可能であり、
前記熱処理工程の後に、前記保護膜を除去する保護膜除去工程を備える、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017187561A JP2019062139A (ja) | 2017-09-28 | 2017-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017187561A JP2019062139A (ja) | 2017-09-28 | 2017-09-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019062139A true JP2019062139A (ja) | 2019-04-18 |
Family
ID=66178625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017187561A Pending JP2019062139A (ja) | 2017-09-28 | 2017-09-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019062139A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111613527A (zh) * | 2020-05-20 | 2020-09-01 | 南京大学 | 一种基于Mg离子注入与高温退火工艺实现氮化镓p型掺杂的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5239386A (en) * | 1975-09-22 | 1977-03-26 | Signetics Corp | Method of producing ic |
WO2006043530A1 (ja) * | 2004-10-19 | 2006-04-27 | Canon Anelva Corporation | 基板加熱処理装置及び基板加熱処理に用いられる基板搬送用トレイ |
US20060286784A1 (en) * | 2005-06-21 | 2006-12-21 | Igor Usov | Method for implantation of high dopant concentrations in wide band gap materials |
JP2015233097A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社サイオクス | 半導体積層構造およびその製造方法 |
JP2016072629A (ja) * | 2014-09-26 | 2016-05-09 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | GaNベースの半導体層内のドーパントの活性化を実施するための方法 |
JP2016072627A (ja) * | 2014-09-26 | 2016-05-09 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | 連続注入および熱処理によってGaNを主成分とする半導体層中のドーパントの活性化を行うための方法 |
JP2017050423A (ja) * | 2015-09-02 | 2017-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017135174A (ja) * | 2016-01-26 | 2017-08-03 | 豊田合成株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
-
2017
- 2017-09-28 JP JP2017187561A patent/JP2019062139A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5239386A (en) * | 1975-09-22 | 1977-03-26 | Signetics Corp | Method of producing ic |
WO2006043530A1 (ja) * | 2004-10-19 | 2006-04-27 | Canon Anelva Corporation | 基板加熱処理装置及び基板加熱処理に用いられる基板搬送用トレイ |
US20060286784A1 (en) * | 2005-06-21 | 2006-12-21 | Igor Usov | Method for implantation of high dopant concentrations in wide band gap materials |
JP2015233097A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社サイオクス | 半導体積層構造およびその製造方法 |
JP2016072629A (ja) * | 2014-09-26 | 2016-05-09 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | GaNベースの半導体層内のドーパントの活性化を実施するための方法 |
JP2016072627A (ja) * | 2014-09-26 | 2016-05-09 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives | 連続注入および熱処理によってGaNを主成分とする半導体層中のドーパントの活性化を行うための方法 |
JP2017050423A (ja) * | 2015-09-02 | 2017-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017135174A (ja) * | 2016-01-26 | 2017-08-03 | 豊田合成株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111613527A (zh) * | 2020-05-20 | 2020-09-01 | 南京大学 | 一种基于Mg离子注入与高温退火工艺实现氮化镓p型掺杂的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525189B2 (en) | Silicon carbide semiconductor device | |
US8999824B2 (en) | Method for manufacturing semiconductor device by performing multiple ion implantation processes | |
US9496348B2 (en) | Method for doping a GaN-base semiconductor | |
JP7119350B2 (ja) | 縦型GaN系半導体装置の製造方法および縦型GaN系半導体装置 | |
US9905432B2 (en) | Semiconductor device, method for manufacturing the same and power converter | |
US20150044840A1 (en) | Method for producing silicon carbide semiconductor device | |
US10510833B2 (en) | Method for manufacturing semiconductor device | |
US20160218176A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP2009194197A (ja) | 半導体装置及びその製造方法 | |
WO2013077068A1 (ja) | 半導体装置の製造方法 | |
JP2018170334A (ja) | 半導体装置の製造方法 | |
JP2018166150A (ja) | 半導体装置の製造方法及び半導体装置の終端構造 | |
US10879376B2 (en) | Method for manufacturing semiconductor device | |
JP2014146757A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5920255B2 (ja) | 半導体装置の製造方法およびそれに用いられるドライエッチング装置 | |
JP2019062139A (ja) | 半導体装置の製造方法 | |
JP2018170335A (ja) | 半導体装置の製造方法 | |
JP6308049B2 (ja) | 半導体装置の製造方法 | |
CN108574001B (zh) | 半导体装置 | |
JP2006059956A (ja) | 半導体装置の製造方法 | |
US9852925B2 (en) | Method of manufacturing semiconductor device | |
JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP2006332172A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5026801B2 (ja) | 半導体装置の製造方法 | |
TWI611462B (zh) | 絕緣層上覆矽基板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20171010 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211116 |