JP7119350B2 - 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置 - Google Patents

縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置 Download PDF

Info

Publication number
JP7119350B2
JP7119350B2 JP2017225218A JP2017225218A JP7119350B2 JP 7119350 B2 JP7119350 B2 JP 7119350B2 JP 2017225218 A JP2017225218 A JP 2017225218A JP 2017225218 A JP2017225218 A JP 2017225218A JP 7119350 B2 JP7119350 B2 JP 7119350B2
Authority
JP
Japan
Prior art keywords
gan
based semiconductor
semiconductor substrate
back surface
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017225218A
Other languages
English (en)
Other versions
JP2019096744A (ja
Inventor
信也 高島
勝典 上野
雅晴 江戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017225218A priority Critical patent/JP7119350B2/ja
Priority to US16/177,434 priority patent/US10903352B2/en
Publication of JP2019096744A publication Critical patent/JP2019096744A/ja
Application granted granted Critical
Publication of JP7119350B2 publication Critical patent/JP7119350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置に関する。
イオン注入したドーパントを活性化するべく窒化ガリウム（以下、ＧａＮ）層を熱アニールするときに、ＧａＮ層上にキャップ層を設けることが知られている（例えば、非特許文献１参照）。また、マグネシウム（Ｍｇ）が各々イオン注入されたＧａＮ基板の（０００－１）面及び（０００１）面上に保護層を設けることなく、各ＧａＮ基板を窒素ガス中において１２３０℃で３０秒アニールした場合において、ＧａＮ基板の（０００－１）面は、（０００１）面に比べて窒素が離脱しにくく、（０００１）面に比べて熱的に安定であることが知られている（例えば、非特許文献２参照）。なお、非特許文献２においては「－１」に代えて、数字「１」の上にバーを付した表現が採用されているが、「－１」を用いた場合であっても、数字「１」の上にバーを付した表現を用いた場合であっても、同じ意味であることに留意されたい。本明細書においては、数字「１」の上にバーを付した表現に代えて、「－１」を用いる。
［先行技術文献］
［特許文献］
［非特許文献１］ Ｙｕｋｉ Ｎｉｉｙａｍａ ｅｔ ａｌ．，"Ｎｏｒｍａｌｌｙ ｏｆｆ ｏｐｅｒａｔｉｏｎ ＧａＮ‐ｂａｓｅｄ ＭＯＳＦＥＴｓ ｆｏｒ ｐｏｗｅｒ ｅｌｅｃｔｒｏｎｉｃｓ ａｐｐｌｉｃａｔｉｏｎｓ"，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ， Ｎｏｖｅｍｂｅｒ １０，２０１０，ｖｏｌ．２５，１２５００６
［非特許文献２］ Ｔｅｔｓｕｏ Ｎａｒｉｔａ ｅｔ ａｌ．，"Ｐ‐ｔｙｐｅ ｄｏｐｉｎｇ ｏｆ ＧａＮ（０００－１） ｂｙ ｍａｇｎｅｓｉｕｍ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ，Ｄｅｃｅｍｂｅｒ １，２０１６，１０，ｖｏｌ．１０，０１６５０１
ＧａＮ系半導体基板の抵抗は、縦型ＧａＮ系半導体装置のオン抵抗の一因となる。縦型ＧａＮ系半導体装置において、オン抵抗は低減することが望ましい。
本発明の第１の態様においては、縦型ＧａＮ系半導体装置の製造方法を提供する。縦型ＧａＮ系半導体装置は、ＧａＮ系半導体基板と、ＧａＮ系半導体層と、ＭＩＳ構造とを有してよい。ＧａＮ系半導体層は、ドリフト領域を含んでよい。ＧａＮ系半導体層は、ＧａＮ系半導体基板上に設けられてよい。ドリフト領域は、ＧａＮ系半導体基板よりも低いｎ型不純物のドーピング濃度を有してよい。ＭＩＳ構造は、ＧａＮ系半導体層と、ＧａＮ系半導体層に接する絶縁膜と、絶縁膜に接する導電部とを有してよい。縦型ＧａＮ系半導体装置の製造方法は、ＭＩＳ構造を形成する段階と、ＧａＮ系半導体基板の裏面へｎ型ドーパントを注入する段階と、ＧａＮ系半導体基板をアニールする段階とを備えてよい。ＧａＮ系半導体基板の裏面へｎ型ドーパントを注入する段階は、ＭＩＳ構造を形成する段階の後であってよい。ＧａＮ系半導体基板をアニールする段階は、ｎ型ドーパントを注入する段階の後であってよい。
ＧａＮ系半導体基板の裏面は、ガリウム極性面よりも耐熱性の高い面であってよい。
ＧａＮ系半導体基板の裏面は、窒素極性面またはｍ面であってよい。
ＧａＮ系半導体基板をアニールする段階においては、裏面に接する保護層を設けることなくＧａＮ系半導体基板をアニールしてよい。
ＧａＮ系半導体基板をアニールする段階において、裏面にレーザーを照射することによりＧａＮ系半導体基板をアニールしてよい。
裏面へｎ型ドーパントを注入する段階、および、ＧａＮ系半導体基板をアニールする段階の前に、ＧａＮ系半導体基板を薄化する段階をさらに備えてよい。
ＧａＮ系半導体基板をアニールする段階において、ＧａＮ系半導体基板を１０００℃以上１３５０℃以下の予め定められた温度でアニールしてよい。
ＧａＮ系半導体基板の裏面へｎ型ドーパントを注入する段階において、シリコン、ゲルマニウムおよび酸素のうち少なくとも一種類の元素を前記裏面へ注入してよい。
本発明の第２の態様においては、縦型ＧａＮ系半導体装置を提供する。縦型ＧａＮ系半導体装置は、ＧａＮ系半導体基板と、ＧａＮ系半導体層と、ＭＩＳ構造とを有してよい。ＧａＮ系半導体層は、ドリフト領域を含んでよい。ＧａＮ系半導体層は、ＧａＮ系半導体基板上に設けられてよい。ドリフト領域は、ＧａＮ系半導体基板よりも低いｎ型ドーパントのドーピング濃度を有してよい。ＭＩＳ構造は、ＧａＮ系半導体層と、ＧａＮ系半導体層に接する絶縁膜と、絶縁膜に接する導電部とを有してよい。下方領域のｎ型ドーパントのドーピング濃度は、上方領域のｎ型ドーパントのドーピング濃度よりも高くてよい。下方領域は、ＧａＮ系半導体基板の予め定められた深さ位置から裏面までに設けられてよい。上方領域は、ＧａＮ系半導体基板の予め定められた深さ位置よりも上方に設けられてよい。
ＧａＮ系半導体基板の裏面は、ガリウム極性面よりも耐熱性の高い面であってよい。
ＧａＮ系半導体基板の裏面は、窒素極性面またはｍ面であってよい。
下方領域の深さ方向におけるｎ型ドーパントのドーピング濃度のピークは、１Ｅ＋１９ｃｍ－３以上であってよい。
裏面の予め定められた方向において、下方領域のキャリア濃度は周期的に変化していてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における縦型ＭＯＳＦＥＴ２００の断面を示す。 ＧａＮ結晶におけるＧａ極性面、Ｎ極性面及びｍ面を示す図である。 縦型ＭＯＳＦＥＴ２００の製造方法を示す。 縦型ＭＯＳＦＥＴ２００の製造方法における段階Ｓ１０からＳ６０までを示す。 縦型ＭＯＳＦＥＴ２００の製造方法における段階Ｓ７０からＳ１００までを示す。 段階Ｓ９０にいて、裏面１６にレーザーを照射する様子を示す。 第２実施形態における縦型ＭＯＳＦＥＴ３００の断面を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における縦型ＭＯＳＦＥＴ２００の断面を示す。図１は、ＧａＮ系半導体チップにおける活性領域を通るＸ‐Ｚ断面であってよい。ＧａＮ系半導体チップは、活性領域と、当該活性領域のＸ‐Ｙ平面の周囲に設けられたエッジ終端領域とを有してよい。縦型ＭＯＳＦＥＴ２００は、ＧａＮ系半導体チップの活性領域に設けられてよい。
本例において、Ｘ軸とＹ軸とは互いに直交する軸であり、Ｚ軸はＸ‐Ｙ平面に直交する軸である。Ｘ、Ｙ及びＺ軸は、いわゆる右手系を成す。本例の表（おもて）面１４及び裏面１６は、Ｘ‐Ｙ平面に平行である。本例においては、Ｚ軸の正方向（＋Ｚ方向）を「上」と称し、Ｚ軸の負方向（－Ｚ方向）を「下」と称する場合がある。ただし、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎない。
本例の縦型ＭＯＳＦＥＴ２００は、二重拡散ＭＯＳ（ＤＭＯＳ：Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する。本例の縦型ＭＯＳＦＥＴ２００は、縦型ＧａＮ系半導体装置の一例である。本例の縦型ＭＯＳＦＥＴ２００は、ｎ＋型のＧａＮ基板１０と、ＧａＮ層２０と、ゲート絶縁膜５４と、ゲート電極５２と、ソース電極５６と、ドレイン電極５８とを有する。
本例において、ＧａＮ系半導体はＧａＮであるが、ＧａＮ系半導体はアルミニウム（Ａｌ）及びインジウム（Ｉｎ）の一以上の元素を含んでもよい。つまり、ＧａＮ系半導体の組成式は、Ａｌ及びＩｎを微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。なお、本例のＧａＮ系半導体の組成式は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮにおいてｘ＝ｙ＝０としたＧａＮである。
ＧａＮ系半導体に対するｐ型ドーパントは、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ベリリウム（Ｂｅ）及び亜鉛（Ｚｎ）の一種類以上の元素であってよい。本例においては、ｐ型ドーパントとしてＭｇを用いる。また、ＧａＮ系半導体に対するｎ型ドーパントは、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）及びＯ（酸素）の一種類以上の元素であってよい。本例においては、ｎ型ドーパントとしてＳｉを用いる。
また、本例において、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。ｎまたはｐの右に記載した＋または－について、＋はそれが記載されていないものよりもキャリア濃度が高く、－はそれが記載されていないものよりもキャリア濃度が低いことを意味する。例えば、ドリフト領域２２におけるｎ型ドーパントのドーピング濃度は、ＧａＮ基板１０に比べて低いので、ドリフト領域２２はｎ型でありＧａＮ基板１０はｎ＋型である。なお、＋＋は、＋よりもキャリア濃度が高いことを意味する。
本例のＧａＮ層２０は、ＧａＮ基板１０上に設けられたホモエピタキシャル層である。本例においては、ＧａＮ基板１０とＧａＮ層２０との境界を、境界１２として示す。本例において、表面１４は、境界１２とは反対側のＧａＮ層２０の主面である。また、裏面１６は、境界１２とは反対側のＧａＮ基板１０の主面である。
ＧａＮ基板１０の厚さ（Ｚ軸方向の長さ）は、５０μｍ以上２００μｍ以下であってよく、より好ましくは５０μｍ以上１００μｍ以下であってよい。ＧａＮ基板１０の厚さを薄くするほど、縦型ＭＯＳＦＥＴ２００のオン抵抗に占めるＧａＮ基板１０の抵抗の割合を低減することができる。なお、オン抵抗とは、縦型ＭＯＳＦＥＴ２００がオン状態であるときの縦型ＭＯＳＦＥＴ２００の抵抗を意味してよい。本件の出願時点において市販されているＧａＮウェハの厚さは、一般的に２００μｍを超えるものであり、例えば、３００μｍ以上４００μｍ以下の厚さを有する。それゆえ、ＧａＮ基板１０の厚さ５０μｍ以上２００μｍ以下は、ＧａＮウェハを研磨及びエッチングすることにより実現してよい。
ただし、ＧａＮ基板１０の厚さを薄くしすぎると、縦型ＭＯＳＦＥＴ２００の製造方法において、ＧａＮ基板１０及びＧａＮ層２０を適切に取り扱うことが困難になる。製造方法において適切な取扱いが可能となる必要最小限のＧａＮ基板１０の厚さは、５０μｍであってよい。
本例のＧａＮ基板１０は、上方領域１８と下方領域１９とを含む。下方領域１９のｎ型ドーパントのドーピング濃度は、上方領域１８のｎ型ドーパントのドーピング濃度よりも高くてよい。また、下方領域１９の深さ方向におけるｎ型ドーパントのドーピング濃度のピークは、１Ｅ＋１９ｃｍ－３以上であってよい。本例のピーク濃度は、３Ｅ＋２０ｃｍ－３である。なお、本例の深さ方向とは、表面１４から裏面１６に向かうＺ軸と平行な方向である。ピーク位置は、裏面１６近傍の所定の深さ位置であってよい。
市販のＧａＮウェハは、例えば、Ｅ＋１８（ｃｍ－３）のオーダーのｎ型ドーパントを有する。なお、本例においては、ＧａＮウェハとＧａＮ基板とは同じ対象を指すものとするが、ＧａＮ基板はＧａＮウェハの一部を切り出したものを意味してもよい。なお、Ｅは１０の冪を意味し、Ｅ＋１８は１０１８を意味する。
本例においては、市販のＧａＮウェハに対して裏面からｎ型ドーパントをイオン注入することにより、下方領域１９を形成する。なお、Ｅ＋１９（ｃｍ－３）以上のオーダーのｎ型ドーパントを含む高濃度ｎ型ＧａＮウェハを用いると、ＧａＮウェハ上に形成するホモエピタキシャル層と、ＧａＮウェハとで格子定数のずれが生じ得る。格子定数のずれにより、ホモエピタキシャル層の品質が低下する恐れがある。これに対して、本例においてはイオン注入により下方領域１９を形成するので、高濃度ｎ型ＧａＮウェハを用いる場合に比べて、格子定数のずれの少ない高品質なＧａＮ層２０を形成することができる。
本例の下方領域１９は、ＧａＮ基板１０の予め定められた深さ位置１７から裏面１６までに設けられる。これに対して、上方領域１８は、ＧａＮ基板１０の予め定められた深さ位置１７よりも上方に位置してよい。本例の上方領域１８は、ＧａＮ基板１０における下方領域１９以外の領域である。上方領域１８は、イオン注入前におけるＧａＮ基板１０のｎ型ドーパント濃度と同じオーダーのドーパント濃度を有してよい。縦型ＭＯＳＦＥＴ２００の右に、ＧａＮ基板１０におけるｎ型ドーパントの濃度分布を示す。本例において、イオン注入前におけるＧａＮ基板１０のｎ型ドーパントの濃度は、１Ｅ＋１８（ｃｍ－３）である。上方領域１８は、下方領域１９を形成するべくイオン注入したｎ型ドーパントが一部拡散してもよい。つまり、上方領域１８は、イオン注入されたｎ型ドーパントのテール領域を含んでもよい。
例えば、ＧａＮ基板１０の厚さが５０μｍ以上１００μｍ以下である場合に、下方領域１９の厚さは、１０ｎｍ以上１μｍ未満、または、より典型的には５０ｎｍ以上３００ｎｍ未満である。下方領域１９の厚さは、ＧａＮ基板１０の０．０１％以上２％以下であってよく、０．０２％以上１％以下であってもよい。より典型的には、下方領域１９の厚さは、ＧａＮ基板１０の０．０５％以上０．６％以下であってよく、０．１％以上０．３％以下であってもよい。本例では、ＧａＮ基板１０において下方領域１９以外の部分が、上方領域１８に対応する。
一例において、抵抗率０．０１ΩｃｍのＧａＮ基板１０の厚さが３４０μｍの場合に、ＧａＮ基板１０における抵抗率と厚さの積は０．３４ｍΩｃｍ２となる。これに対して、本例においては、ＧａＮ基板１０の厚さを５０μｍ以上１００μｍ以下とし、かつ、ｎ＋＋型の下方領域１９を設ける。これにより、ＧａＮ基板１０における抵抗率と厚さの積を、例えば０．０５ｍΩｃｍ２以上０．１０ｍΩｃｍ２以下とすることができる。当該積の値は、縦型ＭＯＳＦＥＴ２００の特性オン抵抗である約１ｍΩｃｍ２の１０％以下である。ＧａＮ基板１０の厚みは、ＧａＮ基板１０の抵抗率を考慮し、目標とするＧａＮ基板１０の抵抗に応じて定めてよい。
下方領域１９は、ドレイン電極５８とＧａＮ基板１０との接触抵抗を下げるために用いてよい。一例において、１Ｅ＋１９ｃｍ－３以上のピーク濃度を有する下方領域１９を設けることで、電極との接触抵抗を０．０１ｍΩｃｍ２以下にすることができる。
本例の縦型ＭＯＳＦＥＴ２００は、ＭＩＳ構造を含む。本例のＭＩＳ構造は、ＧａＮ層２０と、ＧａＮ層２０に接するゲート絶縁膜５４と、ゲート絶縁膜５４に接するゲート電極５２とを有する。ＧａＮ層２０は、ｎ型のドリフト領域２２と、ｐ型のベース領域２４と、ｎ＋型のソース領域２６と、ｐ＋型のコンタクト領域２８とを有する。
ベース領域２４の少なくとも一部は、ＧａＮ層２０の表面１４に露出し、ゲート絶縁膜５４と接触してよい。ベース領域２４の当該少なくとも一部は、ゲート電極５２直下に位置してよく、チャネル形成領域２５として機能してよい。チャネル形成領域２５は、ゲート電極５２に所定の電圧が印加された場合（ターン・オン（ゲート・オン）時）に、電荷反転層が形成される領域である。電荷反転層が形成された状態を、縦型ＭＯＳＦＥＴ２００がオン状態であると称する。本例のベース領域２４は、表面１４から境界１２よりも浅い所定の深さ位置まで設けられたウェル領域である。
コンタクト領域２８の少なくとも一部は、ＧａＮ層２０の表面１４に露出してよい。コンタクト領域２８は、表面１４においてソース電極５６に接触してよい。コンタクト領域２８は、表面１４とソース電極５６との接触抵抗を低減する機能、及び、ゲート・オフ（ターン・オフ）時の正孔引き抜き経路を提供する機能を有してよい。本例のコンタクト領域２８は、表面１４からベース領域２４の底部よりも浅い所定の深さ位置まで設けられたウェル領域である。
ソース領域２６の少なくとも一部もまた、ＧａＮ層２０の表面１４に露出してよい。ソース領域２６は、表面１４においてゲート絶縁膜５４とソース電極５６とに接触してよい。ソース領域２６は、電子電流にとって低抵抗な経路を提供する機能を有してよい。本例のソース領域２６は、表面１４からコンタクト領域２８の底部よりも浅い所定の深さ位置まで設けられたウェル領域である。本例のソース領域２６は、ベース領域２４及びコンタクト領域２８を部分的にカウンタードープすることにより形成される。
本例のゲート電極５２は、ゲート絶縁膜５４上に設けられた導電層である。ゲート電極５２はＭＩＳ構造における導電部の一例である。ゲート電極５２は、アルミニウム（Ａｌ）で形成されてよく、ドーパントを含むポリシリコンで形成されてもよい。ゲート絶縁膜５４は、二酸化シリコン（ＳｉＯ２）膜または酸化アルミニウム（Ａｌ２Ｏ３）膜であってよい。ゲート端子は、ゲート電極５２に電気的に接続してよい。
本例のソース電極５６は、表面１４上に設けられた電極層である。ソース電極５６は、表面１４と接触しバリアメタル層として機能するチタン（Ｔｉ）層と、Ｔｉ層に接触するＡｌ等の金属層との積層構造を有してよい。また、ソース電極５６は、層間絶縁膜によりゲート電極５２と電気的に分離されてよい。本例のドレイン電極５８は、裏面１６に接して裏面１６の下に設けられた電極層である。ドレイン電極５８は、ソース電極５６と同じ材料で形成されてよい。
図１においては、ゲート端子、ソース端子及びドレイン端子を、それぞれＧ、Ｓ及びＤで示す。例えば、ゲート端子を介してゲート電極５２に閾値電圧以上の電位が与えられると、チャネル形成領域２５に電荷反転層が形成される。例えば、ドレイン電極５８が所定の高電位を有し、かつ、ソース電極５６が接地電位を有する場合に、チャネル形成領域２５に電荷反転層が形成されると、ドレイン端子からソース端子へ電流が流れる。また、例えば、ゲート電極５２に閾値電圧よりも低い電位が与えられると電荷反転層が消滅し、電流が遮断される。電荷反転層が消滅した状態を、縦型ＭＯＳＦＥＴ２００がオフ状態であると称してよい。このように、縦型ＭＯＳＦＥＴ２００は、ソース端子及びドレイン端子間における電流を制御することができる。
本例においては図示しないが、エッジ終端領域は、例えばガードリング、フィールドプレート、リサーフ及びこれらを組み合わせた構造を有する。エッジ終端領域は、それが設けられない場合に比べて、縦型ＭＯＳＦＥＴ２００の逆バイアス耐圧を向上させることができる。
図２は、ＧａＮ結晶におけるＧａ極性面、Ｎ極性面及びｍ面を示す図である。本明細書において、Ｇａ極性面とはＧａＮ系半導体の（０００１）面を意味し、Ｎ極性面とはＧａＮ系半導体の（０００－１）面を意味する。（０００１）面はＧａＮ結晶における＋ｃ軸方向の一面であり、（０００－１）面はＧａＮ結晶における－ｃ軸方向の面である。また、ｍ面とは、（１－１００）面である。本例では、ｍ面により特定される複数の面のうち一つの面に斜線を付す。ＧａＮ基板１０の裏面１６は、Ｇａ極性面よりも耐熱性の高い面であってよい。Ｇａ極性面よりも耐熱性の高い面とは、例えば、Ｎ極性面またはｍ面である。本例において、ＧａＮ層２０の表面１４はＧａ極性面であり、ＧａＮ基板１０の裏面１６はＮ極性面である。
本例において、耐熱性が高いとは、同じ条件でアニールした異なる結晶面の、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像または光学顕微鏡での表面観察において、ＧａＮの分解の程度が低いこと、ピット（ｐｉｔ）の数が少ないこと、及び、より多孔性でない（ｌｅｓｓ ｐｏｒｏｕｓ）ことの一以上を満たすことを意味してよい。
図３は、縦型ＭＯＳＦＥＴ２００の製造方法を示す。本例の製造方法は、ＧａＮ基板１０上にＧａＮ層２０をエピタキシャル成長により形成する段階（Ｓ１０）と、表面１４へｎ型及びｐ型ドーパントを注入する段階（Ｓ２０）と、表面１４上に保護層３０を形成する段階（Ｓ３０）と、活性化アニール段階（Ｓ４０）と、保護層３０を除去する段階（Ｓ５０）と、ゲート電極５２、ゲート絶縁膜５４及びソース電極５６を形成する段階（Ｓ６０）と、ＧａＮ基板１０を薄化する段階（Ｓ７０）と、裏面１６へｎ型ドーパントを注入する段階（Ｓ８０）と、裏面１６にレーザーを照射することによりＧａＮ基板１０をアニールする段階（Ｓ９０）と、ドレイン電極５８を形成する段階（Ｓ１００）とを有する。本例においては、小さい番号から大きい番号の順に各段階が行われる。なお、本例においては、段階Ｓ１０から段階Ｓ６０までがＭＩＳ構造を形成する段階に対応する。
図４は、縦型ＭＯＳＦＥＴ２００の製造方法における段階Ｓ１０からＳ６０までを示す。図４の（ａ）は、段階Ｓ１０を示す。本例の段階Ｓ１０では、ＧａＮ基板１０上にｎ型のドーパントを含むＧａＮ層２０をエピタキシャル成長により形成する。ＧａＮ層２０は、有機金属成長法（ＭＯＣＶＤ）等によりエピタキシャル形成されてよい。なお、図４においては、薄化段階（Ｓ７０）前のＧａＮ基板１０の下面を下面１５とし、薄化段階（Ｓ７０）後のＧａＮ基板１０の裏面１６と区別する。本例においては、下面１５がＮ極性面であり、表面１４がＧａ極性面である。なお、下面１５がＮ極性面であれば、薄化後におけるＧａＮ基板１０の裏面１６もＮ極性面となる。
図４の（ｂ）は、段階Ｓ２０を示す。本例の段階Ｓ２０では、開口を有するマスク材料層を用いて、ｎ型及びｐ型ドーパントを順次注入する。例えば、ベース領域２４に対応する開口を有するマスク材料層を用いてｐ型ドーパントを注入し、その後、コンタクト領域２８に対応する開口を有するマスク材料層を用いてさらにｐ型ドーパントを注入し、さらにその後、ソース領域２６に対応する開口を有するマスク材料層を用いてｎ型ドーパントを注入する。なお、注入領域には相対的に薄い厚さを有し且つ非注入領域には相対的に厚い厚さを有する、スルー膜を用いてもよい。図４の（ａ）においては、ドーパントが活性化前であることを意味するべく、ドーパントの注入領域を破線で示す。
図４の（ｃ）は、段階Ｓ３０を示す。本例の段階Ｓ３０では、表面１４に接して保護層３０を形成する。保護層３０を設けることにより、アニール炉９０を用いたアニール時に、ＧａＮ層２０から窒素（Ｎ）が離脱して表面１４近傍に窒素空孔が形成されることを低減することができる。保護層３０は、高耐熱性（高温でも分解しにくい性質）、表面１４との良好な密着性、保護層３０からＧａＮ層２０へ不純物拡散が拡散しにくいこと、及び、ＧａＮ層２０に対して選択的に除去可能であることのうち、１つ以上の条件を満たしてよい。本例においては、全ての条件を満たす窒化アルミニウム（ＡｌＮ）層を保護層３０として用いる。本例においては、ＧａＮ基板１０、ＧａＮ層２０及び保護層３０を積層体４０と称する。なお、追加的に、下面１５に接する保護層３０を設けてもよい。
図４の（ｄ）は、段階Ｓ４０を示す。本例の段階Ｓ４０では、Ｓ２０で注入したドーパントを活性化するべく、アニール炉９０を用いて積層体４０をアニールする。例えば、１１００℃以上１４００℃以下の所定の温度で積層体４０をアニールする。これにより、ｎ型及びｐ型ドーパントが活性化することにより、ドナー及びアクセプタとして機能し得る。また、イオン注入により生じた欠陥をある程度回復することができる。
図４の（ｅ）は、段階Ｓ５０を示す。本例の段階Ｓ５０では保護層３０を除去する。本例では、水酸化カリウム水溶液（ＫＯＨａｑ）を用いてウェットエッチングすることにより、ＧａＮ層２０に対して保護層３０を選択的に除去する。
図４の（ｆ）は、段階Ｓ６０を示す。本例の段階Ｓ６０では、ゲート電極５２、ゲート絶縁膜５４及びソース電極５６を形成する。まず、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等によりＳｉＯ２膜を表面１４上に堆積させる。次に、スパッタリングによりアルミニウム層をＳｉＯ２膜上に堆積させる。次いで、フォトリソグラフィー及びエッチングによりＡｌ層をパターニングし、ゲート電極５２を形成する、ゲート電極５２をマスクとしてＳｉＯ２膜をエッチングすることで、ゲート絶縁膜５４を形成することができる。次いで、ゲート絶縁膜５４上に層間絶縁膜（不図示）を形成し、当該層間絶縁膜にソース領域２６及びコンタクト領域２８を露出させる開口を形成する。表面１４及び層間絶縁膜上にＴｉ層及びＡｌ層を順次堆積させることによりソース電極５６を形成することができる。
図５は、縦型ＭＯＳＦＥＴ２００の製造方法における段階Ｓ７０からＳ１００までを示す。図５の（ａ）は、段階Ｓ７０を示す。本例の段階Ｓ７０では、ＧａＮ基板１０を下面１５から表面１４に向かってＧａＮ基板１０を部分的に除去する。薄化は、研磨及びエッチングのいずれかまたは両方により行ってよい。本例では、境界１２から下面１５までの厚さが３５０μｍであるＧａＮ基板を、薄化により１００μｍとする。
図５の（ｂ）は、段階Ｓ８０を示す。本例の段階Ｓ８０では、１０ｋｅＶ以上１５０ｋｅＶ以下の加速エネルギー及び１Ｅ＋１５ｃｍ－２以上１Ｅ＋１６ｃｍ－２のドーズ量でＳｉを裏面１６へイオン注入する。これにより、深さ方向においてｎ型ドーパントの濃度分布がピークを有する下方領域１９を形成する。
図５の（ｃ）は、段階Ｓ９０を示す。本例の段階Ｓ９０では、裏面１６に接する保護層３０を設けることなくＧａＮ基板１０をアニールする。本例の段階Ｓ９０においては、パルス幅５０ｎｓ、波長３５５ｎｍ、フルエンス（ｆｌｕｅｎｃｅ、即ち、単位面積当たりのエネルギー量）１．０Ｊ／ｃｍ２の線状レーザー光を裏面１６に直接照射する。これにより、ＧａＮ基板１０をアニールする。レーザー光を用いてアニールすることにより、ＭＩＳ構造を含む表面側の構造及び領域の温度をほぼ上昇させることなく、実質的に裏面１６のみの温度を上昇させることができる。
本例の段階Ｓ９０においては、線状レーザー光を裏面１６上においてＸ軸方向に走査することにより、ＧａＮ基板１０をアニールする。段階Ｓ９０においては、ＧａＮ基板１０を１０００℃以上１３５０℃以下の予め定められた温度でアニールしてよく、より好ましくは、１０００℃以上１２５０℃以下の予め定められた温度でアニールしてよい。なお、本例の段階Ｓ９０におけるアニール温度は、段階Ｓ４０におけるアニール温度よりも低くてもよい。本例の段階Ｓ９０では、ＧａＮ基板１０からの窒素の離脱を十分に低減した温度でＧａＮ基板１０をアニールすることができ、且つ、裏面１６へ注入したｎ型ドーパントを活性化することができる。
本例とは異なり、仮に、表面１４がＮ極性面である場合には、裏面１６がＧａ極性面となる。この場合に、Ｇａ極性面である裏面１６に保護層３０を設けることなくレーザーアニールすると、１０００℃未満の温度で裏面１６から窒素が離脱し始める。それゆえ、裏面１６に凹凸が生じるので、ＧａＮ基板１０とドレイン電極５８との接触不良が生じ得るし、加えて、接触抵抗も増加し得る。これに対して、本例の裏面１６はＮ極性面であるので、Ｇａ極性面に比べて耐熱性が高い。それゆえ、裏面１６に保護層３０を設けずにレーザーアニールをしても、ｎ型ドーパントを活性化しつつ、かつ、窒素の離脱を低減することができる。また、本例においては裏面１６に接する保護層３０を設けないので、表面１４近傍のＭＩＳ構造を適切に保護でき、且つ、裏面の保護層３０を除去する必要もない点が有利である。
図５の（ｄ）は、段階Ｓ１００を示す。本例の段階Ｓ１００では、裏面１６に接するドレイン電極５８を形成する。本例では、裏面１６の全体にＴｉ層及びＡｌ層を順次堆積させることによりドレイン電極５８を形成する。これにより、縦型ＭＯＳＦＥＴ２００を得る。なお、本例では裏面１６にレーザー光を照射した後にドレイン電極５８を形成したが、他の例においては、ドレイン電極５８を形成し、その後、ドレイン電極５８を介してレーザー光によって裏面１６をアニールしても良い。つまり、この他の例においては、段階Ｓ１００の後に、段階Ｓ９０を行ってもよい。この他の例の場合、レーザー光の照射が、ドレイン電極５８とＧａＮ基板１０との合金化と、ＧａＮ基板１０のアニールとを兼ねることができるので、段階Ｓ９０の後に段階Ｓ１００を行う例に比べて、より接触抵抗を下げることができる点が有利である。
図６は、段階Ｓ９０において、裏面１６にレーザーを照射する様子を示す。図６は裏面１６の全体を示す。Ａ‐Ａの左側は、線状レーザー光が照射された後の領域である。これに対して、Ａ‐Ａの右側は、線状レーザー光が照射される前の領域である。Ａ‐Ａの右側に、線状レーザー光がワンショットで照射される範囲Ｒ（即ち、パルス幅５０ｎｓの時間に線状レーザー光が照射される範囲）を破線で示す。本例において、範囲ＲのＹ軸方向の長さは、裏面１６のＹ軸方向の長さに等しい。ただし、範囲ＲのＸ軸方向の長さは、裏面１６のＸ軸方向の長さよりも十分に小さい。範囲ＲのＸ軸方向の長さの数十倍または数百倍以上の長さが、裏面１６のＸ軸方向の長さに等しくてよい。
本例においては、裏面１６に線状レーザー光を複数回照射する。ただし、１度（ワンショット）だけ線状レーザー光を照射した後、範囲ＲをＸ軸正方向にずらして再び線状レーザー光を照射する。このように、照射の実行と照射範囲の移動とを順次繰り返すことにより、裏面１６において線状レーザー光を走査する。例えば、図６に示す様に、Ｒ１、Ｒ２、Ｒ３…Ｒ８のように順次線状レーザー光を照射する。
本例においては、Ｘ軸方向に隣接する範囲Ｒは部分的に重なってよい。図６においては、隣接する範囲Ｒ同士の重なり領域に斜線を付して示す。本例においては、段階Ｓ８０において、Ｘ‐Ｙ平面方向においては、ほぼ均等にｎ型ドーパントが注入されている。ただし、範囲Ｒの重複領域では２度のレーザーアニールが行われることになるので、当該重複領域においては非重複領域に比べてキャリア濃度が高くなってよい。重複領域に対応して、裏面１６のＸ軸方向において、下方領域１９のキャリア濃度は周期的に変化してよい。本例においては、キャリア濃度が相対的に高い部分と低い部分とが、Ｘ軸方向において交互に設けられる。これにより、重複領域が設けられない場合にと比較して、裏面１６近傍のｎ型ドーパントをより確実に活性化することができる。それゆえ、より確実に低抵抗化が担保される。
注入したドーパントを最大限利用するべく、範囲Ｒの重複領域は周期的に設けられてよいが、範囲Ｒの重複領域は必ずしも設けられなくてもよい。つまり、各範囲ＲがＸ軸方向において所定の長さだけ互いに離間していてもよい。また、いずれの場合においても、裏面１６の形態（ｍｏｒｐｈｏｌｏｇｙ）に周期的な変化があってもよい。一例であるが、範囲Ｒの重複領域は、範囲Ｒの非重複領域に比べて凹凸の程度が高くてよい。また、線状レーザー光が少なくとも一度照射された範囲Ｒは、線状レーザー光が照射されていない範囲に比べて凹凸の程度が高くてよい。
図７は、第２実施形態における縦型ＭＯＳＦＥＴ３００の断面を示す。第２実施形態のＭＩＳ構造は、ゲートトレンチ部２５０を有する。係る点が主として第１実施形態と異なる。本例のゲートトレンチ部２５０は、ゲート電極５２、ゲートトレンチ５３及びゲート絶縁膜５４を有する。ゲートトレンチ５３は、表面１４からベース領域２４の底部よりも深い位置まで設けられてよい。ゲート絶縁膜５４は、ゲートトレンチ５３の内壁を覆って設けられてよい。ゲート電極５２は、ゲートトレンチ５３の内部においてゲート絶縁膜５４よりも内側に設けられてよい。ゲート絶縁膜５４は、ゲート電極５２とＧａＮ層２０とを絶縁してよい。ソース領域２６は、ゲートトレンチ５３の側壁に接して設けられてよい。本例において、ベース領域２４は活性領域におけるＧａＮ層２０のＸ‐Ｙ平面全体にわたって設けられてよい。チャネル形成領域２５は、ベース領域２４中のゲートトレンチ５３の側壁に接する領域であって、ソース領域２６の下方に位置してよい。その他の点は、第１実施形態と同じである。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・ＧａＮ基板、１２・・境界、１４・・表面、１６・・裏面、１５・・下面、１７・・位置、１８・・上方領域、１９・・下方領域、２０・・ＧａＮ層、２２・・ドリフト領域、２４・・ベース領域、２５・・チャネル形成領域、２６・・ソース領域、２８・・コンタクト領域、３０・・保護層、４０・・積層体、５２・・ゲート電極、５３・・ゲートトレンチ、５４・・ゲート絶縁膜、５６・・ソース電極、５８・・ドレイン電極、９０・・アニール炉、２００・・縦型ＭＯＳＦＥＴ、２５０・・ゲートトレンチ部、３００・・縦型ＭＯＳＦＥＴ

Claims (14)

  1. ＧａＮ系半導体基板と、
    前記ＧａＮ系半導体基板よりも低いｎ型不純物のドーピング濃度を有するドリフト領域を含み、前記ＧａＮ系半導体基板上に設けられたＧａＮ系半導体層と、
    前記ＧａＮ系半導体層と、前記ＧａＮ系半導体層に接する絶縁膜と、前記絶縁膜に接する導電部とを有するＭＩＳ構造と
    を有する縦型ＧａＮ系半導体装置の製造方法であって、
    前記ＭＩＳ構造を形成する段階と、
    前記ＭＩＳ構造を形成する段階の後に、前記ＧａＮ系半導体基板の裏面へｎ型ドーパントを注入し、下方領域を形成する段階と、
    前記ｎ型ドーパントを注入する段階の後に、前記ＧａＮ系半導体基板をアニールする段階と
    を備え、
    前記ＭＩＳ構造を形成する段階において、前記導電部と電気的に分離するソース電極を形成し、
    前記下方領域の少なくとも一部は、前記導電部の下方に設けられ、
    前記下方領域に接するドレイン電極を形成する段階を更に備える
    縦型ＧａＮ系半導体装置の製造方法。
  2. 前記ＧａＮ系半導体基板の前記裏面は、ガリウム極性面よりも耐熱性の高い面である
    請求項１に記載の縦型ＧａＮ系半導体装置の製造方法。
  3. 前記ＧａＮ系半導体基板の前記裏面は、窒素極性面またはｍ面である
    請求項１または２に記載の縦型ＧａＮ系半導体装置の製造方法。
  4. 前記ＧａＮ系半導体基板をアニールする段階において、前記裏面に接する保護層を設けることなく前記ＧａＮ系半導体基板をアニールする
    請求項１から３のいずれか一項に記載の縦型ＧａＮ系半導体装置の製造方法。
  5. 前記ＧａＮ系半導体基板をアニールする段階において、前記裏面にレーザーを照射することにより前記ＧａＮ系半導体基板をアニールする
    請求項１から４のいずれか一項に記載の縦型ＧａＮ系半導体装置の製造方法。
  6. 前記裏面へｎ型ドーパントを注入する段階、および、前記ＧａＮ系半導体基板をアニールする段階の前に、前記ＧａＮ系半導体基板を薄化する段階をさらに備える
    請求項１から５のいずれか一項に記載の縦型ＧａＮ系半導体装置の製造方法。
  7. 前記ＧａＮ系半導体基板をアニールする段階において、前記ＧａＮ系半導体基板を１０００℃以上１３５０℃以下の予め定められた温度でアニールする
    請求項１から６のいずれか一項に記載の縦型ＧａＮ系半導体装置の製造方法。
  8. 前記ＧａＮ系半導体基板の前記裏面へｎ型ドーパントを注入する段階において、シリコン、ゲルマニウムおよび酸素のうち少なくとも一種類の元素を前記裏面へ注入する
    請求項１から７のいずれか一項に記載の縦型ＧａＮ系半導体装置の製造方法。
  9. ＧａＮ系半導体基板と、
    前記ＧａＮ系半導体基板よりも低いｎ型ドーパントのドーピング濃度を有するドリフト領域を含み、前記ＧａＮ系半導体基板上に設けられたＧａＮ系半導体層と、
    前記ＧａＮ系半導体層と、前記ＧａＮ系半導体層に接する絶縁膜と、前記絶縁膜に接する導電部とを有するＭＩＳ構造と、
    前記導電部と電気的に分離するソース電極と
    を有する縦型ＧａＮ系半導体装置であって、
    前記ＧａＮ系半導体基板の予め定められた深さ位置から裏面までに設けられる下方領域のｎ型ドーパントのドーピング濃度は、前記ＧａＮ系半導体基板の前記予め定められた深さ位置よりも上方に設けられる上方領域のｎ型ドーパントのドーピング濃度よりも高く、
    前記下方領域の少なくとも一部は、前記導電部の下方に設けられ、
    前記下方領域に接するドレイン電極を更に有する
    縦型ＧａＮ系半導体装置。
  10. 前記下方領域は、ｎ型ドーパントのドーピング濃度のピークを有し、
    前記ピークにおけるｎ型ドーパントのドーピング濃度は、前記裏面におけるｎ型ドーパントのドーピング濃度以上および前記予め定められた深さ位置におけるｎ型ドーパントのドーピング濃度以上であり、
    前記上方領域は、ｎ型ドーパントのテール領域を有し、
    前記テール領域におけるｎ型ドーパントのドーピング濃度は、前記予め定められた深さ位置から前記ＧａＮ系半導体層に向かって減少する
    請求項９に記載の縦型ＧａＮ系半導体装置。
  11. 前記ＧａＮ系半導体基板の前記裏面は、ガリウム極性面よりも耐熱性の高い面である
    請求項９または１０に記載の縦型ＧａＮ系半導体装置。
  12. 前記ＧａＮ系半導体基板の前記裏面は、窒素極性面またはｍ面である
    請求項９から１１のいずれか一項に記載の縦型ＧａＮ系半導体装置。
  13. 前記下方領域の深さ方向におけるｎ型ドーパントのドーピング濃度のピークは、１Ｅ＋１９ｃｍ－３以上である
    請求項９から１２のいずれか一項に記載の縦型ＧａＮ系半導体装置。
  14. 前記裏面の予め定められた方向において、前記下方領域のキャリア濃度が周期的に変化している
    請求項９から１３のいずれか一項に記載の縦型ＧａＮ系半導体装置。
JP2017225218A 2017-11-22 2017-11-22 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置 Active JP7119350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017225218A JP7119350B2 (ja) 2017-11-22 2017-11-22 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
US16/177,434 US10903352B2 (en) 2017-11-22 2018-11-01 Manufacturing method of vertical GaN-based semiconductor device and vertical GaN-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017225218A JP7119350B2 (ja) 2017-11-22 2017-11-22 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置

Publications (2)

Publication Number Publication Date
JP2019096744A JP2019096744A (ja) 2019-06-20
JP7119350B2 true JP7119350B2 (ja) 2022-08-17

Family

ID=66533259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017225218A Active JP7119350B2 (ja) 2017-11-22 2017-11-22 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置

Country Status (2)

Country Link
US (1) US10903352B2 (ja)
JP (1) JP7119350B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
JP2021150335A (ja) 2020-03-16 2021-09-27 富士電機株式会社 窒化物半導体装置
JP7501196B2 (ja) 2020-07-22 2024-06-18 富士電機株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature
US11676879B2 (en) * 2020-09-28 2023-06-13 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173968A (ja) 2001-03-29 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007335677A (ja) 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP2011165777A (ja) 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
JP2012156207A (ja) 2011-01-24 2012-08-16 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
JP2015095467A (ja) 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP2016115831A (ja) 2014-12-16 2016-06-23 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2017045943A (ja) 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法
JP2017054944A (ja) 2015-09-10 2017-03-16 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP2017079234A (ja) 2015-10-19 2017-04-27 株式会社東芝 半導体装置
JP6123941B1 (ja) 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法
JP2017163021A (ja) 2016-03-10 2017-09-14 豊田合成株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP2015177065A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US10304971B2 (en) * 2016-07-16 2019-05-28 Champion Microelectronic Corp. High speed Schottky rectifier

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173968A (ja) 2001-03-29 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007335677A (ja) 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP2011165777A (ja) 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
JP2012156207A (ja) 2011-01-24 2012-08-16 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
JP2015095467A (ja) 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP2016115831A (ja) 2014-12-16 2016-06-23 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2017045943A (ja) 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法
JP2017054944A (ja) 2015-09-10 2017-03-16 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP2017079234A (ja) 2015-10-19 2017-04-27 株式会社東芝 半導体装置
JP2017163021A (ja) 2016-03-10 2017-09-14 豊田合成株式会社 半導体装置
JP6123941B1 (ja) 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019096744A (ja) 2019-06-20
US10903352B2 (en) 2021-01-26
US20190157448A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
JP7119350B2 (ja) 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
CN101960576B (zh) 半导体装置,及半导体装置的制造方法
US8039872B2 (en) Nitride semiconductor device including a group III nitride semiconductor structure
US7960782B2 (en) Nitride semiconductor device and method for producing nitride semiconductor device
US10153356B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US10181514B2 (en) Vertical semiconductor device and manufacturing method thereof
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
US10566451B2 (en) Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer
US10256323B2 (en) Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
JP6233539B1 (ja) 半導体装置および半導体装置の製造方法
JP2019062140A (ja) 半導体装置の製造方法
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP7119422B2 (ja) 縦型半導体装置及び縦型半導体装置の製造方法
JP2005354101A (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
CN105552125A (zh) 半导体结构及其制造方法
US10164081B2 (en) Method for forming an implanted area for a heterojunction transistor that is normally blocked
JP7107106B2 (ja) 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
US10366891B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006059956A (ja) 半導体装置の製造方法
JP7024319B2 (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
US11398558B2 (en) Silicon carbide semiconductor device
US10749003B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2013058626A (ja) 半導体基板の製造方法及び半導体装置
JP2019062139A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7119350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150