JP6824829B2 - 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 - Google Patents

窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6824829B2
JP6824829B2 JP2017117658A JP2017117658A JP6824829B2 JP 6824829 B2 JP6824829 B2 JP 6824829B2 JP 2017117658 A JP2017117658 A JP 2017117658A JP 2017117658 A JP2017117658 A JP 2017117658A JP 6824829 B2 JP6824829 B2 JP 6824829B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
gas
semiconductor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017117658A
Other languages
English (en)
Other versions
JP2019004047A (ja
Inventor
藤倉　序章
序章 藤倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2017117658A priority Critical patent/JP6824829B2/ja
Priority to CN201880038898.8A priority patent/CN110731002B/zh
Priority to US16/621,605 priority patent/US11600704B2/en
Priority to PCT/JP2018/016130 priority patent/WO2018230150A1/ja
Publication of JP2019004047A publication Critical patent/JP2019004047A/ja
Application granted granted Critical
Publication of JP6824829B2 publication Critical patent/JP6824829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Description

本発明は、窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法に関する。
窒化物半導体積層物、窒化物半導体自立基板、半導体装置等を製造する際に、所定の基板上にＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させることがある（例えば、非特許文献１）。
Ｓ． Ｋｅｌｌｅｒ ｅｔ ａｌ．： ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ Ｖｏｌ．１０２， ０８３５４６ （２００７)
本発明の目的は、窒化物半導体積層物、窒化物半導体自立基板および半導体装置をそれぞれ高純度に製造することができる技術を提供することにある。
本発明の一態様によれば、
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板と、
少なくとも前記基板の前記裏面側に設けられ、耐熱性が前記基板の前記裏面よりも高い保護層と、
前記基板の前記表面側に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記半導体層中のＯの濃度は、１×１０１７ａｔ／ｃｍ３未満である
窒化物半導体積層物、およびその関連技術が提供される。
本発明によれば、窒化物半導体積層物、窒化物半導体自立基板および半導体装置をそれぞれ高純度に製造することができる。
本発明の第１実施形態に係る窒化物半導体積層物を示す断面図である。 本発明の第１実施形態に係る窒化物半導体積層物の製造方法または窒化物半導体自立基板の製造方法を示すフローチャートである。 （ａ）および（ｂ）は、第１実施形態の保護層形成工程での基板の載置状態を示す断面図である。 保護層形成工程後の基板を示す断面図である。 気相成長装置の概略構成図であり、反応容器内で結晶成長ステップを実行中の様子を示している。 気相成長装置の概略構成図であり、反応容器の炉口を開放させた状態を示している。 スライス工程を示す断面図である。 本発明の第２実施形態に係る窒化物半導体積層物を示す断面図である。 本発明の第２実施形態に係る半導体装置を示す断面図である。 本発明の第２実施形態に係る窒化物半導体積層物の製造方法または半導体装置の製造方法を示すフローチャートである。 （ａ）は、イオン注入工程を示す断面図であり、（ｂ）は、活性化アニール工程を示す断面図である。 本発明の第２実施形態の変形例に係る半導体装置を示す断面図である。
＜発明者の得た知見＞
窒化物半導体積層物、窒化物半導体自立基板または半導体装置を製造する際に、ＩＩＩ族窒化物半導体からなる基板の窒素（Ｎ）極性面からなる表面上に、半導体層を形成することがある。Ｎ極性面上に半導体層をエピタキシャル成長させる場合では、ＩＩＩ族元素極性面上に半導体層をエピタキシャル成長させる場合よりも、半導体層中に酸素（Ｏ）等の不純物が混入し易い傾向にある。このため、従来では、非特許文献１等のように、１２００℃以上の成長温度で半導体層を成長させていた。
しかしながら、上記のような高い成長温度で基板のＮ極性面からなる表面上に半導体層を成長させると、以下のような現象が生じる可能性があった。
高い成長温度で半導体層を成長させると、基板のＩＩＩ族元素極性面からなる裏面が熱分解し、当該裏面からＩＩＩ族元素が激しく蒸発してしまう（例えば、１μｍ／ｈｒ以上）。基板の裏面からＩＩＩ族元素が蒸発すると、高濃度のＩＩＩ族元素の蒸気が基板の表面に回りこみ、ＩＩＩ族元素の液滴（ドロップレット）が基板の表面上に付着する。このようなＩＩＩ族元素の液滴が基板の表面に付着すると、該基板上への半導体層の成長を阻害することとなる。その結果、半導体層の表面の少なくとも一部が荒れてしまう可能性がある。
また、基板の裏面からＩＩＩ族元素が蒸発すると、基板の裏面中に含まれていた不純物（シリコン（Ｓｉ）等）が基板の表面に回り込み、半導体層中に不純物が混入してしまう可能性がある。そのため、高純度な半導体層を成長させることが困難となる。
また、高い成長温度で半導体層を成長させると、気相成長装置の反応容器を構成する石英またはボロン（Ｂ）を含む部材を起因として、半導体層中にＳｉ、ＯまたはＢ等が混入してしまう可能性がある。この理由からも、高純度な半導体層を成長させることが困難となる。
このように、高い成長温度で基板のＮ極性面からなる表面上に半導体層を成長させた場合には、上記現象に起因して、窒化物半導体積層物、窒化物半導体自立基板または半導体装置をそれぞれ高純度に製造することが困難となっていた。
本発明は、発明者が見出した上記新規課題に基づくものである。
＜本発明の第１実施形態＞
以下、本発明の第１実施形態について図面を参照しながら説明する。
（１）窒化物半導体積層物
まず、図１を用い、本実施形態に係る窒化物半導体積層物（以下、「積層物」ともいう）１について説明する。図１は、本実施形態に係る窒化物半導体積層物を示す断面図である。
図１に示すように、本実施形態の積層物１は、例えば、後述の窒化物半導体自立基板（以下、「自立基板」ともいう）２を製造する際のインゴット（中間体）として構成されている。具体的には、積層物１は、例えば、基板（下地基板）１０と、保護層（熱分解抑制層）２０と、半導体層（エピタキシャル成長層）３０と、を有している。
（基板）
基板１０は、後述の半導体層３０をホモエピタキシャル成長させる下地基板（種結晶基板）として機能するよう構成されている。具体的には、基板１０は、ＩＩＩ族窒化物半導体からなる窒化物半導体自立基板からなり、本実施形態では、例えば、窒化ガリウム（ＧａＮ）自立基板である。なお、以下において、基板１０の上面（上側主面、第１主面）を「表面１１」とし、基板１０の上面と反対側の下面（下側主面、第２主面）を「裏面１２」とし、基板１０の上面と下面とを繋ぎ、これらに垂直な面を「側面１３」とする。
また、本実施形態では、基板１０の表面１１は、（０００−１）面（−ｃ面）、すなわちＮ極性面である。基板１０の表面１１は、例えば、鏡面である。言い換えれば、基板１０の表面１１は、その上に半導体層３０をエピタキシャル成長させることが可能な、いわゆるエピレディ面である。具体的には、基板１０の表面１１の二乗平均平方根粗さ（ＲＭＳ）は、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下である。なお、ここでいう「ＲＭＳ」は、原子間力顕微鏡（ＡＦＭ）にて２０μｍ角エリアを測定した際のＲＭＳを意味している。
なお、基板１０を構成するＧａＮ結晶は、下地基板１００の表面１０２に対して所定のオフ角を有していてもよい。「オフ角」とは、基板１０の表面１１の法線方向と、基板１０を構成する主軸方向（主面に最も近い低指数面の法線方向）と、のなす角をいう。具体的には、基板１０のオフ角を、例えば、０°以上５°以下としてもよい。
また、基板１０の表面１１における転位密度（平均転位密度）は、例えば、１×１０７ｃｍ−２以下、好ましくは１×１０５ｃｍ−２以下である。基板１０の表面１１における転位密度が１×１０７ｃｍ−２超であると、基板１０上に形成する半導体層３０の転位密度が高くなり、半導体層３０から結晶品質が良好な自立基板２が得られない可能性がある。これに対し、基板１０の表面１１における転位密度を１×１０７ｃｍ−２以下とすることにより、基板１０上に形成する半導体層３０の転位密度を低くし、半導体層３０から結晶品質が良好な自立基板２を得ることができる。さらに、基板１０の表面１１における転位密度を１×１０５ｃｍ−２以下とすることにより、半導体層３０から結晶品質が良好な自立基板２を安定的に得ることができる。なお、基板１０の表面における転位密度は低ければ低いほどよいため、その下限値については限定されるものではないが、現在の技術レベルでは、基板１０の表面１１における転位密度の下限値は、例えば、１×１０２ｃｍ−２程度である。
一方で、本実施形態では、基板１０の裏面１２は、（０００１）面（＋ｃ面）、すなわちＩＩＩ族元素極性面（ここでは、Ｇａ極性面）である。基板１０の裏面１２は、例えば、ランダムな凹凸を有する粗面、いわゆるラップ面である。つまり、基板１０の裏面１２の表面粗さは、基板１０の表面１１の表面粗さよりも大きい。具体的には、基板１０の裏面１２のＲＭＳを、例えば、０．５μｍ以上５μｍ以下とする。なお、基板１０の裏面１２は、表面１１と同様にエピレディ面であってもよい。
また、基板１０の厚さは、基板１０の直径に依存するが、例えば、３００μｍ以上２ｍｍ以下とする。典型的には、基板１０の直径が２インチ（５０．８ｍｍ）の場合には基板１０の厚さは３００〜６００μｍとし、基板１０の直径が４インチ（１００ｍｍ）の場合には基板１０の厚さは６００〜１２００μｍとし、基板１０の直径が６インチ（１５０ｍｍ）の場合には基板１０の厚さは１０００〜２０００μｍとする。ここでは、例えば、基板１０の直径は２インチとし、基板１０の厚さは４００μｍとする。
（保護層）
保護層２０は、少なくとも基板１０の裏面１２側に設けられ、耐熱性が基板１０の裏面１２よりも高い材料により構成されている。ここでいう「耐熱性」とは、所定の温度に加熱された際の熱分解（昇華）に対する耐性のことを意味している。本実施形態では、例えば、１２５０℃以上の温度で加熱したときの保護層２０の熱分解速度が、基板１０の裏面１２の熱分解速度よりも低くなっている。このような保護層２０を少なくとも基板１０の裏面１２側に設けることにより、後述の半導体層成長工程Ｓ１６０において、基板１０の裏面１２の熱分解を抑制し、基板１０の裏面１２からのＧａ蒸気の発生を抑制することができる。
なお、保護層２０は、上記耐熱性に加え、後述の半導体層成長工程Ｓ１６０における雰囲気に対する耐食性が基板１０よりも高い材料により構成されていてもよい。ここでいう「半導体層成長工程Ｓ１６０における雰囲気」とは、特に、水素（Ｈ）を含む雰囲気、すなわち、キャリアガスとしての水素（Ｈ２）ガスや、窒化剤としてのアンモニア（ＮＨ３）ガスなどを含む雰囲気のことを意味している。また、ここでいう「半導体層成長工程Ｓ１６０における雰囲気に対する耐腐食性」とは、該雰囲気によってエッチング（腐食）されることに対する耐性のことを意味している。つまり、半導体層成長工程Ｓ１６０における雰囲気下での保護層２０のエッチング速度が、基板１０のエッチング速度よりも低くなっていてもよい。これにより、半導体層成長工程Ｓ１６０において、基板１０上に半導体層３０を安定的に成長させることができる。
本実施形態では、保護層２０は、さらに基板１０の側面１３側にも設けられている。これにより、後述の半導体層成長工程Ｓ１６０において、基板１０の側面１３の熱分解を抑制し、基板１０の側面１３からのＧａ蒸気の発生を抑制することができる。
なお、図１などでは、基板１０の側面１３を、模式的に表面１１および裏面１２のそれぞれに対して垂直に記載しているが、基板１０の側面１３は、例えば、べべリングされた斜めの面で構成されていたり、または複数の斜めの面を組み合わせて構成されていたりしてもよい。
具体的な保護層２０を構成する材料としては、例えば、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、または窒化ホウ素（ＢＮ）が挙げられる。保護層２０がこのような材料からなっていることにより、基板１０よりも高い耐熱性や高い耐腐食性を得ることができる。ここでは、保護層２０を構成する材料は、例えば、ＡｌＮとする。
また、保護層２０は、例えば、アモルファスまたは多結晶からなっている。例えば、保護層２０がＡｌＮである場合には、堆積温度を６００℃以下としたときに、保護層２０は、アモルファスとして形成され、堆積温度を６００℃以上８００℃以下としたときに、保護層２０は、多結晶として形成されることとなる。
本実施形態では、保護層２０がアモルファスまたは多結晶からなっていることで、保護層２０内の結晶方位がランダム、すなわち劈開方向がランダムとなっている。これにより、保護層２０において特定の劈開方向へのクラックの発生を抑制することができる。また、たとえ保護層２０内に内部応力が発生したとしても、劈開性が低いため、内部応力を等方的に分散させることができる。これらの結果、保護層２０を割れ難くすることができる。
なお、保護層２０は、単結晶からなっていてもよい。すなわち、保護層２０は、基板１０の裏面１２側にエピタキシャル成長していてもよい。例えば、保護層２０がＡｌＮである場合には、堆積（成長温度）を８００℃以上としたときに、保護層２０は、単結晶となる。これにより、保護層２０と基板１０との密着性を向上させ、基板１０の裏面１２の熱分解を確実に回避することができる。
また、本実施形態では、保護層２０の厚さは、例えば、２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上８００ｎｍ以下とする。保護層２０の厚さが２０ｎｍ未満であると、基板１０の裏面１２および側面１３に対する保護層２０の被覆性が低下する。このため、後述の半導体層成長工程Ｓ１６０において基板１０の温度を１２５０℃以上とした際に、保護層２０の被覆欠陥部を介して基板１０の裏面１０および側面１３のうち少なくともいずれか一方が熱分解されてしまう可能性がある。これに対し、保護層２０の厚さを２０ｎｍ以上とすることにより、保護層２０を、基板１０の裏面１２および側面１３に対して被覆欠陥部の生成を抑制しつつ被覆させることができる。これにより、半導体層成長工程Ｓ１６０において基板１０の温度を１２５０℃以上とした際であっても、保護層２０を介した基板１０の裏面１２および側面１３の熱分解を抑制することができる。さらに、保護層２０の厚さを５０ｎｍ以上とすることにより、基板１０の裏面１２および側面１３の熱分解を安定的に抑制することができる。一方で、保護層２０の厚さが１０００ｎｍ超であると、保護層２０と基板１０との線膨張係数差によって熱応力が生じ、保護層２０がアモルファスまたは多結晶である場合であっても、基板１０または保護層２０にクラックが生じてしまう可能性がある。これに対し、保護層２０の厚さを１０００ｎｍ以下とすることにより、保護層２０と基板１０との間での過大な熱応力の発生を抑制することができる。これにより、保護層２０がアモルファスまたは多結晶である場合に、基板１０または保護層２０におけるクラックの発生を抑制することができる。さらに、保護層２０の厚さを８００ｎｍ以下とすることにより、熱応力に起因した基板１０または保護層２０におけるクラックの発生を確実に抑制することができる。なお、保護層２０が単結晶からなる場合には、クラックが生じる可能性がある保護層２０の厚さは８００ｎｍ超であり、クラックの発生を確実に抑制することができる保護層２０の厚さは５００ｎｍ以下である。
なお、基板１０の裏面１２および側面１３のそれぞれの熱分解速度の違いに応じて、基板１０の裏面１２側に設けられる保護層２０の厚さと、基板１０の側面１３側に設けられる保護層２０の厚さとを異ならせてもよい。例えば、基板１０の裏面１２の熱分解速度が側面１３の熱分解速度よりも高い場合には、基板１０の裏面１２側に設けられる保護層２０の厚さを、基板１０の側面１３側に設けられる保護層２０の厚さよりも厚くしてもよい。これにより、熱分解速度が高い基板１０の裏面１２を熱分解され難くすることができる。一方で、基板１０の側面１３の熱分解速度が裏面１２の熱分解速度よりも高い場合には、基板１０の側面１３側に設けられる保護層２０の厚さを、基板１０の裏面１２側に設けられる保護層２０の厚さよりも厚くしてもよい。これにより、熱分解速度が高い基板１０の側面１３を熱分解され難くすることができる。
（半導体層）
半導体層３０は、基板１０の表面１１側に設けられ、所定の厚さに切り出すことで、後述の自立基板２を得ることができるように構成されている。本実施形態では、半導体層３０は、ＩＩＩ族窒化物半導体からなり、具体的には、例えば、基板１０と同様にＧａＮからなっている。また、半導体層３０は、基板１０の表面１１上に直接設けられ（接し）、基板１０の表面１１上にホモエピタキシャル成長することで単結晶として形成されている。半導体層３０の表面は、基板１０の表面１１と同様に、（０００−１）面（−ｃ面）、すなわちＮ極性面となっている。
本実施形態では、半導体層３０は、基板１０の表面１１上にＮ極性面で成長することにより、基板１０の表面１１から垂直な方向に離れるにしたがって基板１０よりも拡径するように設けられている。言い換えれば、半導体層３０は、逆円錐台状となっている。これにより、基板１０よりも大径の自立基板２を半導体層３０から得ることができる。
また、本実施形態では、基板１０の少なくとも裏面１２側からのＧａ蒸気の発生を保護層２０により抑制することで、半導体層３０の表面を平滑にすることができる。具体的には、半導体層３０の表面のＲＭＳは、例えば、基板１０の表面１１と同等となり、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下となる。
なお、半導体層３０の表面における転位密度は、例えば、基板１０の表面１１における転位密度と同等となり、１×１０７個／ｃｍ２以下となる。
また、本実施形態では、後述の製造方法により、反応室２０１のうち少なくとも高温反応領域２０１ａを構成する各種部材の表面を清浄化および改質する高温ベークステップを行った後に、１２５０℃以上の成長温度で不純物の混入を抑制しつつ成長させることで、半導体層３０は、非常に高純度な結晶層となっている。
具体的には、半導体層３０中の酸素（Ｏ）の濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満である。これにより、半導体層３０中の自由電子濃度をｎ型不純物（ドナー）としてのＳｉおよびゲルマニウム（Ｇｅ）の合計濃度により容易に制御し、半導体層３０中の自由電子濃度をＳｉおよびＧｅの合計濃度とほぼ等しくすることができる。
また、半導体層３０中の炭素（Ｃ）の濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満である。半導体層３０中でｎ型不純物を補償するＣの濃度を低くすることにより、半導体層３０中の自由電子濃度をｎ型不純物の濃度により容易に制御することができる。
本実施形態では、半導体層３０中のＳｉおよびＧｅの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満である。これにより、半導体層３０中の自由電子濃度を所定値未満とすることができ、半導体層３０の絶縁性を高くすることができる。その結果、半導体層３０から得られる自立基板２を半絶縁性基板とすることができる。具体的には、２０℃以上２００℃以下の温度条件下での自立基板２の電気抵抗率を１×１０６Ω・ｃｍ以上とすることができる。
また、半導体層３０中のボロン（Ｂ）および鉄（Ｆｅ）の各濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。なお、これらの不純物濃度は、いずれも、現在利用可能な二次イオン質量分析法（ＳＩＭＳ）等の合理的な分析手段の計測限界（検出下限値）を下回るものであり、現時点では、結晶中に含まれる各種不純物の濃度を具体的に提示することが困難なほどである。
また、半導体層３０中の上記の不純物以外の不純物の濃度も低くなっている。具体的には、例えば、ヒ素（Ａｓ）、塩素（Ｃｌ）、リン（Ｐ）、フッ素（Ｆ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、スズ（Ｓｎ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびニッケル（Ｎｉ）のうち、いずれの元素の濃度も、ＳＩＭＳ測定における検出下限値未満である。
なお、ＳＩＭＳ測定における各元素の現在の検出下限値は、以下の通りである。
Ａｓ：５×１０１２ａｔ／ｃｍ３、Ｃｌ：１×１０１４ａｔ／ｃｍ３、Ｐ：２×１０１５ａｔ／ｃｍ３、Ｆ：４×１０１３ａｔ／ｃｍ３、Ｎａ：５×１０１１ａｔ／ｃｍ３、Ｋ：２×１０１２ａｔ／ｃｍ３、Ｓｎ：１×１０１３ａｔ／ｃｍ３、Ｔｉ：１×１０１２ａｔ／ｃｍ３、Ｍｎ：５×１０１２ａｔ／ｃｍ３、Ｃｒ：７×１０１３ａｔ／ｃｍ３、Ｍｏ：１×１０１５ａｔ／ｃｍ３、Ｗ：３×１０１６ａｔ／ｃｍ３、Ｎｉ：１×１０１４ａｔ／ｃｍ３。
また、本実施形態では、保護層２０により半導体層３０の長時間に亘った安定的な成長が可能となることにより、半導体層３０の厚さを大きく（厚く）することができる。具体的には、半導体層３０の厚さは、例えば、１００μｍ超、好ましくは１０００μｍ以上とすることができる。
（２）窒化物半導体積層物の製造方法および窒化物半導体自立基板の製造方法
次に、図１〜図６を用い、本実施形態に係る窒化物半導体積層物の製造方法および窒化物半導体自立基板の製造方法について説明する。図２は、本実施形態に係る窒化物半導体積層物の製造方法または窒化物半導体自立基板の製造方法を示すフローチャートである。なお、ステップを「Ｓ」と略している。図３（ａ）および（ｂ）は、本実施形態の保護層形成工程での基板の載置状態を示す断面図である。図４は、保護層形成工程後の基板を示す断面図である。図５は、気相成長装置の概略構成図であり、反応容器内で結晶成長ステップを実行中の様子を示している。図６は、気相成長装置の概略構成図であり、反応容器の炉口を開放させた状態を示している。図７は、スライス工程を示す断面図である。
本実施形態では、以下に示すＳ１２０〜Ｓ１８０を実施することで、積層物１および窒化物半導体自立基板２を製造する例について説明する。
（Ｓ１２０：基板用意工程）
まず、ＩＩＩ族窒化物半導体からなる基板１０を用意する。具体的には、基板１０として、例えば、ＧａＮ自立基板を用意する。このとき、基板１０の表面１１をＮ極性面とし、基板１０の裏面１２をＧａ極性面とする。
（Ｓ１４０：保護層形成工程）
次に、少なくとも基板１０の裏面１２側に、耐熱性が基板１０の裏面１２よりも高い保護層２０を形成する。本実施形態では、例えば、基板１０の裏面１２側だけでなく、基板１０の側面１３側にも、保護層２０を形成する。
例えば、スパッタ法、後述のハイドライド気相成長（ＨＶＰＥ）法、または有機金属気相成長（ＭＯＶＰＥ）法等により、保護層２０を形成する。
ここで、保護層形成工程Ｓ１４０において、基板１０の表面１１がサセプタの表面に接するように、基板１０をサセプタ上に載置すると、基板１０の表面１１に損傷が生じる可能性がある。基板１０の表面１１に損傷が生じると、後述の半導体層成長工程Ｓ１６０において、半導体層３０に欠陥が生じてしまう可能性がある。
そこで、本実施形態では、図３（ａ）に示すように、例えば、リング状スペーサ３１０を、基板１０の表面１１の周縁を囲むように基板１０の表面１１とサセプタ２０８との間に介在させつつ、基板１０の表面１１がサセプタ２０８の表面と対向するように、基板１０をサセプタ２０８上に載置する。これにより、基板１０の表面１１とサセプタ２０８との間に空隙３１０ａを形成することができる。その結果、基板１０の表面１１がサセプタ２０８に接触することを抑制することができ、基板１０の表面１１の損傷を抑制することができる。また、リング状スペーサ３１０を基板１０の表面１１の周縁を囲むように設けることで、基板１０の表面１１に対して成膜ガスが供給されないようにすることができ、本工程での基板１０の表面１１側への保護層２０の形成を抑制することができる。このようにして、リング状スペーサ３１０により基板１０の表面１１を保護することができる。なお、この場合、リング状スペーサ３１０は、外径が基板１０の外径と略同一であり、内径が基板１０の外径よりも１〜１０ｍｍ程度小さいものが好ましい。すなわち、リング状スペーサ３１０の、基板１０の径方向の幅は０．５〜５．０ｍｍ程度とすることが好ましい。またリング状スペーサ３１０の高さ（厚さ）は、０．５〜２ｍｍ程度とすることが好ましい。
または、本実施形態では、図３（ｂ）に示すように、例えば、スペーサ底部３２０ｂと、スペーサ凸部３２０ｐと、を有する板状スペーサ３２０を用いてもよい。スペーサ底部３２０ｂは、円板状に構成されている。また、スペーサ凸部３２０ｐは、スペーサ底部３２０ｂの表面１１の周縁を囲むようにスペーサ底部３２０ｂから突出して設けられている。板状スペーサ３２０を用いて基板１０を載置する際には、スペーサ凸部３２０ｐを基板１０の表面１１の周縁に当接させて、基板１０の表面１１をスペーサ底部３２０ｂに対向させる。そして、板状スペーサ３２０を基板１０の表面１１とサセプタ２０８との間に介在させつつ、基板１０をサセプタ２０８上に載置する。これにより、基板１０の表面１１とスペーサ底部３２０ｂとの間に空隙３２０ａを形成することができる。その結果、リング状スペーサ３１０と同様に、板状スペーサ３２０により基板１０の表面１１を保護することができる。また、サセプタ２０８のポケット２０８ｐ内に汚れ（パーティクル等）が生じる場合があるため、このような場合に板状スペーサ３２０を用いることで、ポケット２０８ｐ内の汚れをスペーサ底部３２０ｂで塞ぐことができる。その結果、汚れが基板１０の表面１１に付着することを抑制することができる。なお、この場合、リング状スペーサ３１０と同様に、板状スペーサ３２０は、外径が基板１０の外径と略同一であり、板状スペーサ３２０の、基板１０の径方向の幅は０．５〜５．０ｍｍ程度とすることが好ましい。また板状スペーサ３２０の高さ（厚さ）は、０．５〜２ｍｍ程度とすることが好ましい。
なお、このとき、平坦なサセプタ２０８上にリング状スペーサ３１０または板状スペーサ３２０を介して基板１０を載置することで、基板１０の裏面１２だけでなく側面１３も露出した状態とすることができる。これにより、基板１０の表面１１を保護しつつ、基板１０の裏面１２だけでなく側面１３にも保護層２０を形成することができる。
このような方法により、図４に示すように、基板１０の裏面１２側および側面１３側に、保護層２０が形成される。
このとき、保護層２０の厚さを、例えば、２０ｎｍ以上１０００ｎｍ以下、好ましくは、５０ｎｍ以上８００ｎｍ以下とする。
また、このとき、粗面である基板１０の裏面１２側に保護層２０を直接形成することで、保護層２０をアモルファスまたは多結晶とすることができる。これにより、上述のように、保護層２０を割れ難くすることができる。
なお、このとき、例えば、保護層２０がＡｌＮである場合には、保護層２０の堆積温度（成長温度）を３００℃以上６００℃以下とすることで、保護層２０をアモルファスとすることができる。一方で、保護層２０の堆積温度を６００℃以上８００℃以下とすることで、保護層２０を多結晶とすることができる。なお、保護層２０の成長温度を８００℃以上１５００℃以下とすることにより、保護層２０を単結晶とすることができる。なお、保護層２０の成長温度を１０００℃以下とするほうが、ステップ２での基板１０の熱分解等を抑制することができるため、好ましい。
（Ｓ１６０：半導体層形成工程）
次に、１２５０℃以上の成長温度に加熱された基板１０に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、基板１０の表面１１側に、ＩＩＩ族窒化物半導体からなる半導体層３０をエピタキシャル成長させる。ここでは、例えば、基板１０と同じＧａＮからなる半導体層３０を成長させる。
本実施形態では、例えば、以下の方法により、高純度の半導体層３０を成長させる。
まず、図５および図６を参照し、ＧａＮ結晶の成長に用いるＨＶＰＥ装置２００の構成について説明する。ＨＶＰＥ装置２００は、例えば円筒状に構成された反応容器２０３を備えている。反応容器２０３は、その外側の大気や後述のグローブボックス２２０内の気体が内部に入り込まないよう、密閉構造となっている。反応容器２０３の内部には、結晶成長が行われる反応室２０１が形成されている。反応室２０１内には、基板１０を保持するサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、回転自在に構成されている。また、サセプタ２０８は、内部ヒータ２１０を内包している。内部ヒータ２１０の温度は、後述のゾーンヒータ２０７とは別個に制御可能なように構成されている。さらに、サセプタ２０８は、その上流側および周囲が遮熱壁２１１により覆われている。遮熱壁２１１が設けられることにより、後述のノズル２４９ａ〜２４９ｃから供給されるガス以外のガスが、基板１０に供給されなくなる。
反応容器２０３は、円筒状に形成されたＳＵＳ等からなる金属フランジ２１９を介して、グローブボックス２２０に接続されている。グローブボックス２２０も、その内部に大気が混入しないように気密構造となっている。グローブボックス２２０の内部に設けられた交換室２０２は、高純度窒素（以下、単にＮ２ガスとも称する）により連続的にパージされており、酸素および水分濃度が低い値となるように維持されている。グローブボックス２２０は、透明なアクリル製の壁と、この壁を貫通する穴に接続された複数個のゴム製のグローブと、グローブボックス２２０の内外間での物の出し入れを行うためのパスボックスと、を備えてなる。パスボックスは、真空引き機構とＮ２パージ機構とを備えており、その内部の大気をＮ２ガスにより置換することで、グローブボックス２２０内に酸素を含む大気を引き込むことなく、グローブボックス２２０の内外での物の出し入れが可能となるように構成されている。反応容器２０３から結晶基板を出し入れする際には、図６に示すように、金属フランジ２１９の開口部、すなわち、炉口２２１を開放して行う。これにより、後述の高温ベーク工程を行うことで清浄化および改質処理が完了した反応容器２０３内の各部材の表面が再度汚染されてしまうことや、これらの部材の表面に大気や上述した各種不純物を含むガスが付着してしまうことを防止することができる。
反応容器２０３の一端には、後述するガス生成器２３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ａ、反応室２０１内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｂ、反応室２０１内へ高温ベークおよび通常ベーク用のＨＣｌガスを供給するガス供給管２３２ｃ、および、反応室２０１内へ窒素（Ｎ２）ガスを供給するガス供給管２３２ｄがそれぞれ接続されている。なお、ガス供給管２３２ａ〜２３２ｃは、ＨＣｌガスやＮＨ３ガスに加えて、キャリアガスとしての水素（Ｈ２）ガスおよびＮ２ガスを供給可能なようにも構成されている。ガス供給管２３２ａ〜２３２ｃは、流量制御器とバルブと（いずれも図示しない）を、これらガスの種別毎にそれぞれ備えており、各種ガスの流量制御や供給開始／停止を、ガス種別毎に個別に行えるように構成されている。また、ガス供給管２３２ｄも、流量制御器とバルブと（いずれも図示しない）を備えている。ガス供給管２３２ｄから供給されるＮ２ガスは、反応室２０１内における遮熱壁２１１の上流側および周囲をパージすることで、これらの部分の雰囲気の清浄度を維持するために用いられる。
ガス供給管２３２ｃから供給されるＨＣｌガス、および、ガス供給管２３２ａ〜２３２ｃから供給されるＨ２ガスは、後述する高温ベークステップおよび通常ベークステップにおいて、反応室２０１内（特に遮熱壁２１１の内側）の部材の表面を清浄化させるクリーニングガスとして、また、これらの表面を不純物の放出確率が少ない面へと改質する改質ガスとして作用する。ガス供給管２３２ａ〜２３２ｃから供給されるＮ２ガスは、各ベークステップにおいて、反応室２０１内（特に遮熱壁２１１の内側）の所望の個所が適正にクリーニング等されるよう、ノズル２４９ａ〜２４９ｃの先端から噴出するＨＣｌガスやＨ２ガスの吹き出し流速を適切に調整するように作用する。
ガス供給管２３２ａから導入されるＨＣｌガスは、後述する結晶成長ステップにおいて、Ｇａ原料と反応することでＧａのハロゲン化物であるＧａＣｌガス、すなわち、Ｇａ原料ガスを生成する反応ガスとして作用する。また、ガス供給管２３２ｂから供給されるＮＨ３ガスは、後述する結晶成長ステップにおいて、ＧａＣｌガスと反応することでＧａの窒化物であるＧａＮを基板１０上に成長させる窒化剤、すなわち、Ｎ原料ガスとして作用する。以下、ＧａＣｌガス、ＮＨ３ガスを原料ガスと総称する場合もある。なお、ガス供給管２３２ａ〜２３２ｃから供給されるＨ２ガスやＮ２ガスは、後述する結晶成長ステップにおいて、ノズル２４９ａ〜２４９ｃの先端から噴出する原料ガスの吹き出し流速を適切に調整し、原料ガスを基板１０に向わせるように作用する。
ガス供給管２３２ａの下流側には、上述したように、Ｇａ原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成されたＧａＣｌガスを、サセプタ２０８上に保持された基板１０の主面に向けて供給するノズル２４９ａが設けられている。ガス供給管２３２ｂ，２３２ｃの下流側には、これらのガス供給管から供給された各種ガスを、サセプタ２０８上に保持された基板１０の主面に向けて供給するノズル２４９ｂ，２４９ｃが設けられている。ノズル２４９ａ〜２４９ｃは、それぞれ、遮熱壁２１１の上流側を貫通するように構成されている。
なお、ガス供給管２３２ｃは、ＨＣｌガス、Ｈ２ガス、Ｎ２ガスの他、ドーパントガスとして、例えば、フェロセン（Ｆｅ（Ｃ５Ｈ５）２、略称：Ｃｐ２Ｆｅ）ガスや三塩化鉄（ＦｅＣｌ３）等のＦｅ含有ガスや、シラン（ＳｉＨ４）ガスやジクロロシラン（ＳｉＨ２Ｃｌ２）等のＳｉ含有ガスや、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ５Ｈ５）２、略称：Ｃｐ２Ｍｇ）ガス等のＭｇ含有ガスを供給することが可能なようにも構成されている。
反応容器２０３の他端に設けられた金属フランジ２１９には、反応室２０１内を排気する排気管２３０が設けられている。排気管２３０には、圧力調整器としてのＡＰＣバルブ２４４、および、ポンプ２３１が、上流側から順に設けられている。なお、ＡＰＣバルブ２４４およびポンプ２３１に代えて、圧力調整機構を含むブロアを用いることも可能である。
反応容器２０３の外周には、反応室２０１内を所望の温度に加熱するゾーンヒータ２０７が設けられている。ゾーンヒータ２０７は、上流側のガス生成器２３３ａを含む部分と、下流側のサセプタ２０８を含む部分の、少なくとも２つのヒータからなっており、各ヒータはそれぞれが個別に室温〜１２００℃の範囲での温度調整ができるよう、それぞれが温度センサと温度調整器と（いずれも図示しない）を有している。
また、基板１０を保持するサセプタ２０８は、上述したように、ゾーンヒータ２０７とは別に、少なくとも室温〜１６００℃の範囲での温度調整ができるよう、内部ヒータ２１０、温度センサ２０９および温度調整器（図示しない）をそれぞれ備えている。また、サセプタ２０８の上流側および周囲は、上述したように、遮熱壁２１１により囲われている。遮熱壁２１１のうち、少なくともサセプタ２０８に向いた面の表面（内周面）は、後述するように、不純物を発生しない限定した部材を用いる必要があるが、それ以外の面（外周面）に関しては、１６００℃以上の温度に耐える部材であれば、使用する部材に関する限定はなない。遮熱壁２１１のうち、少なくとも内周面を除いた部分は、例えば、カーボンや炭化珪素（ＳｉＣ）等の耐熱性の高い非金属材料や、ＭｏやＷ等の耐熱性の高い金属材料から構成することができ、また、板状のリフレクタを積層した構造とすることができる。このような構成を用いることで、サセプタ２０８の温度を１６００℃とした場合においても、遮熱壁２１１の外部の温度を１２００℃以下に抑制することができる。この温度は石英の軟化点以下であるため、本構成においては、反応容器２０３、ガス生成器２３３ａ、ガス供給管２３２ａ〜２３２ｄの上流側の部分を構成する各部材として、石英を用いることが可能となる。
なお、反応室２０１内において、後述する結晶成長ステップを実施する際に９００℃以上に加熱される領域であって、基板１０へ供給されるガスが接触する可能性がある領域（高温反応領域）２０１ａを構成する部材の表面は、少なくとも１６００℃以上の耐熱性を有し、また、石英（ＳｉＯ２）およびＢをそれぞれ含まない材料により構成されている。具体的には、遮熱壁２１１のサセプタ２０８よりも上流側の内壁、ノズル２４９ａ〜２４９ｃに関しては遮熱壁２１１の内側に貫通した部分、および、遮熱壁２１１の外側の部分に関しても結晶成長ステップ実施の際に９００℃以上に加熱される部分、サセプタ２０８の表面等は、アルミナ（Ａｌ２Ｏ３）、ＳｉＣ、グラファイト、パイロリティックグラファイト等の耐熱性材料により構成されている。なお、領域２０１ａには含まれないが、内部ヒータ２１０周囲の部分も、少なくとも１６００℃以上の耐熱性が要求されることは言うまでもない。なお、領域２０１ａ等を構成する部材にこのような高い耐熱性が要求されるのは、後述するように、結晶成長ステップの実施前に高温ベークステップを実施するためである。
ＨＶＰＥ装置２００が備える各部材、例えば、ガス供給管２３２ａ〜２３２ｄが備える各種バルブや流量制御器、ポンプ２３１、ＡＰＣバルブ２４４、ゾーンヒータ２０７、内部ヒータ２１０、温度センサ２０９等は、コンピュータとして構成されたコントローラ２８０にそれぞれ接続されている。
続いて、上述のＨＶＰＥ装置２００を用い、基板１０上にＧａＮ単結晶をエピタキシャル成長させる処理の一例について、図５および図６を参照しながら詳しく説明する。以下の説明において、ＨＶＰＥ装置２００を構成する各部の動作はコントローラ２８０により制御される。
（高温ベークステップ）
本ステップは、ＨＶＰＥ装置２００のメンテナンスやガス生成器２３３ａ内へのＧａ原料の投入等を行うことで、反応室２０１内や交換室２０２内が大気に暴露された場合に実施する。本ステップを行う前に、反応室２０１および交換室の２０２の気密が確保されていることを確認する。気密が確認された後、反応室２０１内および交換室２０２内をＮ２ガスでそれぞれ置換し、これら室内を酸素および水分が低い状態としてから、反応容器２０３内を所定の雰囲気とした状態で、反応室２０１を構成する各種部材の表面を加熱処理する。この処理は、反応容器２０３内への基板１０の搬入を行っていない状態で、また、ガス生成器２３３ａ内へのＧａ原料の投入を行っている状態で実施する。
本ステップでは、ゾーンヒータ２０７の温度を結晶成長ステップと同程度の温度に調整する。具体的には、ガス生成器２３３ａを含む上流側のヒータの温度は７００〜９００℃の温度に設定し、サセプタ２０８を含む下流側のヒータの温度は１０００〜１２００℃の温度に設定する。更に、内部ヒータ２１０の温度は１５００℃以上の所定の温度に設定する。後述するように、結晶成長プロセスでは内部ヒータ２１０は１２５０℃以上１４００℃以下の温度に設定するため、高温反応領域２０１ａの温度は９００℃以上１４００℃以下となる。一方、高温ベークステップにおいては、内部ヒータ２１０の温度を１５００℃以上の温度に設定することで、高温反応領域２０１ａの温度が１０００〜１５００℃以上となり、基板１０が載置されるサセプタ２０８の近傍が１５００℃以上の高温になるとともに、それ以外の位置に関しても、それぞれの位置において、結晶成長ステップ中の温度よりも少なくとも１００℃以上高くなる。高温反応領域２０１ａの中で、結晶成長ステップの実施中において、温度が最も低い９００℃となる部位、具体的には、遮熱壁２１１の内側におけるノズル２４９ａ〜２４９ｃの上流側の部位は、付着している不純物ガスが最も除去されにくい部分である。この部分の温度が少なくとも１０００℃以上の温度となるように、内部ヒータ２１０の温度を１５００℃以上の温度に設定することで、後述する清浄化および改質処理の効果、すなわち、成長させるＧａＮ結晶における不純物の低減効果が充分得られるようになるのである。内部ヒータ２１０の温度を１５００℃未満の温度とした場合、高温反応領域２０１ａ内のいずれかの点における温度を充分に高めることができず、後述する清浄化および改質処理の効果、すなわち、ＧａＮ結晶における不純物の低減効果が得られにくくなる。
このステップにおける内部ヒータ２１０の温度の上限は、遮熱壁２１１の能力に依存する。すなわち、遮熱壁２１１の外側の石英部品等の温度が、それらの耐熱温度を超えない範囲に抑制できる限りにおいては、内部ヒータ２１０の温度を高くすればするほど、後述する清浄化および改質処理の効果が得られやすくなる。遮熱壁２１１の外側の石英部品等の温度が、それらの耐熱温度を超えてしまった場合には、ＨＶＰＥ装置２００のメンテナンス頻度やコストが増加する場合がある。
また、本ステップでは、ゾーンヒータ２０７および内部ヒータ２１０の温度がそれぞれ上述した所定の温度に到達した後、ガス供給管２３２ａ，２３２ｂのそれぞれから、例えば３ｓｌｍ程度の流量でＨ２ガスを供給する。また、ガス供給管２３２ｃから、例えば２ｓｌｍ程度の流量でＨＣｌガスを供給するとともに、例えば１ｓｌｍ程度の流量でＨ２ガスを供給する。また、ガス供給管２３２ｄから、例えば１０ｓｌｍ程度の流量でＮ２ガスを供給する。そして、この状態を所定時間維持することで、反応室２０１内のベーキングを実施する。Ｈ２ガスやＨＣｌガスの供給を上述のタイミングで、すなわち、反応室２０１内を昇温してから開始することにより、後述する清浄化や改質処理に寄与することなく無駄に流れるだけとなってしまうガスの量を削減し、結晶成長の処理コストを低減させることが可能となる。
また、本ステップは、ポンプ２３１を作動させた状態で行い、その際、ＡＰＣバルブ２４４の開度を調整することで、反応容器２０３内の圧力を、例えば０．５気圧以上２気圧以下の圧力に維持する。本ステップを、反応容器２０３内の排気中に行うことで、反応容器２０３内からの不純物の除去、すなわち、反応容器２０３内の清浄化を効率的に行うことが可能となる。なお、反応容器２０３内の圧力が０．５気圧未満となると、後述する清浄化および改質処理の効果が得られにくくなる。また、反応容器２０３内の圧力が２気圧を超えると、反応室２０１内の部材が受けるエッチングダメージが過剰となる。
また、本ステップでは、反応容器２０３内におけるＨＣｌガスのＨ２ガスに対する分圧比率（ＨＣｌの分圧／Ｈ２の分圧）を、例えば１／５０〜１／２の大きさに設定する。上述の分圧比率が１／５０より小さくなると、後述する清浄化および改質処理の効果が得られにくくなる。また、上述の分圧比率が１／２より大きくなると、反応室２０１内の部材が受けるエッチングダメージが過剰となる。なお、この分圧制御は、ガス供給管２３２ａ〜２３２ｃに設けられた流量制御器の流量調整により行うことができる。
本ステップを例えば３０分以上３００分以下の時間実施することで、反応室２０１のうち、少なくとも高温反応領域２０１ａを構成する各種部材の表面を清浄化し、これらの表面に付着していた異物を除去することができる。そして、これら部材の表面を、後述する結晶成長ステップにおける温度よりも１００℃以上高温に保つことで、これらの表面からの不純物ガスの放出を促進し、結晶成長ステップにおける温度、圧力条件下において、Ｓｉ、Ｂ、Ｆｅ、ＯおよびＣ等の不純物の放出が生じにくい面へと改質することが可能となる。なお、本ステップの実施時間が３０分未満となると、ここで述べた清浄化および改質処理の効果が不充分となる場合がある。また、本ステップの実施時間が３００分を超えると、高温反応領域２０１ａを構成する部材のダメージが過剰となる。
なお、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、反応容器２０３内へのＮＨ３ガスの供給は不実施とする。本ステップにおいて反応容器２０３内へＮＨ３ガスを供給すると、上述の清浄化および改質処理の効果、特に改質処理の効果が得られにくくなる。
また、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、ＨＣｌガスの代わりに塩素（Ｃｌ２）ガスのようなハロゲン系ガスを供給するようにしてもよい。この場合においても、上述の清浄化および改質処理の効果が同様に得られるようになる。
また、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、ガス供給管２３２ａ〜２３２ｃからキャリアガスとしてＮ２ガスを添加してもよい。Ｎ２ガスの添加によりノズル２４９ａ〜２４９ｃからのガスの吹き出し流速を調整することで、上述の清浄化および改質処理が不完全な部分が生じるのを防ぐことができる。なお、Ｎ２ガスの代わりにＡｒガスやＨｅガス等の希ガスを供給するようにしてもよい。
上述の清浄化および改質処理が完了したら、ゾーンヒータ２０７の出力を低下させ、反応容器２０３内を例えば２００℃以下の温度、すなわち、反応容器２０３内への基板１０の搬入等が可能となる温度へと降温させる。また、反応容器２０３内へのＨ２ガス、ＨＣｌガスの供給を停止し、Ｎ２ガスでパージする。反応容器２０３内のパージが完了したら、反応容器２０３内へのＮ２ガスの供給を維持しつつ、反応容器２０３内の圧力が大気圧、或いは、大気圧よりも僅かに高い圧力になるように、ＡＰＣバルブ２４４の開度を調整する。
（通常ベークステップ）
上述の高温ベークステップは、反応室２０１内や交換室２０２内が大気に暴露された場合に実施する。しかしながら、結晶成長ステップを行う際には、通常、その前後を含めて、反応室２０１内や交換室２０２内が大気に暴露されることはないので、高温ベークステップは不要となる。但し、結晶成長ステップを行うことで、ノズル２４９ａ〜２４９ｃの表面、サセプタ２０８の表面、遮熱壁２１１の内壁等に、ＧａＮの多結晶が付着する。ＧａＮの多結晶が残留した状態で次の結晶成長ステップを実施すると、多結晶から分離する等して飛散したＧａＮ多結晶粉やＧａ液滴等が基板１０に付着し、良好な結晶成長を阻害する原因となる。このため、結晶成長ステップの後には、上述のＧａＮ多結晶を除去する目的で通常ベークステップを実施する。通常ベークステップの処理手順、処理条件は、内部ヒータ２１０をオフの状態とし、サセプタ２０８付近の温度を結晶成長ステップと同じ温度とする点以外は、高温ベークステップにおけるそれらと同様とすることができる。通常ベークステップを行うことにより、反応室２０１内からＧａＮ多結晶を除去することができる。
（結晶成長ステップ）
高温ベークステップあるいは通常ベークステップを実施した後、反応容器２０３内の降温およびパージが完了したら、図６に示すように、反応容器２０３の炉口２２１を開放し、サセプタ２０８上に基板１０を載置する。炉口２２１は、大気から隔離されており、Ｎ２ガスで連続的にパージされたグローブボックス２２０に接続されている。グローブボックス２２０は、上述したように、透明なアクリル製の壁と、壁を貫通する穴に接続された複数個のゴム製のグローブと、グローブボックス２２０の内外間での物の出し入れを行うためのパスボックスと、を備えてなる。パスボックス内部の大気をＮ２ガスに置換することで、グローブボックス２２０内に大気を引き込むことなく、グローブボックス２２０の内外での物の出し入れが可能となる。このような機構を用いて基板１０の載置作業を行うことで、高温ベークステップを行うことで清浄化および改質処理が完了した反応容器２０３内の各部材の再汚染や、これら部材への不純物ガスの再付着を防止することができる。なお、サセプタ２０８上に載置する基板１０の表面、すなわち、ノズル２４９ａ〜２４９ｃに対向する側の主面（結晶成長面、下地面）は、上述のように、例えば、ＧａＮ結晶の（０００−１）面、すなわち、−ｃ面（Ｎ極性面）となるようにする。
反応室２０１内への基板１０の搬入が完了したら、炉口２２１を閉じ、反応室２０１内の加熱および排気を実施しながら、反応室２０１内へのＨ２ガス、或いは、Ｈ２ガスおよびＮ２ガスの供給を開始する。
なお、本ステップでは、基板１０を構成するＧａＮ結晶の熱分解を防止するため、基板１０の温度が５００℃に到達した時点、或いはそれ以前から、ガス供給管２３２ｂから反応室２０１内へのＮＨ３ガスの供給を開始するのが好ましい。また、半導体層３０の面内膜厚均一性等を向上させるため、本ステップは、サセプタ２０８を回転させた状態で実施するのが好ましい。
そして、反応室２０１内が所望の処理温度、処理圧力に到達し、反応室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａからのＨＣｌガスの供給を開始し、基板１０の表面に対してＧａＣｌガスを供給する。
これにより、図１に示すように、基板１０の表面１１上にＧａＮ結晶がホモエピタキシャル成長し、半導体層３０が形成される。
このとき、基板１０のＮ極性面からなる表面１１上に半導体層３０をエピタキシャル成長させることで、半導体層３０をＮ極性面で（−ｃ軸方向に）成長させることができる。これにより、基板１０の表面１１から垂直な方向に離れるにしたがって基板１０よりも拡径するように半導体層３０を成長させることができる。
また、このとき、保護層２０により基板１０の少なくとも裏面１２の熱分解を抑制することができ、基板１０の裏面１２からのＧａ蒸気に起因して基板１０の表面１１にＧａの液滴が付着することを抑制することができる。これにより、半導体層３０の表面を平滑にすることができる。具体的には、上述のように、半導体層３０のＲＭＳを、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下とすることができる。
また、このとき、基板１０の少なくとも裏面１２側に保護層２０が設けられている状態で半導体層３０を成長させることで、仮に保護層２０を設けない場合に基板１０の裏面１２が熱分解し始める臨界温度を超える温度で、半導体層３０を成長させることができる。具体的には、半導体層３０の成長温度を、例えば、１２５０℃以上１４００℃以下とすることができる。これにより、半導体層３０への不純物の混入を抑制し、半導体層３０を高純度に成長させることができる。
さらに、このとき、反応室２０１のうち少なくとも高温反応領域２０１ａを構成する各種部材の表面を清浄化および改質する高温ベークステップを行った後に、１２５０℃以上の成長温度で半導体層３０を成長させることで、非常に高純度な半導体層３０を成長させることができる。具体的には、上述のように、半導体層３０中のＯの濃度や、半導体層３０中のＣの濃度を、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることができる。また、半導体層３０中のＢおよびＦｅの各濃度を、例えば、１×１０１５ａｔ／ｃｍ３未満とすることができる。なお、本実施形態では、Ｓｉのドーピングを行わないため、半導体層３０中のＳｉの濃度を、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることができる。その他の不純物の濃度も上述のように低くすることができる。
また、このとき、基板１０の裏面１２側だけでなく側面１３側にも保護層２０を設けた状態で半導体層３０を成長させることで、基板１０の側面１３の熱分解を抑制し、基板１０の側面１３からのＧａ蒸気の発生を抑制することができる。これにより、基板１０の側面１３からのＧａ蒸気の発生に起因して、拡大成長中の半導体層３０の側面にＧａの液滴が付着することを抑制することができる。
また、このとき、基板１０の少なくとも裏面１２側に保護層２０を設けた状態で半導体層３０を成長させることで、半導体層３０を長時間に亘って安定的に成長させることができる。これにより、半導体層３０の厚さを大きくすることができる。具体的には、上述のように、半導体層３０の厚さを、例えば、１００μｍ超、好ましくは１０００μｍ以上とすることができる。
なお、本ステップの詳細な温度設定としては、ゾーンヒータ２０７の温度は、ガス生成器２３３ａを含む上流側のヒータでは例えば７００〜９００℃の温度に設定し、サセプタ２０８を含む下流側のヒータでは例えば１０００℃以上１２００℃以下の温度に設定するのが好ましい。また、内部ヒータ２１０は、１２５０℃以上１４００℃以下の温度に設定するのが好ましい。これにより、サセプタ２０８の温度は１２５０℃以上１４００℃以下の所定の成長温度に調整される。
本ステップのその他の処理条件としては、以下が例示される。
処理圧力：０．５〜２気圧
ＧａＣｌガスの分圧：０．１〜２０ｋＰａ
ＮＨ３ガスの分圧／ＧａＣｌガスの分圧：１〜１００
Ｈ2ガスの分圧／ＧａＣｌガスの分圧：０〜１００
また、基板１０の表面に対してＧａＣｌガスおよびＮＨ３ガスを供給する際は、ガス供給管２３２ａ〜２３２ｃのそれぞれから、キャリアガスとしてのＮ２ガスを添加してもよい。Ｎ２ガスを添加してノズル２４９ａ〜２４９ｃから供給されるガスの吹き出し流速を調整することで、基板１０の表面における原料ガスの供給量等の分布を適切に制御し、面内全域にわたり均一な成長速度分布を実現することができる。なお、Ｎ２ガスの代わりにＡｒガスやＨｅガス等の希ガスを供給するようにしてもよい。
（搬出ステップ）
基板１０上へ所望の厚さの半導体層３０を成長させたら、反応室２０１内へＮＨ３ガス、Ｎ２ガスを供給しつつ、また、反応室２０１内を排気した状態で、反応室２０１内へのＨＣｌガス、Ｈ２ガスの供給、ゾーンヒータ２０７による加熱をそれぞれ停止する。そして、反応室２０１内の温度が５００℃以下に降温したらＮＨ３ガスの供給を停止し、反応室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させる。そして、反応室２０１内を、例えば２００℃以下の温度、すなわち、反応容器２０３内から、半導体層３０を形成した基板１０（すなわち積層物１）の搬出が可能となる温度へと降温させる。その後、積層物１を反応室２０１内から、グローブボックス２２０およびパスボックスを介して、搬出する。
以上により、本実施形態の積層物１が製造される。
（Ｓ１８０：スライス工程）
積層物１を搬出したら、図７に示すように、積層物１のうちの半導体層３０を例えば成長面に平行にスライスすることにより、１枚以上の自立基板２を作製する。このスライス加工は、例えばワイヤソーや放電加工機等を用いて行うことが可能である。このとき、拡大成長させた半導体層３０をスライスすることにより、基板１０よりも大径の自立基板２を得ることができる。
その後、自立基板２の表面（−ｃ面、Ｎ極性面）に所定の研磨加工を施すことで、この面をエピレディなミラー面とする。なお、自立基板２の裏面（＋ｃ面、Ｇａ極性面）はラップ面あるいはミラー面とする。
以上により、本実施形態の自立基板２が製造される。
なお、上述の高温ベークステップ、通常ベークステップ、結晶成長ステップおよび搬出ステップの実行順序は、次の通り実施するのが好ましい。すなわち、ｎを１以上の整数とした場合、例えば、反応室２０１内や交換室２０２内が大気に暴露→高温ベークステップ→結晶成長ステップ→搬出ステップ→（通常ベークステップ→結晶成長ステップ→搬出ステップ）×ｎという順序で実施するのが好ましい。
なお、自立基板２の切り出し後に残った、少なくとも裏面１２側に保護層２０が設けられた基板１０を、再度利用して、基板１０の表面１１側に半導体層３０を再成長させてもよい。これにより、自立基板２の製造コストを低減することができる。
（３）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）ＩＩＩ族窒化物半導体からなる基板１０のうち、ＩＩＩ族元素極性面からなる裏面１２側に、耐熱性が基板１０の裏面１２よりも高い保護層２０を形成することで、１２５０℃以上の成長温度において基板１０のＮ極性面からなる表面１１側に半導体層３０を成長させる際に、基板１０の少なくとも裏面１２の熱分解を抑制することができ、基板１０の裏面１２からのＩＩＩ族元素の蒸気の発生を抑制することができる。これにより、基板１０の裏面１２からのＩＩＩ族元素の蒸気の発生に起因して、基板１０の表面１１にＩＩＩ族元素の液滴が付着することを抑制することができる。その結果、成長温度が１２５０℃以上であっても、半導体層３０の表面を平滑にすることができる。
また、基板１０の裏面１２からのＩＩＩ族元素の蒸気の発生を抑制することで、拡大成長中の半導体層３０の側面にＩＩＩ族元素の液滴が付着することを抑制することができる。その結果、半導体層３０の径方向の成長が阻害されることを抑制し、半導体層３０を安定的に拡大成長させることができる。
また、保護層２０により基板１０の裏面１２の熱分解を抑制することで、半導体層３０の成長中に、基板１０の裏面１２中に含まれていた不純物が基板１０の表面１１に回り込むことを抑制することができる。すなわち、基板１０の裏面１２由来の不純物が半導体層３０中に混入することを抑制することができる。
また、１２５０℃以上の非常に高温の成長温度での半導体層３０の安定的な成長が可能となることで、半導体層３０をＮ極性面で成長させたとしても、半導体層３０への不純物の混入を抑制し、半導体層３０を高純度に成長させることができる。具体的には、半導体層３０中のＯの濃度や、半導体層３０中のＣの濃度を、例えば、多くとも１×１０１７ａｔ／ｃｍ３未満とすることができる。
このように、本実施形態では、積層物１および自立基板２をそれぞれ高純度に製造することができる。
（ｂ）本実施形態では、半導体層３０をエピタキシャル成長させる工程の前に、半導体層３０をエピタキシャル成長させる反応容器２０３内のうち少なくとも成長温度に加熱される領域であって、基板１０が搬入される領域とは仕切られておらず、基板１０に供給されるガスが接触する高温反応領域２０１ａの温度を１５００℃以上の温度に加熱しつつ、反応容器２０３内への窒化剤の供給を不実施とし、反応容器２０３内へのＨ２ガスおよびハロゲン系ガスの供給を実施することで、高温反応領域２０１ａを構成する部材の表面を清浄化および改質させる高温ベークステップを実施する。その後、１２５０℃以上の成長温度で半導体層３０を成長させることで、非常に高純度な半導体層３０を成長させることができる。具体的には、半導体層３０中のＯの濃度や、半導体層３０中のＣの濃度を、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることができる。
（ｃ）半導体層３０中のＯの濃度を、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることで、半導体層３０中のＳｉまたはＧｅ等の制御が容易なｎ型不純物の濃度によって半導体層３０中の自由電子濃度を制御することができる。
ここで、従来の気相成長装置等を用いてＩＩＩ族窒化物半導体からなる半導体層をＮ極性面で成長させると、気相成長装置を構成する部材等に起因して、Ｏが半導体層中に意図せずに混入する可能性がある。ＩＩＩ族窒化物半導体中のＯは、自由電子を生成するｎ型不純物（ドナー）となる。このようにｎ型不純物となるＯが半導体層中に意図せずに混入した状態では、半導体層中の自由電子濃度を制御することは困難である。
これに対し、本実施形態では、上述の製造方法により、添加量の制御が比較的難しいＯの濃度を極限まで低下させることで、半導体層３０中のｎ型不純物の添加量を、添加量の制御が比較的容易であるＳｉおよびＧｅの合計濃度により決定することができる。これにより、半導体層３０中の自由電子濃度を、ＳｉおよびＧｅの合計濃度とほぼ等しくすることができる。
例えば、本実施形態のように、半導体層３０中のＳｉおよびＧｅの各濃度を、例えば、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることで、半導体層３０中の自由電子濃度を所定値未満とすることができ、半導体層３０の絶縁性を高くすることができる。その結果、半導体層３０から得られる自立基板２０を半絶縁性基板とすることができる。
（ｄ）半導体層３０中のＣの濃度を、例えば、１×１０１７ａｔ／ｃｍ３未満、好ましくは１×１０１６ａｔ／ｃｍ３未満、より好ましくは５×１０１５ａｔ／ｃｍ３未満とすることで、半導体層３０中のｎ型不純物の濃度のみによって半導体層３０中の自由電子濃度を制御することができる。
ここで、従来の気相成長装置等を用いた上述の場合では、Ｃも半導体層中に意図せずに混入する可能性がある。ＩＩＩ族窒化物半導体中のＣは、ｐ型不純物（アクセプタ）となり、ｎ型不純物を補償することとなる。このようにｎ型不純物を補償するＣが半導体層中に意図せずに混入した状態では、半導体層中の自由電子濃度を制御することは困難である。
これに対し、本実施形態では、上述の製造方法により、ｎ型不純物を補償するＣの濃度を極限まで低下させることで、半導体層３０中のｎ型不純物の濃度のみによって半導体層３０中の自由電子濃度を容易に制御することができる。すなわち、半導体層３０中の自由電子濃度を、ｎ型不純物の濃度とほぼ等しくすることができる。
（ｅ）本実施形態で得られる自立基板２は、上述したように高純度であることから、２０℃以上２００℃以下の温度条件下での電気抵抗率が１×１０６Ωｃｍ以上という高い絶縁性を有している。なお、ＧａＮ結晶がＳｉやＯといったドナー不純物を多く含む場合、この結晶の絶縁性を高めるには、例えば、結晶中にＭｎ、Ｆｅ、コバルト（Ｃｏ）、Ｎｉ、銅（Ｃｕ）等の補償用不純物を添加する場合がある。しかしながら、この場合では、補償用不純物の添加によりＧａＮ結晶の品質が劣化しやすくなる可能性がある。例えば、ＧａＮ結晶中に補償用不純物を添加すると、この結晶をスライスすることで得られる自立基板に割れが発生しやすくなる。また、基板上に形成された積層構造中に補償用不純物が拡散することで、この基板を用いて作製された半導体デバイスの特性が低下しやすくなる。これに対し、本実施形態の自立基板２では、補償用不純物を添加することなく高い絶縁性を得られることから、従来手法では問題となりやすい結晶性劣化の課題を回避することが可能となる。
（ｆ）本実施形態で得られる自立基板２の絶縁性は、結晶中への補償用不純物の添加によって得られる絶縁性に比べ、温度依存性が低く、安定したものとなる。というのも、ＳｉやＯを例えば１×１０１７ａｔ／ｃｍ３以上の濃度で含むＧａＮ結晶に対し、それらの濃度を上回る濃度でＦｅを添加すれば、本実施形態のＧａＮ結晶に近い絶縁性を付与することは一見可能とも考えられる。しかしながら、補償用不純物として用いられるＦｅの準位は０．６ｅＶ程度と比較的浅いことから、Ｆｅの添加により得られた絶縁性は、本実施形態のＧａＮ結晶が有する絶縁性に比べ、温度上昇等に伴って低下しやすいという特性がある。これに対し、本実施形態によれば、補償用不純物の添加を行うことなく絶縁性を実現できることから、従来手法で問題となりやすい温度依存性増加の課題を回避することが可能となる。
（ｇ）反応容器２０３内のうち少なくとも上述の高温反応領域２０１ａを構成する部材として、少なくともその表面が石英非含有およびＢ非含有の材料からなる部材を用いることで、半導体層３０中に意図せずに、Ｓｉ、ＯおよびＢが混入することを抑制することができる。その結果、非常に高純度な半導体層３０を成長させることができる。
例えば、反応容器２０３内のうち少なくとも上述の高温反応領域２０１ａを構成する部材を、例えば、ＳｉＣ、グラファイト等のＯ非含有の耐熱性材料により構成した場合、基板１０上に成長させるＧａＮ結晶中のＯ濃度をさらに低減させることが可能となる。これにより、ＧａＮ結晶の品質をさらに向上させ、また、絶縁性をさらに向上させることが可能となる。
例えば、反応容器２０３内のうち少なくとも上述の高温反応領域２０１ａを構成する部材を、例えば、アルミナ等のＣ非含有の耐熱性材料により構成した場合、基板１０上に成長させるＧａＮ結晶中のＣ濃度をさらに低減させることが可能となる。これにより、ＧａＮ結晶の品質をさらに向上させることが可能となる。
（ｈ）基板１０の裏面１２側だけでなく側面１３側にも保護層２０を設けた状態で半導体層３０を成長させることで、基板１０の側面１３の熱分解を抑制し、基板１０の側面１３からのＧａ蒸気の発生を抑制することができる。ここで、基板１０の側面１３に保護層２０が設けられていない場合、基板１０の側面１３からのＧａ蒸気の発生によって、拡大成長中の半導体層３０の側面にＧａの液滴が付着する可能性がある。基板１０の側面１３は、拡大成長中の半導体層３０の側面に近いため、このような現象が生じ易い。そのため、半導体層３０の径方向の成長が阻害されてしまう可能性がある。これに対し、本実施形態では、基板１０の裏面１２側だけでなく側面１３側にも保護層２０を設けた状態で半導体層３０を成長させることで、基板１０の側面１３からのＧａ蒸気の発生に起因して、拡大成長中の半導体層３０の側面にＧａの液滴が付着することを抑制することができる。その結果、半導体層３０の径方向の成長が阻害されることを抑制し、半導体層３０を安定的に拡大成長させることができる。
（４）本実施形態の変形例
本実施形態の構成は、上述の第１実施形態の構成に限定されず、以下に示す変形例のように変更することができる。
（変形例１）
変形例１では、Ｎ極性面で成長させた半導体層３０がＦｅを含む点が上述の実施形態と異なる。すなわち、半導体層３０中のＯおよびＣの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、半導体層３０中のＳｉおよびＧｅの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、半導体層３０中のＢの濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。一方で、半導体層３０中のＦｅの濃度は、例えば、１×１０１７ａｔ／ｃｍ３以上である。
半導体層３０から得られる自立基板２では、２０℃以上２００℃以下の温度条件下での電気抵抗率は、例えば、１×１０８Ω・ｃｍ以上となる。
変形例１によれば、Ｎ極性面で成長させた半導体層３０中において、ｎ型不純物としてのＳｉやＯ等の濃度を低くすることにより、Ｆｅの添加量を少なく抑えたとしても、半導体層３０の絶縁性を向上させることができる。
（変形例２）
変形例２では、Ｎ極性面で成長させた半導体層３０がｎ型半導体層である点が上述の実施形態と異なる。すなわち、半導体層３０中のＯおよびＣの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、半導体層３０中のＢおよびＦｅの各濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。一方で、半導体層３０中のＳｉの濃度は、例えば、１×１０１８ａｔ／ｃｍ３以上である。なお、Ｓｉに代えて、またはＳｉに加えて、Ｇｅが添加されていてもよい。
半導体層３０から得られる自立基板２では、２０℃以上２００℃以下の温度条件下での電気抵抗率は、例えば、１００Ω・ｃｍ以下となる。
変形例２によれば、Ｎ極性面で成長させた半導体層３０中において、ｎ型不純物としてのＳｉを補償するＣやＦｅ等の濃度を低くすることにより、Ｓｉの添加量を少なく抑えたとしても、半導体層３０中に所望の濃度の自由電子を生じさせ、半導体層３０に所望の導電性を付与することができる。
（変形例３）
変形例３では、Ｎ極性面で成長させた半導体層３０がｐ型半導体層である点が上述の実施形態と異なる。すなわち、半導体層３０中のＯおよびＣの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、半導体層３０中のＳｉおよびＧｅの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、半導体層３０中のＢおよびＦｅの濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。一方で、半導体層３０中のＭｇの濃度は、例えば、３×１０１８ａｔ／ｃｍ３以上である。
半導体層３０中のホール濃度は、例えば、２×１０１７ａｔ／ｃｍ３以上となる。
変形例３によれば、Ｎ極性面で成長させた半導体層３０中において、ｎ型不純物としてのＳｉやＯ等の濃度を低くすることにより、Ｍｇの添加量を少なく抑えたとしても、半導体層３０中に所望の濃度のホールを生じさせることができる。
＜本発明の第２実施形態＞
以下、本発明の第２実施形態について図面を参照しながら説明する。本実施形態は、積層物１から半導体装置３を得る点が上述の第１実施形態と異なる。以下、上述の第１実施形態と異なる要素についてのみ説明する。
（１）窒化物半導体積層物
まず、図８を用い、本実施形態に係る積層物１について説明する。図８は、本実施形態に係る窒化物半導体積層物を示す断面図である。
図１に示すように、本実施形態の積層物１は、例えば、後述のショットキーバリアダイオード（ＳＢＤ）としての半導体装置３を製造する際の中間体として構成されている。具体的には、積層物１は、例えば、基板１０と、保護層２０と、半導体層３０と、を有している。
（基板）
本実施形態では、基板１０は、例えば、ｎ型不純物を含むｎ型ＧａＮ自立基板として構成されている。基板１０中のｎ型不純物としては、例えば、ＳｉまたはＧｅが挙げられる。基板１０中のｎ型不純物の濃度は、例えば、１．０×１０１８ａｔ／ｃｍ３以上１．０×１０１９ａｔ／ｃｍ３以下である。
なお、基板１０の表面１１は、第１実施形態と同様に、Ｎ極性面であり、基板１０の裏面１２は、Ｇａ極性面である。
（保護層）
保護層２０は、少なくとも基板１０の裏面１２側に設けられ、耐熱性が基板１０の裏面１２よりも高い材料により構成されている。本実施形態においても、保護層２０は、例えば、基板１０の裏面１２側だけでなく、基板１０の側面１３側にも設けられている。
（半導体層）
本実施形態では、基板１０のＮ極性面からなる表面１１上に設けられた半導体層３０は、例えば、下地ｎ型半導体層３１と、ドリフト層３２と、を有している。
（下地ｎ型半導体層）
下地ｎ型半導体層３１は、基板１０の結晶性を引き継いでドリフト層３２を安定的にエピタキシャル成長させるバッファ層として、基板１０の表面１１に接するよう設けられている。
また、下地ｎ型半導体層３１は、ｎ型不純物を含み、ｎ型不純物以外の不純物を少なくしたｎ型ＧａＮ層として構成されている。すなわち、下地ｎ型半導体層３１中のＯおよびＣの各濃度は、例えば、１×１０１７ａｔ／ｃｍ３未満である。また、下地ｎ型半導体層３１中のＢおよびＦｅの各濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。一方で、下地ｎ型半導体層３１中のＳｉの濃度は、例えば、１．０×１０１８ａｔ／ｃｍ３以上１．０×１０１９ａｔ／ｃｍ３以下である。なお、Ｓｉに代えて、またはＳｉに加えて、Ｇｅが添加されていてもよい。
下地ｎ型半導体層３１の厚さは、後述のドリフト層３２の厚さよりも薄く、例えば、０．１μｍ以上３μｍ以下である。
（ドリフト層）
ドリフト層３２は、下地ｎ型半導体層３１上に設けられ、低濃度のｎ型不純物を含み、ｎ型不純物以外の不純物を少なくしたｎ型ＧａＮ層として構成されている。すなわち、ドリフト層３２中のＯおよびＣの各濃度は、例えば、１×１０１６ａｔ／ｃｍ３未満、好ましくは５×１０１５ａｔ／ｃｍ３未満である。また、ドリフト層３２中のＢおよびＦｅの各濃度は、例えば、１×１０１５ａｔ／ｃｍ３未満である。一方で、ドリフト層３２中のＳｉの濃度は、基板１０および下地ｎ型半導体層３１のそれぞれのＳｉの濃度よりも低く、例えば、１．０×１０１４ａｔ／ｃｍ３以上５．０×１０１６ａｔ／ｃｍ３以下である。ドリフト層３２中のＳｉの濃度を１．０×１０１４ａｔ／ｃｍ３以上とすることにより、半導体装置３のオン抵抗を低減することができる。一方で、ドリフト層３２のＳｉの濃度を５．０×１０１６ａｔ／ｃｍ３以下とすることにより、半導体装置３の所定の耐圧を確保することができる。なお、Ｓｉに代えて、またはＳｉに加えて、Ｇｅが添加されていてもよい。
ドリフト層３２は、半導体装置３の耐圧を向上させるため、例えば、下地ｎ型半導体層３１よりも厚く設けられている。具体的には、ドリフト層３２の厚さは、例えば、３μｍ以上１００μｍ以下である。ドリフト層３２の厚さを３μｍ以上とすることにより、半導体装置３の所定の耐圧を確保することができる。一方で、ドリフト層３２の厚さを１００μｍ以下とすることにより、半導体装置３のオン抵抗を低減することができる。
なお、下地ｎ型半導体層３１およびドリフト層３２のそれぞれの厚さが上述の範囲内である場合には、図８に示すように、積層物１のうち半導体層３０の径の拡大は、実際上で観察することができない。第１実施形態のように半導体層３０を長時間成長させる場合には、図１に示すように半導体層３０の径の拡大が見られるが、本実施形態では、半導体層３０の厚さが小さいため、上述の半導体層３０の径の拡大が見られない。
なお、ドリフト層３２は、例えば、不純物がイオン注入される被注入領域（符号不図示）を有している。
（２）半導体装置
次に、図９を用い、本実施形態に係る半導体装置３について説明する。図９は、本実施形態に係る半導体装置を示す断面図である。
図９に示すように、本実施形態の半導体装置３は、上述の積層物１を用いて製造されたＳＢＤとして構成され、例えば、基板１０と、下地ｎ型半導体層３１と、ドリフト層３２と、絶縁膜４０と、ｐ型電極（アノード）５２と、ｎ型電極（カソード）５４と、を有している。
本実施形態のドリフト層３２は、例えば、その表面側の少なくとも一部に、不純物がイオン注入される不純物注入領域（不純物領域、ｐ型領域）３５を有している。本実施形態の不純物注入領域３５は、例えば、ｐ型不純物がイオン注入されることにより形成されている。ｐ型不純物としては、例えば、Ｍｇが挙げられる。不純物注入領域３５中のｐ型不純物の濃度の最大値は、例えば、１×１０１７ａｔ／ｃｍ３以上１×１０２０ａｔ／ｃｍ３以下であり、ドリフト層３２の表面からの不純物注入領域３５の深さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
本実施形態の不純物注入領域３５は、例えば、平面視でリング状に設けられ、いわゆるガードリングとして構成されている。このように、ドリフト層３２がガードリングとしての不純物注入領域３５を有していることにより、ｐ型電極５２周辺の電界集中を抑制することができる。その結果、半導体装置３の耐圧を向上させることができる。
ｐ型電極５２は、ドリフト層３２の表面に接するように設けられている。ｐ型電極５２は、ドリフト層３２とショットキー障壁を形成するよう構成され、例えば、Ｐｄ、Ｐｄ／Ｎｉ、またはＮｉ／Ａｕからなっている。また、ｐ型電極５２は、平面視で該ｐ型電極５２の外周部がドリフト層３２中の不純物注入領域３５と重なるよう配置されている。
ｎ型電極５４は、基板１０の裏面１２側に設けられている。ｎ型電極５４は、基板１０に対してオーミック接触するよう構成され、例えば、Ｔｉ／Ａｌからなっている。
なお、半導体装置３の状態では、保護層２０は除去されている。
（３）半導体積層物の製造方法および半導体装置の製造方法
次に、図８〜図１１を用い、本実施形態に係る半導体積層物の製造方法および半導体装置の製造方法について説明する。図１０は、本実施形態に係る窒化物半導体積層物の製造方法または半導体装置の製造方法を示すフローチャートである。図１１（ａ）は、イオン注入工程を示す断面図であり、（ｂ）は、活性化アニール工程を示す断面図である。なお、図１１（ａ）および（ｂ）は、積層物１の一部を示している。
本実施形態では、以下に示すＳ１２０〜Ｓ２００を実施することで、積層物１および半導体装置３を製造する例について説明する。
（Ｓ１２０〜Ｓ１４０）
第１実施形態と同様に、基板用意工程Ｓ１２０および保護層形成工程Ｓ１４０を実施する。保護層形成工程Ｓ１４０により、少なくとも基板１０のＧａ極性面からなる裏面１２側に、耐熱性が基板１０の裏面１２よりも高い保護層２０を形成する。本実施形態においても、例えば、基板１０の裏面１２側だけでなく、基板１０の側面１３側にも、保護層２０を形成する。
（Ｓ１６０：半導体層形成工程）
次に、第１実施形態と同様に、反応室２０１のうち少なくとも高温反応領域２０１ａを構成する各種部材の表面を清浄化および改質する高温ベークステップを行った後に、１２５０℃以上の成長温度に加熱された基板１０に対してＧａＣｌガスおよびＮＨ３ガスを供給することで、基板１０のＮ極性面からなる表面１１側に、ＧａＮからなる半導体層３０をエピタキシャル成長させる。
このとき、本実施形態では、半導体層３０として、例えば、下地ｎ型半導体層３１と、ドリフト層３２とをこの順で成長させる。
下地ｎ型半導体層３１を成長させる際、ＧａＣｌガスおよびＮＨ３ガスを供給すると同時に、ＳｉＨ４ガスやＳｉＨ２Ｃｌ２等のＳｉ含有ガスを基板１０に対して供給することにより、下地ｎ型半導体層３１中にＳｉをドーピングする。反応容器２０３内におけるＧａＣｌガスに対するＳｉ含有ガスの分圧比率（Ｓｉ含有ガスの分圧／ＧａＣｌガスの分圧）は、例えば１／１×１０４〜１／１０００とすることができる。これにより、下地ｎ型半導体層３１中のＳｉの濃度が、例えば、１．０×１０１８ａｔ／ｃｍ３以上１．０×１０１９ａｔ／ｃｍ３以下となる。
また、ドリフト層３２を成長させる際、下地ｎ型半導体層３１を成長させる際と同様に、Ｓｉ含有ガスを基板１０に対して供給することにより、ドリフト層３２中にＳｉをドーピングする。反応容器２０３内におけるＧａＣｌガスに対するＳｉ含有ガスの分圧比率（Ｓｉ含有ガスの分圧／ＧａＣｌガスの分圧）は、例えば１／１×１０８〜１／２×１０５とすることができる。これにより、ドリフト層３２中のＳｉの濃度が、例えば、１．０×１０１４ａｔ／ｃｍ３以上５．０×１０１６ａｔ／ｃｍ３以下となる。
以上により、本実施形態の積層物１が製造される。
（Ｓ２００：半導体装置作製工程）
次に、積層物１を用い、以下のように半導体装置３を作製する。
（イオン注入ステップ）
ドリフト層３２の表面を覆うように、例えば、スパッタ法により、シリコン窒化膜（ＳｉＮｘ膜）またはＡｌＮ膜からなる表面側キャップ層６０を形成する。これにより、ドリフト層３２へのイオン注入の際に、ドリフト層３２へのダメージを抑制することができる。なお、このとき、表面側キャップ層６０の厚さを、例えば、２０ｎｍ以上５０ｎｍ以下とする。
表面側キャップ層６０を形成したら、表面側キャップ層６０上に所定のレジストパターン７０を形成する。このとき、レジストパターン７０において、平面視でドリフト層３２の被注入領域の位置に開口（符号不図示）を形成する。なお、本実施形態では、レジストパターン７０の開口を例えば平面視でリング状とする。
レジストパターン７０を形成したら、図１１（ａ）に示すように、ドリフト層３２のＮ極性面からなる表面のうち、レジストパターン７０の開口に露出した部分（ドリフト層３２の被注入領域）に対して、ｐ型不純物をイオン注入する。これにより、ドリフト層３２中（ドリフト層３２の表面側の少なくとも一部）に、ｐ型不純物を含む不純物注入領域３５を形成する。なお、本実施形態では、不純物注入領域３５は、平面視でリング状のガードリングとなる。
このとき、ｐ型不純物として、例えば、Ｍｇをイオン注入する。また、このとき、ｐ型不純物をイオン注入する際の加速電圧を、例えば、１０ｋｅＶ以上１００ｋｅＶ以下とし、ドーズ量を、例えば、１×１０１２ｃｍ−２以上１×１０１５ｃｍ−２以下とする。これにより、不純物注入領域３５中のｐ型不純物濃度の最大値は、例えば、１×１０１７ａｔ／ｃｍ３以上１×１０２０ａｔ／ｃｍ３以下となり、ドリフト層３２の表面からの不純物注入領域３５の深さは、例えば、５０ｎｍ以上３００ｎｍ以下となる。
なお、このとき、半導体層成長工程Ｓ１６０で用いた保護層２０が基板１０の少なくとも裏面１２側に設けられた状態を維持する。
ｐ型不純物のイオン注入が完了したら、レジストパターン７０を除去する。
（活性化アニールステップ）
次に、図１１（ｂ）に示すように、例えば、所定の加熱処理装置（不図示）により、不活性ガスの雰囲気下で、積層物１に対して少なくとも赤外線を照射し、積層物１をアニールする。これにより、イオン注入ステップにおいて半導体層３０が受けた結晶ダメージを回復させ、不純物注入領域３５中のｐ型不純物を結晶格子中に組み込んで（電気的に）活性化させる。
このとき、アニール処理は、例えば、開始温度からアニール温度までの昇温を３〜３０秒の範囲内の時間で行い、アニール温度での保持を２０秒〜３分の範囲内の時間行い、その後、アニール温度から停止温度までの降温を１〜１０分の範囲内の時間で行うといった処理手順、処理条件で行う。停止温度および開始温度を、それぞれ、例えば５００〜８００℃の範囲内の温度とする。アニール温度を、例えば１１００℃以上１２５０℃以下の範囲内の温度とする。アニール処理の不活性ガス雰囲気を、Ｎ２ガス、またはＡｒガス等の希ガスを含む雰囲気とし、その圧力を、例えば１００〜２５０ｋＰａの範囲内の圧力とする。
また、このとき、基板１０の表面１１側に表面側キャップ層６０が設けられた状態で、積層物１をアニールする。これにより、活性化アニールステップにおいて、ドリフト層３２の表面の熱分解を抑制することができる。
また、このとき、半導体層成長工程Ｓ１６０で用いた保護層２０が基板１０の少なくとも裏面１２側に設けられた状態で、積層物１をアニールする。これにより、半導体層成長工程Ｓ１６０と同様に、保護層２０により基板１０の裏面１２の熱分解を抑制することができる。
アニール処理が完了したら、所定の溶媒で表面側キャップ層６０および保護層２０を除去する。
（ｐ型電極形成ステップ）
次に、半導体層３０の表面１１を覆うように、例えばスパッタ法によりＰｄ／Ｎｉ膜を形成し、フォトリソグラフィによりＰｄ／Ｎｉ膜を所定の形状にパターニングする。これにより、平面視でｐ型電極５２の外周部が不純物注入領域３５と重なるように、ｐ型電極５２を形成する。
（ｎ型電極形成ステップ）
次に、基板１０の裏面１２側に、例えばスパッタ法によりＴｉ／Ａｌ膜を形成し、フォトリソグラフィによりＴｉ／Ａｌ膜を所定の形状にパターニングする。これにより、基板１０の裏面１２側に、ｎ型電極５４を形成する。
（オーミックアロイ工程）
次に、例えば、所定の加熱処理装置（不図示）により、不活性ガスの雰囲気下で、積層物１に対して少なくとも赤外線を照射し、積層物１をアニールする。これにより、ｐ型電極５２およびｎ型電極５４のそれぞれを構成する各金属膜の密着性を向上させるとともに、ドリフト層３２に対するｐ型電極５２の接触抵抗、および基板１０に対するｎ型電極５４の接触抵抗を低減させる。
その後、積層物１をダイシングし、所定の大きさのチップに切り分ける。チップサイズは、典型的には、０．３ｍｍ角以上２０ｍｍ角以下であり、１枚の積層物１から数個以上数万個以下のチップを取得することができる。
以上により、図９に示すように、本実施形態の半導体装置３が製造される。半導体装置３では、ドリフト層３２の表面側にガードリングとしての不純物注入領域３５が形成されていることで、ｐ型電極５２周辺の電界集中を抑制することができる。その結果、半導体装置３の耐圧を向上させることができる。
（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）ＩＩＩ族窒化物半導体からなる基板１０のうち、ＩＩＩ族元素極性面からなる裏面１２側に、耐熱性が基板１０の裏面１２よりも高い保護層２０を形成することで、１２５０℃以上の成長温度において基板１０のＮ極性面からなる表面１１側に半導体装置３の機能層としての半導体層３０を成長させる際に、基板１０の裏面１２からのＧａ蒸気の発生に起因して、基板１０の表面１１にＧａの液滴が付着することを抑制することができる。これにより、成長温度が１２５０℃以上であっても、半導体層３０の表面を平滑にすることができる。その結果、半導体装置３の耐圧を向上させることができる。
また、１２５０℃以上の非常に高温の成長温度での半導体層３０の安定的な成長が可能となることで、半導体層３０をＮ極性面で成長させたとしても、半導体層３０への不純物の混入を抑制し、半導体層３０を高純度に成長させることができる。具体的には、半導体層３０中のＯの濃度や、半導体層３０中のＣの濃度を、例えば、多くとも１×１０１７ａｔ／ｃｍ３未満とすることができる。これにより、半導体層３０の自由キャリアの濃度を容易に制御することができる。
このように、本実施形態では、積層物１および半導体装置３をそれぞれ高純度に製造することができる。
（ｂ）基板１０の熱的に安定なＮ極性面からなる表面１１側に不純物をイオン注入することで、活性化アニールステップにおいてアニール温度を１１００℃以上とした際であっても、基板１０の表面１１の熱分解を抑制することができる。これにより、基板のＩＩＩ族元素極性面側に不純物をイオン注入する場合よりも、アニール温度を高くしたり、アニール時間を長くしたりすることができる。その結果、イオン注入した不純物を確実に活性化させることができる。
（ｃ）イオン注入される半導体層３０中のＯ、ＳｉおよびＣ等の不純物の濃度が極めて低いことから、Ｍｇ等のｐ型不純物の注入量を少なく抑えたとしても、不純物注入領域３５中のホール濃度を容易に制御することができ、不純物注入領域３５に所望の導電性（ｐ型半導体特性）を付与することが可能となる。つまり、Ｏ、ＳｉおよびＣ等の不純物をより多く含む従来のＧａＮ結晶に比べて、Ｍｇ等の不純物のイオン注入による結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与することができる。さらには、上記不純物を多く含む場合に比べて、キャリア散乱の要因となる不純物の濃度が極めて低いことにより、キャリアの移動度低下を回避することができる。
（ｄ）活性化アニールステップでは、半導体層成長工程Ｓ１６０で用いた保護層２０が基板１０の少なくとも裏面１２側に設けられた状態で、積層物１をアニールする。つまり、半導体層成長工程Ｓ１６０で用いた保護層２０を、活性化アニールステップでの裏面側キャップ層として兼用する。これにより、半導体層成長工程Ｓ１６０と同様に、活性化アニールステップにおいて、保護層２０により基板１０の裏面１２の熱分解を抑制することができる。また、活性化アニールステップでの裏面側キャップ層の形成工程が不要となることで、製造工程を短縮化することができる。これにより、半導体装置３の品質を向上させつつ、半導体装置３の生産性を向上させることができる。
（５）本実施形態の変形例
本実施形態の構成は、上述の第２実施形態の構成に限定されず、以下に示す変形例のように変更することができる。
図１２は、本実施形態の変形例に係る半導体装置を示す断面図である。
図１２に示す変形例にように、半導体装置３は、いわゆるジャンクションバリアショットキー（ＪＢＳ）ダイオードとして構成されていてもよい。
本変形例では、ｐ型不純物を含む不純物注入領域３５のパターンが上述の実施形態の不純物注入領域３５のパターンと異なっている。すなわち、本変形例の不純物注入領域３５のうち外周部よりも内側の領域の一部は、平面視でｐ型電極５２と重なるよう配置されている。具体的には、不純物注入領域３５は、例えば、平面視で所定の間隔で同心円状に配置された複数の円環状パターン（符号不図示）を有している。これにより、ドリフト層３２とｐ型電極５２とが直接接合するショットキー接合部（符号不図示）と、ｐ型不純物を含む不純物注入領域３５を介してドリフト層３２とｐ型電極５２とが接合するｐｎ接合部（符号不図示）とが形成されている。なお、不純物注入領域３５は、ストライプ状等の他のパターンを有していても良い。
本変形例によれば、ｐ型不純物を含む不純物注入領域３５を介したｐｎ接合部において空乏層を形成することができる。これにより、半導体装置３の順方向の特性を、上述の実施形態のようなＳＢＤの特性とほぼ同等としつつ、半導体装置３の逆方向の耐圧をＳＢＤの耐圧よりも向上させることができる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、基板１０がＧａＮ自立基板からなる場合について説明したが、基板は、ＩＩＩ族窒化物半導体からなっていれば、ＧａＮに限られない。すなわち、基板は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１，０≦ｘ≦１，０≦ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていればよい。なお、基板がＡｌＮからなる場合、保護層は、ＡｌＮ以外とし、例えば、Ａｌ２Ｏ３またはＢＮとすることが好ましい。
上述の実施形態では、半導体層３０がＧａＮからなる場合について説明したが、半導体層は、ＩＩＩ族窒化物半導体からなっていれば、ＧａＮに限られない。すなわち、半導体層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１，０≦ｘ≦１，０≦ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていればよい。
上述の実施形態では、半導体層３０は、基板１０と同じ材料（ＧａＮ）からなる場合について説明したが、半導体層は、上記したＩＩＩ族窒化物半導体からなっていれば、基板と異なる材料からなっていてもよい。
上述の実施形態では、保護層２０が基板１０の裏面１２側だけでなく側面１３側にも設けられている場合について説明したが、保護層は、基板の裏面側のみに設けられていてもよい。
上述の実施形態では、ステップ２において、リング状スペーサ３１０や板状スペーサ３２０を介して基板１０をサセプタ２０８上に載置する場合について説明したが、基板１０の表面１１側を保護できれば、リング状スペーサ３１０や板状スペーサ３２０を用いなくてもよい。例えば、サセプタ２０８のポケット２０８ｐ内に、基板１０の表面１１の面積よりも少し小さい面積を有する溝部を形成しておき、基板１０の表面１１側が当該溝部を覆うように基板１０をサセプタ２０８上に載置してもよい。これにより、基板１０の表面１１側を保護することができる。
上述の第２実施形態では、不純物注入領域３５がｐ型不純物をイオン注入することにより形成される場合について説明したが、不純物注入領域は、ｎ型不純物、またはその他の不純物をイオン注入することにより形成されてもよい。
以下、本発明の効果を裏付ける各種実験結果について説明する。
（１）窒化物半導体積層物の製造
以下の窒化物半導体積層物のサンプルを、それぞれ所定数、製造した。
（実施例）
基板：ＧａＮ
基板の表面：Ｎ極性面
保護層：ＡｌＮ
保護層の形成方法：ＨＶＰＥ法
保護層の厚さ：３００ｎｍ
保護層の形成箇所：基板の裏面側および側面側
半導体層：ＧａＮ
半導体層の製造装置：上述の実施形態のＨＶＰＥ装置
半導体層の厚さ：１０００μｍ
半導体層の成長温度：１２５０℃
（比較例）
基板：ＧａＮ
基板の表面：Ｎ極性面
保護層：なし
半導体層：ＧａＮ
半導体層の製造装置：従来のＨＶＰＥ装置
半導体層の厚さ：１０００μｍ
半導体層の成長温度：１２５０℃
（２）評価
半導体層を成長した後の半導体層の表面状態を光学顕微鏡等で観察した。また、ＳＩＭＳにより、半導体層の組成分析を行った。
（３）結果
（比較例）
比較例の積層物では、半導体層の表面が荒れていた。比較例では、１２５０℃で半導体層を成長する際に、基板の裏面の熱分解に起因して発生したＧａ蒸気が基板の表面に回りこみ、Ｇａの液滴が基板の表面に付着したと考えられる。このため、基板上への半導体層の成長が阻害され、半導体層の表面が荒れてしまったと考えられる。
また、比較例の積層物では、半導体層の外周形状が歪んでいた。比較例では、基板の裏面からのＧａ蒸気の発生に起因して、拡大成長中の半導体層の側面にＧａの液滴が付着したと考えられる。このため、半導体層の径方向の成長が阻害され、半導体層の外周形状が歪んでしまったと考えられる。
また、比較例の積層物では、半導体層中の不純物の濃度が下記のとおりであった。
Ｏ：３．５×１０１８ａｔ／ｃｍ３
Ｃ：２．３×１０１７ａｔ／ｃｍ３
Ｓｉ：４．２×１０１７ａｔ／ｃｍ３
Ｂ：１．７×１０１６ａｔ／ｃｍ３
Ｆｅ：１．９×１０１６ａｔ／ｃｍ３
比較例では、１２５０℃で半導体層を成長する際に、基板の裏面の熱分解によって、基板の裏面中に含まれていた不純物が基板の表面に回りこみ、半導体層中に不純物が混入してしまったと考えられる。また、比較例では、１２５０℃で半導体層を成長する際に、ＨＶＰＥ装置の反応容器等を構成する部材を起因として、半導体層中に不純物が混入してしまったと考えられる。これらの結果、半導体層中の不純物の濃度が高かったと考えられる。
（実施例）
これに対し、実施例の積層物では、半導体層の表面が平滑であり、鏡面の状態であった。実施例では、基板のＧａ極性面からなる裏面側に保護層を形成することで、１２５０℃で半導体層を成長する際に、基板の裏面の熱分解を抑制することができ、基板の裏面からのＧａ蒸気の発生を抑制することができることを確認した。これにより、基板の裏面からのＧａ蒸気の発生に起因して、基板の表面にＧａの液滴が付着することを抑制することができることを確認した。その結果、成長温度が１２５０℃以上であっても、半導体層の表面を平滑にすることができることを確認した。
また、実施例の積層物では、半導体層が拡大成長し、半導体層は逆円錐台状となっていた。実施例では、基板の裏面からのＧａ蒸気の発生を抑制することで、拡大成長中の半導体層の側面にＧａの液滴が付着することを抑制することができることを確認した。これにより、半導体層の径方向の成長が阻害されることを抑制し、半導体層を安定的に拡大成長させることができることを確認した。
また、実施例の積層物では、半導体層中の不純物の濃度が下記のとおりであった。
Ｏ：７．２×１０１５ａｔ／ｃｍ３
Ｃ：３．６×１０１５ａｔ／ｃｍ３
Ｓｉ：４．３×１０１５ａｔ／ｃｍ３
Ｂ：１×１０１５ａｔ／ｃｍ３未満（ＳＩＭＳ検出下限値未満）
Ｆｅ：１×１０１５ａｔ／ｃｍ３未満（ＳＩＭＳ検出下限値未満）
実施例では、１２５０℃で半導体層を成長する際に、１２５０℃以上の非常に高温の成長温度での半導体層の安定的な成長が可能となること、半導体層をＮ極性面で成長させたとしても、半導体層への不純物の混入を抑制し、半導体層を高純度に成長させることができることを確認した。また、実施例では、上述の実施形態のＨＶＰＥ装置を用い、高温ベークステップ実施後に半導体層を成長させることで、非常に高純度な半導体層を成長させることができることを確認した。
このように、実施例によれば、窒化物半導体積層物を高純度に製造することができることを確認した。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板と、
少なくとも前記基板の前記裏面側に設けられ、耐熱性が前記基板の前記裏面よりも高い保護層と、
前記基板の前記表面側に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記半導体層中のＯの濃度は、１×１０１７ａｔ／ｃｍ３未満である
窒化物半導体積層物。
（付記２）
前記半導体層中のＯの濃度は、１×１０１６ａｔ／ｃｍ３未満である
付記１に記載の窒化物半導体積層物。
（付記３）
前記半導体層中のＯの濃度は、５×１０１５ａｔ／ｃｍ３未満である
付記１に記載の窒化物半導体積層物。
（付記４）
前記半導体層中のＣの濃度は、１×１０１７ａｔ／ｃｍ３未満である
付記１〜３のいずれか１つに記載の窒化物半導体積層物。
（付記５）
前記半導体層中のＣの濃度は、１×１０１６ａｔ／ｃｍ３未満である
付記４に記載の窒化物半導体積層物。
（付記６）
前記半導体層中のＣの濃度は、５×１０１５ａｔ／ｃｍ３未満である
付記４に記載の窒化物半導体積層物。
（付記７）
前記半導体層中のＢおよびＦｅの各濃度は、１×１０１５ａｔ／ｃｍ３未満である
付記１〜６のいずれか１つに記載の窒化物半導体積層物。
（付記８）
１２５０℃以上の温度で加熱したときの前記保護層の熱分解速度は、前記基板の前記裏面の熱分解速度よりも低い
付記１〜７のいずれか１つに記載の窒化物半導体積層物。
（付記９）
前記保護層は、さらに前記基板の前記側面側に設けられる
付記１〜８のいずれか１つに記載の窒化物半導体積層物。
（付記１０）
前記保護層の厚さは、２０ｎｍ以上１０００ｎｍ以下である
付記１〜９のいずれか１つに記載の窒化物半導体積層物。
（付記１１）
前記保護層は、窒化アルミニウム、酸化アルミニウムまたは窒化ホウ素からなる
付記１〜１０のいずれか１つに記載の窒化物半導体積層物。
（付記１２）
前記保護層は、アモルファスまたは多結晶からなる
付記１〜１１のいずれか１つに記載の窒化物半導体積層物。
（付記１３）
前記保護層は、単結晶からなる
付記１〜１１のいずれか１つに記載の窒化物半導体積層物。
（付記１４）
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板と、
前記基板の前記表面側に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記半導体層中のＯの濃度は、１×１０１７ａｔ／ｃｍ３未満である
半導体装置。
（付記１５）
前記半導体層中のＯの濃度は、１×１０１６ａｔ／ｃｍ３未満である
付記１４に記載の半導体装置。
（付記１６）
前記半導体層中のＯの濃度は、５×１０１５ａｔ／ｃｍ３未満である
付記１４に記載の半導体装置。
（付記１７）
前記半導体層中のＣの濃度は、１×１０１７ａｔ／ｃｍ３未満である
付記１４〜１６のいずれか１つに記載の半導体装置。
（付記１８）
前記半導体層中のＣの濃度は、１×１０１６ａｔ／ｃｍ３未満である
付記１７に記載の半導体装置。
（付記１９）
前記半導体層中のＣの濃度は、５×１０１５ａｔ／ｃｍ３未満である
付記１７に記載の半導体装置。
（付記２０）
前記半導体層中のＢおよびＦｅの各濃度は、１×１０１５ａｔ／ｃｍ３未満である
付記１４〜１９のいずれか１つに記載の半導体装置。
（付記２１）
前記半導体層は、不純物の被注入領域を有する
付記１４〜２０のいずれか１つに記載の半導体装置。
（付記２２）
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
１２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
を有し、
前記半導体層をエピタキシャル成長させる工程では、
前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
窒化物半導体積層物の製造方法。
（付記２３）
前記半導体層をエピタキシャル成長させる工程の前に、前記半導体層をエピタキシャル成長させる反応容器内のうち少なくとも前記成長温度に加熱される領域であって、前記基板が搬入される領域とは仕切られておらず、前記基板に供給されるガスが接触する高温反応領域の温度を１５００℃以上の温度に加熱しつつ、前記反応容器内への前記窒化剤の供給を不実施とし、前記反応容器内への水素ガスおよびハロゲン系ガスの供給を実施することで、前記高温反応領域を構成する部材の表面を清浄化および改質させる高温ベーク工程を実施する
付記２２に記載の窒化物半導体積層物の製造方法。
（付記２４）
前記高温反応領域を構成する部材として、少なくともその表面が石英非含有およびホウ素非含有の材料からなる部材を用いる
付記２３に記載の窒化物半導体積層物の製造方法。
（付記２５）
前記高温反応領域を構成する部材として、少なくともその表面がアルミナ、炭化ケイ素、およびグラファイトのうち少なくともいずれかからなる部材を用いる
付記２４に記載の窒化物半導体積層物の製造方法。
（付記２６）
前記高温ベーク工程では、前記反応容器内の圧力を、０．５気圧以上２気圧以下の圧力に維持する。また好ましくは、前記高温ベーク工程では、前記反応容器内のうち少なくとも前記高温反応領域の温度を１５００℃以上の温度に維持する。また好ましくは、前記高温ベーク工程では、前記反応容器内を排気しながら行う。また好ましくは、前記高温ベーク処理を３０分以上実施する
付記２３〜２５のいずれか１つに記載の窒化物半導体積層物の製造方法。
（付記２７）
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
１２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
前記窒化物半導体層を切り出して窒化物半導体自立基板を作製する工程と、
を有し、
前記半導体層をエピタキシャル成長させる工程では、
前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
窒化物半導体自立基板の製造方法。
（付記２８）
窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
１２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
を有し、
前記半導体層をエピタキシャル成長させる工程では、
前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
半導体装置の製造方法。
（付記２９）
前記半導体層中に不純物をイオン注入する工程と、
前記基板を加熱し、前記半導体層中の前記不純物を活性化させる工程と、
を有し、
前記不純物を活性化させる工程は、前記半導体層をエピタキシャル成長させる工程で用いた前記保護層が前記基板の少なくとも前記裏面側に設けられた状態で実施する
付記２８に記載の半導体装置の製造方法。
１ 窒化物半導体積層物（積層物）
２ 窒化物半導体自立基板（自立基板）
３ 半導体装置
１０ 基板
２０ 保護層
３０ 半導体層

Claims (6)

  1. 窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
    少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
    １２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
    を有し、
    前記半導体層をエピタキシャル成長させる工程では、
    前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
    窒化物半導体積層物の製造方法。
  2. 前記半導体層をエピタキシャル成長させる工程の前に、前記半導体層をエピタキシャル成長させる反応容器内のうち少なくとも前記成長温度に加熱される領域であって、前記基板が搬入される領域とは仕切られておらず、前記基板に供給されるガスが接触する高温反応領域の温度を１５００℃以上の温度に加熱しつつ、前記反応容器内への前記窒化剤の供給を不実施とし、前記反応容器内への水素ガスおよびハロゲン系ガスの供給を実施することで、前記高温反応領域を構成する部材の表面を清浄化および改質させる高温ベーク工程を実施する
    請求項１に記載の窒化物半導体積層物の製造方法。
  3. 前記高温反応領域を構成する部材として、少なくともその表面が石英非含有およびホウ素非含有の材料からなる部材を用いる
    請求項２に記載の窒化物半導体積層物の製造方法。
  4. 窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
    少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
    １２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
    前記半導体層を切り出して窒化物半導体自立基板を作製する工程と、
    を有し、
    前記半導体層をエピタキシャル成長させる工程では、
    前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
    窒化物半導体自立基板の製造方法。
  5. 窒素極性面からなる表面と、前記表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程と、
    少なくとも前記基板の前記裏面側に、耐熱性が前記基板の前記裏面よりも高い保護層を形成する工程
    １２５０℃以上の成長温度に加熱された前記基板に対してＩＩＩ族元素含有ガスおよび窒化剤を供給することで、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、
    を有し、
    前記半導体層をエピタキシャル成長させる工程では、
    前記半導体層中のＯの濃度を１×１０１７ａｔ／ｃｍ３未満とする
    半導体装置の製造方法。
  6. 前記半導体層中に不純物をイオン注入する工程と、
    前記基板を加熱し、前記半導体層中の前記不純物を活性化させる工程と、
    を有し、
    前記不純物を活性化させる工程は、前記半導体層をエピタキシャル成長させる工程で用いた前記保護層が前記基板の少なくとも前記裏面側に設けられた状態で実施する
    請求項５に記載の半導体装置の製造方法。
JP2017117658A 2017-06-15 2017-06-15 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 Active JP6824829B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017117658A JP6824829B2 (ja) 2017-06-15 2017-06-15 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
CN201880038898.8A CN110731002B (zh) 2017-06-15 2018-04-19 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
US16/621,605 US11600704B2 (en) 2017-06-15 2018-04-19 Nitride semiconductor laminate, semiconductor device, method of manufacturing nitride semiconductor laminate, method of manufacturing nitride semiconductor free-standing substrate and method of manufacturing semiconductor device
PCT/JP2018/016130 WO2018230150A1 (ja) 2017-06-15 2018-04-19 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017117658A JP6824829B2 (ja) 2017-06-15 2017-06-15 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021003264A Division JP7181321B2 (ja) 2021-01-13 2021-01-13 窒化物半導体積層物

Publications (2)

Publication Number Publication Date
JP2019004047A JP2019004047A (ja) 2019-01-10
JP6824829B2 true JP6824829B2 (ja) 2021-02-03

Family

ID=64660317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017117658A Active JP6824829B2 (ja) 2017-06-15 2017-06-15 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11600704B2 (ja)
JP (1) JP6824829B2 (ja)
CN (1) CN110731002B (ja)
WO (1) WO2018230150A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220064818A1 (en) * 2018-12-26 2022-03-03 Kyocera Corporation Method of manufacturing semiconductor element, semiconductor element, and substrate
KR20210144729A (ko) * 2019-03-29 2021-11-30 미쯔비시 케미컬 주식회사 GaN 기판 웨이퍼 및 GaN 기판 웨이퍼의 제조 방법
CN113906169A (zh) * 2019-05-30 2022-01-07 三菱化学株式会社 GaN基板晶片及其制造方法
JPWO2020241761A1 (ja) * 2019-05-30 2020-12-03
JP7369396B2 (ja) 2019-09-19 2023-10-26 大陽日酸株式会社 保護層の製造方法、保護層付単結晶自立基板の製造方法
JP7112379B2 (ja) 2019-09-24 2022-08-03 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物基板
CN111463109A (zh) * 2020-04-13 2020-07-28 中国科学院半导体研究所 抑制GaN衬底在外延生长过程中背面分解的方法
JP7215630B1 (ja) 2022-08-22 2023-01-31 信越半導体株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444465A2 (en) * 1990-03-02 1991-09-04 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
JP4869472B2 (ja) * 1999-07-22 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
JP2003273398A (ja) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
SG115549A1 (en) * 2002-07-08 2005-10-28 Sumitomo Chemical Co Epitaxial substrate for compound semiconductor light emitting device, method for producing the same and light emitting device
JP2004311783A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
CA2669228C (en) 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
JP2008218523A (ja) * 2007-02-28 2008-09-18 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
US20080258150A1 (en) * 2007-03-09 2008-10-23 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2009126723A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP5368856B2 (ja) 2009-04-06 2013-12-18 日立機材株式会社 機器押さえ治具
JP5468287B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
JP2010212651A (ja) * 2009-09-08 2010-09-24 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP6197897B2 (ja) 2010-03-15 2017-09-20 株式会社リコー 窒化ガリウム結晶、１３族窒化物結晶、結晶基板、およびそれらの製造方法
JP5887697B2 (ja) * 2010-03-15 2016-03-16 株式会社リコー 窒化ガリウム結晶、１３族窒化物結晶、結晶基板、およびそれらの製造方法
JP5665171B2 (ja) 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP2012089678A (ja) * 2010-10-19 2012-05-10 Showa Denko Kk Ｉｉｉ族窒化物半導体素子及び多波長発光ｉｉｉ族窒化物半導体層
JP2013177275A (ja) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物半結晶
WO2014054224A1 (ja) * 2012-10-01 2014-04-10 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
JP2015106627A (ja) 2013-11-29 2015-06-08 シャープ株式会社 半導体積層基板
CN105917035B (zh) * 2014-01-17 2019-06-18 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
JP2016062937A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置
EP3042986A1 (en) * 2015-01-09 2016-07-13 Forschungsverbund Berlin e.V. Method for growing beta phase of gallium oxide (ß-Ga2O3) single crystals from the melt contained within a metal crucible by controlling the partial pressure of oxygen.
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
US10134883B2 (en) * 2016-12-23 2018-11-20 Sixpoint Materials, Inc. Electronic device using group III nitride semiconductor and its fabrication method
JP7119350B2 (ja) * 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置

Also Published As

Publication number Publication date
WO2018230150A1 (ja) 2018-12-20
CN110731002B (zh) 2024-02-02
US11600704B2 (en) 2023-03-07
JP2019004047A (ja) 2019-01-10
US20200219983A1 (en) 2020-07-09
CN110731002A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
JP6824829B2 (ja) 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
US10978294B2 (en) Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal
WO2001018286A1 (fr) Monocristal sic et son procede de tirage
WO2018221055A1 (ja) 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法
JP7181321B2 (ja) 窒化物半導体積層物
JP7181810B2 (ja) 窒化物結晶
US11339053B2 (en) Nitride crystal
US20220259765A1 (en) Nitride crystal, semiconductor laminate, and method for manufacturing nitride crystal
US11008671B2 (en) Nitride crystal
JP7101736B2 (ja) ＧａＮ単結晶基板および半導体積層物
JP7296509B2 (ja) 半導体積層物
JP6783269B2 (ja) 窒化物結晶基板、半導体積層物、窒化物結晶基板の製造方法、半導体積層物の製造方法および半導体装置の製造方法
US20230245885A1 (en) Semiconductor laminate and method for manufacturing semiconductor laminate
JP7170595B2 (ja) ＧａＮ結晶
JP7084573B2 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210113

R150 Certificate of patent or registration of utility model

Ref document number: 6824829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250