JP7369396B2 - 保護層の製造方法、保護層付単結晶自立基板の製造方法 - Google Patents
保護層の製造方法、保護層付単結晶自立基板の製造方法 Download PDFInfo
- Publication number
- JP7369396B2 JP7369396B2 JP2019170816A JP2019170816A JP7369396B2 JP 7369396 B2 JP7369396 B2 JP 7369396B2 JP 2019170816 A JP2019170816 A JP 2019170816A JP 2019170816 A JP2019170816 A JP 2019170816A JP 7369396 B2 JP7369396 B2 JP 7369396B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective layer
- layer
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、保護層、保護層付単結晶自立基板及びその製造方法に関するものである。
化合物半導体は、シリコンに比べて電子移動度が速く、発光特性を有することから、近年の技術開発により、通信分野や照明分野等に広く浸透している。中でも窒化物半導体は、ＧａＡｓ、ＩｎＰ等の他の化合物半導体に比べてエネルギーのバンドギャップが広く、赤外から紫外領域までの発光や受光、さらには高周波用の高出力の電子素子材料として、昨今の省エネルギー社会において重要なキーマテリアルとされている。
従来、化合物半導体を製造するにあたり、デバイス構造や、それを積層するための基板を製造する際の技術課題として、高温時の熱分解が挙げられる。通常、ＧａＡｓ、ＩｎＰ、ＧａＮ等のＩＩＩ族とＶ族の組み合わせで製造される化合物半導体では、Ａｓ、Ｐ、Ｎ等のＶ族の蒸気圧が高いため、１０００℃程度の高温状態において、熱分解によって半導体表面からＶ族元素が抜けてゆく現象が見られる。このような熱分解を抑制するため、例えば、以下に説明するような、製造工程における種々の方策が採用されている。
上記の方策として、まず、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法等の気相成長装置を用いた方法において、薄膜成長時のＶ族／ＩＩＩ族の比を、ＧａＡｓ系、ＩｎＰ系では１０～１００倍、ＧａＮ系では１０００～１００００倍程度に設定して成長させる方法が挙げられる。
また、ＧａＡｓ中へのＡｓの分布を均質にするために行うアニール処理を、ＡｓＨ３雰囲気中で行う方法が挙げられる。
また、ＧａＡｓ中へＺｎを拡散させる方法等も採用されている。
また、ＧａＡｓ中へのＡｓの分布を均質にするために行うアニール処理を、ＡｓＨ３雰囲気中で行う方法が挙げられる。
また、ＧａＡｓ中へＺｎを拡散させる方法等も採用されている。
上記の中でも、ＧａＡｓ系、ＩｎＰ系とＧａＮ系では成長温度が大きく異なるため、ＧａＮ系の薄膜における窒素の熱分解を、雰囲気中の窒素分圧のみで抑えるためには、１５０００気圧程度の炉内圧力が必要とされ、実用的ではない。そのため、ＧａＮ系デバイスの製造における熱分解対策として、化合物半導体を保護する耐熱保護膜の開発が進められている。
上記のような耐熱保護膜として、例えば、以下のような方法で半導体の薄膜を成長させるケースで用いるものが検討されている。
上記のような耐熱保護膜として、例えば、以下のような方法で半導体の薄膜を成長させるケースで用いるものが検討されている。
まず、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によって高温（１０００℃以上）で半導体を成長させる場合に、半導体層又は基板の裏面側を保護するための保護膜を設けることが検討されている。
また、Ｍｇ等のイオンの打ち込み後における１４００～１５００℃でのアニール処理を行う際に、半導体層又は基板の表面が熱分解するのを防止できる保護膜等も検討されている。
しかしながら、上記の何れのケースにおいても、高温雰囲気中で十分に長時間の耐性を有する保護膜は知られていない。
また、Ｍｇ等のイオンの打ち込み後における１４００～１５００℃でのアニール処理を行う際に、半導体層又は基板の表面が熱分解するのを防止できる保護膜等も検討されている。
しかしながら、上記の何れのケースにおいても、高温雰囲気中で十分に長時間の耐性を有する保護膜は知られていない。
ここで、従来、ＧａＡｓ系、ＩｎＰ系の基板を製造するためのバルク材を融液から成長させる場合には、引き上げ雰囲気を、例えば、ＡｓＨ３雰囲気、又は、ＰＨ３雰囲気とすることが知られている。
一方、窒化物半導体は、融液と気相との平衡条件に関し、極めて高温高圧の条件が必要であることが予想され、実験的にも十分知られていない。従って、シリコンやＧａＡｓ等の結晶成長に用いられるＣｚ（Ｃｚｏｃｈｒａｌｓｋｉ）法や、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法等の一般的なバルク成長法を用いることができない。このため、窒化物半導体を成長させる場合には、例えば、アモノサーマル法やＮａフラックス法等の方法を用いることが検討され、種々の方法の中でも、成長速度が比較的速い気相成長方法であるＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法が実用化されている。
一方、窒化物半導体は、融液と気相との平衡条件に関し、極めて高温高圧の条件が必要であることが予想され、実験的にも十分知られていない。従って、シリコンやＧａＡｓ等の結晶成長に用いられるＣｚ（Ｃｚｏｃｈｒａｌｓｋｉ）法や、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法等の一般的なバルク成長法を用いることができない。このため、窒化物半導体を成長させる場合には、例えば、アモノサーマル法やＮａフラックス法等の方法を用いることが検討され、種々の方法の中でも、成長速度が比較的速い気相成長方法であるＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法が実用化されている。
上記のＨＶＰＥ法は、所謂種基板と呼ばれる、予め用意された基板を反応炉内のサセプタ上に載置し、原料ガスのうち、ＩＩＩ族側の原料ガスとしては、炉内上流側に配置されて加熱した金属原料ボートに液化金属原料を貯留し、この液化金属原料に塩素又は塩化水素を導入することで金属塩化物を生成させたものを用い、これを基板近傍へ導入する。
一方、Ｖ族側の原料ガスは、アンモニアガスとして基板近傍に導入される。
そして、ＩＩＩ族側Ｖ族側の両方の原料ガスを基板近傍に供給し、基板を加熱することで金属塩化物とアンモニアの反応を促進させ、基板上に窒化物を結晶成長させる。このようにして成長した結晶膜積層基板は、自立基板とする他、さらに各種機能性膜を多層に積層することで半導体デバイスとする等の用途があり、特に、厚膜を必要とする縦型電子デバイスへの適用・開発の進捗が注目されている。
一方、Ｖ族側の原料ガスは、アンモニアガスとして基板近傍に導入される。
そして、ＩＩＩ族側Ｖ族側の両方の原料ガスを基板近傍に供給し、基板を加熱することで金属塩化物とアンモニアの反応を促進させ、基板上に窒化物を結晶成長させる。このようにして成長した結晶膜積層基板は、自立基板とする他、さらに各種機能性膜を多層に積層することで半導体デバイスとする等の用途があり、特に、厚膜を必要とする縦型電子デバイスへの適用・開発の進捗が注目されている。
しかしながら、ＨＶＰＥ法では、成長速度が１００μｍ／ｈｒ程度であることに加え、成膜（成長）装置に副生成物が大量に付着することで長時間成長が妨げられること等の理由から、膜を薄く積層してから、種基板から成長膜を剥離する工程が必要になる等、自立基板を製造する際のコストを抑制できない。そこで、ＨＶＰＥ法で原料に用いる一塩化物に、さらに塩素を付加した三塩化物を用いるＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法等の方法も提案されている。このＴＨＶＰＥ法は、ＨＶＰＥ法に比べて高温下で膜を高速成長させることが可能であり、また、副生成物の生成も少なく、自立基板を製造する際のコストを抑制することが期待されている。
図９のグラフに、ＨＶＰＥ法及びＴＨＶＰＥ法の、熱力学計算による、窒化ガリウム（ＧａＮ）結晶成長反応駆動力の温度依存性を示す。図９のグラフ中に示すように、ＨＶＰＥ法では、成長温度を８００℃以上とした場合に、反応が進行し難くなることがわかる。一方、ＴＨＶＰＥ法においては、成長温度を１３００℃とした場合でも十分に反応が進行することがわかる。
図１０のグラフに、図９における仮定と同等な装置を用いて行った、ＨＶＰＥ法及びＴＨＶＰＥ法によるＧａＮ結晶成長の実験結果を示す。図１０のグラフ中に示すように、成長温度が１１００℃以上の場合、ＨＶＰＥ法では成長温度が遅く、１３００℃ではほとんど成長していないのに対し、ＴＨＶＰＥ法では、１０００℃以上の成長温度においても十分に早い成長速度が得られるうえ、全温度域において、ＨＶＰＥ法の概ね５倍以上の成長速度が得られることがわかる。
一般に、窒化物基板は六方晶の結晶構造を有し、そのＣ軸方向には、最表面がＩＩＩ族元素で終端しているＩＩＩ族極性面（＋Ｃ面）、及び、窒素原子で終端する窒素極性面（－Ｃ面）の両面が存在する。
ＨＶＰＥ法においては、主として基板のガリウム極性面（ＩＩＩ族極性面：＋Ｃ面）上に窒化ガリウム結晶を成長させるが、近年、デバイス構造の特性を向上させることを目的として、窒素極性面（－Ｃ面）上への結晶成長も試みられている（例えば、特許文献１を参照）。
一方、ＴＨＶＰＥ法においては、立体障害により、ガリウム極性面上には三塩化ガリウムが成長し難いため、通常、窒素極性面にのみ、窒化ガリウム結晶を成長させている。
ＨＶＰＥ法においては、主として基板のガリウム極性面（ＩＩＩ族極性面：＋Ｃ面）上に窒化ガリウム結晶を成長させるが、近年、デバイス構造の特性を向上させることを目的として、窒素極性面（－Ｃ面）上への結晶成長も試みられている（例えば、特許文献１を参照）。
一方、ＴＨＶＰＥ法においては、立体障害により、ガリウム極性面上には三塩化ガリウムが成長し難いため、通常、窒素極性面にのみ、窒化ガリウム結晶を成長させている。
また、上述した、Ｍｇ等のイオンの打ち込み後における１４００～１５００℃でのアニール処理を行う製造方法に関し、例えば、半導体パワーデバイスの製造においては、ＬＥＤ等を製造する場合とは異なり、半導体層の平面方向に沿った一部分をＰ型にドーピングする技術が求められる。この場合、シリコン系デバイスを製造する方法と同様にイオン打ち込み技術が使用されるが、イオン打ち込み後、高温アニールによる活性化が必要となる。特に、窒化物半導体の場合には、高温アニールの過程において半導体層から窒素が抜け、表面が荒れてしまうことから、これを防止するための保護膜が必要となる。この保護膜は、半導体層よりも熱分解速度の低い材料からなり、例えば、半導体層と格子定数や熱膨張率が近いＡｌＮ等の材料が選ばれる。また、その成長方法及び成長装置としては、スパッタリング法や、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法等、多種の方法・装置が使用されており、膜質も、エピタキシャル成長の他、アモルファス成長等、成長条件により異なった膜質を採用することが検討されている（例えば、特許文献２を参照）。
さらに、上記の保護層自体を無くす試みも行われている（例えば、非特許文献１を参照）。
さらに、上記の保護層自体を無くす試みも行われている（例えば、非特許文献１を参照）。
Ｉｏｎ Ｉｍｐｌａｎｔ ｄｅｖｉｃｅ，「世界初Ｍｇイオン注入法による高品質ｐ型ＧａＮの形成～ＧａＮパワーデバイス作製プロセスの難所を克服～」，［ｏｎｌｉｎｅ］，２０１９０５２８，ｉｍａｓｓ００１，ｐ７，インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｎａｇｏｙａ－ｕ．ａｃ．ｊｐ／ａｂｏｕｔ－ｎｕ／ｐｕｂｌｉｃ－ｒｅｌａｔｉｏｎｓ／ｒｅｓｅａｒｃｈｉｎｆｏ／ｕｐｌｏａｄ＿ｉｍａｇｅｓ／２０１９０５２８＿ｉｍａｓｓ００１．ｐｄｆ＞
上記の窒化物半導体における熱分解対策の現状としては、例えば、ＴＨＶＰＥ法を用い、上記のような高い成長温度で、基板の窒素極性面からなる表面上に窒化ガリウム結晶からなる半導体層を成長させた場合、以下のような不具合が生じる可能性がある。
即ち、高い成長温度で半導体層を成長させた場合、基板のＩＩＩ族元素極性面からなる裏面がＩＩＩ族元素と窒素とに熱分解し、この裏面から、ＩＩＩ族元素が、例えば１μｍ／ｈｒ以上の速度で激しく蒸発してしまう。このように、基板の裏面からＩＩＩ族元素が蒸発すると、高濃度のＩＩＩ族元素の蒸気が基板の表面にまで回り込み、ＩＩＩ族元素の液滴（ドロップレット）が基板の表面上に付着する。このようなＩＩＩ族元素の液滴が基板の表面に付着すると、この基板上への半導体層の成長を阻害してしまう。その結果、半導体層の表面の少なくとも一部が荒れた状態となる可能性がある。さらに、高温で分解速度が増すと、裏面の分解速度が表面の成長速度を超え、結晶厚さが減少してしまうという問題がある。
即ち、高い成長温度で半導体層を成長させた場合、基板のＩＩＩ族元素極性面からなる裏面がＩＩＩ族元素と窒素とに熱分解し、この裏面から、ＩＩＩ族元素が、例えば１μｍ／ｈｒ以上の速度で激しく蒸発してしまう。このように、基板の裏面からＩＩＩ族元素が蒸発すると、高濃度のＩＩＩ族元素の蒸気が基板の表面にまで回り込み、ＩＩＩ族元素の液滴（ドロップレット）が基板の表面上に付着する。このようなＩＩＩ族元素の液滴が基板の表面に付着すると、この基板上への半導体層の成長を阻害してしまう。その結果、半導体層の表面の少なくとも一部が荒れた状態となる可能性がある。さらに、高温で分解速度が増すと、裏面の分解速度が表面の成長速度を超え、結晶厚さが減少してしまうという問題がある。
ここで、特許文献１には、上記したような問題を解決するため、裏面であるＩＩＩ族極性面に、より高温に耐える保護層を設けることが開示されている。引用文献１には、例えば、ＧａＮ結晶を成長させる場合、窒化アルミニウム（ＡｌＮ）等の、ＧａＮよりも高温耐性がある材料からなる保護層を、スパッタ法やＭＯＣＶＤ法等によって気相成長させることが開示されている。
一方、特許文献１においては、上記の何れの成長方法を採用した場合でも、基板を加熱して保護層を成膜した後、常温付近まで冷却し、成膜装置のチャンバ内に移送して再度昇温させるため、基板と保護層との間の熱膨張率の差によって保護層内部に引張り応力が働くと、保護層にクラックが生じる可能性がある。このため、特許文献１においては、保護層内の応力を緩和することを目的として、結晶格子が揃ったエピタキシャル膜よりも、アモルファス状の膜を形成して保護層とすることを推奨している。
一方、特許文献１においては、上記の何れの成長方法を採用した場合でも、基板を加熱して保護層を成膜した後、常温付近まで冷却し、成膜装置のチャンバ内に移送して再度昇温させるため、基板と保護層との間の熱膨張率の差によって保護層内部に引張り応力が働くと、保護層にクラックが生じる可能性がある。このため、特許文献１においては、保護層内の応力を緩和することを目的として、結晶格子が揃ったエピタキシャル膜よりも、アモルファス状の膜を形成して保護層とすることを推奨している。
しかしながら、本発明者等が鋭意実験を重ねた結果、スパッタ法によって成膜されたアモルファス状の保護層は、熱膨張率差によるクラックは生じないものの、ＨＶＰＥ法によって基板上にＧａＮ結晶を高温で成長させたときに、保護層の高温耐性が無く、保護層ごと分解が進行することが確認された。
即ち、本発明者等が、ＧａＮからなる基板のガリウム極性面に、ＡｌＮ、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ホウ素（ＢＮ）、及び窒化ケイ素（ＳｉＮ）からなる各保護層をスパッタ法で成膜した後、ＨＶＰＥ法によって基板の窒素極性面にＧａＮ結晶を成長させたところ、何れの場合も保護層が消失し、ＧａＮからなる基板が分解していることが確認された。
さらに、上記の各保護層材料の中から、２種類の組み合わせで数パターン選択し、２層構造の保護層をスパッタ法で成膜したが、上記同様、保護層ごと分解が進むことが確認された。
即ち、本発明者等が、ＧａＮからなる基板のガリウム極性面に、ＡｌＮ、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ホウ素（ＢＮ）、及び窒化ケイ素（ＳｉＮ）からなる各保護層をスパッタ法で成膜した後、ＨＶＰＥ法によって基板の窒素極性面にＧａＮ結晶を成長させたところ、何れの場合も保護層が消失し、ＧａＮからなる基板が分解していることが確認された。
さらに、上記の各保護層材料の中から、２種類の組み合わせで数パターン選択し、２層構造の保護層をスパッタ法で成膜したが、上記同様、保護層ごと分解が進むことが確認された。
また、Ｍｇのイオン打ち込み後における１４００～１５００℃でのアニール処理を行った際の表面の熱分解の防止方法に関し、引用文献２においては、ＧａＮ上に、格子定数や熱膨張率は近いものの完全一致はしていないＡｌＮ膜を、スパッタ法やＭＯＣＶＤ法によって単層膜からなる保護膜を形成している。しかしながら、引用文献２に記載されたような、スパッタ法による緻密でない保護膜は、高温アニール時に保護膜の隙間から窒素抜けが生じ、また、ＭＯＣＶＤ法等による緻密な保護膜は、高温アニールによって保護膜下の半導体層に残留応力やひずみ等が生じることから、良質なＰ型の活性層を得ることができなかった。
一方、非特許文献１に記載の方法では、保護膜を設けることなく活性層の製造を可能としているが、高圧が必要となり、製造コストが上昇するという問題がある。
一方、非特許文献１に記載の方法では、保護膜を設けることなく活性層の製造を可能としているが、高圧が必要となり、製造コストが上昇するという問題がある。
本発明は上記問題に鑑みてなされたものであり、保護膜としての機能を有効なものとし、ＴＨＶＰＥ法を用いて高温でＩＩＩ族窒化物半導体を成長させた場合でも、基板のＩＩＩ族元素極性面からなる裏面側に設けられた保護層並びに基板が熱分解することなく、結晶性に優れたＩＩＩ族窒化物半導体を高速で成長させることができ、生産性に優れ、且つ、製造コストを抑制することが可能な保護層、保護層付単結晶自立基板及びその製造方法を提供することを目的とする。
また、本発明は、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能な保護層、保護層付単結晶自立基板及びその製造方法を提供することを目的とする。
また、本発明は、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能な保護層、保護層付単結晶自立基板及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明者等は、ＩＩＩ族窒化物半導体からなる基板における、ＩＩＩ族元素極性面からなる裏面に、高温耐性を有する保護層をＭＯＣＶＤ法で形成する方法について、鋭意検討を重ねた。その結果、保護層に用いる材料として、格子定数、熱膨張係数がＩＩＩ族窒化物に比較的近く、ＭＯＣＶＤ法による成膜性にも優れているＡｌＮを選択し、低温成長膜と、その上に積層されたエピタキシャル成長膜とを含む複合層を形成することで、例えばＴＨＶＰＥ法を用いて、高温でＩＩＩ族窒化物半導体を成長させる際に、保護層にクラックが生じず、且つ、保護層及び半導体層が熱分解することがないことを見いだし、本発明を完成させた。
即ち、本発明は、以下の態様を包含する。
即ち、本発明は、以下の態様を包含する。
本発明は、ＩＩＩ族窒化物半導体の成長膜からなる半導体層、又は、該半導体層を支持するＩＩＩ族窒化物半導体からなる基板を保護する保護層であって、前記半導体層又は前記基板よりも熱分解速度の低い材料からなる少なくとも２層以上から構成される複合層を含むことを特徴とする保護層を提供する。
本発明によれば、上記のような、半導体層又は基板よりも熱分解速度の低い材料からなる成長膜を含む２層以上から構成される複合層を備えることにより、ＴＨＶＰＥ法により、半導体層又は基板上に高温雰囲気下でＩＩＩ族窒化物半導体を成長させた場合でも、保護層や半導体層又は基板が熱分解することがない。これにより、結晶性に優れたＩＩＩ族窒化物半導体を、高温雰囲気下で高速成長させることができるので、この保護層が設けられた単結晶自立基板の生産性が向上するとともに、製造コストを抑制することが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、本発明の保護層は、上記構成において、前記複合層における、前記半導体層側又は前記基板側に配置される膜が、成長温度が４００～６００℃の低温成長膜からなる構成を採用してもよい。
本発明によれば、複合層における、半導体層側又は基板側に配置される膜が上記成長温度の低温成長膜であることで、この低温成長膜がアモルファス、又はそれに近い島状３次元成長膜となるので、保護層を、半導体層又は基板に対して効果的に格子緩和させることが可能になる。
また、本発明の保護層は、上記構成において、前記複合層における、前記低温成長膜以外の層が、成長温度が８００～１２００℃のエピタキシャル成長膜からなることが好ましい。
本発明によれば、複合層における低温成長膜以外の層が、上記成長温度のエピタキシャル成長膜からなることで、緻密で強固な膜が高い成長速度で得られるので、エピタキシャル層を短時間で成長させることができ、製造コストを抑制することが可能になる。
また、本発明の保護層は、上記構成において、前記低温成長膜が窒化アルミニウム（ＡｌＮ）からなることがより好ましい。
また、本発明の保護層は、上記構成において、前記エピタキシャル成長膜が窒化アルミニウム（ＡｌＮ）からなることがより好ましい。
また、本発明の保護層は、上記構成において、前記エピタキシャル成長膜が窒化アルミニウム（ＡｌＮ）からなることがより好ましい。
本発明によれば、低温成長膜が、保護層にクラックが生じるのを防止できるＡｌＮからなるか、又は、エピタキシャル成長膜が、高温耐性を有するＡｌＮからなることで、上記のような、保護層並びに基板が熱分解するのを抑制する効果が顕著に得られるとともに、高温で高速成長させることができるので、短時間での成膜が可能になり、製造コストも抑制できる。
また、本発明の保護層は、上記構成において、前記エピタキシャル成長膜の膜厚が０．０１～１０μmであることがより好ましい。
本発明によれば、エピタキシャル成長膜の膜厚が上記の下限以上であることで、完全な単結晶格子構造を半導体層又は基板と同じ面方位で得ることが可能になる。また、エピタキシャル成長膜の膜厚が上記の上限以下であることで、完全な格子緩和を生じる程度の膜厚となり、製造コストを抑制できる。
また、本発明の保護層は、上記構成において、さらに、前記半導体層又は前記基板との界面に配置され、前記半導体層又は前記基板と同じ材料からなるリグロース層を含む構成を採用してもよい。
本発明によれば、半導体層又は基板との界面にリグロース層が設けられることで、基板と半導体層又は保護層との界面の状態が安定し、成長後の剥離等が生じるのを防止できる。
また、本発明の保護層は、上記構成において、前記リグロース層が、成長温度が９００～１１５０℃の成長膜からなる構成を採用してもよい。
本発明によれば、リグロース層が、上記の成長温度である成長膜からなることで、昇温時に、半導体層又は基板が通常の成長温度ほど高温にさらされることがないため、半導体層又は基板の表面が荒れることなく、半導体層又は基板とリグロース層との界面の状態が安定する。その結果、その次に成長する層とリグロース層の界面が安定し、成膜後に剥離等が生じるのを防止できる。
また、本発明の保護層は、上記構成において、前記半導体層又は前記基板が窒化ガリウム（ＧａＮ）からなる構成を採用してもよい。
本発明によれば、半導体層又は基板がＧａＮからなることで、半導体層又は基板上に成長するＩＩＩ族窒化物半導体からなる半導体層の結晶性やデバイス特性がより高められるとともに、この保護層が設けられた単結晶自立基板としての機械的強度も確保できる。
また、本発明は、窒素極性面からなる表面と、該表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板と、少なくとも前記基板の前記裏面側に設けられ、前記基板よりも熱分解速度の低い材料からなる保護層と、前記基板の前記表面側に設けられ、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によるＩＩＩ族窒化物半導体の成長膜からなる半導体層と、を備え、前記保護層が、上記の何れかの保護層からなる保護層付単結晶自立基板であることを特徴とする。
本発明によれば、上記のような、基板のＩＩＩ族元素極性面からなる裏面側に設けられ、基板よりも熱分解速度の低い材料からなる保護層が、半導体層又は基板よりも熱分解速度の低い材料からなる成長膜を含む２層以上から構成される複合層を備えることにより、ＴＨＶＰＥ法により、基板上に高温雰囲気下でＩＩＩ族窒化物半導体を成長させた場合でも、保護層並びに基板が熱分解することがない。これにより、結晶性に優れたＩＩＩ族窒化物半導体を、高温雰囲気下で高速成長させることができるので、保護層付単結晶自立基板の生産性が向上するとともに、製造コストを抑制することが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、本発明は、窒素極性面からなる表面と、該表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程（１）と、少なくとも前記基板の前記裏面側に、前記基板よりも熱分解速度の低い材料から保護層を形成する工程（２）と、前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層を、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によってエピタキシャル成長させる工程（３）と、前記半導体層を切り出して単結晶自立基板を得る工程（４）と、を備え、前記工程（２）は、前記基板の前記裏面に低温成長膜を成長させ、該低温成長膜を介して、格子緩和したエピタキシャル成長膜を成長させて前記保護層を形成することを特徴とする保護層付単結晶自立基板の製造方法を提供する。
本発明によれば、上記のように、工程（２）が、基板の裏面に低温成長膜を成長させ、この低温成長膜を介して格子緩和したエピタキシャル成長膜を含む複合層を成長させて、基板よりも熱分解速度の低い材料から保護層を形成する方法を採用することにより、ＴＨＶＰＥ法を用いて、基板上に高温でＩＩＩ族窒化物半導体を成長させたときに、保護層並びに基板が熱分解することがない。従って、結晶性に優れたＩＩＩ族窒化物半導体を、高温雰囲気下で高速成長させることができるので、保護層付単結晶自立基板を、優れた生産効率で、製造コストを抑制しながら製造することが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層下の半導体層に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、本発明の保護層付単結晶自立基板の製造方法は、上記構成において、前記工程（１）が、前記基板として窒化ガリウム（ＧａＮ）からなる基板を準備する方法とすることができる。
本発明によれば、ＧａＮからなる基板を用いることで、基板上に成長するＩＩＩ族窒化物半導体からなる半導体層の結晶性やデバイス特性がより高められるとともに、単結晶自立基板としての機械的強度も確保できる。
また、本発明の保護層付単結晶自立基板の製造方法は、上記構成において、前記工程（２）が、前記保護層に含まれる複合層を、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化アルミニウム（ＡｌＮ）から形成する方法を採用することがより好ましい。
本発明によれば、保護層に含まれる複合層を、１回の成長中に成長温度を短時間で正確に切替えられるＭＯＣＶＤ法により、保護層にクラックが生じるのを防止可能なＡｌＮからなる低温成長膜と、高温耐性を有したＡｌＮからなるエピタキシャル成長膜とから形成することで、上記のような、保護層並びにデバイス構造、基板が熱分解するのを抑制する効果が顕著に得られる。また、エピタキシャル層を高温で高速成長させることができるので、結晶性の良い膜を短時間で成膜することが可能になり、製造コストも抑制できる。
また、本発明の保護層付単結晶自立基板の製造方法は、上記構成において、前記工程（３）が、前記基板の前記表面側に窒化ガリウム（ＧａＮ）をエピタキシャル成長させて前記半導体層を形成する方法とすることがより好ましい。
本発明によれば、半導体層をＧａＮから形成することで、ＩＩＩ族窒化物半導体からなる基板上に成長する半導体層の結晶性がより高められ、また、高い成長速度による成膜が可能となる。
なお、本発明で説明する「自立基板」とは、少なくとも自立できる程度の機械的強度を有する単結晶基板のことをいい、「保護層付単結晶自立基板」とは、保護層が備えられた単結晶自立基板、並びに、さらに基板の窒素極性面からなる表面に半導体層が積層された単結晶自立基板の両方のことをいう。
本発明に係る保護層、及び、この保護層が設けられた保護層付単結晶自立基板によれば、上記のように、ＩＩＩ族窒化物半導体の成長膜からなる半導体層、又は、該半導体層を支持するＩＩＩ族窒化物半導体からなる基板を保護する保護層が、半導体層又は基板よりも熱分解速度の低い材料からなる少なくとも２層以上から構成される複合層を含んでなる。これにより、基板上に高温でＩＩＩ族窒化物半導体を成長させた場合でも、保護層並びにデバイス構造、基板が熱分解することがないので、結晶性に優れた半導体層を、高温雰囲気下で高速成長させることができる。従って、結晶性に優れ、生産性に優れるとともに、製造コストが抑制された保護層、及び、保護層付単結晶自立基板が実現できる。
また、本発明に係る保護層付単結晶自立基板の製造方法によれば、上記のような、各工程（１）～（４）を備えた方法を採用することにより、基板上に高温でＩＩＩ族窒化物半導体を成長させた場合でも、保護層並びにデバイス構造、基板が熱分解することがない。これにより、結晶性に優れたＩＩＩ族窒化物半導体を、高温雰囲気下で高速成長させることができるので、上記の保護層を備える保護層付単結晶自立基板を、優れた生産効率で、製造コストを抑制しながら製造することが可能になる。
以下、本発明を適用した一実施形態である保護層、保護層付単結晶自立基板及びその製造方法について、図１～図４を適宜参照しながら説明する（必要に応じて従来図である図５～図８も参照）。なお、以下の説明で用いる図面は、その特徴をわかり易くするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
＜保護層及び保護層付単結晶自立基板＞
図１及び図２に示すように、本発明に係る保護層付単結晶自立基板１０は、窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体からなる基板１と、少なくとも基板１の裏面１ｂ側に設けられ、基板１よりも熱分解速度の低い材料からなる保護層２と、基板１の表面１ａ側に設けられ、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によるＩＩＩ族窒化物半導体の成長膜からなる半導体層３とを備える。
そして、本発明に係る保護層付単結晶自立基板１０は、保護層２が、少なくとも２層以上から構成される複合層２２を含む層構造で概略構成されている。
また、本実施形態で説明する例の保護層２は、半導体層３又は基板１の少なくとも何れかを保護することが可能な保護膜からなり、半導体層３又は基板１よりも熱分解速度の低い材料からなるエピタキシャル成長膜２２ｂを含む複合層２２を備える。本実施形態で説明する例においては、保護層２が、基板１の裏面１ｂ側を保護する例を説明するが、保護層２は、半導体層３を保護するように設けることも可能なものである。
図１及び図２に示すように、本発明に係る保護層付単結晶自立基板１０は、窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体からなる基板１と、少なくとも基板１の裏面１ｂ側に設けられ、基板１よりも熱分解速度の低い材料からなる保護層２と、基板１の表面１ａ側に設けられ、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によるＩＩＩ族窒化物半導体の成長膜からなる半導体層３とを備える。
そして、本発明に係る保護層付単結晶自立基板１０は、保護層２が、少なくとも２層以上から構成される複合層２２を含む層構造で概略構成されている。
また、本実施形態で説明する例の保護層２は、半導体層３又は基板１の少なくとも何れかを保護することが可能な保護膜からなり、半導体層３又は基板１よりも熱分解速度の低い材料からなるエピタキシャル成長膜２２ｂを含む複合層２２を備える。本実施形態で説明する例においては、保護層２が、基板１の裏面１ｂ側を保護する例を説明するが、保護層２は、半導体層３を保護するように設けることも可能なものである。
本発明者等は、上述したように、従来の保護層付単結晶自立基板において問題となっていた、高温雰囲気下で半導体層を成長させる際に、保護層にクラックが生じたり、保護層及び半導体層が分解したりするのを防止するため、鋭意検討を重ねた。そして、保護層に用いる材料に、格子定数、熱膨張係数がＩＩＩ族窒化物に比較的近く、ＭＯＣＶＤ法による成膜性にも優れているＡｌＮを採用することで、例えば、ＴＨＶＰＥ法を用いて高温でＩＩＩ族窒化物半導体を成長させる際に、保護層にクラックが生じず、また、保護層及び半導体層が分解することがないことを見いだしたものである。
即ち、本発明者等は、上記課題を解決するのにあたり、従来、シリコン基板上に窒化ガリウム（ＧａＮ）結晶を成長させるときの結晶格子サイズの違いから生じる歪緩和手法として採用されている２つの方法について検討した。
第一の方法は、図５に示すような、ＡｌＮ層とＡｌＧａＮ層とを交互に積層した超格子構造から保護層を形成する方法であり、第二の方法は、図７に示すような、ＧａＮ層から成長を開始し、徐々に減量ガス中のＧａの割合を減らし、徐々にＡｌの割合を増やすことで、最表面側の層がＡｌＮ層となるグレーデッド層から保護層を形成する方法である。しかしながら、上記の２つの方法では、図６のＳＥＭ写真（図５の積層構造を撮影）、及び、図８のＳＥＭ写真（図７の積層構造を撮影）に示すように、いずれも表面の保護層にクラックが生じることが明らかとなった。
第一の方法は、図５に示すような、ＡｌＮ層とＡｌＧａＮ層とを交互に積層した超格子構造から保護層を形成する方法であり、第二の方法は、図７に示すような、ＧａＮ層から成長を開始し、徐々に減量ガス中のＧａの割合を減らし、徐々にＡｌの割合を増やすことで、最表面側の層がＡｌＮ層となるグレーデッド層から保護層を形成する方法である。しかしながら、上記の２つの方法では、図６のＳＥＭ写真（図５の積層構造を撮影）、及び、図８のＳＥＭ写真（図７の積層構造を撮影）に示すように、いずれも表面の保護層にクラックが生じることが明らかとなった。
上記の結果を踏まえ、本発明者等は、図１及び図２に示すように、ＩＩＩ族窒化物半導体（ＧａＮ）からなる基板１上に、低温でＡｌＮからなる低温成長膜２２ａを成長させた後、高温でＡｌＮからなるエピタキシャル成長膜２２ｂをさらに成長させて保護層２を形成した。この結果、図３のＳＥＭ写真（図１及び図２の積層構造を撮影）に示すように、保護層２の表面にクラックが生じていないことが確認できた。
さらに、本発明者等は、図１及び図２中に示すような、ＡｌＮがエピタキシャル成長した複合層２２の格子緩和状況を、Ｘ線回折装置（ＸＲＤ）によって測定し、結果を図４のグラフ（ＸＲＤ半値幅）に示した。
一般に、格子に内部応力が残留していると、ＡｌＮのピーク位置が、本来のピーク位置に比べてＧａＮ側にシフトする。このシフト量が大きいと、内部応力が大きいことを示していることから、後工程における結晶成長のための昇温時等において、保護層にクラックが生じる可能性が高い。このため、格子緩和の度合いは、基板となるＧａＮのピークと、保護層をなすＡｌＮのピークの位置から計算される。
一般に、格子に内部応力が残留していると、ＡｌＮのピーク位置が、本来のピーク位置に比べてＧａＮ側にシフトする。このシフト量が大きいと、内部応力が大きいことを示していることから、後工程における結晶成長のための昇温時等において、保護層にクラックが生じる可能性が高い。このため、格子緩和の度合いは、基板となるＧａＮのピークと、保護層をなすＡｌＮのピークの位置から計算される。
図１及び図２中に示すような複合層２２を含む保護層２を備えた積層構造においては、図４のグラフに示すように、ＡｌＮのピーク位置にシフトが見られず、完全に格子緩和されていることが確認できた。従って、保護層２には残留応力や歪が生じておらず、後工程において昇温した場合でも熱膨張係数の差を低温成長膜２２ａで十分に吸収し、保護層２にクラックが生じるのが抑制されていることが明らかとなった。
本発明に係る保護層付単結晶自立基板及びその製造方法は、上記の知見に基づいてなされたものである。
以下、本実施形態の保護層付単結晶自立基板１０の構成について詳細に説明する。
以下、本実施形態の保護層付単結晶自立基板１０の構成について詳細に説明する。
［基板］
本実施形態の保護層付単結晶自立基板１０に用いられる基板１は、ＩＩＩ族窒化物半導体からなる基板であり、例えば、単結晶のＩＩＩ族窒化物半導体からなる半導体基板である。
基板１は、後述の半導体層３をエピタキシャル成長させる種基板として機能するように構成されている。
本実施形態の保護層付単結晶自立基板１０に用いられる基板１は、ＩＩＩ族窒化物半導体からなる基板であり、例えば、単結晶のＩＩＩ族窒化物半導体からなる半導体基板である。
基板１は、後述の半導体層３をエピタキシャル成長させる種基板として機能するように構成されている。
基板１は、上述したように、窒素極性面からなる表面１ａと、この表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとの両面を有する。
表面１ａは、後述の半導体層３がエピタキシャル成長する成長面であり、窒素（Ｎ）の極性が表出する面（－ｃ面）である。
裏面１ｂは、後述の保護層２が形成される面であり、ＩＩＩ族元素、例えばガリウム（Ｇａ）の極性が表出する面（＋ｃ面）である。
表面１ａは、後述の半導体層３がエピタキシャル成長する成長面であり、窒素（Ｎ）の極性が表出する面（－ｃ面）である。
裏面１ｂは、後述の保護層２が形成される面であり、ＩＩＩ族元素、例えばガリウム（Ｇａ）の極性が表出する面（＋ｃ面）である。
基板１に用いられるＩＩＩ族窒化物半導体としては、例えば、Ｇａ等のＩＩＩ族元素を含有する窒化物が挙げられ、必要に応じて他の元素を含有することもできる。また、ＩＩＩ族窒化物半導体としては、上記Ｇａを含むＧａＮであることが、基板１の表面１ａ上に成長する、後述の半導体層３の結晶性やデバイス特性がより高められるとともに、単結晶自立基板としての機械的強度を確保する観点から好ましい。
基板１の厚さとしては、特に限定されず、当該基板１の直径にも依存するが、本実施形態の保護層付単結晶自立基板１０に自立できる程度の機械的強度を付与する観点から、例えば、基板１の直径が２ｉｎｃｈ（５０．８ｍｍ）である場合には、基板の厚さは、３００～６００μｍの範囲であることが好ましく、４００～６００μｍの範囲であることがより好ましい。
また、基板１の直径が４ｉｎｃｈ（１０１．６ｍｍ）である場合には、基板１の厚さは、３５０～６５０μｍの範囲であることが好ましく、４５０～６５０μｍの範囲であることがより好ましい。
さらに、基板１の直径が６ｉｎｃｈ（１５２．４ｍｍ）である場合においても、基板１の厚さは、機械的強度等を勘案しながら適宜設定することができる。
また、基板１の直径が４ｉｎｃｈ（１０１．６ｍｍ）である場合には、基板１の厚さは、３５０～６５０μｍの範囲であることが好ましく、４５０～６５０μｍの範囲であることがより好ましい。
さらに、基板１の直径が６ｉｎｃｈ（１５２．４ｍｍ）である場合においても、基板１の厚さは、機械的強度等を勘案しながら適宜設定することができる。
基板１の厚さが、各々の直径に対して上記の下限以上であれば、保護層付単結晶自立基板１０全体に、それ自体で自立できる程度の機械的強度を付与できる。また、基板１の厚さが、各々の直径に対して上記の上限以下であれば、基板１がオーバースペックになることなく、コストも抑制することができる。
［保護層］
保護層２は、上記のように、半導体層３又は基板１を保護するものであり、本実施形態で説明する例においては、少なくとも基板１の裏面１ｂ側に設けられる。
本実施形態の保護層付単結晶自立基板１０に備えられる保護層２は、上記のように、少なくとも２層以上から構成される複合層２２を含んでなる。図１及び図２に示す例においては、複合層２２は、基板１側に配置される低温成長膜２２ａと、該低温成長膜２２ａよりも表面側のエピタキシャル成長膜２２ｂとから構成される。さらに、図示例の保護層２は、基板１との界面に、詳細を後述するリグロース層２１を備えている。
保護層２は、上記のように、半導体層３又は基板１を保護するものであり、本実施形態で説明する例においては、少なくとも基板１の裏面１ｂ側に設けられる。
本実施形態の保護層付単結晶自立基板１０に備えられる保護層２は、上記のように、少なくとも２層以上から構成される複合層２２を含んでなる。図１及び図２に示す例においては、複合層２２は、基板１側に配置される低温成長膜２２ａと、該低温成長膜２２ａよりも表面側のエピタキシャル成長膜２２ｂとから構成される。さらに、図示例の保護層２は、基板１との界面に、詳細を後述するリグロース層２１を備えている。
保護層２は、基板１及び後述の半導体層３よりも熱分解速度の低い材料から構成される。
ここで、本発明で説明する「熱分解速度の低い材料」とは、保護層２、並びに該保護層２が備えられる保護層付単結晶自立基板１０を所定の温度に加熱したときに、保護層２が熱分解する速度が低い材料のことをいう。より具体的には、保護層２を構成する材料が、高温雰囲気中において昇華する速度が、基板１又は半導体層３をなす材料（ＩＩＩ族窒化物半導体）よりも低いことをいう。
上記のような熱分解特性を有する保護層２を、少なくとも基板１の裏面１ｂ側に設けることにより、詳細を後述する製造方法に備えられる工程（３）において、ＴＨＶＰＥ法によってＩＩＩ族窒化物半導体からなる半導体層３を基板１の表面１ａ上にエピタキシャル成長させる際に、基板１の裏面１ｂが熱分解するのを抑制することができる。
ここで、本発明で説明する「熱分解速度の低い材料」とは、保護層２、並びに該保護層２が備えられる保護層付単結晶自立基板１０を所定の温度に加熱したときに、保護層２が熱分解する速度が低い材料のことをいう。より具体的には、保護層２を構成する材料が、高温雰囲気中において昇華する速度が、基板１又は半導体層３をなす材料（ＩＩＩ族窒化物半導体）よりも低いことをいう。
上記のような熱分解特性を有する保護層２を、少なくとも基板１の裏面１ｂ側に設けることにより、詳細を後述する製造方法に備えられる工程（３）において、ＴＨＶＰＥ法によってＩＩＩ族窒化物半導体からなる半導体層３を基板１の表面１ａ上にエピタキシャル成長させる際に、基板１の裏面１ｂが熱分解するのを抑制することができる。
保護層２に含まれる複合層２２は、基板１側に配置される低温成長膜２２ａを含むことが好ましい。これは、基板１とエピタキシャル成長膜２２ｂとの間の熱膨張係数の差、並びに格子定数の差により、保護層２にクラックが生じるのを防ぐためである。エピタキシャル成長膜２２ｂは、耐熱性の観点から、結晶性の高いエピタキシャル成長膜からなることが好ましい。
また、保護層２は、上記のような熱分解特性に加えて、上述したような、ＩＩＩ族窒化物半導体からなる半導体層３を基板１の表面１ａ上に成長させる際のガス雰囲気に対する耐食性が、基板１よりも高い材料から構成されていることがより好ましい。即ち、保護層２の材料として、ＩＩＩ族窒化物半導体のエピタキシャル成長で用いられるキャリアガスや原料に対する耐食性が高い材料を採用することがより好ましい。
保護層２に含まれる複合層２２において、エピタキシャル成長膜２２ｂ及び低温成長膜２２ａの材料としては、特に限定されず、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、又は窒化ホウ素（ＢＮ）等が挙げられるが、これらの中でも、耐熱性の観点から、ＡｌＮを用いることが好ましい。
複合層２２が、高温耐性を有するＡｌＮからなることで、詳細を後述する半導体層３をＴＨＶＰＥ法で高温成長させる際に、保護層２、並びに、保護層２によって裏面１ｂが被覆される基板１が熱分解するのを抑制できる。また、複合層２２がＡｌＮからなることで、ＭＯＣＶＤ法を用いて高温で高速成長させることができるので、短時間での成膜が可能になり、製造効率が高められるとともに、製造コストを抑制できる。
複合層２２が、高温耐性を有するＡｌＮからなることで、詳細を後述する半導体層３をＴＨＶＰＥ法で高温成長させる際に、保護層２、並びに、保護層２によって裏面１ｂが被覆される基板１が熱分解するのを抑制できる。また、複合層２２がＡｌＮからなることで、ＭＯＣＶＤ法を用いて高温で高速成長させることができるので、短時間での成膜が可能になり、製造効率が高められるとともに、製造コストを抑制できる。
図１及び図２に示すように、複合層２２に含まれる低温成長膜２２ａは、基板１の裏面１ｂ上において、後述のリグロース層２１上に積層されている。
本実施形態においては、複合層２２に低温成長膜２２ａが含まれていることにより、エピタキシャル成長膜２２ｂの結晶格子が、ＩＩＩ族窒化物半導体からなる基板１に対して効果的に格子緩和される。これにより、基板１と保護層２の格子係数が、それぞれ本来の結晶の値に近づき、内部応力がなくなるため、後述の半導体層３をＴＨＶＰＥ法で高温成長させる際に、それぞれの膜の熱膨張差により内部応力が入りやすい状態になった場合でも、保護層２にクラックが生じるのを効果的に防止できる。
なお、上述したように、保護層２を、半導体層３を保護するように設けることも可能であり、この場合には、詳細な図示を省略するが、低温成長膜２２ａが半導体層３側に配置されるとともに、低温成長膜２２ａと半導体層３との間にリグロース層２１が配置される。
本実施形態においては、複合層２２に低温成長膜２２ａが含まれていることにより、エピタキシャル成長膜２２ｂの結晶格子が、ＩＩＩ族窒化物半導体からなる基板１に対して効果的に格子緩和される。これにより、基板１と保護層２の格子係数が、それぞれ本来の結晶の値に近づき、内部応力がなくなるため、後述の半導体層３をＴＨＶＰＥ法で高温成長させる際に、それぞれの膜の熱膨張差により内部応力が入りやすい状態になった場合でも、保護層２にクラックが生じるのを効果的に防止できる。
なお、上述したように、保護層２を、半導体層３を保護するように設けることも可能であり、この場合には、詳細な図示を省略するが、低温成長膜２２ａが半導体層３側に配置されるとともに、低温成長膜２２ａと半導体層３との間にリグロース層２１が配置される。
本実施形態においては、複合層２２において半導体層３側又は基板１側に配置される膜、即ち、複合層２２に含まれる低温成長膜２２ａが、成長温度が４００～６００℃の低温成長膜であってもよい。このように、低温成長膜２２ａが上記成長温度の低温成長膜であることで、例えばＡｌＮからなる低温成長膜２２ａがアモルファス、又はそれに近い島状３次元成長膜となるので、その上のエピタキシャル成長膜２２ｂ（複合層２２）を含む保護層２全体を、基板１（又は半導体層３）に対して効果的に格子緩和させることが可能になる。
また、保護層２に含まれる複合層２２は、低温成長膜２２ａ以外の層、即ち、低温成長膜２２ａ上のエピタキシャル成長膜２２ｂの成長温度が８００～１２００℃であることが好ましい。
このように、複合層２２に含まれるエピタキシャル成長膜２２ｂの成長温度が上記範囲であることで、緻密で強固な膜が高い成長速度で得られるので、エピタキシャル成長膜２２ｂ、ひいては複合層２２全体を短時間で成長させることができ、製造コストを抑制できる。
このように、複合層２２に含まれるエピタキシャル成長膜２２ｂの成長温度が上記範囲であることで、緻密で強固な膜が高い成長速度で得られるので、エピタキシャル成長膜２２ｂ、ひいては複合層２２全体を短時間で成長させることができ、製造コストを抑制できる。
保護層２に含まれる複合層２２の成長温度は、その構成元素によって反応最適温度が異なるが、エピタキシャル成長膜２２ｂがＡｌＮからなる場合は、通常は１２００～１４００℃が一般的な範囲である。しかしながら、温度を高くし過ぎると、ＧａＮからなる基板１の窒素極性面を有する表面１ａの分解が始まってしまうという問題がある。本実施形態における保護層２の形成にあたっては、島状で無ければ多少平坦性が劣っていても問題はないことから、複合層における低温成長膜２２ａ以外の層、即ち、エピタキシャル成長膜２２ｂの成長温度は８００～１２００℃であることが好ましい。なお、例えば、基板１の表面１ａ側において窒素分圧を高める処置等を行うことで、複合層２２におけるエピタキシャル成長膜２２ｂの成長温度を１２００℃超とすることも可能である。
また、保護層２に含まれるエピタキシャル成長膜２２ｂの膜厚は、特に限定されないが、例えば、０．０１～１０μmであることが好ましい。エピタキシャル成長膜２２ｂの膜厚が上記の下限以上であることで、完全な単結晶格子構造を基板１（又は半導体層３）と同じ面方位で得ることが可能になる。また、エピタキシャル成長膜２２ｂの膜厚が上記の上限以下であることで、製造コストを抑制できる。
複合層２２に含まれる低温成長膜２２ａ単独の膜厚も、特に限定されないが、例えば、１０～１００ｎｍの範囲であることが好ましく、２０～５０ｎｍの範囲であることがより好ましい。低温成長膜２２ａの膜厚が上記の下限以上であることで、複合層２２の結晶格子が、ＩＩＩ族窒化物半導体からなる基板１に対して効果的に格子緩和される。また、低温成長膜２２ａの膜厚が上記の上限以下であることで、複合層２２が、低温成長膜２２ａとしての機能のみならず、保護層２としての機能を安定して有したものとなる。
ここで、保護層２として、異種材質の膜を基板１（又は半導体層３）に直接成長した場合、界面の状態が安定せず、希に成長後の剥離が生じる場合もある。このため、本実施形態においては、保護層２が、さらに、基板１（又は半導体層３）との界面に配置され、基板（又は半導体層）と同じ材料、即ち、ＩＩＩ族窒化物半導体（ＧａＮ）からなるリグロース層２１を含む構成を採用し、成長炉内の雰囲気が安定した状態で保護層２を成長させる方法とすることがより好ましい。
保護層２に含まれるリグロース層２１の膜厚も、特に限定されないが、例えば、０．１～１０μｍの範囲であることが好ましく、１～５μｍの範囲であることがより好ましい。リグロース層２１の膜厚が上記の下限以上であることにより、その上の複合層２２が、基板１に対してより効果的に格子緩和される。また、リグロース層２１の膜厚が上記の上限以下であることにより、成膜に要する工程時間を抑制できるので、製造コストも抑制できる。
また、リグロース層２１は、成長温度が９００～１１５０℃の成長膜であってもよい。このように、リグロース層２１が上記の成長温度である成長膜からなることで、昇温時に、基板１（半導体層３）が通常の成長温度ほど高温にさらされることがないため、基板１（又は半導体層３）の表面が荒れることなく、基板１（又は半導体層３）とリグロース層２１との界面の状態が安定する。その結果、その次に成長する層、即ち、複合層２２とリグロース層２１の界面が安定し、成膜後に剥離等が生じるのを防止できる。
保護層２の全体膜厚としては、特に限定されないが、保護層２の全体膜厚を所定以上とすることで、保護層２による基板１の裏面１ｂ側の被覆性が高められ、基板１が熱分解するのをより効果的に抑制できる。また、保護層２の全体膜厚を所定以下とすることで、基板１との熱膨張係数の差に起因して保護層２にクラックが生じるのを確実に防止できるとともに、保護層２が厚くなりすぎず、製造コストを抑制することが可能になる。
なお、図１及び図２に示す例では、保護層２は、基板１の裏面１ｂ側のみを覆うように設けられているが、これは限定されず、例えば、さらに、基板１の側面を覆うように保護層２を設けてもよい。このように、保護層２による被覆面積を大きくすることで、基板１が熱分解するのをさらに効果的に防止できる。
［半導体層］
半導体層３は、基板１の表面１ａ側に設けられ、ＴＨＶＰＥ法によるＩＩＩ族窒化物半導体の成長膜からなる。
半導体層３は、基板１の表面１ａ側に設けられ、ＴＨＶＰＥ法によるＩＩＩ族窒化物半導体の成長膜からなる。
半導体層３に用いられるＩＩＩ族窒化物半導体としては、例えば、ＩＩＩ族元素としてＧａを含有する窒化ガリウム（ＧａＮ）等が挙げられ、必要に応じて他の元素を含有することもできる。また、半導体層３をなすＩＩＩ族窒化物半導体がＧａＮであることが、ＩＩＩ族窒化物半導体からなる基板１の表面１ａ上に成長させたときの結晶性やデバイス特性がより高められ、また、高い成長速度による成膜が可能となる観点から好ましい。また、半導体層３がＧａＮからなることで、単結晶自立基板としての機械的強度も確保できる。
半導体層３は、基板１の窒素極性面である表面１ａ上にエピタキシャル成長することにより、基板１をなすＩＩＩ族窒化物半導体（ＧａＮ）の結晶格子を引き継ぐ単結晶層として設けられる。
また、半導体層３の表面３ａは、基板１の表面１ａと同様、（－ｃ面）となる。
また、半導体層３の表面３ａは、基板１の表面１ａと同様、（－ｃ面）となる。
半導体層３は、詳細を後述する製造方法に備えられる工程（４）において、所定の厚さに切り出されることで、単結晶自立基板が得られるものである。従って、半導体層３の厚さとしては、切り出し（スライス）時の予定厚さや、切り出し枚数等に応じて適宜設定することができ、例えば、１０００μｍ以上に設定することも可能である。
＜保護層付単結晶自立基板の製造方法＞
以下、本実施形態の保護層付単結晶自立基板の製造方法について、図１及び図２を適宜参照しながら説明する。
本実施形態の製造方法は、上述した保護層付単結晶自立基板１０を製造する方法である。
以下、本実施形態の保護層付単結晶自立基板の製造方法について、図１及び図２を適宜参照しながら説明する。
本実施形態の製造方法は、上述した保護層付単結晶自立基板１０を製造する方法である。
本実施形態の製造方法は、少なくとも、以下に示す工程（１）～（４）を備える方法である。
工程（１）：窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体からなる基板１を準備する。
工程（２）：少なくとも基板１の裏面１ｂ側に、基板１よりも熱分解速度の低い材料から保護層２を形成する。
工程（３）：基板１の表面１ａ側に、ＩＩＩ族窒化物半導体からなる半導体層３を、ＴＨＶＰＥ法によってエピタキシャル成長させる。
工程（４）：半導体層３を切り出して図視略の単結晶自立基板を得る。
工程（１）：窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体からなる基板１を準備する。
工程（２）：少なくとも基板１の裏面１ｂ側に、基板１よりも熱分解速度の低い材料から保護層２を形成する。
工程（３）：基板１の表面１ａ側に、ＩＩＩ族窒化物半導体からなる半導体層３を、ＴＨＶＰＥ法によってエピタキシャル成長させる。
工程（４）：半導体層３を切り出して図視略の単結晶自立基板を得る。
そして、本実施形態の製造方法は、上記の工程（２）が、基板１の裏面１ｂに低温成長膜２２ａを成長させ、該低温成長膜２２ａを介して、格子緩和したエピタキシャル成長膜２２ｂを成長させて複合層２２を含む保護層２を形成する。
以下、各工程（１）～（４）について説明する。
以下、各工程（１）～（４）について説明する。
［工程（１）］
まず、工程（１）においては、上記のように、ＩＩＩ族窒化物半導体からなる基板１を準備する。
このような基板１としては、上述したような、窒化ガリウム（ＧａＮ）からなる基板が挙げられる。このように、基板１にＧａＮからなる基板を用いることで、基板１上に成長するＩＩＩ族窒化物半導体からなる半導体層３の結晶性やデバイス特性がより高められる。また、単結晶自立基板としての機械的強度も確保できる。
まず、工程（１）においては、上記のように、ＩＩＩ族窒化物半導体からなる基板１を準備する。
このような基板１としては、上述したような、窒化ガリウム（ＧａＮ）からなる基板が挙げられる。このように、基板１にＧａＮからなる基板を用いることで、基板１上に成長するＩＩＩ族窒化物半導体からなる半導体層３の結晶性やデバイス特性がより高められる。また、単結晶自立基板としての機械的強度も確保できる。
［工程（２）］
次に、工程（２）においては、上記のように、少なくとも基板１の裏面１ｂ側に保護層２を形成する。
具体的には、基板１の裏面１ｂに、基板１よりも熱分解速度の低い材料を堆積させることで、少なくとも複合層２２を含む保護層２を形成する。図１等に示す例では、基板１の裏面１ｂに、まず、ＧａＮからなるリグロース層２１を形成し、その上に、低温成長膜２２ａ及びエピタキシャル成長膜２２ｂを順次積層することで、複合層２２を含む保護層２を形成している。
次に、工程（２）においては、上記のように、少なくとも基板１の裏面１ｂ側に保護層２を形成する。
具体的には、基板１の裏面１ｂに、基板１よりも熱分解速度の低い材料を堆積させることで、少なくとも複合層２２を含む保護層２を形成する。図１等に示す例では、基板１の裏面１ｂに、まず、ＧａＮからなるリグロース層２１を形成し、その上に、低温成長膜２２ａ及びエピタキシャル成長膜２２ｂを順次積層することで、複合層２２を含む保護層２を形成している。
工程（２）においては、例えば、図視略のＭＯＣＶＤ装置を用いて、保護層２に含まれる複合層２２を形成する。この際、複合層２２の材料としては、上述したような、ＡｌＮ、Ａｌ２Ｏ３、又はＢＮ等が挙げられるが、これらの中でも、耐熱性や工程の簡便さの観点からＡｌＮを用いることが好ましい。
本実施形態の製造方法では、工程（２）において、保護層２に含まれる複合層２２を、ＭＯＣＶＤ法により高温耐性を有するＡｌＮから形成することで、後工程である工程（３）において半導体層３を形成する際に、保護層２並びにデバイス構造、基板１が熱分解するのを抑制する効果が顕著に得られる。
また、ＭＯＣＶＤ法によって複合層２２をＡｌＮから形成することで、複合層２２を高温で高速成長させることができるので、結晶性の良い膜を短時間で成膜することが可能になり、製造コストも抑制できる。
また、ＭＯＣＶＤ法によって複合層２２をＡｌＮから形成することで、複合層２２を高温で高速成長させることができるので、結晶性の良い膜を短時間で成膜することが可能になり、製造コストも抑制できる。
なお、工程（３）においては、保護層２を、基板１の裏面１ｂのみならず、側面も覆うように形成してもよい。
［工程（３）］
次に、工程（３）においては、上記のように、基板１の表面１ａ側に、ＩＩＩ族窒化物半導体からなる半導体層３を、ＴＨＶＰＥ法によって形成する。
次に、工程（３）においては、上記のように、基板１の表面１ａ側に、ＩＩＩ族窒化物半導体からなる半導体層３を、ＴＨＶＰＥ法によって形成する。
具体的には、図視略のＴＨＶＰＥ装置を用い、基板１の表面１ａに、ＩＩＩ族窒化物半導体として、例えばＧａＮをエピタキシャル成長させることで半導体層３を形成する。このように、ＴＨＶＰＥ法により、半導体層３をＧａＮから形成することで、ＩＩＩ族窒化物半導体（ＧａＮ）からなる基板１上に成長する半導体層３の結晶性がより高められる。また、ＴＨＶＰＥ法によってＧａＮをエピタキシャル成長させることで、高い成長速度で半導体層３を形成することが可能になる。
本実施形態によれば、上記の工程（２）が、基板１の裏面１ｂに低温成長膜２２ａを成長させ、この低温成長膜２２ａを介して格子緩和したエピタキシャル成長膜２２ｂを成長させて、複合層２２を含む保護層２を形成する方法を採用することにより、工程（３）において、ＴＨＶＰＥ法によって基板１上に高温でＧａＮ等のＩＩＩ族窒化物半導体を成長させたときに、保護層２並びに基板１が熱分解するのが抑制される。これにより、結晶性に優れたＩＩＩ族窒化物半導体（ＧａＮ）を、高温雰囲気下で高速成長させることができる。
上記の工程（１）～（３）により、本実施形態の保護層付単結晶自立基板１０が得られる。
上記の工程（１）～（３）により、本実施形態の保護層付単結晶自立基板１０が得られる。
［工程（４）］
次に、工程（４）においては、上記のように、半導体層３を切り出して図視略の単結晶自立基板を得る。
具体的には、詳細な図示を省略するが、例えば、基板１の表面１ａ上に積層された半導体層３を、成長面に平行にスライスすることで、複数枚の単結晶自立基板を平板状に切り出す。
また、この際、基板１及び保護層２は、半導体層３から切り離して廃棄する。あるいは、基板１の表面１ａを研磨したうえで、半導体層３を成長させるために再利用する。
次に、工程（４）においては、上記のように、半導体層３を切り出して図視略の単結晶自立基板を得る。
具体的には、詳細な図示を省略するが、例えば、基板１の表面１ａ上に積層された半導体層３を、成長面に平行にスライスすることで、複数枚の単結晶自立基板を平板状に切り出す。
また、この際、基板１及び保護層２は、半導体層３から切り離して廃棄する。あるいは、基板１の表面１ａを研磨したうえで、半導体層３を成長させるために再利用する。
上記のような、半導体層３をスライスして単結晶自立基板を切り出す方法としては、図視略のワイヤソーを用いた方法の他、例えば、図視略の放電加工装置等を用いた方法が挙げられる。
次いで、例えば、切り出した各々の単結晶自立基板の表面を研磨処理することで鏡面に仕上げる。
上記の工程（４）により、本実施形態の保護層付単結晶自立基板１０から複数枚の単結晶自立基板が得られる。
上記の工程（４）により、本実施形態の保護層付単結晶自立基板１０から複数枚の単結晶自立基板が得られる。
＜作用効果＞
以上説明したように、本実施形態の保護層２、及び、この保護層２が設けられた保護層付単結晶自立基板１０によれば、ＩＩＩ族窒化物半導体の成長膜からなる半導体層３又は基板１を保護する保護層２が、半導体層３又は基板１よりも熱分解速度の低い材料からなる少なくとも２層以上、即ち、低温成長膜２２ａ及びエピタキシャル成長膜２２ｂからなる複合層２２を含む構成を採用している。これにより、基板１上に高温でＩＩＩ族窒化物半導体を成長させた場合でも、保護層２並びデバイス構造、に基板１が熱分解することがないので、結晶性に優れた半導体層３を、高温雰囲気下で高速成長させることができる。従って、結晶性に優れ、生産性に優れるとともに、製造コストが抑制された保護層２、及び、保護層付単結晶自立基板１０が実現できる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層２下の半導体層３に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
以上説明したように、本実施形態の保護層２、及び、この保護層２が設けられた保護層付単結晶自立基板１０によれば、ＩＩＩ族窒化物半導体の成長膜からなる半導体層３又は基板１を保護する保護層２が、半導体層３又は基板１よりも熱分解速度の低い材料からなる少なくとも２層以上、即ち、低温成長膜２２ａ及びエピタキシャル成長膜２２ｂからなる複合層２２を含む構成を採用している。これにより、基板１上に高温でＩＩＩ族窒化物半導体を成長させた場合でも、保護層２並びデバイス構造、に基板１が熱分解することがないので、結晶性に優れた半導体層３を、高温雰囲気下で高速成長させることができる。従って、結晶性に優れ、生産性に優れるとともに、製造コストが抑制された保護層２、及び、保護層付単結晶自立基板１０が実現できる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層２下の半導体層３に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、本実施形態の保護層付単結晶自立基板の製造方法によれば、上記の工程（２）が、基板１の裏面１ｂに低温成長層からなる低温成長膜２２ａを成長させ、この低温成長膜２２ａを介して格子緩和したエピタキシャル成長膜２２ａを成長させて複合膜２２を形成することで、基板１よりも熱分解速度の低い材料から保護層２を形成する方法を採用している。これにより、基板１上に高温でＧａＮ等のＩＩＩ族窒化物半導体を成長させた場合でも、保護層２並びにデバイス構造、基板１が熱分解することがない。従って、結晶性に優れたＩＩＩ族窒化物半導体を、高温雰囲気下で高速成長させることができるので、保護層付単結晶自立基板１０を、優れた生産効率で、製造コストを抑制しながら製造することが可能になる。さらに、保護層付単結晶自立基板１０の半導体層３を切り出すことで、結晶性に優れる単結晶自立基板を生産性良く製造することも可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層２下の半導体層３に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
また、窒化物半導体デバイスを製造する工程におけるＰ型イオンの打ち込みに際し、保護層２下の半導体層３に残留応力やひずみ等を生じさせることなく、良質なＰ型活性層を得ることが可能になる。
次に、本発明の保護層付単結晶自立基板及びその製造方法に関し、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの例にのみ限定されるものではない。
＜実施例＞
本実施例においては、以下に説明するような手順により、図１及び図２中に示すような保護層付単結晶自立基板１０を作製した。
本実施例においては、以下に説明するような手順により、図１及び図２中に示すような保護層付単結晶自立基板１０を作製した。
［工程（１）］（基板の準備）
本実施例では、まず、工程（１）において、窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体であるＧａＮからなる基板１を準備した。
本実施例では、まず、工程（１）において、窒素極性面からなる表面１ａと、該表面１ａと反対側のＩＩＩ族元素極性面からなる裏面１ｂとを有し、ＩＩＩ族窒化物半導体であるＧａＮからなる基板１を準備した。
［工程（２）］（保護層の形成）
次に、本実施例では、工程（２）において、基板１の裏面１ｂ側に、基板１よりも熱分解速度の低い材料からなる保護層２を形成した。即ち、工程（２）では、基板１のＩＩＩ族元素極性面である裏面１ｂ側に、ＧａＮからなるリグロース層２１、基板１側に配置される低温成長膜２２ａを含む複合層２２を、ＭＯＣＶＤ法によって以下に示す成長条件で積層することにより、保護層２を形成した。また、工程（２）においては、リグロース層２１の上に、まず、低温成長膜２２ａを低温成長させた後、低温成長膜２２ａ以外のエピタキシャル成長膜２２ｂを高温成長させた。
（ａ）チャンバ内圧力：１３ｋＰａ
（ｂ）エピタキシャル成長膜（低温成長膜を除く）の成長温度：９７０℃
（ｃ）低温成長膜の成長温度：５００℃
（ｄ）リグロース層２１の成長温度：９５０℃
次に、本実施例では、工程（２）において、基板１の裏面１ｂ側に、基板１よりも熱分解速度の低い材料からなる保護層２を形成した。即ち、工程（２）では、基板１のＩＩＩ族元素極性面である裏面１ｂ側に、ＧａＮからなるリグロース層２１、基板１側に配置される低温成長膜２２ａを含む複合層２２を、ＭＯＣＶＤ法によって以下に示す成長条件で積層することにより、保護層２を形成した。また、工程（２）においては、リグロース層２１の上に、まず、低温成長膜２２ａを低温成長させた後、低温成長膜２２ａ以外のエピタキシャル成長膜２２ｂを高温成長させた。
（ａ）チャンバ内圧力：１３ｋＰａ
（ｂ）エピタキシャル成長膜（低温成長膜を除く）の成長温度：９７０℃
（ｃ）低温成長膜の成長温度：５００℃
（ｄ）リグロース層２１の成長温度：９５０℃
より具体的に説明すると、まず、ＭＯＣＶＤ装置のチャンバ内において、基板１を、裏面１ｂ側を上に向けてサセプタ上に載置し、アンモニア（ＮＨ３）ガスを導入しつつ昇温させ、水素ベーキング処理を経た後、ＧａＮを成膜することでリグロース層２１を形成した。
次いで、一旦降温してＡｌＮを数十ｎｍになるまで低温成長させることで低温成長膜２２ａを形成した。ここで、低温成長膜２２ａの膜厚は、ＧａＮからなる基板１と、その後の工程で成膜する複合層２２における低温成長膜２２ａ以外の層との間の応力緩和効果を十分に発揮できる程度の厚さが必要である。しかしながら、成長温度との兼ね合いで、低温成長膜２２ａを厚くし過ぎると、島状から巨大な３次元結晶成長粒となり、その上にエピタキシャル層が成長し難くため、上記のように数十ｎｍ程度とした。
次いで、チャンバ内に連続してアンモニアガスを導入しつつ９７０℃まで昇温させ、低温成長膜２２ａの上に、引き続き、ＡｌＮからなるエピタキシャル成長膜２２ａを成長させ、複合層２２を形成した。上記のような高温とすることで、ＡｌＮがエピタキシャル成長するので、エピタキシャル成長膜２２ａが緻密な膜に形成される。
複合層２２を成長させた後、アンモニアガスを導入したままで所定温度まで降温させ、次いで、アンモニアガスを遮断して常温付近まで冷却した後、基板１上に保護層２が形成された積層体をＭＯＣＶＤ装置のチャンバ内から取り出した。
［工程（３）］（半導体層の形成）
次に、工程（３）においては、基板１の表面１ａ上にＩＩＩ族窒化物半導体であるＧａＮを成長させ、半導体層３を形成した。即ち、工程（３）では、基板１の窒素極性面である表面１ａ上に、ＴＨＶＰＥ法によって以下に示す成長条件でＧａＮからなる結晶を成長させることにより、半導体層３を形成した。
（ａ）塩化ガリウム：分圧０．００１ａｔｍ相当
（ｂ）アンモニア：４ｓｌｍ
（ｃ）キャリアガストータル：４０ｓｌｍ
（ｄ）成長温度：１３４０℃
（ｅ）成長圧力：常圧
次に、工程（３）においては、基板１の表面１ａ上にＩＩＩ族窒化物半導体であるＧａＮを成長させ、半導体層３を形成した。即ち、工程（３）では、基板１の窒素極性面である表面１ａ上に、ＴＨＶＰＥ法によって以下に示す成長条件でＧａＮからなる結晶を成長させることにより、半導体層３を形成した。
（ａ）塩化ガリウム：分圧０．００１ａｔｍ相当
（ｂ）アンモニア：４ｓｌｍ
（ｃ）キャリアガストータル：４０ｓｌｍ
（ｄ）成長温度：１３４０℃
（ｅ）成長圧力：常圧
より具体的に説明すると、まず、ＴＨＶＰＥ装置のチャンバ内において、基板１上に保護層２が形成された積層体を、基板１の表面１ａを上に向けてサセプタ上に載置し、３４０℃に加熱して、表面１ａ上にＧａＮ結晶を１時間成長させた。これにより、基板１上に、厚さが２０００μｍの半導体層３を形成した。
以上の手順により、本実施例の保護層付単結晶自立基板１０を作製した。
以上の手順により、本実施例の保護層付単結晶自立基板１０を作製した。
また、保護層２を形成しなかった点以外は、上記本実施例の各条件で基板１の表面１ａに半導体層３を形成することで、参考例として保護層の無い単結晶自立基板を作製した。
そして、本実施例で作製した、保護層２を有する保護層付単結晶自立基板１０と、保護層を形成しなかった参考例の単結晶自立基板とを目視確認で比較したところ、参考例の単結晶自立基板は、基板の裏面が熱分解によって黒ずんでいるのが確認された。さらには、基板１の半分以上が熱分解により喪失していることが確認された。
一方、本実施例の保護層付単結晶自立基板１０は、基板１が透明であり、裏面１ｂの熱分解が生じてないことが確認できた。
また、本実施例の保護層付単結晶自立基板１０の保護層２の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図３に示すように、表面にクラックが発生していないことが確認できた。
また、本実施例の保護層付単結晶自立基板１０に設けられた保護層２（複合層２２）のＸ線回折を測定したところ、図４のグラフに示すように、ＡｌＮのピーク位置にシフトが見られず、基板に対して完全に格子緩和されていることが確認できた。
一方、本実施例の保護層付単結晶自立基板１０は、基板１が透明であり、裏面１ｂの熱分解が生じてないことが確認できた。
また、本実施例の保護層付単結晶自立基板１０の保護層２の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図３に示すように、表面にクラックが発生していないことが確認できた。
また、本実施例の保護層付単結晶自立基板１０に設けられた保護層２（複合層２２）のＸ線回折を測定したところ、図４のグラフに示すように、ＡｌＮのピーク位置にシフトが見られず、基板に対して完全に格子緩和されていることが確認できた。
さらに、本実施例の保護層付単結晶自立基板１０における半導体層３について、Ｘ線２結晶法によって結晶ピークの半値幅を測定したところ、約１００秒であり、種結晶であるＧａＮからなる基板１の値と同等であった。さらに、常温下での常温のフォトルミネッセンス測定では、ＧａＮ結晶の発光ピークの他に、例えば不純物に由来する長波長側のブロードピーク等は観測されず、不純物濃度が少ない結晶性の良い半導体層３が得られていることが確認できた。
＜比較例１＞
比較例１においては、図５に示すような、基板のＩＩＩ族元素極性面である裏面側に、上記実施例と同様の条件で厚さが０．５μｍのＧａＮからなるリグロース層を形成し、その上に、ＡｌＮ層とＡｌＧａＮ層とを交互に積層した超格子構造から保護層を形成することにより、従来から採用されている層構造の保護層付単結晶自立基板を作製した。
上記の超格子構造からなる保護層は、以下のような条件により、ＭＯＣＶＤ装置を用いて形成した。
（ａ）成長圧力：１５ｋＰａ
（ｂ）成長温度：８００℃
（ｃ）炉内雰囲気：窒素（Ｎ２）ガス
（ｄ）積層数：２０ペア（ＡｌｘＧａＮ／ＡｌＮ）
（ｅ）膜厚（ＡｌｘＧａＮ／ＡｌＮ）：１５ｎｍ／５ｎｍ（但し１層あたり）
比較例１においては、図５に示すような、基板のＩＩＩ族元素極性面である裏面側に、上記実施例と同様の条件で厚さが０．５μｍのＧａＮからなるリグロース層を形成し、その上に、ＡｌＮ層とＡｌＧａＮ層とを交互に積層した超格子構造から保護層を形成することにより、従来から採用されている層構造の保護層付単結晶自立基板を作製した。
上記の超格子構造からなる保護層は、以下のような条件により、ＭＯＣＶＤ装置を用いて形成した。
（ａ）成長圧力：１５ｋＰａ
（ｂ）成長温度：８００℃
（ｃ）炉内雰囲気：窒素（Ｎ２）ガス
（ｄ）積層数：２０ペア（ＡｌｘＧａＮ／ＡｌＮ）
（ｅ）膜厚（ＡｌｘＧａＮ／ＡｌＮ）：１５ｎｍ／５ｎｍ（但し１層あたり）
そして、比較例１の保護層付単結晶自立基板に形成された保護層の表面を目視確認したところ、干渉縞を含んだ透明膜であることが確認された。
さらに、保護層の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図６に示すように、表面に多数のクラックが発生していることを確認した。これは、超格子構造からなる保護層の結晶格子が、基板に対して格子緩和されていないために、保護層全体にクラックが発生したと考えられる。
さらに、保護層の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図６に示すように、表面に多数のクラックが発生していることを確認した。これは、超格子構造からなる保護層の結晶格子が、基板に対して格子緩和されていないために、保護層全体にクラックが発生したと考えられる。
＜比較例２＞
比較例２においては、図７に示すような、基板のＩＩＩ族元素極性面である裏面側に、上記実施例と同様の条件で厚さが０．５μｍのＧａＮからなるリグロース層を形成し、その上に、ＭＯＣＶＤ法を用いて、膜厚方向で表層側に向けてＧａＮからＡｌＮへ徐々に変化するグレーデッド層として保護層を形成した。
上記のレーデッド層からなる保護層は、以下に示すような条件により、ＭＯＣＶＤ装置を用いて、ＧａＮ層から成長を開始し、徐々に減量ガス中のＧａの割合を減らし、徐々にＡｌの割合を増やすことで、最表面側の層がＡｌＮ層となるグレーデッド層として形成した。
（ａ）成長圧力：１５ｋＰａ
（ｂ）成長温度：８００℃
（ｃ）全体膜厚：３μｍ
比較例２においては、図７に示すような、基板のＩＩＩ族元素極性面である裏面側に、上記実施例と同様の条件で厚さが０．５μｍのＧａＮからなるリグロース層を形成し、その上に、ＭＯＣＶＤ法を用いて、膜厚方向で表層側に向けてＧａＮからＡｌＮへ徐々に変化するグレーデッド層として保護層を形成した。
上記のレーデッド層からなる保護層は、以下に示すような条件により、ＭＯＣＶＤ装置を用いて、ＧａＮ層から成長を開始し、徐々に減量ガス中のＧａの割合を減らし、徐々にＡｌの割合を増やすことで、最表面側の層がＡｌＮ層となるグレーデッド層として形成した。
（ａ）成長圧力：１５ｋＰａ
（ｂ）成長温度：８００℃
（ｃ）全体膜厚：３μｍ
そして、上記同様、比較例２の保護層付単結晶自立基板に形成された保護層の表面を目視確認したところ、干渉縞を含んだ透明膜であることが確認された。
さらに、保護層の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図８に示すように、表面に多数のクラックが発生していることを確認した。これは、比較例１の場合と同様、超格子構造からなる保護層の結晶格子が、基板に対して格子緩和されていないために、保護層全体にクラックが発生したと考えられる。
さらに、保護層の表面を、走査型電子顕微鏡（ＳＥＭ）によって倍率＝１０００倍で撮影したところ、図８に示すように、表面に多数のクラックが発生していることを確認した。これは、比較例１の場合と同様、超格子構造からなる保護層の結晶格子が、基板に対して格子緩和されていないために、保護層全体にクラックが発生したと考えられる。
以上説明した実施例の結果より、本発明に係る構成を有する上記実施例の保護層付単結晶自立基板が、基板上に高温でＩＩＩ族窒化物半導体を成長させた場合でも、保護層並びに基板が熱分解することがないので、結晶性に優れた半導体層を、高温雰囲気下で高速成長させることができ、結晶性に優れ、生産性に優れるとともに製造コストを抑制できることが明らかである。
本発明の保護層、保護層付単結晶自立基板及びその製造方法は、基板を製造する際、ＴＨＶＰＥ法を用いてＩＩＩ族窒化物半導体を高温成長させた場合でも、保護層並びに基板が熱分解することなく、結晶性に優れたＩＩＩ族窒化物半導体を高速で成長させることができ、生産性に優れ、且つ、製造コストを抑制することが可能になる。従って、本発明の保護層付単結晶自立基板及びその製造方法は、赤外から紫外領域までの発光や受光、さらには高周波用の高出力の電子素子材料の用途において、非常に好適である。また、本発明の保護層は、窒化物半導体デバイスにおけるＰ型層形成のためのＰ型イオンの打ち込みの際や、その後の高温アニール処理の際に機能する保護層として非常に好適である。
１０…保護層付単結晶自立基板
１…基板
１ａ…表面
１ｂ…裏面
２…保護層
２１…リグロース層
２２…複合層
２２ａ…低温成長膜
２２ｂ…エピタキシャル成長膜
３…半導体層
１…基板
１ａ…表面
１ｂ…裏面
２…保護層
２１…リグロース層
２２…複合層
２２ａ…低温成長膜
２２ｂ…エピタキシャル成長膜
３…半導体層
Claims (12)
- ＩＩＩ族窒化物半導体の成長膜からなる半導体層、又は、該半導体層を支持するＩＩＩ族窒化物半導体からなる基板を保護する保護層の製造方法であって、
前記保護層は、前記半導体層又は前記基板よりも熱分解速度の低い材料からなる少なくとも２層以上から構成される複合層を含み、
前記複合層における、前記半導体層側又は前記基板側に配置される膜は低温成長膜からなり、前記低温成長膜以外の層はエピタキシャル成長膜からなり、
前記低温成長膜を４００～６００℃の成長温度で形成し、
前記エピタキシャル成長膜を８００～１２００℃の成長温度で形成することを特徴とする保護層の製造方法。 - 前記低温成長膜が窒化アルミニウム（ＡｌＮ）からなることを特徴とする請求項１に記載の保護層の製造方法。
- 前記エピタキシャル成長膜が窒化アルミニウム（ＡｌＮ）からなることを特徴とする請求項１又は請求項２に記載の保護層の製造方法。
- 前記エピタキシャル成長膜の膜厚が０．０１～１０μｍであることを特徴とする請求項１～請求項３の何れか一項に記載の保護層の製造方法。
- 前記保護層は、前記半導体層又は前記基板との界面に配置され、前記半導体層又は前記基板と同じ材料からなるリグロース層をさらに含むことを特徴とする請求項１～請求項４の何れか一項に記載の保護層の製造方法。
- 前記リグロース層を９００～１１５０℃の成長温度で形成することを特徴とする請求項５に記載の保護層の製造方法。
- 前記半導体層又は前記基板が窒化ガリウム（ＧａＮ）からなることを特徴とする請求項１～請求項６の何れか一項に記載の保護層の製造方法。
- 窒素極性面からなる表面と、該表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板と、
少なくとも前記基板の前記裏面側に設けられ、前記基板よりも熱分解速度の低い材料からなる保護層と、
前記基板の前記表面側に設けられ、ＩＩＩ族窒化物半導体の成長膜からなる半導体層と、を備える保護層付単結晶自立基板の製造方法であって、
前記半導体層をＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法により形成し、
前記保護層を請求項１～請求項７の何れか一項に記載の保護層の製造方法により形成することを特徴とする保護層付単結晶自立基板の製造方法。 - 窒素極性面からなる表面と、該表面と反対側のＩＩＩ族元素極性面からなる裏面とを有し、ＩＩＩ族窒化物半導体からなる基板を準備する工程（１）と、
少なくとも前記基板の前記裏面側に、前記基板よりも熱分解速度の低い材料から保護層を形成する工程（２）と、
前記基板の前記表面側に、ＩＩＩ族窒化物半導体からなる半導体層を、ＴＨＶＰＥ（Ｔｒｉ Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によってエピタキシャル成長させる工程（３）と、
前記半導体層を切り出して単結晶自立基板を得る工程（４）と、を備え、
前記工程（２）は、前記基板の前記裏面に低温成長膜を成長させ、該低温成長膜を介して、格子緩和したエピタキシャル成長膜を成長させて前記保護層を形成することを特徴とする保護層付単結晶自立基板の製造方法。 - 前記工程（１）は、前記基板として窒化ガリウム（ＧａＮ）からなる基板を準備することを特徴とする請求項９に記載の保護層付単結晶自立基板の製造方法。
- 前記工程（２）は、前記保護層に含まれる複合層を、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化アルミニウム（ＡｌＮ）から形成することを特徴とする請求項９又は請求項１０に記載の保護層付単結晶自立基板の製造方法。
- 前記工程（３）は、前記基板の前記表面側に窒化ガリウム（ＧａＮ）をエピタキシャル成長させて前記半導体層を形成することを特徴とする請求項９～請求項１１の何れか一項に記載の保護層付単結晶自立基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170816A JP7369396B2 (ja) | 2019-09-19 | 2019-09-19 | 保護層の製造方法、保護層付単結晶自立基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170816A JP7369396B2 (ja) | 2019-09-19 | 2019-09-19 | 保護層の製造方法、保護層付単結晶自立基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021046341A JP2021046341A (ja) | 2021-03-25 |
| JP2021046341A5 JP2021046341A5 (ja) | 2022-09-15 |
| JP7369396B2 true JP7369396B2 (ja) | 2023-10-26 |
Family
ID=74877730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019170816A Active JP7369396B2 (ja) | 2019-09-19 | 2019-09-19 | 保護層の製造方法、保護層付単結晶自立基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7369396B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113668061B (zh) * | 2021-07-27 | 2023-02-03 | 奥趋光电技术(杭州)有限公司 | 一种提高氮化铝晶片紫外透过率的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046441A (ja) | 2013-08-27 | 2015-03-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2015037232A1 (ja) | 2013-09-11 | 2015-03-19 | 国立大学法人東京農工大学 | 窒化物半導体結晶、製造方法および製造装置 |
| JP2017208427A (ja) | 2016-05-18 | 2017-11-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2018010970A (ja) | 2016-07-13 | 2018-01-18 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2018170335A (ja) | 2017-03-29 | 2018-11-01 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2019004047A (ja) | 2017-06-15 | 2019-01-10 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 |
-
2019
- 2019-09-19 JP JP2019170816A patent/JP7369396B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046441A (ja) | 2013-08-27 | 2015-03-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2015037232A1 (ja) | 2013-09-11 | 2015-03-19 | 国立大学法人東京農工大学 | 窒化物半導体結晶、製造方法および製造装置 |
| JP2017208427A (ja) | 2016-05-18 | 2017-11-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2018010970A (ja) | 2016-07-13 | 2018-01-18 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2018170335A (ja) | 2017-03-29 | 2018-11-01 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2019004047A (ja) | 2017-06-15 | 2019-01-10 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021046341A (ja) | 2021-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274785B2 (ja) | ＡｌＧａＮ結晶層の形成方法 | |
| TWI429797B (zh) | 第 iii 族氮化物半導體結晶基板及半導體元件 | |
| JP5079361B2 (ja) | ＡｌＧａＮ結晶層の形成方法 | |
| JP5324110B2 (ja) | 積層体およびその製造方法 | |
| JP2009519202A (ja) | Ｉｉｉ族窒化物製品及び同製品の作製方法 | |
| US11075077B2 (en) | Nitride semiconductor template and nitride semiconductor device | |
| JP2007070154A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| EP2896725A1 (en) | Aluminum nitride substrate and group-iii nitride laminate | |
| US20110110840A1 (en) | Method for producing group iii-nitride crystal and group iii-nitride crystal | |
| KR20060057042A (ko) | 질화갈륨 단결정 후막 및 이의 제조방법 | |
| JP2010010613A (ja) | 積層体、自立基板製造用基板、自立基板およびこれらの製造方法 | |
| EP3026693B1 (en) | Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate | |
| JP2012250868A (ja) | Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板 | |
| JP2006290677A (ja) | 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法 | |
| JP2017208554A (ja) | 半導体積層体 | |
| JP4825747B2 (ja) | 非極性面ｉｉｉ族窒化物単結晶の製造方法 | |
| US20230257905A1 (en) | Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same | |
| JP7369396B2 (ja) | 保護層の製造方法、保護層付単結晶自立基板の製造方法 | |
| JP4707755B2 (ja) | 窒化アルミニウム単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いた窒化アルミニウム単結晶基板の製造方法、および、窒化アルミニウム単結晶基板 | |
| JP2008285401A (ja) | Ｉｉｉ族窒化物単結晶基板の製造方法、および該基板を積層した積層基板 | |
| US20230274934A1 (en) | Semiconductor substrate with nitrided interface layer | |
| JP5430467B2 (ja) | Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法 | |
| US20230340694A1 (en) | Substrate for group-iii nitride epitaxial growth and method for producing the same | |
| CN109637925B (zh) | 氧化镁锌薄膜及其制备方法 | |
| JP7469051B2 (ja) | 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20201106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7369396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |