JP2007070154A - Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 - Google Patents

Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 Download PDF

Info

Publication number
JP2007070154A
JP2007070154A JP2005258387A JP2005258387A JP2007070154A JP 2007070154 A JP2007070154 A JP 2007070154A JP 2005258387 A JP2005258387 A JP 2005258387A JP 2005258387 A JP2005258387 A JP 2005258387A JP 2007070154 A JP2007070154 A JP 2007070154A
Authority
JP
Japan
Prior art keywords
region
iii
nitride semiconductor
thick film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005258387A
Other languages
English (en)
Other versions
JP4529846B2 (ja
Inventor
Yuichi Oshima
祐一 大島
Masatomo Shibata
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005258387A priority Critical patent/JP4529846B2/ja
Priority to US11/312,634 priority patent/US7271404B2/en
Publication of JP2007070154A publication Critical patent/JP2007070154A/ja
Application granted granted Critical
Publication of JP4529846B2 publication Critical patent/JP4529846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

【課題】III−Ｖ族窒化物系半導体厚膜層中の不純物プロファイルを適正に制御することによって、結晶方位分布の少ない、高品質なIII−Ｖ族窒化物系半導体結晶を有するIII−Ｖ族窒化物系半導体基板及びその製造方法を提供する。
【解決手段】ＳｉドープＧａＮ厚膜１２は、図示しないサファイア基板上に、アンドープ部１３、Ｓｉドープ部１４を順次エピタキシャル成長させた後、サファイア基板から剥離して得られ、ＳｉドープＧａＮ厚膜１２の両面をそれぞれ１００μｍづつ研磨することにより厚さ４００μｍのＧａＮ自立基板１５が得られる。
【選択図】 図１

Description

本発明は、III−Ｖ族窒化物系半導体基板及びその製造方法に関し、特に、レーザダイオード（ＬＤ）や発光ダイオード（ＬＥＤ）等の窒化物系半導体デバイスの基板として好適なIII−Ｖ族窒化物系半導体基板及びその製造方法に関するものである。
ＧａＮ等のIII−Ｖ族窒化物系半導体は、禁制帯幅が大きく、かつ直接遷移型であることから、紫外〜青色発光素子材料として注目されている。
ＧａＮ系半導体発光素子を作製するための基板としては、これまでサファイア等の異種基板が用いられてきた。しかし、サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮやＧａＮのバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にＧａＮを成長させる方法が考案されている（例えば、特許文献１参照）。
この低温成長窒化物層をバッファ層として用いることで、ＧａＮの単結晶エピタキシャル成長が可能になった。しかし、この方法でも、やはり基板と結晶の格子のずれは如何ともし難く、ＧａＮは無数の欠陥を有している。この欠陥は、窒化物系半導体デバイスを製作する上で障害となることが予想される。
このため、近年では、サファイアとＧａＮの格子定数差に起因して発生する欠陥の密度を低減する方法として、ＥＬＯ（例えば、非特許文献１参照）や、ＦＩＥＬＯ（例えば、非特許文献２参照）といった成長技術も報告されている。これらは、サファイアなどの基板上に、有機金属気相成長法（ＭＯＶＰＥ法）などの成長法で下地ＧａＮ単結晶薄膜を形成した表面を、フォトリソグラフィ技術によってＳｉＯ２などのマスク材を用いて部分的に覆い、その上にＧａＮの成長を行うことで下地層からの転位の伝播を防ぐ技術である。また、そのようにして得られた高品質なＧａＮ厚膜をレーザ剥離法やエッチング等の技術によって剥離し、ＧａＮ自立基板も得られるようになってきた。
特開平４−２９７０２３号公報 OK-Hyun Nam et. al.,「Lateral epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy」, Appl.Phys.Lett.71(18) (1997) ｐ2638 Akira Usui et. al.,「Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy」, Jpn.J.Appl.Phys.vol36(1997) pp.L899-L902
しかしながら、上記方法で作製したＧａＮ自立基板は、アズグロウンの状態で凹面に反ってしまう。そもそも、このような反りが生じるのは、Ｖｏｌｍｅｒ−Ｗｅｂｅｒ型成長様式のヘテロエピタキシを用いたＧａＮの成長方法においては本質的なものである。即ち、例えばサファイアのような異種基板上にＧａＮの成長を行うと、成長初期過程においては微小なＧａＮの島がびっしりと形成され、それらが成長に伴って肥大し、互いに結合することで最終的には平坦面を形成し、２次元成長に移行する。島同士は合体時に表面エネルギーを最小にするために互いに引き合い、引張り応力を生じる。また、合体後も成長に伴う粒界の消失によって体積収縮が生じる。これらの理由によって、凹面の反りが生じてしまうと考えられる。成長初期過程の制御などによって反りをある程度軽減することは可能であるが、それだけでは反りをゼロにすることは困難である。
更に、本発明者らは、ＧａＮの成長時にある種のドーピングを行うと、反りが増大することを見出した。
図１４は、ＧａＮにＳｉを均一にドーピングした場合のＳｉドーピング濃度とＧａＮ基板の反りとの関係について調べた結果である。この結果より、ＧａＮ結晶中のＳｉ濃度が高いほど反りが大きくなることが分かる。
図１５は、ドーピング濃度を一定(５×１０１８ｃｍ−３)とし、ドーピング層を表面側に形成した場合のドーピング層の厚さと反りとの関係について調べた結果である。この結果より、ドーピング層が厚いほど大きな反りを生じることが分かる。
図１６は、Ｓｉドーピング濃度を５×１０１８ｃｍ−３とし、ドープ層の厚さを１００μｍとした場合のドーピング開始位置と反りとの関係について調べた結果である。この結果より、ドーピングの厚さ方向の位置によって反りが異なり、種基板に近い位置にドーピングを行うと反りが急激に大きくなることが分かる。
上記の図１４〜１６に示すドーピングと反りとの相関関係は、ドーピングによってＧａやＮのサイトが原子半径の異なる元素で置換されることによる格子定数の変化に起因して起こると考えられる。ドーピングはＧａＮ基板に必要な導電率を持たせるために必須であるが、それが更に反りを増大させてしまうのである。
以上のように、ＧａＮの成長メカニズム及びドーピングに起因して、ＧａＮ自立基板はアズグロウンの状態で凹面に反ってしまう。
このようなアズグロウンの状態で凹面に反っている基板の両面をそのまま研磨して平坦化しても、単に形状を矯正しているに過ぎないため、基板は結晶方位の分布を有するものとなってしまう。
従って、このような基板の上に発光デバイスを作製しても、基板の方位分布に対応して発光波長が分布をもってしまうことがあった。これは、面方位が異なるとステップ密度が異なり、活性層としてＩｎＧａＮ等を成長させた際にＩｎの取り込み量が変化するためと考えられる。このような現象は、結果的に素子歩留まりを低下させる原因となる。
従って、本発明の目的は、III−Ｖ族窒化物系半導体厚膜層中の不純物プロファイルを適正に制御することによって、結晶方位分布の少ない、高品質なIII−Ｖ族窒化物系半導体結晶を有するIII−Ｖ族窒化物系半導体基板及びその製造方法を提供することにある。
本発明者らは、ドーピングにより更に反りが増大してしまうという本発明者らが見出した課題に鑑みて、主として、III−Ｖ族窒化物系半導体厚膜層中のドーピング位置、濃度、ドーピングの種類、ドーピングプロファイル等の観点から鋭意検討を重ねた結果、（ａ）ドーピングする領域を必要最小限にすること、（ｂ）第１の不純物のドーピングにより生じる格子の収縮を補償するような第２の不純物をドーピングすること、（ｃ）反りを相殺するようなドーピングプロファイルに制御すること等により反りを低減することができることを見出し、本発明を完成させた。
即ち、本発明のIII−Ｖ族窒化物系半導体基板は、同一組成からなるIII−Ｖ族窒化物系半導体厚膜内に、所定の不純物濃度を含有する第１の領域と、該第１の領域より低い不純物濃度を含有する第２の領域とを設けたことを特徴とする。
前記III−Ｖ族窒化物系半導体厚膜がＧａＮ厚膜であり、前記第１の領域にはＳｉを１×１０１８以上７×１０１８ｃｍ−３以下添加したものであり、前記第２の領域が不純物を添加していないものとすることが好ましい。
また、本発明のIII−Ｖ族窒化物系半導体基板は、同一組成からなるIII−Ｖ族窒化物系半導体厚膜内に、抵抗率を調整するための第１の不純物と、それによる格子の歪みを補償するための第２の不純物とを添加したものであることを特徴とする。
前記第１の不純物と前記第２の不純物とを前記III−Ｖ族窒化物系半導体厚膜内の所定の領域に同時に添加することができる。
前記第１の不純物と前記第２の不純物とを前記III−Ｖ族窒化物系半導体厚膜内の異なる領域にそれぞれ添加することもできる。
前記III−Ｖ族窒化物系半導体厚膜の表面側に前記第１の不純物を添加した第１の領域を形成し、前記III−Ｖ族窒化物系半導体厚膜の裏面側に前記第２の不純物を添加した第２の領域を形成し、前記第１の領域と前記第２の領域との間に、前記第１の不純物と前記第２の不純物の濃度が漸次的に変化する第３の領域を形成することができる。
また、本発明のIII−Ｖ族窒化物系半導体基板は、同一組成からなるIII−Ｖ族窒化物系半導体厚膜の表面側に、所定の不純物濃度を含有する第１の領域を１００μｍ以上の厚さに形成し、前記III−Ｖ族窒化物系半導体厚膜の裏面側に、前記第１の領域より低い不純物濃度を含有する第２の領域を形成し、前記第１の領域と前記第２の領域との間に、前記第１の領域より高い不純物濃度を含有する第３の領域を５０μｍ以下の厚さに形成することを特徴とする。
また、本発明のIII−Ｖ族窒化物系半導体基板の製造方法は、サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、不純物を一定濃度添加する領域を形成する第２の工程とからなり、前記第１の工程で形成する領域の厚さをｔ１とし、前記第２の工程で形成する領域の厚さをｔ２としたときに、ｔ２／ｔ１を０．０１以上１．５以下とするようにエピタキシャル成長させることを特徴とする。
前記ｔ１が３００μｍ以上５００μｍ以下であり、前記ｔ２が３００μｍ以下とすることが好ましい。
また、本発明のIII−Ｖ族窒化物系半導体基板の製造方法は、サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、抵抗率を調整するための不純物と、それによる格子の歪みを補償するための異種の不純物とを同時に添加した領域を形成する第２の工程とからなることを特徴とする。
また、本発明のIII−Ｖ族窒化物系半導体基板の製造方法は、サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、前記エピタキシャル成長は、不純物添加による格子の歪みを補償するための異種の不純物を添加した領域を形成する第１の工程と、抵抗率を調整するための不純物を添加した領域を形成する第２の工程とからなることを特徴とする。
また、本発明のIII−Ｖ族窒化物系半導体基板の製造方法は、サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、前記エピタキシャル成長は、不純物添加による格子の歪みを補償するための異種の不純物を所定濃度添加した領域を形成する第１の工程と、前記格子の歪みを補償するための異種の不純物を漸次的に減少させると共に、抵抗率を調整するための不純物を漸次的に増加させる領域を形成する第２の工程と、前記抵抗率を調整するための不純物を所定濃度添加した領域を形成する第３の工程とからなることを特徴とする。
また、本発明のIII−Ｖ族窒化物系半導体基板の製造方法は、サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、不純物を所定濃度添加した領域を５０μｍ以下の厚さに形成する第２の工程と、前記不純物を前記第２の工程で添加した濃度よりも低い濃度で添加した領域を１００μｍ以上の厚さに形成する第３の工程とからなることを特徴とする。
本発明によれば、III−Ｖ族窒化物系半導体基板の結晶方位の分布が飛躍的に改善されるので、高品質なIII−Ｖ族窒化物系半導体結晶が得られる。これをデバイスエピに用いることにより、波長の面内分布が大幅に改善され、非常に高い歩留まりを実現することができる。
［第１の実施の形態］
（第１の実施形態の構成）
図１（ａ）は、本発明の第１の実施形態のＳｉドープＧａＮ厚膜を示すものである。
このＳｉドープＧａＮ厚膜１２は全体の厚さ（ｔ０）が６００μｍで、不純物がドーピングされていないアンドープ部１３（厚さ（ｔ１）：３００μｍ）と、その上に形成されＳｉが所定の濃度にドーピングされたＳｉドープ部１４（厚さ（ｔ２）：３００μｍ）とからなっている。
ここで、アンドープ部の厚さｔ１は３００μｍ以上５００μｍ以下であることが望ましい。これは、図１６において、ドーピング開始位置が３００μｍ以上になると反りが急激に小さくなり、５００μｍまでこの傾向が続くためである。
また、Ｓｉドープ部の厚さｔ２は３００μｍ以下であることが好ましい。これは、図１５において、ドーピング層の厚さが３００μｍ以下になると反りが急激に小さくなるためである。
更に、図１（ａ）に示す構造では、アンドープ部１３の厚さｔ１に対するＳｉドープ部１４の厚さｔ２の比ｔ２／ｔ１が１となっているが、大きな反り低減効果を達成するにはｔ２／ｔ１を０．０１以上１．５以下とすることが好ましい。ｔ２／ｔ１が１．５より大きい場合は、生じる応力の大きさに対してアンドープ部１３の剛性が小さく、反りの低減効果が充分に得られない。逆に、０．０１より小さくなってしまうとアンドープ部１３の剛性が大きすぎるためにＳｉドープ部１４の応力緩和が起こらず、クラックを誘発することがある。
（ドーピング濃度、抵抗率）
Ｓｉドープ部１４のＳｉ濃度(抵抗率)は、１×１０１８以上７×１０１８ｃｍ−３以下(抵抗率０．０２Ωｃｍ以下)とするのが好ましい。１×１０１８ｃｍ−３より小さいとデバイス裏面に接触抵抗の充分に小さい電極を形成することができず、７×１０１８ｃｍ−３を超えると反りや結晶性に悪影響を与えるからである。
ＳｉドープＧａＮ厚膜１２は、図示しないサファイア基板上に、アンドープ部１３、Ｓｉドープ部１４を順次エピタキシャル成長させた後、サファイア基板から剥離することにより得られる。ここで、エピタキシャル成長時に、厚さｔ１、ｔ２、及びその比ｔ２／ｔ１を上記の範囲とすることにより、サファイア基板の除去後において、反りを抑制したＳｉドープＧａＮ厚膜１２とすることができる。
図１（ｂ）に、図１（ａ）のＳｉドープＧａＮ厚膜１２の両面をそれぞれ１００μｍづつ研磨して得られた厚さ４００μｍのＧａＮ自立基板１５の例を示す。
ＧａＮ自立基板１５は、図１（ａ）のように予め６００μｍの厚さに成長させた後，研磨等の手段によって所望の厚さ（この例では４００μｍ）に仕上げても良いし、最初から４００μｍの厚さになるように結晶成長させても良い。
（吸収係数）
ＧａＮ自立基板を発光デバイスに用いる場合、発光波長に対する光吸収が小さいほど発光効率が有利となる。
図２に、Ｓｉドーピング濃度と基板の吸収係数との関係を示す。この結果より、ＧａＮのバンドギャップエネルギである３．４ｅＶ以下のエネルギーの光に対する吸収係数はドーピング濃度とともに増大することが分かる。
発光デバイスを作製する際、ＧａＮ自立基板１５は１００〜２００μｍの厚さまでバックラップされるが、本実施形態では、図１（ｂ）に示すように、このバックラップされる部分をＳｉがドープされていないアンドープ部１３（厚さ２００μｍ）としている。このため、発光デバイスに実際使用される必要最小部分のみにＳｉをドーピングしているので、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満と低くすることができる。
（基板の熱伝導率）
図３に、Ｓｉドーピング濃度と基板の熱伝導率との関係を示す。この結果より、ドーピング濃度が大きくなるほど、基板の熱伝導率は低下することが分かる。熱伝導率が低下すると、エピタキシャル成長時の基板の温度均一性に悪影響を与え、基板が大面積であるほど特に顕著な問題となる。
本実施形態のＧａＮ自立基板１５は、デバイス形成プロセスでバックラップされる部分をＳｉがドープされていないアンドープ部１３（厚さ２００μｍ）としている（図１（ｂ））。このため、実際使用される必要部分のみにＳｉをドーピングしてＧａＮ自立基板中のドーピングする領域を必要最小限にしているので、熱伝導率の低下を防止して、ＧａＮ自立基板１５全体の平均熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができる。
（本実施形態の効果）
（１）通常の方法でＧａＮ厚膜全体にドーピングを行うと、高濃度になるほど反りが大きくなり、結晶方位のばらつきが大きくなってしまうが、本実施形態では、エピタキシャル成長時に厚さｔ１、ｔ２、及びその比ｔ２／ｔ１を所定の範囲とすることによりＧａＮ厚膜中の所定の箇所のみにドーピングを行っているので、反りを低減することができる。従って、同じドーピング濃度であれば結晶方位分布のばらつきをより小さくでき、同じ結晶方位分布のばらつきであればよりドーピング濃度を高くすることができる。具体的には、直径が２５ｍｍ以上で結晶方位分布を±０．３度以下として結晶方位のばらつきを小さく抑えたＧａＮ自立基板を製造できる。このため、この上に発光デバイスを作製すると、波長の面内分布が大幅に改善されるため、非常に高い歩留まりを実現することができる。
（２）デバイス形成層（表面の層）の電気抵抗率を０．０２Ωｃｍ以下とできるので、素子の動作電圧を充分に小さくし、かつ良好なオーム性の電極形成が可能となる。
（３）デバイス形成プロセスにおいてバックラップされる部分にはドーピングを行わずに必要最小限の箇所にドーピングしているので、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満とできる。このため、発光波長に対する光吸収が小さくエネルギー効率が良好な発光デバイスの形成が可能となる。
（４）デバイス形成プロセスにおいてバックラップされる部分にはドーピングを行わずに必要最小限の箇所にドーピングしているので、基板全体の熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができる。このため、基板上にＧａＮ等をエピタキシャル成長させる際に、基板の温度分布が均一となり、均一なエピタキシャル層の形成が可能となる。
［第２の実施の形態］
（第２の実施形態の構成）
図４（ａ）は、本発明の第２の実施形態のＳｉ，ＴｌドープＧａＮ厚膜を示すものである。
このＳｉ，ＴｌドープＧａＮ厚膜２２は全体の厚さが６００μｍで、不純物がドーピングされていないアンドープ部２３（厚さ３００μｍ）と、その上に形成されＳｉ及びＴｌが所定の濃度にドーピングされたＳｉ，Ｔｌドープ部２４（厚さ３００μｍ）とからなっている。
ドーピングによって反りが変化するのは、ＧａやＮが結合半径の異なるイオンによって置換され、下地基板との格子定数差が変化するためと考えられるが、本実施形態では、第１のドーパントとしてのＳｉと、それに対して格子の歪みを補償する第２のドーパントとしてのＴｌとを同時にドープした構造としている。このように、結合半径の異なる別種の不純物を同時にＧａＮ厚膜の所定の部分に添加し、格子定数の変化を補償することにより、反りを抑制することが可能となる。
ここで、第１のドーパントであるＳｉ濃度(抵抗率)は、第１の実施形態と同様に、１×１０１８以上７×１０１８ｃｍ−３以下(抵抗率０．０２Ωｃｍ以下)とするのが好ましい。それに対して格子の歪みを補償する第２のドーパントの濃度は、第２のドーパントの種類(イオン化半径)によって異なるが、Ｔｌの場合、１×１０１８以上３×１０１８ｃｍ−３以下とするのが好ましい。１×１０１８未満では格子の歪みを補償する効果が認められず、３×１０１８ｃｍ−３を超えると結晶性に悪影響を与えるからである。
Ｓｉ，ＴｌドープＧａＮ厚膜２２は、図示しないサファイア基板上に、アンドープ部２３、Ｓｉ，Ｔｌドープ部２４を順次エピタキシャル成長させた後、サファイア基板から剥離することにより得られる。ここで、エピタキシャル成長時に、所定の領域のみにＳｉとそれによる格子の歪みを補償するＴｌをドーピングすることにより、サファイア基板の除去後において、反りを抑制したＳｉ，ＴｌドープＧａＮ厚膜２２とすることができる。
図４（ｂ）に、図４（ａ）のＳｉ，ＴｌドープＧａＮ厚膜２２の両面をそれぞれ１００μｍづつ研磨して得られた厚さ４００μｍのＧａＮ自立基板２５の例を示す。
本実施形態に係るＧａＮ自立基板２５においても、第１の実施形態に係るＧａＮ自立基板１５と同様に、直径が２５ｍｍ以上で結晶方位分布を±０．３度以下、デバイス形成層（表面の層）の電気抵抗率を０．０２Ωｃｍ以下、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満、基板全体の熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができ、第１の実施形態と同様の効果を奏することができる。
［第３の実施の形態］
（第３の実施形態の構成）
図５（ａ）は、本発明の第３の実施形態のＳｉ，ＢドープＧａＮ厚膜を示すものである。
このＳｉ，ＢドープＧａＮ厚膜３２は全体の厚さが６００μｍで、Ｂが所定の濃度にドーピングされたＢドープ部３３（厚さ３００μｍ）と、その上に形成されＳｉが所定の濃度にドーピングされたＳｉドープ部３４（厚さ３００μｍ）とからなっている。
このＳｉ，ＢドープＧａＮ厚膜３２では、第１のドーパントとしてのＳｉと、それに対して格子の歪みを補償する第２のドーパントとしてのＢとをそれぞれＳｉドープ部３４、Ｂドープ部３３にドープする構造とすることにより、格子定数の変化を補償し、反りを抑制することが可能となる。しかも、１つの領域に同時に添加するのではなく、Ｓｉドープ部３４とＢドープ部３３との２つの領域に分けているので、１つの領域に複数のドーパントを同時に添加した場合に比べて、転位密度を低減することができ、電気特性や光学的・熱的性質を良好なものとすることができる。
ここで、第１のドーパントであるＳｉ濃度(抵抗率)は、第１の実施形態と同様に、１×１０１８以上７×１０１８ｃｍ−３以下(抵抗率０．０２Ωｃｍ以下)とするのが好ましい。それに対して格子の歪みを補償する第２のドーパントの濃度は、第２のドーパントの種類(イオン化半径)によって異なるが、Ｂの場合、１×１０１８以上７×１０１８ｃｍ−３以下とするのが好ましい。１×１０１８未満では格子の歪みを補償する効果が認められず、７×１０１８ｃｍ−３を超えると結晶性に悪影響を与えるからである。
Ｓｉ，ＢドープＧａＮ厚膜３２は、図示しないサファイア基板上に、Ｂドープ部３３、Ｓｉドープ部３４を順次エピタキシャル成長させた後、サファイア基板から剥離することにより得られる。ここで、エピタキシャル成長時に、Ｓｉとそれによる格子の歪みを補償するＢが別々の領域にドーピングされているので、サファイア基板の除去後において、反りを抑制したＳｉ，ＢドープＧａＮ厚膜３２とすることができる。
図５（ｂ）に、図５（ａ）のＳｉ，ＢドープＧａＮ厚膜３２の両面をそれぞれ１００μｍづつ研磨して得られた厚さ４００μｍのＧａＮ自立基板３５の例を示す。
本実施形態に係るＧａＮ自立基板３５においては、デバイス形成プロセスにおいてバックラップされる基板の裏側部分を、図５（ｂ）に示すように、反りを補償するためのＢドープ部３３としているので、この部分をアンドープ部とした場合よりも反りをさらに抑えることが可能となる。
本実施形態に係るＧａＮ自立基板３５においても、第１の実施形態に係るＧａＮ自立基板１５と同様に、直径が２５ｍｍ以上で結晶方位分布を±０．３度以下、デバイス形成層（表面の層）の電気抵抗率を０．０２Ωｃｍ以下、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満、基板全体の熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができ、第１の実施形態と同様の効果を奏することができる。
［第４の実施の形態］
（第４の実施形態の構成）
図６（ａ）は、本発明の第４の実施形態のＧｅ，ＢドープＧａＮ厚膜を示すものである。
このＧｅ，ＢドープＧａＮ厚膜４２は全体の厚さが６００μｍで、Ｂが所定の濃度にドーピングされたＢドープ部４３（厚さ２５０μｍ）と、その上に形成されＢとＧｅの濃度が厚さ方向に漸次変化した漸次部４４（厚さ５０μｍ）と、その上に形成されＧｅが所定の濃度にドーピングされたＧｅドープ部４５（厚さ３００μｍ）とからなっている。
漸次部４４において、Ｇｅ濃度は、Ｇｅドープ部４５と隣接する部分の濃度が最も高くＧｅドープ部４５にドープした濃度と同一とし、反対面のＢドープ部４３と隣接する部分で０になるように漸次的に変化させている。反対に、Ｂ濃度は、Ｂドープ部４３と隣接する部分の濃度が最も高くＢドープ部４３にドープした濃度と同一とし、Ｇｅドープ部４５と隣接する部分で０になるように漸次的に変化させている。
ここで、Ｇｅドープ部４５における第１ドーパントのＧｅ濃度は、１×１０１８以上７×１０１８ｃｍ−３以下とするのが好ましい。それに対して格子の歪みを補償する第２のドーパントの濃度は、第２のドーパントの種類(イオン化半径)によって異なるが、Ｂドープ部４３におけるＢ濃度は、１×１０１８以上７×１０１８ｃｍ−３以下とするのが好ましい。１×１０１８未満では格子の歪みを補償する効果が認められず、７×１０１８ｃｍ−３を超えると結晶性に悪影響を与えるからである。
本実施形態では、第３の実施形態と同様に、反りを相殺するようなドーピングプロファイルをもった多層構造にしたものであるが、ドーパント濃度を徐々に変化させることにより、界面における新たな転位の生成を抑制することができ、電気特性や光学的・熱的性質を良好なものとすることができる。
Ｇｅ，ＢドープＧａＮ厚膜４２は、図示しないサファイア基板上に、Ｂドープ部４３、漸次部４４、Ｇｅドープ部４５を順次エピタキシャル成長させた後、サファイア基板から剥離することにより得られる。ここで、エピタキシャル成長時に、Ｇｅとそれによる格子の歪みを補償するＢが別々の領域にドーピングされているので、サファイア基板の除去後において、反りを抑制したＧｅ，ＢドープＧａＮ厚膜４２とすることができる。
図６（ｂ）に、図６（ａ）のＧｅ，ＢドープＧａＮ厚膜４２の両面をそれぞれ１００μｍづつ研磨して得られた厚さ４００μｍのＧａＮ自立基板４６の例を示す。
本実施形態に係るＧａＮ自立基板４６においては、デバイス形成プロセスにおいてバックラップされる基板の裏側部分を、図６（ｂ）に示すように、反りを補償するためのＢドープ部４３としているので、この部分をアンドープ部とした場合よりも反りをさらに抑えることが可能となる。
本実施形態に係るＧａＮ自立基板４６においても、第１の実施形態に係るＧａＮ自立基板１５と同様に、直径が２５ｍｍ以上で結晶方位分布を±０．３度以下、デバイス形成層（表面の層）の電気抵抗率を０．０２Ωｃｍ以下、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満、基板全体の熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができ、第１の実施形態と同様の効果を奏することができる。
［第５の実施の形態］
図７（ａ）は、本発明の第５の実施形態のＧｅドープＧａＮ厚膜を示すものである。
このＧｅドープＧａＮ厚膜５２は全体の厚さが６００μｍで、不純物がドーピングされていないアンドープ部５３（厚さ２００μｍ）と、その上に形成されＢが高濃度にドーピングされた高Ｇｅドープ部５４（厚さ１０μｍ）と、その上に形成されＧｅが高Ｇｅドープ部５４より低濃度にドーピングされたＧｅドープ部５５（厚さ３９０μｍ）とからなっている。
ここで、Ｇｅドープ部４５におけるＧｅ濃度は、１×１０１８以上４×１０１８ｃｍ−３未満とするのが好ましく、高Ｇｅドープ部５４におけるＧｅ濃度は、４×１０１８ｃｍ−３以上７×１０１８ｃｍ−３以下とするのが好ましい。
ＧｅドープＧａＮ厚膜５２は、図示しないサファイア基板上に、アンドープ部５３、高Ｇｅドープ部５４、Ｇｅドープ部５５を順次エピタキシャル成長させた後、サファイア基板から剥離することにより得られる。ここで、エピタキシャル成長時に、所定の領域のみにＧｅをドーピングすることにより、サファイア基板の除去後において、反りを抑制したＧｅドープＧａＮ厚膜５２とすることができる。
図７（ｂ）に、図７（ａ）のＧｅドープＧａＮ厚膜５２の両面をそれぞれ１００μｍづつ研磨して得られた厚さ４００μｍのＧａＮ自立基板５６の例を示す。
本実施形態に係るＧａＮ自立基板５６においては、デバイス形成のためのバックラップ後に裏面電極を形成する裏面近傍のみを高Ｇｅドープ部５４としてドーピング濃度を大きくし、それ以外の部分はＧｅドープ部５５として、バルクとしての抵抗率が充分に小さくなる最低限のドーピングのみ行う多層構造にしているので、第１の実施形態に係るＧａＮ自立基板１５と同様に、直径が２５ｍｍ以上で結晶方位分布を±０．３度以下、デバイス形成層（表面の層）の電気抵抗率を０．０２Ωｃｍ以下、波長３８０ｎｍ以上の光に対する吸収係数を５ｃｍ−１未満、基板全体の熱伝導率を１．９Ｗ／ｃｍＫより大きくすることができ、第１の実施形態と同様の効果を奏することができる。
以下、従来例と実施例とを対比させることにより、本発明を更に詳しく説明する。
［従来例］
（ＳｉをＧａＮ厚膜全域にドープした例）
図８を参照して、ＳｉをＧａＮ厚膜全域にドープした例を説明する。
まず、直径２インチのｃ面単結晶サファイア基板上１にＨＶＰＥ(Hydride Vapor Phase Epitaxy)法によって厚さ６００μｍのＳｉドープＧａＮ厚膜２を成長させた（図８（ａ））。
このＨＶＰＥ法に用いたＨＶＰＥ炉は、III族元素のハロゲン化物であるＧａＣｌ３を基板に輸送できる装置であり、ＧａＣｌ３は、Ｈ２もしくはＮ２といったキャリアガスとともに供給されるＨＣｌとＧａ金属との反応で生成される。基板領域で、ＧａＣｌ３とＮＨ３とが混合し、反応しながら基板上にＧａＮが気相成長する。基板領域の温度は電気炉で１０５０℃に設定した。また、原料となるＧａＣｌ３分圧、ＮＨ３分圧を基板領域でそれぞれ、５×１０−４ａｔｍ、５×１０−３ａｔｍとした。また、Ｓｉのドーピングは、ＳｉＨ２Ｃｌ２を用いて行った。このとき、成長開始から終了まで全ての厚さにわたってドーピングを行った。後のＳＩＭＳ分析により、このときのＳｉ濃度は７×１０１８ｃｍ−３であることが分かった。
成長後、サファイア基板１側からＹＡＧレーザを照射することによって界面のＧａＮを分解させ、ＳｉドープＧａＮ厚膜２とサファイア基板１とを分離した。分離したＧａＮ自立膜３は大きく凹面に反っていた（図８（ｂ））。
この両面を鏡面研磨することによって、一見反りの無いＧａＮ自立基板４を得た（図８（ｃ））。しかし、このＧａＮ自立基板４の方位分布をＸ線によって測定してみると、φ２"面内で最大±１．３度の方位分布が存在していることが分かった。これは、反っている基板を、研磨によって一見平らにしたに過ぎないからである。また、同条件で作製した基板のｃ軸方向の光吸収係数、電気抵抗率、及び熱伝導率はそれぞれ５ｃｍ−１(λ＝３８２ｎｍ)、０．００４Ωｃｍ、１．９Ｗ／ｃｍＫであった。
この基板をＭＯＶＰＥ炉にセットし、ＩｎＧａＮ層を活性層とする青色ＬＥＤエピタキシャル層を成長させた。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対して±３０ｎｍもの分布が存在することが分かった。
［実施例１］
（ＳｉをＧａＮ厚膜の所定の領域にドープした例）
図９に示すように、従来例と同様にして、サファイア基板上１１に厚さ６００μｍのＳｉドープＧａＮ厚膜１２を成長させた。ただし、成長開始から３００μｍまではドーピングを行わずアンドープ部１３とし、３００μｍから６００μｍまでに比較例と同じＳｉドープを行いＳｉドープ部１４とした（図９（ａ））。
成長後、比較例と同様にしてＳｉドープＧａＮ厚膜１２を剥離し（図９（ｂ））、その表面と裏面をそれぞれ１００μｍずつ研磨し、厚さ４００μｍのＧａＮ自立基板１５とした（図９（ｃ））。
即ち、ＧａＮ自立基板１５には、表面側の２００μｍだけにＳｉがドープされている。
この基板の方位分布をＸ線によって測定してみると、φ２"面内で最大でも±０．２度の方位分布であり、比較例に比べて大幅に改善されていることが分かった。同条件で作製した基板のｃ軸方向の光吸収係数および熱伝導率はそれぞれ４．４ｃｍ−１(λ＝３８２ｎｍ)、１．９４Ｗ／ｃｍＫであり、比較例の場合に比べて改善されていた。また、ドーピング実施部の電気抵抗率は０．００４Ωｃｍであり、従来例と同等の低抵抗率であった。
この基板をＭＯＶＰＥ炉にセットし、比較例と同様の手法を用いてＩｎＧａＮ層を活性層とする青色エピタキシャル層を成長させた。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対するばらつきは±５ｎｍにまで抑えられていることが分かった。
［実施例２］
（ＳｉとＴｌを同時にＧａＮ厚膜の所定の領域にドープした例）
図１０に示すように、従来例と同様にして、サファイア基板２１上に厚さ６００μｍのＳｉ，ＴｌドープＧａＮ厚膜２２を成長させた。ただし、成長開始から３００μｍまではドーピングを行わずアンドープ部２３とし、３００μｍから６００μｍまでにＳｉとＴｌを同時に添加したＳｉ，Ｔｌドープ部２４とした（図１０（ａ））。Ｓｉの添加量は比較例と同様であり、Ｔｌの添加量は１．５×１０１８ｃｍ−３とした。
成長後、比較例と同様にしてＳｉ，ＴｌドープＧａＮ厚膜２２を剥離し（図１０（ｂ））、その表面と裏面をそれぞれ１００μｍずつ研磨し、厚さ４００μｍのＧａＮ自立基板２５とした（図１０（ｃ））。
即ち、ＧａＮ自立基板２５には、表面側の２００μｍだけにＳｉとＴｌがドープされている。
この基板の方位分布をＸ線によって測定してみると、φ２"面内で最大でも±０．０５度の方位分布であり、従来例に比べて大幅に改善されていることが分かった。同条件で作製した基板のｃ軸方向の光吸収係数および熱伝導率はそれぞれ４．８ｃｍ−１(λ＝３８２ｎｍ),１．９２Ｗ／ｃｍＫであり、比較例の場合に比べて改善されていた。また、ドーピング実施部の電気抵抗率は０．００７Ωｃｍと、充分に小さかった。
この基板をＭＯＶＰＥ炉にセットし、比較例と同様の手法を用いてＩｎＧａＮ層を活性層とする青色ＬＥＤエピタキシャル層を成長させた。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対するばらつきは±２ｎｍにまで抑えられていることが分かった。
［実施例３］
（ＧａＮ厚膜にＳｉドープ部とＢドープ部を別々に形成した例）
図１１に示すように、従来例と同様にしてサファイア基板３１上に厚さ６００μｍのＳｉ，ＢドープＧａＮ厚膜３２を成長させた。ただし、成長開始から３００μｍまでの部分にＢを５×１０１８ｃｍ−３の濃度で添加してＢドープ部３３とし、３００μｍから６００μｍまでの部分には実施例１と同様のＳｉドープを行ってＳｉドープ部３４とした（図１１（ａ））。
成長後、従来例と同様にしてＳｉ，ＢドープＧａＮ厚膜３２を剥離し（図１１（ｂ））、その表面と裏面をそれぞれ１００μｍずつ研磨して厚さ４００μｍのＧａＮ自立基板３５とした（図１１（ｃ））。
即ち、ＧａＮ自立基板３５には、表面側の２００μｍにＳｉがドープされ、裏面側の２００μｍにＢがドープされている。
この基板の方位分布をＸ線によって測定してみると、φ２"面内で最大でも±０．０５度の方位分布であり、従来例に比べて大幅に改善されていることが分かった。同条件で作製した基板のｃ軸方向の光吸収係数および熱伝導率はそれぞれ４．７ｃｍ−１(λ＝３８２ｎｍ)、１．９３Ｗ／ｃｍＫであり、従来例の場合に比べて改善されていた。また、Ｓｉドーピング実施部の電気抵抗率は０．００４Ωｃｍと、従来例と同等の低抵抗率であった。
この基板をＭＯＶＰＥ炉にセットし、比較例と同様の手法を用いてＩｎＧａＮ層を活性層とする青色エピタキシャル層を成長させた。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対するばらつきは±２ｎｍにまで抑えられていることが分かった。
［実施例４］
（ＧａＮ厚膜中のＧｅ濃度とＢ濃度を漸次的に変化させた例）
図１２に示すように、従来例と同様にしてサファイア基板４１上に厚さ６００μｍのＧｅ，ＢドープＧａＮ厚膜４２を成長させた。ただし、成長開始から２５０μｍまでの部分にＢを５×１０１８ｃｍ−３の濃度で添加して、Ｂドープ部４３とした。また、２５０μｍから３００μｍまでの漸次部４４では、Ｂのドーピング量を徐々に減らして厚さが３００μｍに到達したところでゼロになるようにする一方で、厚さ２５０μｍからＧｅを徐々に濃度を増加させながら添加し、厚さが３００μｍの部分でＧｅ濃度が７×１０１８ｃｍ−３になるようにした。更に、厚さが３００−６００μｍの部分ではＧｅを７×１０１８ｃｍ−３の濃度になるように添加してＧｅドープ部４５とした（図１２（ａ））。
成長後、従来例と同様にしてＧｅ，ＢドープＧａＮ厚膜４２を剥離し（図１２（ｂ））、その表面と裏面をそれぞれ１００μｍずつ研磨し、厚さ４００μｍのＧａＮ自立基板４６とした（図１２（ｃ））。
この基板の方位分布をＸ線によって測定してみると、φ２"面内で最大でも±０．０３度の方位分布であり、従来例に比べて大幅に改善されていることが分かった。同条件で作製した基板のｃ軸方向の光吸収係数および熱伝導率はそれぞれ４．７ｃｍ−１(λ＝３８２ｎｍ)、１．９３Ｗ／ｃｍＫであり、従来例の場合に比べて改善されていた。また、Ｇｅドーピング実施部の電気抵抗率は０．００４Ωｃｍと、従来例と同等の低抵抗率であった。
この基板をＭＯＶＰＥ炉にセットし、比較例と同様の手法を用いてＩｎＧａＮ層を活性層とする青色エピタキシャル層を成長させた。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対するばらつきは±１ｎｍにまで抑えられていることが分かった。
［実施例５］
（ＧｅをＧａＮ厚膜の所定の領域に高濃度にドープした例）
図１３に示すように、従来例と同様にしてサファイア基板５１上に厚さ６００μｍのＧｅドープＧａＮ厚膜５２を成長させた。ただし、成長開始から２００μｍまでの部分はアンドープ部５３とし、２００μｍから２１０μｍまでの間ではＧｅを７×１０１８ｃｍ−３の高濃度で添加した高Ｇｅドープ部５４とした。残りの部分のＧｅ濃度は１×１０１８ｃｍ−３としてＧｅドープ部５５とした（図１３（ａ））。
成長後、従来例と同様にしてＧｅドープＧａＮ厚膜５２を剥離し（図１３（ｂ））、その表面と裏面をそれぞれ１００μｍずつ研磨し、厚さ４００μｍのＧａＮ自立基板５６とした（図１３（ｃ））。
この基板の方位分布をＸ線によって測定してみると、φ２"面内で最大でも±０．０５度の方位分布であり、従来例に比べて大幅に改善されていることがわかった。同条件で作製した基板のｃ軸方向の光吸収係数および熱伝導率はそれぞれ４．２ｃｍ−１(λ＝３８２ｎｍ)、１．９７Ｗ／ｃｍＫであり、従来例の場合に比べて改善されていた。また、Ｇｅドーピング実施部の電気抵抗率は０．０１Ωｃｍと、充分に小さかった。
この基板をＭＯＶＰＥ炉にセットし、従来例と同様の手法を用いてＩｎＧａＮ層を活性層とする青色エピタキシャル層５７を成長させた（図１３（ｄ））。フォトルミネッセンス法を用いて発光波長の面内分布を調べると、中心波長に対するばらつきは±２ｎｍにまで抑えられていることが分かった。
次に、ＧａＮ自立基板５６の裏面側のアンドープ部５３を１００μｍ除去し、高Ｇｅドープ部５４を露出させた（図１３（ｅ））。
この状態でダイシングによって３００μｍ角のチップに切り分け、その両面に電極を形成した。このチップの動作電圧は４Ｖであり、高Ｇｅドープ層の無い場合に比べて約３０％低減することができた。
実施例では、窒化物系半導体結晶の成長方法としてＨＶＰＥ法を挙げて説明したが、ＭＯＶＰＥ法やＭＢＥ、昇華法などの他の気相成長にも応用することが可能である。また、ドーパントの種類は、実施例に記載した以外にも、例えばＯ２、Ｃ、Ｓｎ等、その目的に応じた種々のドーパントやそれらの組み合わせが考えられる。また、本発明はＧａＮだけでなく、ＡｌＧａＮなど窒化物系半導体全般に対して適用可能である。
さらに、結晶成長用の基板としては、実施例で挙げたものの他にもＳｉＣ、ＧａＮ、Ｓｉ、ＺｒＢ２、ＺｎＯ、ＬｉＡｌＯ２、ＮｄＧａＯ３、ＧａＡｓなど、種々の基板を用いることができる。ＶＡＳ法やＥＬＯ法、ＰＥＮＤＥＯ法やアンチサーファクタント法など、任意の転位低減手法と組み合わせて用いることもできる。
本発明の第１の実施形態を示す断面図であり、（ａ）はＳｉドープＧａＮ厚膜、（ｂ）はＧａＮ自立基板を示すものである。 Ｓｉドーピング濃度と基板の吸収係数との関係を示すグラフである。 Ｓｉドーピング濃度と基板の熱伝導率との関係を示すグラフである。 本発明の第２の実施形態を示す断面図であり、（ａ）はＳｉ，ＴｌドープＧａＮ厚膜、（ｂ）はＧａＮ自立基板を示すものである。 本発明の第３の実施形態を示す断面図であり、（ａ）はＳｉ，ＢドープＧａＮ厚膜、（ｂ）はＧａＮ自立基板を示すものである。 本発明の第４の実施形態を示す断面図であり、（ａ）はＧｅ，ＢドープＧａＮ厚膜、（ｂ）はＧａＮ自立基板を示すものである。 本発明の第５の実施形態を示す断面図であり、（ａ）はＧｅドープＧａＮ厚膜、（ｂ）はＧａＮ自立基板を示すものである。 従来例のＧａＮ自立基板の製造方法を説明する断面図である。 実施例１のＧａＮ自立基板の製造方法を説明する断面図である。 実施例２のＧａＮ自立基板の製造方法を説明する断面図である。 実施例３のＧａＮ自立基板の製造方法を説明する断面図である。 実施例４のＧａＮ自立基板の製造方法を説明する断面図である。 実施例５のＧａＮ自立基板の製造方法を説明する断面図である。 ＧａＮにＳｉを均一にドーピングした場合のＳｉドーピング濃度とＧａＮ基板の反りとの関係を示すグラフである。 ドーピング濃度を一定(５×１０１８ｃｍ−３)とし、ドーピング層を表面側に形成した場合のドーピング層の厚さと反りとの関係を示すグラフである。 Ｓｉドーピング濃度を５×１０１８ｃｍ−３とし、ドープ層の厚さを１００μｍとした場合のドーピング開始位置と反りとの関係を示すグラフである。
符号の説明
１，１１，２１，３１，４１，５１ サファイア基板
２ ＳｉドープＧａＮ厚膜
３ ＧａＮ自立膜
４，１５，２５，３５，４６，５６ ＧａＮ自立基板
１２ ＳｉドープＧａＮ厚膜
１３，２３ アンドープ部
１４ Ｓｉドープ部
２２ Ｓｉ，ＴｌドープＧａＮ厚膜
２４ Ｓｉ，Ｔｌドープ部
３２ Ｓｉ，ＢドープＧａＮ厚膜
３３ Ｂドープ部
３４ Ｓｉドープ部
４２ Ｇｅ，ＢドープＧａＮ厚膜
４３ Ｂドープ部
４４ 漸次部
４５ Ｇｅドープ部
５２ ＧｅドープＧａＮ厚膜
５３ アンドープ部
５４ 高Ｇｅドープ部
５５ Ｇｅドープ部
５７ エピタキシャル層

Claims (13)

  1. 同一組成からなるIII−Ｖ族窒化物系半導体厚膜内に、所定の不純物濃度を含有する第１の領域と、該第１の領域より低い不純物濃度を含有する第２の領域とを設けたことを特徴とするIII−Ｖ族窒化物系半導体基板。
  2. 前記III−Ｖ族窒化物系半導体厚膜がＧａＮ厚膜であり、前記第１の領域にはＳｉを１×１０１８以上７×１０１８ｃｍ−３以下添加したものであり、前記第２の領域が不純物を添加していないものであることを特徴とする請求項１記載のIII−Ｖ族窒化物系半導体基板。
  3. 同一組成からなるIII−Ｖ族窒化物系半導体厚膜内に、抵抗率を調整するための第１の不純物と、それによる格子の歪みを補償するための第２の不純物とを添加したものであることを特徴とするIII−Ｖ族窒化物系半導体基板。
  4. 前記第１の不純物と前記第２の不純物とを前記III−Ｖ族窒化物系半導体厚膜内の所定の領域に同時に添加したものであることを特徴とする請求項３記載のIII−Ｖ族窒化物系半導体基板。
  5. 前記第１の不純物と前記第２の不純物とを前記III−Ｖ族窒化物系半導体厚膜内の異なる領域にそれぞれ添加したものであることを特徴とする請求項３記載のIII−Ｖ族窒化物系半導体基板。
  6. 前記III−Ｖ族窒化物系半導体厚膜の表面側に前記第１の不純物を添加した第１の領域が形成され、
    前記III−Ｖ族窒化物系半導体厚膜の裏面側に前記第２の不純物を添加した第２の領域が形成され、
    前記第１の領域と前記第２の領域との間に、前記第１の不純物と前記第２の不純物の濃度が漸次的に変化する第３の領域が形成されていることを特徴とする請求項３記載のIII−Ｖ族窒化物系半導体基板。
  7. 同一組成からなるIII−Ｖ族窒化物系半導体厚膜の表面側に、所定の不純物濃度を含有する第１の領域が１００μｍ以上の厚さに形成され、
    前記III−Ｖ族窒化物系半導体厚膜の裏面側に、前記第１の領域より低い不純物濃度を含有する第２の領域が形成され、
    前記第１の領域と前記第２の領域との間に、前記第１の領域より高い不純物濃度を含有する第３の領域が５０μｍ以下の厚さに形成されていることを特徴とするIII−Ｖ族窒化物系半導体基板。
  8. サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、
    前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、不純物を一定濃度添加する領域を形成する第２の工程とからなり、
    前記第１の工程で形成する領域の厚さをｔ１とし、前記第２の工程で形成する領域の厚さをｔ２としたときに、ｔ２／ｔ１を０．０１以上１．５以下とするようにエピタキシャル成長させることを特徴とするIII−Ｖ族窒化物系半導体基板の製造方法。
  9. 前記ｔ１が３００μｍ以上５００μｍ以下であり、前記ｔ２が３００μｍ以下であることを特徴とする請求項８記載のIII−Ｖ族窒化物系半導体基板の製造方法。
  10. サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、
    前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、
    抵抗率を調整するための不純物と、それによる格子の歪みを補償するための異種の不純物とを同時に添加した領域を形成する第２の工程とからなることを特徴とするIII−Ｖ族窒化物系半導体基板の製造方法。
  11. サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、
    前記エピタキシャル成長は、不純物添加による格子の歪みを補償するための異種の不純物を添加した領域を形成する第１の工程と、
    抵抗率を調整するための不純物を添加した領域を形成する第２の工程とからなることを特徴とするIII−Ｖ族窒化物系半導体基板の製造方法。
  12. サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、
    前記エピタキシャル成長は、不純物添加による格子の歪みを補償するための異種の不純物を所定濃度添加した領域を形成する第１の工程と、
    前記格子の歪みを補償するための異種の不純物を漸次的に減少させると共に、抵抗率を調整するための不純物を漸次的に増加させる領域を形成する第２の工程と、
    前記抵抗率を調整するための不純物を所定濃度添加した領域を形成する第３の工程とからなることを特徴とするIII−Ｖ族窒化物系半導体基板の製造方法。
  13. サファイア基板上に、III−Ｖ族窒化物系半導体厚膜をエピタキシャル成長後、前記サファイア基板を削除して前記厚膜の片面又は両面を研磨することによりIII−Ｖ族窒化物系半導体基板とするIII−Ｖ族窒化物系半導体基板の製造方法において、
    前記エピタキシャル成長は、不純物が添加されていない領域を形成する第１の工程と、
    不純物を所定濃度添加した領域を５０μｍ以下の厚さに形成する第２の工程と、
    前記不純物を前記第２の工程で添加した濃度よりも低い濃度で添加した領域を１００μｍ以上の厚さに形成する第３の工程とからなることを特徴とするIII−Ｖ族窒化物系半導体基板の製造方法。
JP2005258387A 2005-09-06 2005-09-06 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 Active JP4529846B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005258387A JP4529846B2 (ja) 2005-09-06 2005-09-06 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US11/312,634 US7271404B2 (en) 2005-09-06 2005-12-21 Group III-V nitride-based semiconductor substrate and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258387A JP4529846B2 (ja) 2005-09-06 2005-09-06 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007070154A true JP2007070154A (ja) 2007-03-22
JP4529846B2 JP4529846B2 (ja) 2010-08-25

Family

ID=37829236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258387A Active JP4529846B2 (ja) 2005-09-06 2005-09-06 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Country Status (2)

Country Link
US (1) US7271404B2 (ja)
JP (1) JP4529846B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251178A (ja) * 2006-03-17 2007-09-27 Samsung Electro Mech Co Ltd 窒化物半導体単結晶基板、その製造方法、及び、これを用いた垂直構造窒化物発光素子の製造方法
JP2010001209A (ja) * 2008-05-22 2010-01-07 Toyoda Gosei Co Ltd ｎ型ＩＩＩ族窒化物系化合物半導体及びその製造方法
JP2010248022A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板
JP2011148655A (ja) * 2010-01-21 2011-08-04 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物結晶の製造方法、導電性ｉｉｉ族窒化物基板の製造方法及び導電性ｉｉｉ族窒化物基板
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
WO2011135744A1 (ja) * 2010-04-27 2011-11-03 住友電気工業株式会社 ＧａＮ基板および発光デバイス
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
JP2013227222A (ja) * 2013-07-23 2013-11-07 Hitachi Cable Ltd 窒化物半導体結晶
KR101444954B1 (ko) 2007-11-20 2014-09-26 스미토모덴키고교가부시키가이샤 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
JP2015201633A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、半導体素子の製造方法、ｌｅｄ素子の製造方法、およびｌｅｄ素子
JP2015214447A (ja) * 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法及び自立基板
WO2020203541A1 (ja) 2019-03-29 2020-10-08 三菱ケミカル株式会社 ＧａＮ基板ウエハおよびＧａＮ基板ウエハの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
JP5282978B2 (ja) * 2009-12-18 2013-09-04 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
JP2012101977A (ja) * 2010-11-10 2012-05-31 Hitachi Cable Ltd 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法
CN103633120B (zh) * 2012-08-28 2017-11-03 上海晶盟硅材料有限公司 电阻率梯度分布的外延片及其生产方法
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
CN104409499B (zh) * 2014-12-15 2018-06-26 苏州捷芯威半导体有限公司 半导体外延结构、半导体器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2001148357A (ja) * 1999-09-08 2001-05-29 Sharp Corp Ｉｉｉ−ｎ系化合物半導体装置
JP2002064250A (ja) * 2001-06-25 2002-02-28 Sharp Corp 化合物半導体の成長方法及び化合物半導体発光素子
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
WO2003103062A1 (fr) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Dispositif semi-conducteur a base de nitrure de gallium et son procede de fabrication
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005132657A (ja) * 2003-10-29 2005-05-26 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
ATE454718T1 (de) * 2002-11-08 2010-01-15 Nichia Corp Lichtemissionsbauelement, leuchtstoff und verfahren zur herstellung eines leuchtstoffs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2001148357A (ja) * 1999-09-08 2001-05-29 Sharp Corp Ｉｉｉ−ｎ系化合物半導体装置
JP2002064250A (ja) * 2001-06-25 2002-02-28 Sharp Corp 化合物半導体の成長方法及び化合物半導体発光素子
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
WO2003103062A1 (fr) * 2002-06-04 2003-12-11 Nitride Semiconductors Co.,Ltd. Dispositif semi-conducteur a base de nitrure de gallium et son procede de fabrication
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005132657A (ja) * 2003-10-29 2005-05-26 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334156B2 (en) 2006-03-17 2012-12-18 Samsung Electronics Co., Ltd. Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
US7859086B2 (en) 2006-03-17 2010-12-28 Samsung Led Co., Ltd. Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
JP2007251178A (ja) * 2006-03-17 2007-09-27 Samsung Electro Mech Co Ltd 窒化物半導体単結晶基板、その製造方法、及び、これを用いた垂直構造窒化物発光素子の製造方法
KR101444954B1 (ko) 2007-11-20 2014-09-26 스미토모덴키고교가부시키가이샤 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP2010001209A (ja) * 2008-05-22 2010-01-07 Toyoda Gosei Co Ltd ｎ型ＩＩＩ族窒化物系化合物半導体及びその製造方法
JP2013053068A (ja) * 2008-05-22 2013-03-21 Toyoda Gosei Co Ltd ｎ型ＩＩＩ族窒化物系化合物半導体
JP2010248022A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板
JP2011148655A (ja) * 2010-01-21 2011-08-04 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物結晶の製造方法、導電性ｉｉｉ族窒化物基板の製造方法及び導電性ｉｉｉ族窒化物基板
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
JP2011230955A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd ＧａＮ基板および発光デバイス
WO2011135744A1 (ja) * 2010-04-27 2011-11-03 住友電気工業株式会社 ＧａＮ基板および発光デバイス
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
JP2013227222A (ja) * 2013-07-23 2013-11-07 Hitachi Cable Ltd 窒化物半導体結晶
JP2015201633A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、半導体素子の製造方法、ｌｅｄ素子の製造方法、およびｌｅｄ素子
JP2015214447A (ja) * 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法及び自立基板
WO2020203541A1 (ja) 2019-03-29 2020-10-08 三菱ケミカル株式会社 ＧａＮ基板ウエハおよびＧａＮ基板ウエハの製造方法
CN113692459A (zh) * 2019-03-29 2021-11-23 三菱化学株式会社 GaN基板晶片和GaN基板晶片的制造方法
KR20210144729A (ko) 2019-03-29 2021-11-30 미쯔비시 케미컬 주식회사 GaN 기판 웨이퍼 및 GaN 기판 웨이퍼의 제조 방법
EP3951025A4 (en) * 2019-03-29 2022-06-01 Mitsubishi Chemical Corporation GALLIUM NITRIDE SUBSTRATE WAFER AND METHOD OF MAKING GALLIUM NITRIDE SUBSTRATE WAFER

Also Published As

Publication number Publication date
JP4529846B2 (ja) 2010-08-25
US20070051969A1 (en) 2007-03-08
US7271404B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US20070176199A1 (en) Nitride-based group III-V semiconductor substrate and fabrication method therefor, and nitride-based group III-V light-emitting device
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
CN104518062B (zh) 制造半导体发光器件的方法
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2011119761A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP7260089B2 (ja) 窒化物半導体
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR102062381B1 (ko) 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
JP3946448B2 (ja) 窒化物半導体基板の製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2005057064A (ja) Ｉｉｉ族窒化物半導体層およびその成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Ref document number: 4529846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350