KR102062381B1 - 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 - Google Patents

질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR102062381B1
KR102062381B1 KR1020120138050A KR20120138050A KR102062381B1 KR 102062381 B1 KR102062381 B1 KR 102062381B1 KR 1020120138050 A KR1020120138050 A KR 1020120138050A KR 20120138050 A KR20120138050 A KR 20120138050A KR 102062381 B1 KR102062381 B1 KR 102062381B1
Authority
KR
South Korea
Prior art keywords
layer
defect
gallium nitride
grown
semiconductor layer
Prior art date
Application number
KR1020120138050A
Other languages
English (en)
Other versions
KR20140070043A (ko
Inventor
곽우철
최승규
송재훈
김재헌
정정환
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120138050A priority Critical patent/KR102062381B1/ko
Priority to US14/091,808 priority patent/US9142622B2/en
Priority to EP13194874.7A priority patent/EP2738793B1/en
Priority to EP20153397.3A priority patent/EP3680929A1/en
Priority to JP2013248530A priority patent/JP6306331B2/ja
Publication of KR20140070043A publication Critical patent/KR20140070043A/ko
Priority to US14/829,501 priority patent/US9728404B2/en
Application granted granted Critical
Publication of KR102062381B1 publication Critical patent/KR102062381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법이 개시된다. 상기 질화물 반도체층 성장 방법은, 비결함 영역과 결함영역을 포함하는 질화갈륨 기판을 준비하고, 질화갈륨 기판 상에 질화갈륨계 결함 분산 억제층을 성장하고, 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함한다. 이에 따라, 질화갈륨 기판 상의 결함 영역이 질화갈륨계 반도체층에서 분산되는 것을 억제할 수 있다.

Description

질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법{METHOD OF GROWING NITRIDE SEMICONDUCTOR LAYER AND FABRICATION NITRIDE SEMICONDUCTOR DEVICE}
본 발명은 질화물 반도체층 성장 방법 및 반도체 소자 제조 방법에 관한 것으로, 특히 타일링 기법을 이용하여 제조된 성장 기판 상에 질화물 반도체층을 성장하는 방법 및 이 질화물 반도체층을 이용하여 질화물 반도체 소자를 제조하는 방법에 관한 것이다.
질화갈륨과 같은 질화물 반도체는 넓은 에너지 밴드갭을 가지며 또한 직접 천이형이므로, 자외선, 청색 및 녹색 등 비교적 단파장측의 발광 소자 및 전자 소자 등의 반도체 소자를 제조하는데 사용된다.
종래, 질화물계 반도체층은 동종 기판을 제작하는 것이 어려워 주로 사파이어와 같은 이종 기판 상에 성장되었다. 그러나, 이종 기판 상에 성장된 질화물계 반도체층은 실 전위(threading dislocation)와 같은 결정 결함의 밀도가 높아 고전류 밀도하에서 구동할 수 있는 반도체 소자를 제조하기는 어렵다.
이에 따라, 최근 동종 기판, 즉 질화갈륨 기판을 성장 기판으로 사용하여 질화물계 반도체층을 제작하는 기술이 개발되고 있다. 예를 들어, 사파이어 기판 상에 수소화물 기상 에피택시(hidride vapor phase epitaxy; HVPE)를 이용하여 벌크 질화갈륨 단결정을 성장시키고, 이 벌크 단결정을 슬라이싱하여 질화갈륨 성장 기판을 제작할 수 있다.
한편, 기판 상에 반도체층을 성장하여 반도체 소자를 대량생산하기 위해서는 성장 기판의 크기가 상대적으로 클 필요가 있다. 현재 발광 다이오드와 같은 광 소자를 제작하기 위해 사용되는 기판은 통상 2인치 이상의 크기를 갖는다.
c면 질화갈륨 기판은 벌크 단결정을 슬라이싱하여 약 2인치의 큰 기판을 쉽게 얻을 수 있다. 그러나 반극성 기판이나, m면 또는 a면 질화갈륨 기판과 같은 비극성 기판은, 성장 면이나 성장 두께의 제한 때문에, 위 방법을 이용하여 2인치 이상의 크기로 제공하기 어렵다. 이 때문에, 비극성 질화갈륨 기판이나 반극성 질화갈륨 기판을 이용한 연구는 대부분 1인치 미만, 예컨대 최대 폭이 수 mm 이하인 반극성 기판이나 비극성 기판을 이용하여 질화물 결정을 성장시킨 것에 제한되어 있다.
한편, 대면적의 성장 기판을 제공하기 위해, 원하는 결정 성장 면을 갖는 복수의 시드 기판들을 배열하고, 이 시드 기판들 상에 질화물 반도체층을 성장시키고, 성장된 질화물 반도체층을 슬라이싱하는 기술이 개발되고 있다.
그러나 복수의 시드 기판들을 이용하기 때문에, 시드 기판들 사이의 경계선 상에 성장된 질화물 결정은 고밀도의 결정 결함을 필연적으로 포함한다. 이에 더하여, 시드 기판들을 이용하여 제작된 질화갈륨 기판에 있어서, 질화갈륨 기판 상의 오프각은 시드 기판들 간의 결정 배향 차이에 기인하여 위치에 따라 상대적으로 큰 차이를 나타낸다. 시드 기판들의 오프각 및 배열을 제어하더라도, 질화갈륨 기판 상의 오프각 분포를 완전히 제거하기는 곤란하다. 이에 따라, 시드 기판들 사이의 경계 영역에 대응하는 질화물 결정 부분은 질화갈륨 기판 상에 질화물 반도체층을 성장할 때, 결함 발생 소스로 작용한다.
더욱이, 반도체층에 생성되는 결함은 수직 방향으로의 전사에 그치지 않고, 상당히 넓은 영역에 걸쳐 확산된다. 이에 따라, 양호한 특성을 갖는 반도체 소자를 제공할 수 있는 반도체층 영역을 확보하기 어려워져 생산성 및 수율이 감소된다.
본 발명이 해결하고자 하는 과제는, 결함영역을 갖는 질화갈륨 기판을 성장기판으로 사용하여 양호한 결정 품질을 갖는 질화물 반도체층을 성장시키는 방법 및 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 질화갈륨 기판의 결함 영역이 그 기판 상에 성장되는 반도체층에서 확산되는 것을 방지할 수 있는 질화물 반도체층 성장 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 양산성이 있고 높은 수율을 갖는 비극성 또는 반극성 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 질화물 반도체층 성장 방법은, 질화갈륨 기판을 준비하되, 상기 질화갈륨 기판은 복수의 비결함 영역들 및 상기 비결함 영역들 사이에 위치하는 적어도 하나의 결함 영역을 포함하고; 상기 질화갈륨 기판 상에 질화갈륨계 결함 분산 억제층을 성장하고; 상기 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함한다.
상기 결함 분산 억제층을 상기 질화갈륨계 반도체층에 앞서 성장함으로써 질화갈륨 기판 내의 결함 영역이 질화갈륨계 반도체층에서 분산되는 것을 방지할 수 있다.
상기 결함 분산 억제층은 에피 성장층으로서 사파이어 기판 상에 성장되는 다결정질의 저온 버퍼층과 구별된다.
상기 결함 분산 억제층은 900℃ 이상의 온도에서 성장되며, 상기 결함 분산 억제층 상에 성장되는 질화갈륨계 반도체층의 성장온도보다 낮은 온도에서 성장될 수 있다. 상대적으로 낮은 온도에서 결함 분산 억제층을 성장시킨 후, 반도체층을 성장시킴으로써, 질화갈륨 기판의 결함 영역이 반도체층 내에서 분산되는 것을 억제할 수 있다.
바람직하게, 상기 결함 분산 억제층은 900 내지 1000℃ 범위 내의 온도에서 성장될 수 있으며, 더 바람직하게는, 960 내지 970℃의 온도에서 성장될 수 있다.
또한, 상기 결함 분산 억제층은 상기 질화갈륨계 반도체층의 성장 속도보다 느린 성장 속도로 성장될 수 있다.
상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장될 수 있다. 나아가, 상기 결함 분산 억제층은 1㎛ 내지 2㎛ 범위 내의 두께로 성장될 수 있다.
상기 결함 분산 억제층은 150 내지 400 torr의 압력하에서 성장될 수 있다. 나아가, 상기 결함 분산 억제층은 그 위에 성장되는 질화갈륨계 반도체층과 대략 동일 압력하에서 성장될 수 있다.
상기 질화갈륨 기판은 반극성 기판 또는 비극성 기판일 수 있으며, 상기 비결함 영역들은 서로 다른 오프각을 가질 수 있다.
또한, 상기 질화갈륨계 반도체층은, 상기 결함 분산 억제층 상에 위치하는 n형 콘택층; 상기 n형 콘택층 상에 위치하는 p형 콘택층; 및 상기 n형 콘택층과 상기 p형 콘택층 사이에 위치하는 활성층을 포함할 수 있다.
본 발명의 실시예들은 또한, 복수의 시드 기판 상에 수소화물 기상 에피택시(HVPE)를 이용하여 질화갈륨 결정을 성장시키고 이 질화갈륨 결정을 슬라이싱하여 제조된 질화갈륨 기판 상에 질화갈륨계 반도체층을 성장하는 방법을 제공한다. 상기 방법은, 상기 질화갈륨 기판 상에 금속유기화학기상성장 기술을 이용하여 질화갈륨계열의 결함 분산 억제층을 성장하고; 상기 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함한다.
상기 질화갈륨 기판은 복수의 비결함 영역들 및 상기 비결함 영역들 사이에 위치하는 적어도 하나의 결함 영역을 포함할 수 있다. 또한, 상기 질화갈륨계 반도체층은 상기 질화갈륨 기판의 결함 영역이 전사된 결함 영역을 포함할 수 있다. 상기 질화갈륨계 반도체층 표면 상의 결함 영역의 폭은 상기 질화갈륨 기판의 결함 영역의 폭의 2배를 넘지 않는다.
상기 결함 분산 억제층은 900 내지 1000℃ 범위 내의 온도에서 성장될 수 있으며, 바람직하게, 960 내지 970℃의 온도에서 성장될 수 있다.
또한, 상기 결함 분산 억제층은 상기 질화갈륨계 반도체층의 성장 속도보다 느린 속도로 성장될 수 있으며, 상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장될 수 있다.
나아가, 상기 결함 분산 억제층은 1㎛ 내지 2㎛ 범위 내의 두께로 성장될 수 있다.
상기 질화갈륨 기판은 반극성 기판 또는 비극성 기판이고, 상기 비결함 영역들은 서로 다른 오프각을 가질 수 있다.
본 발명의 다른 실시예들에 따르면, 앞서 설명한 질화물 반도체층 성장 방법을 이용하여 질화물 반도체 소자가 제조될 수 있다.
본 발명의 실시예들에 따르면, 결함영역을 갖는 질화갈륨 기판을 성장기판으로 사용하여 양호한 결정 품질을 갖는 질화물 반도체층을 성장시킬 수 있으며, 따라서 양산성 및 수율이 높은 비극성 또는 반극성 반도체 소자를 제조할 수 있다. 특히, 본 발명의 실시예들에 따르면, 질화갈륨 기판의 결함 영역이 그 기판 상에 성장되는 반도체층에서 확산되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체층 성장 방법 및 반도체 소자 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 2는 결함 분산 억제층 없이 성장된 질화물 반도체층을 설명하기 위한 개략적인 단면도이다.
도 3(a) 및 (b)는 결함 분산 억제층 없이 성장된 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 4(a) 및 (b)는 상대적으로 높은 온도 및 상대적으로 낮은 온도에서 성장된 결함 분산 억제층 상의 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 5(a) 및 (b)는 상대적으로 낮은 온도에서 성장 압력을 달리하여 성장된 결함 분산 억제층 상의 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 6은 도 3(a) 내지 도 6(b)의 6개 시료의 PL 강도를 나타내는 그래프이다.
도 7은 결함 분산 억제층 없이 성장된 비극성 질화물 반도체층의 표면을 나타내는 SEM 사진이다.
도 8(a) 및 (b)는 상대적으로 고온에서 성장 압력을 달리하여 성장된 결함 분산 억제층 상의 비극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 9는 상대적으로 저온에서 성장된 결함 분산 억제층 상의 비극성 질화물 반도체층의 표면을 나타내는 SEM 사진이다.
도 10은 도 7 내지 도 9의 4개의 시료의 PL 강도를 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체층 성장 방법 및 반도체 소자 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 1(a)를 참조하면, 질화갈륨 기판(21)이 준비된다. 질화갈륨 기판(21)은 복수의 시드 기판 상에 수소화물 기상 에피택시를 이용하여 질화갈륨계 단결정을 성장하고, 상기 질화갈륨계 단결정을 슬라이싱하여 제공될 수 있다.
질화갈륨 기판(21)은 복수의 시드 기판에 대응하여 복수의 비결함 영역(21a) 및 비결함 영역들(21) 사이에 위치하는 적어도 하나의 결함 영역(21b)을 포함한다. 비결함 영역들(21a)은 동일한 성장면을 가질 수 있으나 서로 다른 오프각을 갖는다. 예컨대, 비결함 영역들(21a)은 반극성 또는 비극성 성장면을 가질 수 있다. 특히, 상기 반극성 성장면으로는 예를 들어 (20-21)면일 수 있으며, 비극성 성장면으로는 m면 또는 a면일 수 있다. 상기 성장면이 m면인 경우, 비결함 영역들(21a)의 오프각은 예를 들어 [0001] 방향에 대해 대략 -4 내지 -10도, 바람직하게 -4 내지 -6도의 범위 내일 수 있다. 오프각을 [0001] 방향에 대해 -4 내지 -10도 범위 내로 함으로써 활성층 내의 In 함유량을 증가시킬 수 있다.
도 1(b)를 참조하면, 상기 기판(21) 상에 질화갈륨계의 결함 분산 억제층(23)이 성장된다. 결함 분산 억제층(23)은 반도체층(25)과 동일 조성, 예컨대 GaN로 성장될 수 있으며, Al과 In을 조성비 0.3 미만으로 포함할 수도 있다. 다만, 결함 분산 억제층(23)은 그 위에 성장될 반도체층(예컨대, 도 1(c)의 25)과는 다른 공정 조건에서 성장되며, 금속유기화학 기상성장법을 이용하여 성장될 수 있다.
상기 결함 분산 억제층(23)은 예를 들어 성장 온도, 성장 속도, 성장 압력 등에서 그 위에 성장되는 반도체층(25)과 다른 조건으로 성장된다. 특히, 결함 분산 억제층(23)은 그 위에 성장될 반도체층(25)에 비해 상대적으로 낮은 온도에서 성장되는 것이 바람직하다. 상기 반도체층(25)은 1000℃보다 높은 온도에서 성장될 수 있으며, 상기 결함 분산 억제층(23)은 900 내지 1000℃의 범위 내에서 성장될 수 있다. 특히, 상기 결함 분산 억제층(23)은 960 내지 970℃의 온도에서 성장될 수 있다. 결함 분산 억제층(23)의 최적 성장 온도는 질화갈륨 기판(21)의 성장면에 따라 약간의 차이가 있을 수 있다.
또한, 상기 결함 분산 억제층(23)은 그 위에 성장될 반도체층(25)의 성장속도보다 느린 속도에서 성장될 수 있다. 예컨대, 상기 결함 분산 억제층(23)의 성장 속도는 반도체층(25)의 성장 속도의 약 1/2일 수 있으며, 1.5 내지 2.5 ㎛/hr의 범위 내, 바람직하게는 1.5 내지 2.0 ㎛/hr일 수 있다.
상기 결함 분산 억제층(23)은 사파이어 기판과 같은 이종 기판 상에 형성되는 다결정의 저온 버퍼층과 달리 에피 성장층이다. 결함 분산 억제층(23)은 기판(21)의 결정성을 유지하며 성장되며, 1 내지 4㎛ 범위 내, 바람직하게는 1.5 내지 2.5㎛의 두께로 성장될 수 있다. 결함 분산 억제층(23)은 기판(21)의 결함 영역(21b)에 대응하는 결함 영역(23b)을 가질 수 있다. 결함 영역(23b)은 결함 영역(21b)의 폭과 유사하거나 그보다 좁을 수도 있다.
상기 결함 분산 억제층(23)은 반도체층(25)의 성장 압력과 다른 성장 압력에서 성장될 수 있으나, 동일 압력하에서 성장될 수도 있다. 예컨대, 결함 분산 억제층(23)은 100 내지 400 torr 범위 내, 바람직하게는 약 150torr의 성장 압력하에서 성장될 수 있다. 한편, 전체 가스에 대해 H2의 부피비를 약 30% 이내로 유지하며, 또한 H2를 사용하지 않고 N2 분위기에서 공정을 진행하는 것이 바람직하다.
도 1(c)를 결함 분산 억제층(21) 상에 질화갈륨계 반도체층(30)이 성장된다. 질화갈륨계 반도체층(30)은, n형 콘택층(25), 활성층(27) 및 p형 콘택층(29)을 포함할 수 있다. 질화갈륨계 반도체층(30)은 금속유기화학기상성장법을 이용하여 성장될 수 있다.
여기서, n형 콘택층(25)은 예를 들어 n형 GaN을 포함할 수 있으며, 활성층(27)은 InGaN 우물층을 포함하는 단일 양자우물 구조, 또는 다중 양자우물 구조로 형성될 수 있고, p형 콘택층(29)은 p형 GaN을 포함할 수 있다. 상기 n형 콘택층(25) 및 p형 콘택층(29)은 단일층 또는 다중층일 수 있다. 상기 n형 콘택층(25)은 1000℃ 이상의 온도에서 성장될 수 있으며, 1000 내지 1030℃의 온도 범위에서 성장될 수 있다.
본 실시예에 따르면, n형 콘택층(25)과 다른 조건에서 기판(21)과 n형 콘택층(25) 사이에 결함 분산 억제층(23)을 성장시킴으로써 기판(21) 내의 결함 영역(21b)이 반도체층(30) 내에서 분산되는 것을 방지할 수 있다. 이에 따라, 반도체층(30) 내의 결함 영역(30b)의 폭은 기판(21) 내의 결함 영역(21b)의 폭의 2배를 넘지 않게 제어될 수 있다. 따라서 상대적으로 넓은 비결함 영역(30a)을 확보할 수 있으며, 상기 비결함 영역(30a) 내에 소자 분리 영역을 형성함으로써, 고 수율로 반도체 소자를 제조할 수 있다.
도 2는 결함 분산 억제층(23) 없이 성장된 질화물 반도체층을 설명하기 위한 개략적인 단면도이다.
도 2를 참조하면, 도 1과 대비하여 기판(21) 상에 결함 분산 억제층(23)이 없는 것에 차이가 있다. 도 2에 도시한 바와 같이, 기판(21) 상에 n형 콘택층(25)이 직접 성장된다.
이 경우, 기판(21) 내의 결함 영역은 반도체층(25)에서 분산되고, 따라서, 그 위의 활성층(27) 및 p형 콘택층(29)에서 더욱 분산된다.
이에 따라, 질화물 반도체층(30)의 표면 상에서 결함 영역(30b)이 넓게 형성되며, 비결함 영역(30a)이 좁아진다.
여기서, 반도체층(30) 내에서 결함 영역(30b)이 대칭적으로 분산되는 것으로 도시하였지만, 결함 영역(30b)은 오프각에 따라 일측으로 더 많이 분산될 수도 있다.
도 1의 결함 분산 억제층(23)은 도 2와 같이 반도체층(30) 내에서 결함 영역(30b)이 분산되는 것을 방지한다. 특히, 결함 분산 억제층(23)은 n형 콘택층(25) 내에서 결함 영역이 분산되는 것을 방지한다.
(반극성 반도체층의 성장)
도 3(a) 및 (b)는 결함 분산 억제층 없이 성장된 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 3(a) 및 도 3(b)의 시료는, 도 2에서 설명한 바와 같이, (20-21) 성장면을 갖는 질화갈륨 기판(21) 상에 직접 n형 GaN 콘택층(25)을 성장시키고 그 위에 동일한 조건으로 활성층(27) 및 p형 콘택층(29)을 포함하는 반도체층들을 성장시켜 제작한 것이다.
도 3(a) 및 도 3(b)는 거의 동일한 조건에서 반도체층(30)을 성장시켰으며, 다만, n형 콘택층(25) 성장 온도에서 약간의 차이가 있을 뿐이다. n형 반도체층(25)의 성장 속도 및 성장 압력은 각각 약 3㎛/hr, 약 150torr이었다. 도 3(a) 및 도 3(b)에서 볼 수 있듯이, 결함 분산 억제층(23) 없이 반도체층(30)을 성장시킨 경우, 반도체층(30)의 표면에서 넓은 영역에 걸쳐 결함 영역이 분산되는 것을 확인할 수 있다.
도 4(a) 및 (b)는 상대적으로 높은 온도(1030℃) 및 상대적으로 낮은 온도(970℃)에서 성장된 결함 분산 억제층 상의 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 4(a) 및 (b)의 시료는 (20-21) 성장면을 갖는 기판(21) 상에, 도 1(b)를 참조하여 설명한 것과 유사하게, GaN 결함 분산 억제층(23)을 성장시키고, 그 위에 반도체층(30)을 성장시켜 제작한 것이다. 도 4(a)의 시료는 결함 분산 억제층(23)을 1030℃에서 약 1.8㎛/hr의 성장 속도로 성장시키고, 그 후 온도를 내려 n형 반도체층(25)을 약 1000℃에서 성장시킨 것이고, 도 4(b)의 시료는 결함 분산 억제층(23)을 약 970℃에서 약 1.8㎛/hr의 성장 속도로 성장시키고, 그 후 온도를 올려 n형 반도체층(25)을 약 1000℃에서 성장시킨 것이다. 결함 분산 억제층(23)의 성장 압력은 모두 400torr이었으며, n형 반도체층(25)의 성장 속도는 약 3㎛/hr이고 성장 압력은 150torr이었다. 도 4(a) 및 (b)의 시료 모두 약 0.8㎛의 두께로 성장하였다.
도 4(a) 및 (b)를 참조하면, 결함 분산 억제층(23)을 기판(21)과 반도체층(30) 사이에 개재함으로써 반도체층(30)의 표면이 개선되는 것을 확인할 수 있다. 특히, 결함 분산 억제층(23) 성장 온도를 1030℃에서 970℃로 내림으로써 반도체층(30)의 표면이 상당히 개선되며, 결함 영역(30b)의 폭이 좁아지는 것을 확인할 수 있다.
도 5(a) 및 (b)는 상대적으로 낮은 온도(970℃)에서 성장 압력(400torr, 150torr)을 달리하여 성장된 결함 분산 억제층 상의 반극성 질화물 반도체층의 표면을 나타내는 SEM 사진들이다.
도 5(a)의 시료는 도 4(b)의 시료와 거의 동일한 조건에서 결함 분산 억제층(23) 및 반도체층(30)을 성장시켰으며, 다만, 결함 분산 억제층(23)의 두께를 약 2배 증가시켜 약 1.5㎛로 하였다. 한편, 도 5(b)의 시료는 도 5(a)의 시료와 대비하여 결함 분산 억제층(23)의 성장 압력을 n형 반도체층(25)의 성장 압력과 동일하게 약 150torr로 한 것에 차이가 있다.
도 5(a) 및 도 5(b)를 참조하면, 결함 분산 억제층(23)의 두께를 증가시킴으로써 도 4(b)의 시료에 비해 반도체층(30)의 표면이 개선되는 것을 확인할 수 있으며, 나아가, 성장 압력을 조절하여 표면을 더욱 개선할 수 있다.
이상의 실험 결과를 보면, n형 반도체층(25)과 다른 성장 조건에서 기판(21) 상에 결함 분산 억제층(23)을 성장시킴으로써 결함 영역(30b)이 분산되는 것을 억제할 수 있다. 특히, 결함 분산 억제층(23)의 성장 온도 및/또는 성장 속도를 n형 반도체층(25)보다 낮게 함으로써 결함 영역(30b)의 폭을 줄일 수 있다.
도 6은 도 3(a) 내지 도 6(b)의 6개 시료의 PL 강도를 나타내는 그래프이다.
도 6을 참조하면, 반도체층(30)의 표면이 개선될수록 PL 강도가 향상되는 것을 확인할 수 있다. 특히, 결함 분산 억제층(23)을 개재한 경우, 도 4(a)의 시료(3)와 같이 상대적으로 높은 온도(1030℃)에서 결함 분산 억제층(23)을 성장하더라도 결함 분산 억제층(23)이 없는 경우에 비해 PL 강도가 증가하였다.
나아가, 도 5(a)의 시료와 같이, 성장 온도를 약 970℃로 n형 반도체층(25) 성장 온도보다 상대적으로 낮게 하면서 결함 분산 억제층(23)의 두께를 약 1.5㎛로 증가시킴에 따라 PL 강도를 급격히 향상시킬 수 있고, 성장 압력을 제어하여 PL 강도를 최적화할 수 있다.
(비극성 반도체층의 성장)
도 7은 결함 분산 억제층 없이 성장된 비극성 질화물 반도체층의 표면을 나타내는 SEM 사진이다.
도 7의 시료는, 도 2에서 설명한 바와 같이, m(10-10) 성장면을 갖는 질화갈륨 기판(21) 상에 직접 n형 콘택층(25)을 성장시키고 그 위에 활성층(27) 및 p형 콘택층(29)을 포함하는 반도체층들을 성장시켜 제작한 것이다.
결함 분산 억제층(23) 없이 반도체층(30)을 성장시킨 경우, 반도체층(30)의 표면이 매우 거칠며, 넓은 영역에 걸쳐 결함 영역이 분산되는 것을 확인할 수 있다.
도 8(a) 및 (b)는 상대적으로 고온(1030℃)에서 성장 압력(400torr, 150torr)을 달리하여 성장된 GaN 결함 분산 억제층(23) 상의 비극성 질화물 반도체층(30)의 표면을 나타내는 SEM 사진들이다.
도 8(a) 및 (b)의 시료는 (10-10) 성장면을 갖는 기판(21) 상에, 도 1(b)를 참조하여 설명한 것과 유사하게, 결함 분산 억제층(23)을 성장시키고, 그 위에 반도체층(30)을 성장시켜 제작한 것이다. 도 8(a)의 시료는 결함 분산 억제층(23)을 1030℃, 약 400 torr에서 약 2.5㎛/hr의 성장 속도로 성장시키고, 그 후 온도를 내려 n형 반도체층(25)을 약 1000℃에서 약 3㎛/hr의 성장 속도로 성장시킨 것이다. 도 8(b)의 시료는 도 8(a)의 시료와 대체로 유사하나 성장 압력을 150torr로 한 것에 차이가 있다. 결함 분산 억제층(23)은 약 50분 성장되었으며, 두께는 약 2.1㎛ 이었다.
도 8(a) 및 (b)를 참조하면, 결함 분산 억제층(23)을 기판(21)과 반도체층(30) 사이에 개재함으로써 반도체층(30)의 표면이 개선되는 것을 확인할 수 있다. 특히, 성장 압력을 150 torr로 낮춤으로써 표면 특성을 상대적으로 개선할 수 있다.
도 9는 상대적으로 저온(960℃)에서 성장된 결함 분산 억제층(23) 상의 비극성 질화물 반도체층(30)의 표면을 나타내는 SEM 사진이다.
도 9의 시료는 도 8(b)의 시료와 거의 동일한 조건에서 결함 분산 억제층(23) 및 반도체층(30)을 성장시켰으며, 다만, 결함 분산 억제층(23)의 성장 온도를 960℃로 하였다.
도 9를 참조하면, 결함 분산 억제층(23)의 성장온도를 960℃로 내림으로써 반도체층(30)의 표면이 개선되는 것을 확인할 수 있다.
이상의 실험 결과를 보면, n형 반도체층(25)과 다른 성장 조건에서 기판(21) 상에 결함 분산 억제층(23)을 성장시킴으로써 결함 영역(30b)이 분산되는 것을 억제할 수 있다.
도 10은 도 7 내지 도 9의 4개의 시료의 PL 강도를 나타내는 그래프이다.
도 10을 참조하면, 반도체층(30)의 표면이 개선될수록 PL 강도가 향상되는 것을 확인할 수 있다. 특히, 결함 분산 억제층(23)의 성장 압력을 150torr로 낮춤으로써 도 8(b)의 시료와 같이 PL 강도를 증가시킬 수 있으며, 나아가 결함 분산 억제층(23)의 성장 온도를 960℃로 낮춤으로써 PL 강도를 더욱 증가시킬 수 있다.

Claims (28)

  1. 질화갈륨 기판을 준비하되, 상기 질화갈륨 기판은 복수의 비결함 영역들 및 상기 비결함 영역들 사이에 위치하는 적어도 하나의 결함 영역을 포함하고;
    상기 질화갈륨 기판 상에 질화갈륨계열의 결함 분산 억제층을 성장하고;
    상기 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함하되,
    상기 결함 분산 억제층은 상기 질화갈륨 기판의 결함이 횡방향보다는 결함 분산 억제층의 두께 방향을 따라 전사되도록 하여 결함이 횡방향으로 분산되는 것을 억제하는 질화물 반도체층 성장 방법.
  2. 청구항 1에 있어서,
    상기 결함 분산 억제층은 900℃ 이상의 온도에서 성장되되, 상기 결함 분산 억제층 상에 성장되는 질화갈륨계 반도체층의 성장온도보다 낮은 온도에서 성장되는 질화물 반도체층 성장 방법.
  3. 청구항 2에 있어서,
    상기 결함 분산 억제층은 900 내지 1000℃ 범위 내의 온도에서 성장되는 질화물 반도체층 성장 방법.
  4. 청구항 3에 있어서,
    상기 결함 분산 억제층은 960 내지 970℃의 온도에서 성장되는 질화물 반도체층 성장 방법.
  5. 청구항 4에 있어서,
    상기 결함 분산 억제층은 상기 질화갈륨계 반도체층의 성장 속도보다 느린 성장 속도로 성장되는 질화물 반도체층 성장 방법.
  6. 청구항 5에 있어서,
    상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장되는 질화물 반도체층 성장 방법.
  7. 청구항 6에 있어서,
    상기 결함 분산 억제층은 1㎛ 내지 2㎛ 범위 내의 두께로 성장되는 질화물 반도체층 성장 방법.
  8. 청구항 7에 있어서,
    상기 결함 분산 억제층은 150 내지 400 torr의 압력하에서 성장되는 질화물 반도체층 성장 방법.
  9. 청구항 8에 있어서,
    상기 결함 분산 억제층은 그 위에 성장되는 질화갈륨계 반도체층과 동일 압력하에서 성장되는 질화물 반도체층 성장 방법.
  10. 청구항 1에 있어서,
    상기 결함 분산 억제층은 그 위에 성장되는 질화갈륨계 반도체층의 성장속도보다 느린 속도로 성장되는 질화물 반도체층 성장 방법.
  11. 청구항 10에 있어서,
    상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장되는 질화물 반도체층 성장 방법.
  12. 청구항 11에 있어서,
    상기 결함 분산 억제층은 1㎛ 내지 2㎛ 범위 내의 두께로 성장되는 질화물 반도체층 성장 방법.
  13. 청구항 1 내지 청구항 12의 어느 한 항에 있어서,
    상기 질화갈륨 기판은 반극성 기판 또는 비극성 기판이고, 상기 비결함 영역들은 서로 다른 오프각을 갖는 질화물 반도체층 성장 방법.
  14. 청구항 13에 있어서,
    상기 질화갈륨계 반도체층은,
    상기 결함 분산 억제층 상에 위치하는 n형 콘택층;
    상기 n형 콘택층 상에 위치하는 p형 콘택층; 및
    상기 n형 콘택층과 상기 p형 콘택층 사이에 위치하는 활성층을 포함하는 질화물 반도체층 성장 방법.
  15. 복수의 시드 기판 상에 수소화물 기상 에피택시(HVPE)를 이용하여 질화갈륨 결정을 성장시키고 이 질화갈륨 결정을 슬라이싱하여 제조된 질화갈륨 기판 상에 질화갈륨계 반도체층을 성장하는 방법으로서,
    상기 질화갈륨 기판 상에 금속유기화학기상성장 기술을 이용하여 질화갈륨계열의 결함 분산 억제층을 성장하고;
    상기 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함하되,
    상기 질화갈륨 기판은 비결함 영역들 및 상기 비결함 영역들 사이에 위치하는 적어도 하나의 결함 영역을 포함하고,
    상기 결함 분산 억제층은 상기 질화갈륨 기판의 결함이 횡방향보다는 결함 분산 억제층의 두께 방향을 따라 전사되도록 하여 결함이 횡방향으로 분산되는 것을 억제하는 질화물 반도체층 성장 방법.
  16. 청구항 15에 있어서,
    상기 질화갈륨계 반도체층은 상기 질화갈륨 기판의 결함 영역이 전사된 결함 영역을 포함하되, 상기 질화갈륨계 반도체층 표면 상의 결함 영역의 폭은 상기 질화갈륨 기판의 결함 영역의 폭의 2배를 넘지 않는 질화물 반도체층 성장 방법.
  17. 청구항 16에 있어서,
    상기 결함 분산 억제층은 900 내지 1000℃ 범위 내의 온도에서 성장되는 질화물 반도체층 성장 방법.
  18. 청구항 17에 있어서,
    상기 결함 분산 억제층은 960 내지 970℃의 온도에서 성장되는 질화물 반도체층 성장 방법.
  19. 청구항 16에 있어서,
    상기 결함 분산 억제층은 그 위에 성장되는 질화갈륨계 반도체층보다 느린 속도로 성장되는 질화물 반도체층 성장 방법.
  20. 청구항 19에 있어서,
    상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장되는 질화물 반도체층 성장 방법.
  21. 질화갈륨 기판을 준비하되, 상기 질화갈륨 기판은 복수의 비결함 영역들 및 상기 비결함 영역들 사이에 위치하는 적어도 하나의 결함 영역을 포함하고;
    상기 질화갈륨 기판 상에 질화갈륨계열의 결함 분산 억제층을 성장하고;
    상기 결함 분산 억제층 상에 질화갈륨계 반도체층을 성장하는 것을 포함하되,
    상기 결함 분산 억제층은 상기 질화갈륨 기판의 결함이 횡방향보다는 결함 분산 억제층의 두께 방향을 따라 전사되도록 하여 결함이 횡방향으로 분산되는 것을 억제하는 질화물 반도체 소자 제조 방법.
  22. 청구항 21에 있어서,
    상기 결함 분산 억제층은 900℃ 이상의 온도에서 성장되되, 상기 결함 분산 억제층 상에 성장되는 질화갈륨계 반도체층의 성장온도보다 낮은 온도에서 성장되는 질화물 반도체 소자 제조 방법.
  23. 청구항 22에 있어서,
    상기 결함 분산 억제층은 960 내지 970℃의 온도에서 성장되는 질화물 반도체 소자 제조 방법.
  24. 청구항 21에 있어서,
    상기 결함 분산 억제층은 1㎛ 내지 2㎛ 범위 내의 두께로 성장되는 질화물 반도체 소자 제조 방법.
  25. 청구항 21에 있어서,
    상기 결함 분산 억제층은 그 위에 성장되는 질화갈륨계 반도체층의 성장속도보다 느린 속도로 성장되는 질화물 반도체 소자 제조 방법.
  26. 청구항 25에 있어서,
    상기 결함 분산 억제층은 1.5 내지 2.5 ㎛/hr의 속도로 성장되는 질화물 반도체 소자 제조 방법.
  27. 청구항 21 내지 청구항 26의 어느 한 항에 있어서,
    상기 질화갈륨 기판은 반극성 기판 또는 비극성 기판이고, 상기 비결함 영역들은 서로 다른 오프각을 갖는 질화물 반도체 소자 제조 방법.
  28. 청구항 27에 있어서,
    상기 질화갈륨계 반도체층은,
    상기 결함 분산 억제층 상에 위치하는 n형 콘택층;
    상기 n형 콘택층 상에 위치하는 p형 콘택층; 및
    상기 n형 콘택층과 상기 p형 콘택층 사이에 위치하는 활성층을 포함하는 질화물 반도체 소자 제조 방법.
KR1020120138050A 2012-11-30 2012-11-30 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 KR102062381B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120138050A KR102062381B1 (ko) 2012-11-30 2012-11-30 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
US14/091,808 US9142622B2 (en) 2012-11-30 2013-11-27 Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
EP13194874.7A EP2738793B1 (en) 2012-11-30 2013-11-28 Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
EP20153397.3A EP3680929A1 (en) 2012-11-30 2013-11-28 Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
JP2013248530A JP6306331B2 (ja) 2012-11-30 2013-11-29 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法
US14/829,501 US9728404B2 (en) 2012-11-30 2015-08-18 Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120138050A KR102062381B1 (ko) 2012-11-30 2012-11-30 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20140070043A KR20140070043A (ko) 2014-06-10
KR102062381B1 true KR102062381B1 (ko) 2020-01-03

Family

ID=49674205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120138050A KR102062381B1 (ko) 2012-11-30 2012-11-30 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법

Country Status (4)

Country Link
US (2) US9142622B2 (ko)
EP (2) EP3680929A1 (ko)
JP (1) JP6306331B2 (ko)
KR (1) KR102062381B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143255A (ja) * 2013-01-23 2014-08-07 Mitsubishi Chemicals Corp 窒化物系発光ダイオードの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017421A (ja) 2001-04-24 2003-01-17 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
US20100244197A1 (en) * 2009-03-31 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
JP2011207640A (ja) * 2010-03-29 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体結晶の製造方法
JP2012178609A (ja) * 2012-05-22 2012-09-13 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
CN1231003A (zh) 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6939730B2 (en) 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4131101B2 (ja) * 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP5149093B2 (ja) * 2003-06-26 2013-02-20 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子及びその製造方法
JP4915128B2 (ja) * 2005-04-11 2012-04-11 日亜化学工業株式会社 窒化物半導体ウエハ及びその製造方法
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP2009164233A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子およびその製造方法
JP5093033B2 (ja) * 2008-09-30 2012-12-05 ソニー株式会社 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置
JP2010132472A (ja) * 2008-12-02 2010-06-17 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
JP5757068B2 (ja) * 2010-08-02 2015-07-29 住友電気工業株式会社 ＧａＮ結晶の成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017421A (ja) 2001-04-24 2003-01-17 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
US20100244197A1 (en) * 2009-03-31 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
JP2011207640A (ja) * 2010-03-29 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体結晶の製造方法
JP2012178609A (ja) * 2012-05-22 2012-09-13 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置

Also Published As

Publication number Publication date
US9728404B2 (en) 2017-08-08
US20150380237A1 (en) 2015-12-31
US9142622B2 (en) 2015-09-22
EP2738793A1 (en) 2014-06-04
EP3680929A1 (en) 2020-07-15
JP6306331B2 (ja) 2018-04-04
KR20140070043A (ko) 2014-06-10
US20140151713A1 (en) 2014-06-05
JP2014110431A (ja) 2014-06-12
EP2738793B1 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US7829913B2 (en) Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
CN104518062B (zh) 制造半导体发光器件的方法
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4883931B2 (ja) 半導体積層基板の製造方法
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR102062381B1 (ko) 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
KR20100134480A (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
KR20150028021A (ko) 질화물 반도체층 성장 방법, 반도체 소자 및 그 제조 방법
JP2009208989A (ja) 化合物半導体基板およびその製造方法
KR20130030400A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
KR20130036483A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right