KR20130036483A - Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 - Google Patents

Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130036483A
KR20130036483A KR1020110100583A KR20110100583A KR20130036483A KR 20130036483 A KR20130036483 A KR 20130036483A KR 1020110100583 A KR1020110100583 A KR 1020110100583A KR 20110100583 A KR20110100583 A KR 20110100583A KR 20130036483 A KR20130036483 A KR 20130036483A
Authority
KR
South Korea
Prior art keywords
plane
compound semiconductor
nitride
sapphire substrate
mesa
Prior art date
Application number
KR1020110100583A
Other languages
English (en)
Inventor
윤재민
김시영
김시내
Original Assignee
주식회사 판크리스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 판크리스탈 filed Critical 주식회사 판크리스탈
Priority to KR1020110100583A priority Critical patent/KR20130036483A/ko
Publication of KR20130036483A publication Critical patent/KR20130036483A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에서 실시된 질화물계 화합물 반도체의 제작 방법은, (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 사파이어 기판을 준비하는 단계;
상기 준비된 기판의 상부에 경사진 측면을 갖는 메사를 형성하는 단계; 및
상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계를 포함한다.
본 발명의 실시예에 따르면 동일한 구조의 사파이어 기판상에 결정방향이 다른 (11-20)면 그리고 (1-100)면의 물리적 화학적 특성이 다른 두 결정방향의 질화물 반도체를 선택적으로 성장시킴으로써 (1-100)면 사파이어 기판의 활용도를 획기적으로 증대시킬 수 있는 효과가 있다.

Description

Ⅲ-Ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법{Ⅲ-Ⅴ NITRIDE SEMICONDUCTOR DEVICE, SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 섬유아연석 구조(Wurtzite structure)를 갖는 Ⅲ-Ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 정해진 결정방향으로 소정각도 경사진 (1-100)면 사파이어 기판 표면상에 메사(Mesa) 구조를 활용하여 증착 공정의 여부에 따라 고품질 무극성(Non-polar) (1-100)면 또는 (11-20)면 질화물계 화합물 반도체를 선택적으로 에피택셜하게 성장하여 소자 및 기판을 제작하는 방법에 관한 것이다.
본 명세서 상의 “Ⅲ-Ⅴ족 질화물계 화합물 반도체”를 화학식으로 표현하면, 질소(N)와 결합된 Al, Ga, In의 화합물로 GaN, AlN, InN를 포함하며, InGaN, AlGaN, InGaAlN 또한 포함한다.
최근 Ⅲ-Ⅴ족 질화물계 화합물 반도체(이하, 질화물 반도체)는 저탄소 및 에너지 감소를 위한 방안으로 발광 소자 및 고출력 전기소자로도 널리 활용되고 있다. 더 나아가, 상용범위의 확대를 위해서 반드시 소자의 특성을 향상시키기 위한 연구가 병행되어야 한다.
상용화된 질화물 반도체 물질의 성장은 주로 에피텍셜(Epitaxial)한 방법을 사용하고 있으며, 주로 물리적 화학적 성질이 상이한 기판(Al2O3, SiC, Si, LiAlO2)위에 유기금속 화학 증착 방법 (MOCVD: Metal-Organic Chemical Vapor Deposition), 수소 기상 증착 방법 (HVPE: Hydride Vapor Phase Epitaxy) 또는 분자선 에피텍시 (MBE: Molecular Beam Epitaxy) 등의 방법으로 성장되며, 현재까지 가장 폭 넓게 활용되는 기판으로 사파이어 (Al2O3) 기판이 보편적이다.
질화물 반도체의 발광 소자 구조에 있어서, [0001]축 결정방향으로 성장된 MQW (Multiple Quantum Well) 구조는 분극 효과에 의해 많은 문제가 발생 된다. 특히 분극현상에 기인한 전기장으로 인해 에너지 밴드(Energy band)의 휘어짐이 발생하고, 이로 인해 MQW층 내부에서 전자와 홀의 재결합 확률이 낮아져 소자의 효율 저하 및 출력 광 파장의 변화를 야기하는 문제가 있다.
상기한 바와 같은 문제점을 해결하고자, 질화물 반도체 소자의 제작에 있어 무극성(Non-polar) (1-100)면과 (11-20)면 질화물 반도체를 활용하는 연구가 활발히 진행되고 있다.
먼저 종래의 무극성 (11-20)면 질화물 반도체의 성장 방법을 살펴보면,
(1-102)면 사파이어 기판 위에 완충층(Buffer layer)을 활용하여 직접 성장시키는 방법과 SiO2 패터닝 (patterning) 기술을 이용한 LEO(Lateral Epitaxial Overgrowth) 성장 기법이 주로 사용되고 있으며[1], 최근에는 무극성 질화물 반도체의 특성을 활용한 측면 방향 성장 SLEO(Sidewall Lateral Epitaxial Overgrowth)를 통한 기술도 널리 활용되고 있다[2].
그러나 완충층 또는 LEO 기술에 의해 (1-102)면 사파이어 기판에 성장된 (11-20)면 질화물 반도체는 아직까지 그 특성이 소자 제작에 필요한 고품질화에 접근하지 못하고 있다. 이를 개선시키기 위해 SLEO 기술이 도입되었으나 이 또한 두 번의 질화물 반도체의 성장과정과 패터닝, 에칭 등의 다양하고 복잡한 공정이 필수적이기 때문에 고가의 제조비용이 생성되므로 소자의 제작뿐만 아니라 상용화에 어려움이 있다.
더 나아가, 종래의 무극성 (1-100)면 질화물 반도체의 에피택셜 성장기술을 살펴보면, 먼저 (1-100)면 사파이어 기판에 (1-100)면 질화물 반도체를 직접 성장하는 기술이 있다[3][4]. 이 기술은 공정과정이 단순하다는 장점을 가지고 있지만 성장된 질화물 반도체의 결정품질에 문제가 있을 뿐만 아니라, 비균등(Asymmetric)한 잔류 응력(Strain)에 의해 표면에 크랙(crack)이 발생하는 문제가 있어 현재까지 소자 개발에 필요한 고품질화에는 더 많은 연구가 필요한 실정이다.
또 다른 기존의 기술로는, 기판의 표면을 활용하여 성장하지 않고, 측면을 갖는 메사 구조의 기판을 활용하여 측면으로부터 질화물 반도체를 성장하는 방법이다. 이와 같은 기술은 Si(Silicon) 기판상에 질화물 반도체를 성장할 때 사용된 방법으로[5], 최근에는 사파이어 기판에도 활용되고 있다.
측면 성장 기술의 개선을 통해 최근에 (0001)면 사파이어 기판에 메사 후 경사진 측면의 (11-20)면에 (1-100)면 질화물 반도체를 성장하는 기술이 있다[6]. 이 기술은 저가인 (0001)면 사파이어 기판을 활용한다는 점에서는 큰 장점이 있으나, 현재까지 개발된 내용을 종합해 보면 성장된 질화물 반도체가 단결정이 아니라는 큰 문제가 있는 것으로 알려져 있다. 그 이유는 크게 두 가지로, (0001)면에 질화물 반도체가 쉽게 성장되어, 메사된 측면 (11-20)면에만 성장시키기 어려우며, 두 번째는 사파이어 기판의 메사 측면 내부에 노출된 양쪽 경사진 (11-20)면에서 질화물 반도체가 모두 Ga-face 방향으로 성장하면서 최종 성장된 질화물 반도체의 단결정화를 어렵게 만들기 때문이다. 이러한 문제를 해결하기 위해 경사진 (11-20)면의 한쪽 방향을 마스크 물질로 덮어 성장시키는데, 이러한 복잡한 공정은 소자 제작의 생산성을 저하시키는 문제점이 있다.
또 다른 측면 성장 기술에는, (11-20)면 사파이어 기판에 메사 공정 후 생성된 경사진 (0001)면으로부터 질화물 반도체를 성장하는 기술이 있다[7]. 그러나 경사진 양쪽의 (0001)면으로부터 질화물 반도체가 Ga-face방향으로 동시에 성장되어 발생하는 양방향 성장의 문제가 발생하므로 인해 추가적인 SiO2 패텅닝 공정이 필요하다는 단점이 있다.
또한, 측면 성장의 종래 기술을 포괄하는 연구로 상용되고 있는 사파이어 기판의 모든 결정면에 메사공정을 실시하고, 메사의 경사진 측면에 질화물 반도체를 성장한 실험 결과가 있다[8]. 무극성 질화물 반도체를 성장하기 위한 기술인, (11-20)면과 (1-100)면 사파이어 기판에 메사 후 경사진 측면에 성장된 (1-100)면과 (11-20)면 질화물 반도체의 경우, 상기 설명한 바와 같이 양방향 성장의 문제가 발생할 수 있는 가능성이 크다. 또한, 이 연구는 특정 면 방향을 가지는 사파이어 기판에 한 종류의 질화물 반도체가 성장되므로 소자로써의 응용범위가 한정된다는 문제점을 가진다.
(1-100)면 사파이어 기판상에는 일반적으로 알려진 바와 같이, (10-13)면, (11-22)면 또는 (1-100)면 질화물 반도체 성장이 가능하다. 특히 MOCVD상에서는 (11-22)면 질화물 반도체 성장이 우세하며, (1-100)면 성장은 그 성장 조건의 폭이 매우 좁은 것으로 알려져 왔다.[9] (1-100)면 사파이어 기판에 반극성(Semi-polar)인 (11-22)면과 무극성인 (1-100)면의 제어는 가능 하나, 질화물 소자 제작의 특성상 반극성 보다는 무극성 질화물 반도체의 특성이 탁월한 것으로 알려져 왔다. 따라서 무극성인 (11-20)면과 (1-100)면 모두를 동일한 구조의 기판상에서 제어하는 기술은 반드시 필요하다.
[참고문헌]
[1] M.D. Craven, S.H. Lim, F. Wu, J.S. Speck, and S.P. DenBaars, "Nonpolar (11-20) a-plane Gallium Nitride Thin Films Grown on (1-102) r-Plane Sapphire : Heteroepitaxy and Lateral Overgrowth", phys. Stat. sol. (a) 194, No.2, Page 541-544, (2002).
[2] 국제 출원번호 : PCT/US2006/020996
[3] 국제 출원번호 : PCT/JP2007/070449
[4] Hyun-Jae Lee, K. Fujii, T. Goto, T. Yao, and Jiho Chang "Effects of controlled ambidirectional nucleation on the heteroepitaxial growth of m-GaN on m-sapphire" Applied Physics Letters 98, 071904 (2011).
[5] S.C. Lee, X.Y. Sun, S.D. Hersee, S.R.J. Brueck, "Orientation-dependent nucleation of GaN on a nonoscale faceted Si surface", Journal of Crystal Growth 279 (2005) 289-292.
[6] Narihito Okada, Yuji Kawashima, and Kazuyuki Tadatomo, "Growth of m-GaN layers by epitaxial lateral overgrowth from sapphire sidewalls", Phys. Status Solidi A 206, No. 6, 1164-1167 (2009)
[7] 국제 출원번호 : PCT/JP2009/051681
[8] Narigito Okada, Hiroyasu Oshita, Akihiro Kurisu, and Kazuyuki Tadatomo “Growth Mechanism of Nonpolar and Semipolar GaN Layers from Sapphire Sidewalls on Various Maskless Patterned Sapphire Substrates”, Japanese Journal of Applied Physics 50 (2011) 035602.
[9] R. Armitage and H. Hirayama “M-plane GaN grown on m-sapphire by metalorganic vapor phase epitaxy” Applied Physics Letters 92, 092121 (2008).
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서,
본 발명은 (1-100)면 사파이어 기판을 활용하여 선택적으로 고품질 (1-100)면 또는 (11-20)면 질화물 반도체를 제조할 수 있도록 하는데 그 목적이 있다.
또한, 사파이어 기판과 성장된 질화물 반도체의 접촉 면적을 감소시켜 줌으로써, 성장된 질화물 반도체의 결함 감소로 인한 결정 특성을 극대화할 뿐만 아니라, 성장 후 잔류하는 내부 응력을 감소시켜, 제작된 소자의 특성을 개선하는데 그 목적이 있다.
보다 상세하게는, (1-100)면 사파이어 기판상에 경사진 (11-20)면이 노출되도록 메사를 제작하고, 질화물 반도체 성장 장치를 이용하여 사파이어 기판상의 경사진 (11-20)면으로부터 무극성 (1-100)면 또는 (11-20)면 질화물 반도체를 선택적으로 성장시키는 것이다.
본 발명에 따른 질화물 반도체의 제조 방법은, (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 기판을 준비하는 단계; 상기 준비된 기판의 상부에 경사진 (11-20)면의 측면을 갖는 메사를 형성하는 단계; 및 상기 메사의 경사진 두개의 (11-20)면 중 하나의 측면에서 우선적으로 질화물 반도체를 에피텍셜 성장시키는 단계를 포함한다.
특히, 상기 준비된 기판의 상부에 경사진 측면을 갖는 메사를 형성하는 단계는, 상기 준비된 기판에 수직 하는 수직면에 대해 35˚ 이하의 경사를 갖는 것을 특징으로 한다.
또한 상기 (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 사파이어 기판을 준비하는 단계는, 상기 기판의 표면을 (1-100)면에서 (0001)면 방향으로도 소정각도 경사지게 하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 기판의 (1-100)면에서 (11-20)면 방향으로의 경사각도가 조정됨에 따라, 상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 최상위 표면의 결정면(Crystal Plane) 경사각도가 사파이어 기판의 표면을 기준으로 조절되는 것을 특징으로 한다.
또한, 상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계는, 설정된 시간 동안 염산가스(HCl)로 사파이어 기판을 전 처리하는 단계, 또는 갈륨(Ga)화합물, 알루미늄(Al)화합물, 및 인듐(In)화합물 중 하나 이상을 사파이어 기판의 표면에 공급하여 질화처리(Nitridation) 되지 않도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
결과적으로, 상기 전처리 단계 또는 보호막 형성 단계에 의해 최상위 표면이 (11-20)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 한다.
또한, 상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키기 전에, 상기 메사가 형성된 사파이어 기판을 설정된 온도 범위 내에서 암모니아(NH3)를 공급하여 질화처리를 함으로써 표면상에 AlNXO1 -X (0<X≤1)를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
결과적으로, 상기 질화 처리에 의해 최상위 표면이 (11-20)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 한다.
본 발명에 따르면 다음과 같은 효과를 기대할 수 있다.
보다 상세하게는, (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 (1-100)면 사파이어 기판에 패터닝 기술을 적용하여 경사진 (11-20)면이 나타날 수 있도록 메사를 만들고, 메사의 측면인 경사진 (11-20)면으로부터 질화물 반도체를 성장시켜, 경사진 (1-100)면 사파이어 기판 상부에 (11-20)면 또는 (1-100)면 질화물 반도체를 선택적으로 제조하게 되면 다음과 같은 효과를 기대할 수 있다.
기존의 성장 방법에 의해서는 한 종류의 기판에서 한 종류의 단결정 질화물 반도체만을 성장할 수 있는데 반해, 본 발명에 의하면 동일한 구조의 기판에 질화처리의 수행 여부에 따라 (1-100)면 또는 (11-20)면의 단결정 질화물 반도체를 선택적으로 성장시킬 수 있다. 따라서, (1-100)면 사파이어 기판의 활용도를 획기적으로 증대시킬 수 있다.
더 나아가, 종래 연구에서 제시된 기술로 (1-100)면 사파이어 기판에 (1-100)면 질화물 반도체를 성장하면 결정성 및 크랙 등의 문제가 발생하는데 반해, 본 발명에 의하면 측면 방향으로의 성장영역을 확장시켜 결정성을 향상시킬 뿐만 아니라, 사파이어 기판과 성장된 질화물 반도체 사이에 자연적으로 공극(void)이 생성되어 결정의 스트레스를 감소시키는 역할을 함으로써 최종적으로 제작된 소자의 특성을 보다 개선할 수 있는 고품질의 질화물 반도체를 성장할 수 있다.
더 나아가, 기존의 메사(mesa) 처리된 사파이어 기판의 메사의 경사진 측면으로부터 성장된 질화물 반도체의 경우, 메사의 양쪽 측면에서 동시에 Ga-face 방향으로 성장이 발생하여 최종 성장된 질화물 반도체의 소자 제조를 위한 특성이 저하되는 문제가 발생한다. 이러한 경우 일반적으로 홈 내부의 한쪽 측면을 마스크로 막는 추가적이고 복잡한 공정을 수행한다. 그러나 본 발명에 의하면, (1-100)면 사파이어 기판의 (11-20)면과 메사의 경사진 양쪽 측면과의 각도 차이가 발생하고, 이러한 각도 차이는 선택적으로 한쪽 측면의 성장을 우세하게 하므로 양쪽 측면에서 동시에 성장하는 것을 억제할 수 있다. 그러므로 추가적인 공정 없이 고품질의 (11-20)면 또는 (1-100)면 질화물 반도체를 제조할 수 있다는 큰 장점이 있다.
더 나아가, (11-20)면 방향으로 (1-100)면 사파이어 기판의 경사각을 조절함으로써, 최종적으로 사파이어 기판에 성장된 질화물 반도체의 최상위 표면의 결정 방향을 제어할 수 있다. 무극성 질화물 반도체 (11-20)면 그리고 (1-100)면을 (0001)면 방향으로 결정 방향을 제어하는 것이 가능하며 물리적, 화학적으로 다양한 특성을 갖는 질화물 반도체를 제조할 수가 있어 그 활용범위를 넓힐 수 있다.
따라서, 무극성 질화물 반도체 (11-20)면 또는 (1-100)면의 제조에 있어보다 단순한 공정을 통해 고품질 및 응용의 폭이 넓은 질화물 반도체 제조가 가능하다는 효과가 있다.
도 1은 섬유아연석 구조 질화물 반도체의 결정 면 및 결정 방향을 설명하기 위한 도면이다.
도 2는 본 발명에서 사용되는 사파이어 기판을 설명하기 위한 도면이다.
도 3은 종래 질화물 반도체 성장기술을 설명하기 위한 도면으로서, (11-20)면 사파이어 기판에 (0001)면이 노출되도록 경사진 굴곡을 만들고, (1-100)면 질화물 반도체를 성장시키는 방법을 설명하기 위한 도면이다.
도 4는 종래 질화물 반도체 제조방법을 설명하기 위한 흐름도이다.
도 5는 도 4의 사파이어 기판에 형성된 스트라이프형 메사를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 사파이어 기판의 구조를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 사파이어 기판에 형성된 메사의 측면에서 질화물 반도체인 GaN이 성장하는 모습을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 사파이어 기판이 무극성 질화물 반도체의 성장에 적합한 구조임을 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 사파이어 기판에 형성된 경사진 측면을 갖는 메사의 형태를 설명하기 위한 도면이다.
도 10 및 11은 본 발명의 실시예에 따른 (1-100)면 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 도면이다.
도 12 및 13은 본 발명의 또 다른 실시예에 따른 (11-20)면 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 도면이다.
도 14는 본 발명의 실시예에 따라 성장된 (1-100)면 질화물 반도체의 X-ray를 측정한 결과이다.
도 15는 본 발명의 실시 결과를 설명하기 위한 현미경 표면 사진이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 명세서 상의 질화물계 화합물 반도체(이하, 질화물 반도체)를 화학식으로 표현하면, 질소(N)와 결합된 Al, Ga, In의 화합물로 AlN, GaN, InN를 포함하며, InGaN, AlGaN, InGaAlN 또한 포함한다. 또한, 질화물 반도체와 같은 Wurtzite 구조를 갖는 ZnO도 본 발명에서 제시한 방법으로 성장 가능하다.
더 나아가, 본 발명에 의하면, 동일한 구조를 갖는 가공된 사파이어 기판에 (11-20)면과 (1-100)면을 갖는 질화물 반도체가 성장 가능하다. 따라서, 기존의 방법에 비해 질화물 반도체의 결정면을 선택적으로 성장할 수 있다는 큰 장점을 가지고 있다.
도 1은 섬유아연석 구조 (Wurtzite Structure) 질화물 반도체의 결정 면 및 결정 방향을 설명하기 위한 도면이다. 보다 상세하게는 도 1 (a)는 일반적으로 가장 많이 활용되는 (0001)면 질화물 반도체를 나타낸 도면으로써, [0001]축 방향으로 Ga-face와 N-face가 양면성을 가지는 구조이다. 이러한 양면성으로 인해 최종 성장된 질화물 반도체는 분극 현상을 야기하는데, 이는 소자의 효율 감소 및 파장의 왜곡을 초래한다.
그러므로 이와 같은 현상을 해결하기 위해 도 1 (b)에 나타난 바와 같이 무극성을 가지는 (11-20)면과 (1-100)면을 최상위 표면으로 가지는 질화물 반도체의 성장에 활발한 연구가 진행되고 있다. 성장된 (11-20)면과 (1-100)면 질화물 반도체는 직접 소자용으로 제작이 가능하며, 기판 제작에도 응용될 수 있다.
도 2는 본 발명에서 사용되는 사파이어 기판을 설명하기 위한 도면이다. 도 2의 (a)는 사파이어 기판의 상단 면으로 활용될 수 있는 (0001)면과 (1-100)면 그리고 (11-20)면을 나타낸 도면이다. 이 중 (0001)면 사파이어에서는 극성을 가진 질화물 반도체가 성장될 가능성이 크므로, 본 발명에서는 무극성 질화물 반도체를 성장하기 위해 (1-100)면을 상단으로 가지는 사파이어 기판을 사용한다.
더 나아가, 도 2 (b)에서 보는 바와 같이 (1-100)면을 상단으로 하는 사파이어 기판을 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사를 주어 제작한다.
더 나아가, 사파이어 기판과 질화물 반도체 사이의 격자상수 차이로 인한 결정 결함은 성장된 질화물 반도체의 특성을 저하시키므로 이를 줄이기 위하여 (11-20)면이 드러날 수 있도록 사파이어 기판에 스트라이프 형태의 메사를 제작하게 된다.
결과적으로, 본 발명에서는 상단이 (11-20)면 방향으로 경사진 (1-100)면이고, 메사공정에 의해 노출되는 면들 중에 적어도 한 면(Plane)이 경사진 (11-20)면인 메사구조를 갖는 사파이어 기판을 제작한다.
도 3은 종래 질화물 반도체 성장기술을 설명하기 위한 도면으로서, (11-20)면 사파이어 기판에 (0001)면이 노출되도록 경사진 굴곡을 만들고, (1-100)면 질화물 반도체를 성장시키는 방법을 설명하기 위한 도면이다. 이 도면은 본 발명과 기존의 성장 기술의 차이점을 설명하기 위함으로써, 위의 종래 기술에서는 경사각이 적은(0.3°이하) 사파이어 기판을 사용하였고, 동일한 사파이어 기판에 한 가지의 질화물 반도체를 성장함으로써 응용범위에 한계가 있다는 단점을 가진다.
또한, 메사의 양쪽 측면에서 (0001)면 방향으로 동시에 성장하므로 최종 성장된 질화물 반도체의 표면 및 결정 특성을 저하시킨다.
이러한 문제를 해결하기 위해, 기존의 성장기술에서는 메사의 양쪽 측면 중 한쪽 방향의 성장을 억제하여 다른 한쪽 방향만으로 성장을 유도하기 위해 마스크 물질로 덮는 방법, 또는 한쪽 면에 거칠기를 주어 질화물 반도체의 성장을 방해하는 방법이 제시되어 있으나, 이는 추가적이고 복잡한 공정이 동반되므로 소자 제작에 있어 제조 가격을 상승시키게 된다.
도 4는 종래 질화물 반도체 제조방법을 설명하기 위한 흐름도이다.
먼저, (11-20)면을 최상위 표면으로 갖는 사파이어 기판을 준비한다(S105). 다음으로, 패터닝 기술을 이용하여 스트라이프 형태의 메사를 제작한다(S110). S110 단계에 의하면, 위에서 관측했을 때 스트라이프 형태로 배열된 메사('스트라이프형 메사')를 갖는 기판이 제작된다(도 5의 (a), (b) 참고).
도 5 (a)는 스트라이프형 메사가 형성된 사파이어 기판의 사시도 이고, 도 5 (b)는 도 5 (a)의 평면도이다. 여기서 패터닝 된 스트라이프 형태의 메사 측면은 (0001)면이 노출되도록 하되, 사파이어 기판의 [1-100]결정방향과 평행하게 제작하고, 메사의 측면 각도는 45˚이하로 제작한다(S115).
다음으로, 사파이어 기판 표면을 열처리 하고, 알루미늄(Al)을 40Å이하의 두께로 형성한다(S120).
다음으로, 메사를 갖는 기판의 표면상에 암모니아(NH3) 가스를 도입하여 질화알루미늄(AlN) 박막을 형성한다(S125).
다음으로, 메사의 측면인 (0001)면에 질화물 반도체를 에피텍셜 성장시킴으로써, 사파이어 기판의 (11-20)면에 평행한 (1-100)면을 갖는 질화물 반도체를 형성한다(S130). 이미 연구된 결과에서 알 수 있듯이, 여러 기판의 메사 형태, 방법 및 측면 성장은 질화물 반도체의 결정면 특성 및 방향을 제어하는 데 중요한 역할을 한다.
도 6은 본 발명의 실시예에 따른 사파이어 기판의 구조를 설명하기 위한 도면이다. 보다 상세하게는 무극성 (1-100)면 또는 (11-20)면 질화물 반도체를 성장하는 (1-100)면 사파이어 기판을 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사지게 제작한다.
여기서 (1-100)면 사파이어 기판은 (1-100)면을 최상위 표면으로 갖는 사파이어 기판을 의미하며, 본 발명에 의한 경사진 (1-100)면 사파이어 기판의 주면은 기판상에 메사가 형성되는 면을 지칭한다.
즉, 본 발명에 의하면 (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 사파이어 표면에 메사가 형성되고, 메사의 경사진 측면에서 질화물 반도체가 성장한다.
도 7은 본 발명의 실시예에 따른 사파이어 기판에 형성된 메사의 측면에서 질화물 반도체인 GaN이 성장하는 모습을 설명하기 위한 도면이다.
도 7 (a)는 (1-100)면 사파이어 기판에 형성된 메사의 양쪽 측면에서 Ga-face 방향으로 동시에 성장하는 것을 나타낸 도면이다. 이러한 성장 방법에서는 최종적으로 성장된 질화물 반도체의 표면 및 결정성에 문제를 야기한다.
이를 보완하기 위한 종래 기술로는 메사의 한쪽 측면을 마스크로 덮어서 성장하거나, 한쪽 측면을 손상시켜 다른 한쪽에서만 질화물 반도체가 성장하도록 하여 양방향 성장 문제를 해결하는 방법이 제시되었다. 하지만 이는 전체 공정을 복잡하게 만든다는 단점으로 인해 상용화되기에는 어려움이 있다.
따라서, 메사의 양쪽 측면 중 한쪽 측면에서 자연스럽게 우선 성장하도록 촉진시켜 전체 공정을 단순화시킬 수 있는 기술이 반드시 필요하다.
이는, 도 7 (b)에 잘 나타나 있는데, 기존 (1-100)면 사파이어 기판을 (11-20)면 방향으로 0.5˚ 내지 5˚경사지게 제작한 후 메사의 측면으로부터 질화물 반도체를 성장하는 방법으로, 소정의 경사로 인해 메사의 양쪽 경사진 측면 중 한쪽 측면이 다른 쪽 측면에 비해 질화물 반도체의 성장에 더 적합한 표면을 갖는다.
그러므로 추가 공정 없이 양방향 성장의 문제를 개선할 수 있고, 결과적으로 고품질의 질화물 반도체를 제조할 수 있다.
도 8은 본 발명의 실시예에 따른 사파이어 기판이 무극성 질화물 반도체의 성장에 적합한 구조임을 설명하기 위한 도면이다.
도 8 (a)는 0.5˚ 미만으로 경사진 일반적인 (1-100)면 사파이어 기판에 메사를 형성한 형태로, 사파이어 기판의 [1-100]축을 기준으로 메사가 형성된 양쪽 측면인 (11-20)면의 경사각 θ1과 θ2의 차이가 0.6˚ 미만으로 제작된다. 그리고 도 8 (b)는 본 발명의 실시예에 따른 (11-20)면 방향으로 경사진 (1-100)면 사파이어 기판에 메사를 형성한 형태로, 사파이어 기판의 [1-100]축을 기준으로 메사가 형성된 양쪽 측면인 (11-20)면의 경사각 θ3과 θ4의 차이가 0.6˚ 이상으로 제작된다.
보다 상세하게는 도 8 (a)는 사파이어 기판의 [1-100]축을 기준으로 메사가 형성된 양쪽 측면인 (11-20)면의 경사각 θ1과 θ2의 차이가 0.6˚ 미만으로 매우 작다. 따라서 질화물 반도체가 성장할 경우 마주하는 양쪽 측면에서 비슷한 속도로 성장할 가능성이 매우 크므로, 성장된 질화물 반도체의 표면 거칠기의 증가 및 결정 특성이 저하되는 문제가 발생할 가능성이 매우 높다.
그러나 도 8 (b)는 사파이어 기판의 [1-100]축을 기준으로 메사가 형성된 양쪽 측면인 (11-20)면의 경사각 θ3과 θ4의 차이가 0.6˚ 이상으로 비교적 크다. 이러한 큰 각도의 차이는 질화물 반도체의 성장속도에도 차이를 발생시키는데, 도면에서 확인할 수 있듯이 제1측면(10a)은 제2측면(10b)에 비해 (11-20)면에 더 가까워진다. 이는, 질화물 반도체가 성장하는데 더 유리한 환경에 도달했음을 나타내는것으로써 제1측면(10a)에서 질화물 반도체가 우선 성장한다.
이러한 성장은 종래 기술에 비해 비교적 간단한 공정으로 양방향 성장을 억제하고, 고품질의 무극성 질화물 반도체를 성장할 수 있다.
도 9는 본 발명의 실시예에 따른 경사진 측면을 갖는 사파이어 기판에 형성된 메사를 설명하기 위한 도면이다.
본 발명에 따른 메사는 (11-20)면 방향으로 0.5˚ 내지 5˚ (θn)경사진 (1-100)면 사파이어 기판의 상부에 형성되며, 메사의 돌출부위에 인접하는 측면이 상기 경사진 사파이어 기판에 수직하는 수직면(20)에 대해 35˚ (θm)이하의 경사를 갖도록 형성되는 것이 바람직하다. 35˚ 보다 큰 경사각을 갖는 사파이어 기판은 메사의 측면에 노출된 (11-20)면이 성장에 적합한 환경에서 벗어나게 되므로 측면 성장 시 질화물 반도체의 결정 품질을 저하시킬 수 있다.
사파이어 기판의 상부에 형성된 메사의 돌출부위 사이의 길이(LV)는 1 ~ 10㎛이고, 메사의 함몰부위 사이의 길이(LH)는 0 ~ 1100 ㎛가 유효하다. 이때 LH의 길이가 LV에 비해 긴 것은 질화물 반도체의 측면성장을 촉진시키기 위함이다.
도 10과 도 11은 본 발명의 실시예에 따른 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 사시도 및 흐름도이다.
보다 상세하게는 최상위 표면이 (1-100)면으로 성장된 질화물 반도체를 설명하기 위한 도면이다.
도 10의 흐름도를 보면, 먼저 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 (1-100)면 사파이어 기판을 준비한다(S205).
즉, 본 발명에서 사용되는 사파이어 기판은 도 10에서 볼 수 있듯이, (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 표면을 주면으로 하는 사파이어 기판이다.
다음으로, 준비된 기판 상부에 패터닝 기술을 이용하여 사파이어(11-20)면 으로부터 35˚이하로 경사진 측면을 갖는 스트라이프 형태의 메사를 제작한다(S210).
S210 단계에 의해 메사가 형성된 사파이어 기판의 질화처리를 위해 기판을 800℃ ~ 1200℃로 온도를 상승시키고 암모니아(NH3)를 공급하여 질화처리를 함으로써 사파이어 기판의 표면상에 AlNXO1 -X(0<X≤1)를 형성한다(S215).
마지막으로, 750℃ 내지 1100℃의 일정한 온도에서 기판의 메사 처리 된 경사진 측면으로부터 성장을 시작하여 최상위 표면이 (1-100)면인 무극성 질화물 반도체를 제조한다(S220).
결과적으로, 메사의 측면에 질화물 반도체가 성장되면, 도 11에서 도시한 바와 같이 사파이어 기판의 [11-20]축 방향과 질화물 반도체의 [0001]축 방향은 평행을 이루게 되며, 사파이어 기판의 [0001]축 방향으로 질화물 반도체의 [11-20]축 방향이 배열되어, 사파이어 기판의 상부에 (1-100)면을 최상위 표면으로 갖는 무극성 질화물 반도체가 성장하게 된다.
도 12와 도 13은 본 발명의 실시예에 따른 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 도면이다.
보다 상세하게는 최상위 표면이 (11-20)면으로 성장된 질화물 반도체를 설명하기 위한 사시도 및 흐름도이다.
도 12의 흐름도를 보면, 먼저 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 (1-100)면 사파이어 기판을 준비한다(S305).
즉, 본 발명에서 사용되는 사파이어 기판은, (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 표면을 주면으로 하는 사파이어 기판이다.
다음으로, 준비된 기판 상부에 패터닝 기술을 이용하여 사파이어 기판의 (11-20)면으로부터 35˚이하로 경사진 측면을 갖는 스트라이프 형태의 메사를 제작한다(S310).
다음으로, S310단계에서 메사가 형성된 사파이어 기판을 800℃ ~ 1200℃로 온도를 상승시키고 열처리한다(S315).
마지막으로, 기판의 메사 처리된 경사진 측면으로부터 성장이 시작되어 최상위 표면이 (11-20)면으로 하는 질화물 반도체를 제조한다(S320).
추가적으로, 열처리 단계(S315)는 질화물 반도체 성장을 위해 온도를 상승시키는 과정에서 자연스럽게 수행될 수 있기 때문에 공정 단계상에서 제외될 수 있다.
또한, (1-100)면 질화물 반도체를 얻기 위한 방법에는, 질화물 반도체를 성장시키기 전 AlNXO1 -X(0<X≤1)의 형성을 최소화하기 위해 암모니아(NH3) 가스를 사용해서는안되며, 더 나아가 수소가스(H2) 또는 헬륨(He2)가스와 같이 사파이어 기판이 질소 이온에 의해 반응될 가능성이 적은 가스 분위기에서 온도를 상승시키는 것이 바람직하다.
또한, S320 단계에서는, 반응관 내부에 암모니아 가스를 공급하기 전 10초 내지 10분 동안 염산가스(HCl) 가스로 전처리를 하거나, 갈륨(Ga) 화합물, 알루미늄(Al) 화합물, 인듐(In) 화합물을 공급함으로써 사파이어 기판의 표면에 보호막을 덮어 질화처리 되지 않도록 하는 방법을 포함할 수 있다.
결과적으로, 메사의 측면으로부터 질화물 반도체가 성장되면, 도 13에서 도시한 바와 같이 사파이어 기판의 [11-20]축 방향과 질화물 반도체의 [0001]축 방향은 평행을 이루게 되며, 사파이어 기판의 [0001]축 방향으로 질화물 반도체의 [1-100]축 방향이 배열되어, 사파이어 기판의 상부에 (11-20)면을 최상위 표면으로 갖는 무극성 질화물 반도체가 성장하게 된다.
도 14는 본 발명의 실시예에 따라, 사파이어 기판 표면의 질화처리로 인해 성장된 (10-10)면 질화물 반도체의 X-ray 측정결과이다.
도 14를 통해 알 수 있듯이, (1-100)면과 동등면(Equivalent Plane)인 (30-30)면 사파이어 기판 위에 (10-10)면과 동등면인 (20-20)면의 GaN X-ray 픽(peak)가 잘 관찰되고, 여타의 다른 픽이 존재하지 않으므로 (1-100)면 GaN가 잘 성장됨을 확인할 수 있다.
도 15는 본 발명의 실시 결과를 설명하기 위한 현미경 사진이다.
도 15 (a)는 (10-10)면 사파이어 기판에 형성된 (1-100)면 GaN의 표면을 현미경으로 관찰한 사진이며, 도 15 (b)는 (11-20)면 방향으로 2˚ 경사진 (1-100)면 사파이어 기판에서 메사의 측면으로부터 형성된 (1-100)면 GaN의 표면을 현미경으로 관찰한 사진이다.
보다 상세하게는, 도 15(a)에서 볼 수 있듯이 (1-100)면 사파이어 기판에 직접 성장된 (1-100)면 GaN표면 사진을 통해, 다수의 표면 결함(Defect)들을 관찰할 수 있을 뿐만 아니라, 잔류 응력에 의한 깨짐(Crack)문제를 확인할 수 있다. 이러한 표면 결함과 깨짐의 문제는 소자 제작에 있어 그 특성 및 신뢰성에 큰 문제를 발생시키는 원인이 된다.
그러나 도 15(b)의 현미경 사진에서는 월등히 개선된 표면 특성을 확인할 수 있다. 이는 본 발명의 실시예로서, (11-20)면 방향으로 경사진 (1-100)면 사파이어 기판을 활용하고, 메사 공정을 통해 노출된 경사진 (11-20)면으로부터 GaN를 성장시킨 결과이다. 도 15(a)와 비교하여 개선된 결정 품질과 감소 된 응력으로 인해 완전히 제거된 깨짐 현상을 현미경 사진을 통해 확인할 수 있다.
1. 성장방법 : 본 발명의 실시예에 따른 성장 방법으로는 HVPE(Hydride Vapor Phase Epitaxy)를 활용하였으며, MOCVD 또는 MBE 등과 같은 질화물 반도체의 성장방법으로도 적용 가능하다. 반응관 내부의 분위기 가스를 만들기 위한 Carrier 가스로는 질소가스(N2) 또는 수소가스(H2)가 사용되거나 질소가스와 수소가스의 혼합가스가 사용될 수 있다. 그리고, 사파이어 기판의 표면에 AlNXO1 -X(0<X≤1)를 형성하기 위한 질화처리(Nitridation) 가스로는 암모니아(NH3)가스를 사용하였다.
또한, 성장용 재료인 금속 갈륨(Ga)을 GaCl 또는 GaCl3로 기체화 시키기 위해 HCl 가스를 사용하였다. 고온에서 기체화된 GaCl 또는 GaCl3 가스가 Ga이온으로 분해되고, 분해된 암모니아 가스의 질소 이온과 결합하여 GaN를 사파이어 기판상에 성장시킬 수 있다.
2. 열처리 : 본 발명의 실시예에 따른 열처리 방법은 메사가 형성된 사파이어 기판의 온도를 800℃ 내지 1200℃로 상승시키는 과정에서 자연스럽게 열처리하는 단계, 또는 800℃ 내지 1200℃ 내의 미리 정해진 온도에서 5~60분 동안 열처리하는 단계를 포함한다. 이때 사용하는 가스는 질소가스(N2) 또는 수소가스(H2)이거나, 질소가스와 수소가스의 혼합가스이거나, HCl가스를 질소가스나 수소가스, 또는 질소가스와 수소가스의 혼합가스와 함께 혼합하여 처리한 가스가 될 수 있다.
3. 질화처리(Nitridation) : 메사가 형성된 사파이어 기판의 온도가 800℃ 내지 1200℃로 일정하게 유지된 상태 또는 800℃ 내지 1200℃로 온도를 상승시키는 과정에서, 반응관 내부에 암모니아(NH3)가스를 흘려줌으로써 사파이어 기판 표면에 AlNXO1 -X (0<X≤1)를 형성시킨다. 이때의 분위기 가스로는 질소가스(N2) 또는 수소가스(H2)이거나, 두 가스의 혼합가스를 사용할 수 있고, 질화처리는 5분 내지 60분 처리하면 적당하다.
4. GaN 성장 : (11-20)면 방향으로 경사진 (1-100)면 사파이어 기판에 형성된 메사의 측면, 즉 경사진 (11-20)면으로부터 질화물 반도체를 성장하여 (11-20)면 또는 (1-100)면을 최상위 표면으로 갖는 질화물 반도체를 에피텍셜 하게 성장시킨다. 단, 각각의 질화물 반도체를 성장하기 위한 방법에는 차이가 있다. 즉, 최상위 표면이 (1-100)면인 질화물 반도체를 얻기 위해서는 사파이어 기판에 질화처리를 통해 AlNXO1 -X를 형성시킨 후 메사의 측면으로부터 질화물 반도체를 성장시키는 것이 바람직하다. 그러나, 최상위 표면이 (11-20)면인 질화물 반도체를 얻기 위해서는 사파이어 기판에 AlNXO1 -X(0<X≤1)가 형성되는 것을 최대한 억제해야 하므로, 성장을 위한 염산(HCl)가스와 갈륨(Ga)이 반응한 GaCl의 도입 이전까지는 암모니아(NH3) 가스를 배제시키고, 수소가스, 헬륨가스 또는 질소가스만을 이용하여 온도를 상승시키는 것이 바람직하다. 본 실시예에 따르면 성장온도(800℃ 내지 1200℃)에 도달한 뒤 GaCl 도입 후 10초 내지 300초 지난 다음 암모니아(NH3) 가스를 도입하여 성장시키는 방법이 적당하다.
5. 소자의 제조 : 본 발명에 의한 소자의 제조 방법은, 전술한 방법에 의해 성장된 (11-20)면 또는 (1-100)면 질화물 반도체를 활용하는 방법이다. 전술한 바와 같이 (11-20)면 방향으로 경사진 (1-100)면 사파이어 기판에 경사진 (11-20)면이 노출되도록 메사를 형성하고, 최상위 표면이 (1-100)면 또는 (11-20)면인 질화물 반도체를 성장시킨다. 그리고, 성장된 질화물 반도체에 도핑 과정을 추가하여 n-type 질화물 반도체를 제조하고, 그 위에 MQW(Multiple Quantum Well)층을 성장시킨 다음, MQW상부에 p-type층을 성장시키면 LED 또는 LD를 구현할 수 있다. 더 나아가, n-type 질화물 반도체는 HVPE등을 활용하고, MQW 또는 p-type 질화물 반도체는 MOCVD로 성장 가능하다. 또한, 소자의 구조가 형성된 질화물 반도체 웨이퍼는, 각 소자의 크기에 따라 분리하여 단위 소자를 제작하게 된다.
6. (1-100)면 또는 (11-20)면 자립 질화물 반도체 기판의 제조 : 상기에 설명한 방법을 활용하여 질화물 반도체를 성장함에 있어, 성장 두께를 증가시켜 100μm 이상의 후막 성장 후, 성장용 기판으로 사용된 경사진 (1-100)면 사파이어 기판을 제거함으로써, (1-100)면 또는 (11-20)면의 자립 질화물 반도체 기판 제조가 가능하다. 이때 사파이어 기판의 제거 방법으로는 고출력 레이저를 이용한 Laser Lift-Off 방법도 가능하지만, 열적 스트레스(Thermal Stress)를 이용한 자연분리(Self-separation) 방법을 활용하는 것이 가장 적합하다. 그 이유는 메사 간격을 조절하여 성장된 질화물 반도체와 성장용 사파이어 기판과의 계면에 공극(Void)의 밀도 또는 크기를 조절하여, 질화물 반도체와 사파이어 기판의 결합력을 감소시켜 성장 후 온도하강 과정에서 발생하는 열적 스트레스만으로도 사파이어 기판을 질화물 반도체로부터 쉽게 분리시킬 수 있기 때문이다.
전술한 본 개시의 설명은 예시를 위한 것이며, 본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 본 개시의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능 하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합 된 형태로 실시될 수 있다.
본 개시의 보호 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (22)

  1. (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 사파이어 기판을 준비하는 단계;
    상기 준비된 기판의 상부에 적어도 하나의 면이 경사진 (11-20)인 측면을 갖는 메사를 형성하는 단계; 및
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계를 포함하는, 질화물계 화합물 반도체의 제조 방법.
  2. 청구항 1에 있어서,
    상기 경사진 측면은, 상기 준비된 기판에 수직하는 수직면에 대해 35˚ 이하의 경사를 갖는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  3. 청구항 1에 있어서,
    상기 (1-100)면에서 (11-20)면 방향으로 0.5˚ 내지 5˚ 경사진 사파이어 기판을 준비하는 단계는,
    상기 기판을 (1-100)면에서 (0001)면 방향으로도 0.3˚ 내지 5˚ 경사지게 하는 단계를 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  4. 청구항 1에 있어서,
    상기 기판의 (1-100)면에서 (11-20)면 방향으로의 경사각도가 조정됨에 따라, 상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 [0001]축과 상기 사파이어기판의 표면과의 각도가 조절되는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  5. 청구항 1 내지 4항에 있어서,
    상기 기판의 (1-100)면에서 (0001)면 방향으로 경사각도가 조정됨에 따라,
    상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 결정면의 경사각도가
    [0001]축과 평면상에서 수직을 이루는 방향으로 조절되는 것을 특징으로 하는, 질
    화물계 화합물 반도체의 제조 방법.
  6. 청구항 1에 있어서,
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계는,
    설정된 시간 동안 염산가스(HCl)로 사파이어 기판을 전처리하는 단계,
    또는 갈륨(Ga) 화합물, 알루미늄(Al) 화합물, 및 인듐(In) 화합물 중 하나 이상을 사파이어 기판의 표면에 공급하여 질화처리 되지 않도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  7. 청구항 6에 있어서,
    상기 전처리 단계 또는 보호막 형성 단계를 거치면서 열처리가 된 기판의 최상위 표면이 (11-20)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  8. 청구항 1에 있어서,
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키기 전에, 상기 메사가 형성된 사파이어 기판을 설정된 온도 범위 내에서 암모니아 공급을 통하여 질화 처리함으로써 표면상에 AlNXO1 -X (0<X≤1)를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  9. 청구항 8에 있어서,
    상기 질화처리에 의해 생성된 AlNXO1 -X (0<X≤1)에 의해 최상위 표면이 (1-100)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 따른 질화물계 화합물 반도체의 제조 방법에 의해 형성된 질화물계 화합물 반도체; 및
    상기 질화물계 화합물 반도체에 도핑 처리를 하여 생성된 n-type 질화물 반도체층을 포함하는, 질화물계 화합물 반도체 웨이퍼.
  11. 청구항 1 내지 청구항 9 중 어느 한 항에 따른 질화물계 화합물 반도체의 제
    조 방법에 의해 제조된 질화물계 화합물 반도체의 상부에 n-type, p-type, 및 MQW층 중 하나 이상을 형성하는 단계를 포함하는, 질화물계 화합물 반도체의 제조 방법.
  12. (1-100)면에서 (11-20)면 방향으로 0.5°내지 5° 경사진 사파이어 기판을 준비하는 단계;
    상기 준비된 기판의 상부에 경사진 측면을 갖는 메사를 형성하는 단계; 및
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계; 및
    상기 에피텍셜에 성장에 의해 제조된 (1-100)면 또는 (11-20)면 질화물계 화합물 반도체를 상기 사파이어 기판으로부터 분리하는 단계를 포함하는, 질화물계 화합물 반도체의 기판 제조 방법.
  13. 청구항 12에 있어서,
    상기 에피텍셜 성장에 의해 제조된 (1-100)면 또는 (11-20)면 질화물계 화합물 반도체를 상기 사파이어 기판으로부터 분리하는 단계는,
    레이저를 이용한 분리 방법 또는 열적 스트레스를 이용한 자연분리방법에 의해 수행되는 것을 특징으로 하는, 질화물계 화합물 반도체의 기판 제조 방법.
  14. 청구항 12에 있어서,
    상기 준비된 기판의 상부에 질화물계 화합물 반도체를 선택 성장하는 단계는,
    설정된 시간 동안 염산가스(HCl)로 사파이어 기판을 전처리하는 단계,
    또는 갈륨(Ga) 화합물, 알루미늄(Al) 화합물, 및 인듐(In) 화합물 중 하나 이상을 사파이어 기판의 표면에 공급하여 질화처리 되지 않도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 기판 제조 방법.
  15. 청구항 14에 있어서,
    상기 전처리 단계 또는 보호막 형성 단계를 거치면서 열처리가 된 기판의 최상위 표면이 (11-20)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 하는, 질화물계 화합물 반도체의 기판 제조 방법.
  16. 청구항 12에 있어서,
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키기 전에, 상기 메사가 형성된 사파이어 기판에 설정된 온도 범위 내에서 암모니아 공급을 통하여 질화 처리함으로써 표면상에 AlNXO1 -X (0<X≤1)를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 기판 제조 방법.
  17. 청구항 15에 있어서,
    상기 질화처리에 의해 최상위 표면이 (1-100)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 하는, 질화물계 화합물 반도체의 기판 제조 방법.
  18. (11-20)면 방향으로 0.5°내지 5°경사진 (1-100)면 사파이어 기판상에 측
    면을 갖는 하나 이상의 규칙적인 배열을 갖는 메사 구조가 상부에 형성된 사파이어 기판이며,
    상기 기판의 단위 메사구조 내의 하나의 측면만이 질화물 반도체의 성장을
    주도하여 사파이어 기판상에 주면을 형성하는 질화물계 화합물 반도체를 포함하는, 반도체 소자 제조용 웨이퍼.
  19. (11-20)면 방향으로 0.5°내지 5°경사진 (1-100)면 사파이어 기판상에 측
    면을 갖는 하나 이상의 규칙적인 배열을 갖는 메사 구조가 상부에 형성된 사파이어 기판이며,
    상기 메사의 측면으로부터 형성된 질화물계 화합물 반도체를 포함하는 웨이
    퍼이며,
    사파이어 기판과 주면으로 형성된 질화물계 화합물 반도체 사이의 접촉영역과 접촉영역 사이에는 연속적이거나 또는 불연속적인 빈 공간이 다수 형성된, 질화물계 화합물 반도체를 포함하는 웨이퍼.
  20. 청구항 18 내지 청구항 19 중 어느 한 항에 따른 웨이퍼 상에 반도체 소자의 구조를 형성하고, 이어서 상기 웨이퍼를 일정한 단위 소자의 크기로 분할함으로써 제조된, 질화물계 화합물 반도체 소자.
  21. 메사는 돌출부위를 중심으로 양쪽 측면을 구성하는 두 개의 경사진 (11-20)면 간의 거리가 함몰부위를 중심으로 인접한 양쪽 경사진 (11-20)면 간의 거리에 비해 5배 이상 긴 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  22. 사파이어 기판상에 형성된 메사의 측면으로부터 질화물계 화합물 반도체를 에피텍셜 성장시키는 단계는,
    단위 메사구조의 가장 긴 측면들이 사파이어 기판의 주면 이외의 결정면과 사이에서 발생하는 각도의 차이에 의해 한쪽 방향 성장의 제어가 가능한 것을 특징으로 하는, 질화물계 화합물 반도체 제조 방법.
KR1020110100583A 2011-10-04 2011-10-04 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 KR20130036483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110100583A KR20130036483A (ko) 2011-10-04 2011-10-04 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100583A KR20130036483A (ko) 2011-10-04 2011-10-04 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130036483A true KR20130036483A (ko) 2013-04-12

Family

ID=48437777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100583A KR20130036483A (ko) 2011-10-04 2011-10-04 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20130036483A (ko)

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4743214B2 (ja) 半導体素子およびその製造方法
US6403451B1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
KR101038069B1 (ko) 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
CN105702562B (zh) 使用化学剥离方法的ⅲ族氮化物基板的制备方法
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP4356208B2 (ja) 窒化物半導体の気相成長方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
KR20130093976A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right