JP4462251B2 - Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子 - Google Patents

Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子 Download PDF

Info

Publication number
JP4462251B2
JP4462251B2 JP2006222407A JP2006222407A JP4462251B2 JP 4462251 B2 JP4462251 B2 JP 4462251B2 JP 2006222407 A JP2006222407 A JP 2006222407A JP 2006222407 A JP2006222407 A JP 2006222407A JP 4462251 B2 JP4462251 B2 JP 4462251B2
Authority
JP
Japan
Prior art keywords
substrate
gan
concentration
growth
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006222407A
Other languages
English (en)
Other versions
JP2008044818A (ja
Inventor
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006222407A priority Critical patent/JP4462251B2/ja
Priority to US11/716,918 priority patent/US7847313B2/en
Priority to DE102007027446A priority patent/DE102007027446B4/de
Priority to TW096121705A priority patent/TWI355756B/zh
Publication of JP2008044818A publication Critical patent/JP2008044818A/ja
Application granted granted Critical
Publication of JP4462251B2 publication Critical patent/JP4462251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Description

本発明は、電極のオーミック不良やデバイスの特性不良、信頼性不良といった問題を回避することができるIII−V族窒化物系半導体基板、及び該半導体基板を使用したIII−V族窒化物系発光素子に関するものである。
窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(GaAlN)等のIII−V族窒化物系半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
半導体のデバイスを作製する場合、その下地基板にはエピタキシャル成長する結晶と格子定数や線膨張係数の同じ基板を使用する、いわゆるホモエピタキシャル成長を行うのが一般的である。例えば、GaAsやAlGaAsのエピタキシャル成長を行うための基板には、GaAs単結晶基板が用いられている。しかし、GaN等のIII−V族窒化物系半導体結晶に限っては、これまでに実用に足るサイズ、特性のIII−V族窒化物系半導体基板を製造することができなかった。このため、GaN成長用の基板としては単結晶サファイアが用いられ、この単結晶サファイア基板上に有機金属気相成長(MOVPE)法、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法により、GaNをヘテロエピタキシャル成長させていた。
しかしながら、サファイア基板は、GaNと格子定数が異なるため、サファイア基板上に直接GaNを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上にSiなどをヘテロ成長させる目的で考案された、低温バッファ層技術をGaNの成長に応用して、サファイア基板上に一旦500℃程度の低温でAlNやGaNのバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にGaNを成長させる方法が案出された。
この低温成長窒化物層をバッファ層として用いることで、サファイア基板上のGaNの単結晶エピタキシャル成長が可能になった。しかし、低温バッファ層は、成長温度と成長膜厚の最適な条件設定範囲が狭く、再現性を取るのが難しい。
このため、サファイア基板上に連続でデバイス構造をエピタキシャル成長させるのではなく、一旦、GaN単層だけを成長させた基板、いわゆるテンプレートだけをまとめて作り溜めしておいて、あるいは、GaNテンプレートだけを外部から調達して、その上に改めてデバイス構造をエピタキシャル成長させる方法も用いられている。
しかし、サファイア上にGaNを成長させたテンプレートでは、低温バッファ層技術を用いても、やはり基板と結晶の格子のずれは如何ともし難く、得られたGaNは、10〜1010cm−2もの転位密度を有している。この欠陥は、GaN系デバイス、特にLDや紫外発光LEDを製作する上で障害となるため、GaNテンプレートは、もっぱら、デバイス特性に転位の影響が出にくい、可視LED用や電子デバイス用に用いられている。
一方、転位密度の低いエピタキシャル成長層が要求されるLDや紫外LEDデバイスでは、結晶成長用の基板としてGaN材料単体からなる基板を用い、この上に素子部を構成する半導体多層膜を形成する手法が検討されている。以下、こうした結晶成長用のGaN基板を、GaN自立基板と称する。
GaN自立基板は、サファイア基板等の異種基板上に、転位密度を低減したGaN層を厚くエピ成長させ、成長後にGaN層を下地から剥離して、得られたGaN層を自立したGaN基板として用いる方法が一般的である。
例えば、下地基板に開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないGaN層を得る技術、いわゆるELO(Epitaxial Lateral Overgrowth)技術を用いてサファイア基板上にGaN層を形成した後、サファイア基板をエッチング等により除去し、GaN自立基板を得ることが提案されている(例えば、特許文献1参照)。
更に、サファイア等の基板上で網目構造のTiN薄膜を介してGaNを成長することにより、下地基板とGaN層の界面にボイドを形成するVAS法(Void-Assisted Separation)により、GaN基板の剥離と低転位化を同時に可能にする手法も開示されている(例えば、非特許文献1参照)。
これらの方法で得られたGaN基板は、通常アズグロウンの状態では、その表面にピットやヒロック等のモフォロジが現れており、そのままではデバイス作製のためのエピ層を成長させることが難しい。このため、基板表面を研磨加工して、鏡面に仕上げてから使用されるのが一般的である。
特開平11−251253号公報 Y. Oshima et. al., 「Preparation of Freestanding GaN Wafers by Hydride Vapor Phase Epitaxy with Void−Assisted Separation.」, Jpn. J. Appl. Phys. vol. 42(2003)pp. L1-L3
一般に、半導体のバルク結晶は、結晶の成長方向(すなわち、基板厚さ方向)に、不純物濃度の異なる層が周期的に多重に積層されてなる構造を持っていることが多い。この多層構造は、結晶成長中に結晶を回転させていることにより、結晶が温度勾配のある領域や、原料やドーパント濃度の異なる領域を周期的に通過することで、不純物濃度の異なる結晶層が積層されていくことによって現出すると考えられる。この多層構造の様子は、SIMSなどを使って基板の厚さ方向に不純物の濃度分布を調べると、不純物濃度が結晶の回転数と成長速度によって決まる一定周期の振幅を伴っていることからも推測できる。
また、成長した結晶を成長方向と平行に切断し、切断面にある種のエッチングを施す、或いは励起光を当てて発光の様子を観察すると、「結晶成長界面」(観察している箇所が丁度成長していた時刻にその場所に存在していたはずの仮想的な結晶成長界面の意味)に平行な、一定周期の明瞭な縞模様が見られる。観察される縞はストリエーションとか成長縞と呼ばれている。即ち、結晶中には、その結晶の特定領域が成長した時刻に於ける結晶成長界面形状が、不純物の濃度ムラ=ストリエーションラインとして刻まれていて、それの推移を辿ることで結晶成長界面の履歴が判る。上記縞模様の周期は、前述の不純物濃度分布の周期よりも長周期の場合もあり、必ずしも両者は一致するわけではないが、前記のような縞模様が現れるということは、基板の厚さ方向に不純物濃度の周期的な変動が存在することを示唆している。
通常、GaAsやInP等の化合物半導体基板にも、基板の厚さ方向に向かって上述のストリエーションが形成されているが、これらの結晶は、融液から成長させたバルク結晶から切り出されているため、ストリエーション内の基板厚さ方向の不純物濃度差は比較的少なく、これがデバイス作製に悪影響を与えることはまず無いと推測される。なぜなら、上記の不純物濃度差は、前述のように、例えば結晶の回転などにより、結晶が温度勾配のある領域や、原料やドーパント濃度の異なる領域を、周期的に通過することで、結晶に取り込まれる不純物濃度に差が生じて引き起こされるが、GaAsやInP等の結晶成長においては、結晶成長界面は、常に同一の融液表面に接しているため、温度勾配やドーパントの濃度勾配は、後述するGaN結晶に較べて極端に少ない環境で成長されているからである。
一方、GaN基板は、前述のように気相成長で製造されるため、融液から成長される他の化合物半導体結晶と較べて、温度勾配の急峻な環境を周期的に通過しながら成長される場合が多い。また、結晶のある通過位置における結晶成長速度は、そこに存在する原料ガス濃度に左右され、また、そこで取り込まれる不純物濃度は、そこに存在するドーパントガス濃度に左右されるが、これらはいずれも炉内の原料ガスの流れの分布によって決まってしまうため、融液から成長される結晶と較べてばらつきが非常に大きくなりやすい。このため、原料ガスが炉内を偏って流れていた場合、結晶基板を回転させていれば、見かけは平均化されて、厚さも不純物濃度も均一な結晶ができるが、実際は、成長速度の極端に大きい領域と小さい領域を交互に通過しながら成長するため、これを詳細に調べてみると、不純物濃度差の非常に大きい層を多層に積み重ねた構造となっている場合が往々にして見つかるのである。
半導体基板のキャリア濃度は、一般にvan der Pauw法や渦電流測定法で測られているが、これらは、いずれもバルクとしての平均化されたキャリア濃度を見ているのであり、基板の厚さ方向に周期的な不純物濃度の分布があっても、それを検知することはできない。しかし、前述のように不純物濃度差の非常に大きいストリエーションが存在している場合は、高キャリア濃度層と低キャリア濃度層を交互に積層したのと等価であり、いくら平均化された見かけのキャリア濃度が高かったとしても、その基板に電極を付けるとオーミックが取れなかったり、基板に垂直に電流を流すデバイスでは、動作電圧を上昇させる、デバイスの発熱を増やして信頼性を劣化させるといった不具合につながる問題があった。
従って、本発明は上記事情に鑑みなされたものであって、その目的とするところは、通常のバルク結晶の測定で得られる、平均化された電気特性の値通りの性能を得ることが可能なIII−V族窒化物系半導体基板及びIII−V族窒化物系発光素子を提供することにある。
これまで、当業者間において、基板のストリエーションに着目して基板厚さ方向のキャリア濃度分布を規定するということは行われていなかった。しかし、本発明者は、前述のように、たとえ均一組成を有する単結晶基板といえども、その内部には不純物の濃度分布=キャリア濃度分布が厚さ方向に周期的に存在している点に着目し、基板厚さ方向の最小キャリア濃度層のキャリア濃度を特定の値以上とするように制御して基板を作製することができれば、電極付けや、基板の内部抵抗に起因して発生するデバイスの特性不良や信頼性不良といった問題が回避できることを見出した。
更に、本発明者は、結晶成長中に結晶基板が回転させられている場合、その回転中心に近い側と遠い側では、基板面内でストリエーションにおけるキャリア濃度の振幅(最小キャリア濃度と最大キャリア濃度の差)に差が生じてしまうことに着目し、平均化されたキャリア濃度が面内で均一に見えていても、この振幅が異なれば、その上に作製したデバイスの動作性能に差が出てしまうことを見出した。
本発明は、このように当業者がこれまで着目していなかった新たな視点における上記知見に基づいてなされたものである。即ち、本発明のIII−V族窒化物系半導体基板は、n型不純物を含有した窒化ガリウムの単結晶からなる自立した基板であって、前記基板の表面がC面のガリウム面であり、前記基板の厚さ方向に対して前記n型不純物濃度の分布が周期的な変動を有しており、前記基板面内の任意の場所で前記n型不純物濃度の最小値が5×1017cm-3以上であり、前記基板の厚さ方向における前記n型不純物濃度の周期的な変動の振幅が前記基板面内の任意の場所において2×10 18 cm -3 以下であることを特徴とする。
た、前記基板表面に鏡面研磨加工を施すことが望ましい。
前記n型不純物がシリコン又は酸素とすることができる

更に、前記III−V族窒化物系半導体基板上に、少なくともIII−V族窒化物系半導体からなる活性層を形成してIII−V族窒化物系発光素子とすることもできる。
本発明によれば、基板の平均化されたキャリア濃度は十分に高くても、深さ方向の不純物濃度分布が周期的に変動している(即ち、低濃度層と高濃度層が周期構造を成していて、低濃度層が存在している)ことに起因して起こる電極のオーミック不良やデバイスの特性不良、信頼性不良といった問題を回避することができる。その結果、設計通りのIII−V族窒化物系発光素子を歩留まり良く製造することが可能となる。
(自立基板)
本発明における自立基板(自立した基板)とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を具備させるためには、自立基板の厚みは、好ましくは200μm以上とする。また、素子形成後の劈開の容易性等を考慮し、自立基板の厚みは、好ましくは1mm以下とする。あまり厚さが厚いと劈開が困難となり、劈開面に凹凸が生じる。この結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となる。また、その直径は50mm以上であることが好ましい。
(III−V族窒化物系半導体)
本発明におけるIII−V族窒化物系半導体としては、InGaAl1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される半導体が挙げられる。このうち、窒化ガリウム(GaN)が最も好ましい。強度、製造安定性等、基板材料に求められる特性を満足するからである。また、基板の表面は、(0001)のIII族面(ガリウム面)であることが望ましい。GaN系の結晶は、極性が強く、III族面(ガリウム面)の方がV族面(窒素面)よりも化学的、熱的に安定で、デバイスの作製が容易であるからである。
(基板表面)
一般に、アズグロウンのGaN系エピ表面には、ヒロック等の大きな凹凸や、ステップバンチングによって現れると思われる微少な凹凸が多数存在している。これらは、その上にエピを成長させたときのモフォロジや、膜厚、組成等を不均一にする要因となるばかりでなく、デバイス作製プロセスにおいても、フォトリソグラフィ工程の露光精度を落とすという問題がある。従って、基板表面は平坦な鏡面として研磨加工されていることが望ましい。しかし、研磨加工により、研磨基板の表面には、加工ダメージ層が残留していることがある。転位密度は、grown−in(結晶成長時)で生じた転位のみならず、研磨加工等により結晶成長後に導入された転位によっても増大するため、転位密度を下げ、表面荒れの生じにくい基板を得るためにも、研磨後の加工ダメージ層は、ウェットエッチング、ドライエッチング、歪除去アニール等の手法で除去されていることが望ましい。表面研磨加工後の基板表面は、平坦であることが望ましいことはいうまでもないが、その粗さは、50μm範囲で測定した算術平均粗さRaの値が10nm以下であることが望ましい。なお、可視LED用基板では、微細な加工等がそれほど必要ではなく、それよりもコスト競争力が重視される傾向があるため、結晶成長で得られたままの基板(as−grown基板)を用いても構わない。
(基板裏面)
一般に、GaN系の自立基板は、異種の下地基板にヘテロエピ成長させたものを何らかの手法で剥離させて得られる。このため、剥離したままの基板の裏面は、梨地状に荒れていたり、下地基板の一部が付着していたりすることが多い。また、基板の反りに起因して、平坦でない場合もある。これらは、基板上にエピを成長させる際に、基板の温度分布の不均一を生じる原因となり、その結果、エピの均一性を悪化させたり、再現性を悪くしたりしてしまう。このため、一般に、基板裏面は平坦に研磨加工されていることが望ましい。
(基板のn型不純物)
基板のn型不純物は、SiやOの他に、Ge、Se、Sといったものを対象とすることができる。
(キャリア濃度)
基板厚さ方向の不純物濃度差が問題とされるのは、基板に対して垂直に通電して動作させるLEDやLDといった発光デバイス用のGaN基板においてであり、これらの用途の基板においては、デバイスを作製したときの電極の付けやすさや、電極〜基板間の接触抵抗の低減、通電時の基板抵抗の低減といった観点から、少なくとも5×1017cm−3以上のキャリア濃度が要求される。しかし、このキャリア濃度はあくまでも平均化された見かけのキャリア濃度であり、これまでは、基板のストリエーションに着目して、基板厚さ方向のキャリア濃度分布を規定するということが当業者間で行われていなかった。本発明者は、たとえ均一組成を有する単結晶基板といえども、その内部には不純物の濃度分布=キャリア濃度分布が厚さ方向に周期的に存在しているという観点から、基板厚さ方向の最低キャリア濃度層のキャリア濃度を5×1017cm−3以上とするように制御して基板を作製することにより、電極付けや、基板の内部抵抗に起因して発生するデバイスの特性不良や信頼性不良といった問題が回避できることを明らかにした。
(キャリア濃度の振幅)
また、結晶成長中に結晶基板が回転させられている場合、その回転中心に近い側と遠い側では、基板面内でストリエーションにおけるキャリア濃度の振幅(キャリア濃度の最大値と最小値の差)に差が生じてしまう。平均化されたキャリア濃度が面内で均一に見えていても、この振幅が異なれば、その上に作製したデバイスの動作性能に差が出てしまうのである。基板面内の任意の場所における該振幅は2×1018cm−3以下であることが望ましい。かかる範囲としたのは、振幅が2×1018cm−3を超えると、基板面内の最高キャリア濃度は2.5×1018cm−3を超えてしまうことになり、基板の結晶性劣化に伴うデバイス性能の低下が起こり始めるためである。
(キャリア濃度の測定方法)
発光デバイス用のGaN基板は、通常SiやOをドープしたn型基板が用いられている。半導体基板のキャリア濃度は前述の通り平均化されたバルク情報として測定されることが多いため、ストリエーション内のキャリア濃度分布を精確に測定することは難しい。しかし、これらのn型ドーパントは、GaN結晶中での活性化率が100%に近いので、基板厚さ方向のドーパント濃度分布を測定することで、ストリエーション内のキャリア濃度分布をほぼ精確に把握することができる。このドーパント濃度は、一般に良く用いられているSIMS分析で容易に測定が可能である。
(キャリア濃度の制御方法)
基板厚さ方向の最低キャリア濃度層のキャリア濃度を5×1017cm−3以上とするように、また、面内の任意の場所においてキャリア濃度の振幅を2×1018cm−3以下とするように制御して基板を作製するためには、結晶成長炉内の温度分布の均一化と原料ガス、ドーパントガスの流れの均一化を図った上で、適当な結晶成長速度と結晶回転数を組み合わせて、最適条件を選び、前記のSIMS分析で目的とする不純物濃度分布を満足しているか確認して、成長条件を最終決定すれば良い。個々の結晶成長条件は、使用する炉によっても異なるし、前記パラメータの組み合わせによって、多数の最適条件が存在するので、一義的に決めることはできない。
(基板の製造方法)
本発明のIII−V族窒化物系半導体基板は、異種基板上にIII−V族窒化物系半導体の単結晶を成長した後、これを剥離することにより得られる。III−V族窒化物系半導体の単結晶は、HVPE法(ハイドライド気相成長)により成長することが望ましい。これは、HVPE法は結晶成長速度が速く、厚膜成長を必要とする基板の作製に適するからである。以下、具体的にGaN自立基板を製造する際に用いるHVPE反応炉について詳述する。
(HVPE反応炉)
図1に、GaN自立基板の結晶成長に用いる一般的なHVPE炉の構成を示す。
このHVPE反応炉10は、横長の石英製反応管1の外側に、原料加熱用ヒータ2aと結晶成長領域加熱用ヒータ2bからなるヒータで加熱するホットウォール式であり、反応管1の図面左側(上流側)には、V族原料となるNHガスを導入するアンモニアガス導入配管3と、III族原料となるGaClを形成するための塩酸(HCl)ガスを導入する塩酸ガス導入配管4と、導電性制御のためのドーパントガスを導入するドーピングガス導入配管5とを備えている。また、塩酸ガス導入配管4は、途中で拡径されてガリウム融液溜め6が形成されており、金属ガリウムを融解したガリウム融液7を収容できるようになっている。一方、石英反応管1内の図面中央近傍には、下地基板8を配置し、回転軸9aを中心に回転可能に設けられた基板フォルダ9が配置されている。更に、図面右側(下流側)には、排ガスを外部に放出するための排気管11が設けられている。
このHVPE反応炉10を用いてGaNを成長させるには、まず、原料加熱用ヒータ2aを800℃に、結晶成長領域加熱用ヒータ2bを1000℃に加熱すると共に、ガリウム融液溜め6をGaの融点以上の温度に加熱して金属ガリウムを融解し、ガリウム融液7を形成する。
次に、アンモニアガス導入配管3からV族原料となるNHガスを、塩酸ガス導入配管4からIII族原料を生成させる為のHClガスを、ドーピングガス導入配管5からドーパント成分を含むガスを導入する。なお、反応性の制御の点から、原料ガスであるHClガス及びNHガスは、Hガスなどのキャリアガスと混合して用いられる。また、HVPE成長では炉内の石英部材からのSiの混入が少なからず起こるので、成長条件によっては、ドーピングガスを流さなくてもn型不純物を含有するGaN結晶を成長させることができる。
塩酸ガス導入配管4では、途中で、HClガスがガリウム融液7と接触して、
Ga+HCl→GaCl+(1/2)Hという反応が起こり、塩化ガリウムGaClを生成する。
このGaClガスとキャリアガスHの混合ガス、及びアンモニアNHとキャリアガスHの混合ガスが反応管1内の空間内を矢印方向に運ばれ、基板フォルダ9に設けられた下地基板8上で、GaCl+NH→GaN+HCl+Hの反応が起こり、下地基板8上にGaNが堆積される。なお、結晶成長の下地とする下地基板8は、回転軸9aによって支持された基板フォルダ9に固定されており、成長中は回転されている。反応管内に導入されたガスは、下流の排気管11によって除害設備に導かれ、無害化処理を施された後、大気に排出される。
(HVPE炉の改良例)
HVPE炉は、図2のような構造のものに改良することができる。このHVPE炉20は、回転軸19aを中心に回転可能に設けられた基板フォルダ19を原料ガスの流れに対して10°傾けて配置した以外は、図1に示したHVPE炉と同様に形成されている。
このように構成することで、原料ガスの流れが下流側に行くに従って流路断面積が狭くなり、流速が大きくなる。この作用により、上流側でのGaCl原料の消耗による原料濃度の低下の影響を相殺して、流れの上流から下流に亘って成長速度が減少するのを抑制する。
(HVPE炉の変形例)
HVPE炉は、図3のような構造のものに変形することもできる。このHVPE炉30は、回転軸29aを中心に回転可能に設けられた基板フォルダ29を多数枚同時成長型とし、直径2インチの基板を3枚載置可能とした以外は、図1に示したHVPE炉と同様に形成されている。
この基板フォルダ29は、回転軸29aの周りに回転が可能であるが、個々の下地基板8自体は回転しない。即ち、HVPE成長中に下地基板8が自転せずに公転する点が、図1に示したHVPE炉と異なっている。
(下地基板からの剥離方法)
GaN系半導体単結晶を成長した後、これを下地基板から剥離する方法には、ボイド形成剥離法(VAS法)を用いることができる。VAS法は、大口径の基板を再現良く剥離することが可能で、かつ、低転位で特性の均一なGaN自立基板を得ることができるという点で優れている。以下、図4に基づきVAS法について説明する。
(VAS法)
VAS法では、まずサファイアなどの異種基板41上に、MOVPE法で、低温成長GaNバッファ層(図示せず)を介してGaN層43(例えばSiドープGaN層43)を0.5μm程度成長させる(a)。次に、このGaN層43上に、金属Ti薄膜45を20nm程度の厚さに蒸着し(b)、この基板を電気炉に入れ、アンモニアを含有する水素ガス気流中で1050℃程度に加熱し、熱処理を施す。こうすることで、GaN層43の一部がエッチングされて高密度の空隙(ボイド)を有するボイド層46が発生し、またTi薄膜45は窒化されて表面にサブミクロンの微細な穴が高密度に形成された網目状のTiN層47に変化する(c)。この基板を下地基板として図1〜図3に示すようなHVPE反応炉に入れ、その上に厚膜のGaN層48を成長する(d)。HVPE反応炉を冷却する過程で、厚膜のGaN層48はボイド層46を境に下地基板から自然に剥離し、GaN自立基板49が得られる(e)。得られた基板の表裏面を平坦化加工することによってGaN自立基板50とされる(f)。
(GaN系発光素子)
得られたGaN自立基板は、その上にMOVPE法でIII−V族窒化物系半導体結晶をエピタキシャル成長させ、発光ダイオードを製造する用途に適している。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
(VAS法による下地基板の作製)
まず、これから述べる比較例及び実施例において使用される下地基板(ボイド形成GaNテンプレート)をVAS法により作製した。
図4に示すように、φ2インチ径のサファイアC面ジャスト基板(異種基板41)上に、MOVPE法で、20nmの低温成長GaNバッファ層(図示せず)を介してSiドープGaN層43を0.5μm成長させた(a)。成長圧力は常圧、バッファ層成長時の基板温度は600℃、エピ層成長時の基板温度は1100℃とした。原料は、III族原料としてトリメチルガリウム(TMG)を、V族原料としてアンモニアを、ドーパントとしてモノシランを用いた。キャリアガスは、水素と窒素の混合ガスである。結晶の成長速度は4μm/hであった。エピ層のキャリア濃度は、2×1018cm−3とした。
次に、このGaNエピ基板上に、金属Ti薄膜45を20nmの厚さに蒸着した(b)。こうして得られた基板を電気炉に入れ、20%のアンモニアを含有する水素ガス気流中において1050℃で20分間熱処理した。その結果、SiドープGaN層43の一部がエッチングされて高密度の空隙層(ボイド層46)が発生し、またTi薄膜45は窒化されて表面にサブミクロンの微細な穴が高密度に形成された窒化チタン層(TiN層47)に変化した(c)。以下、説明する比較例及び実施例は、総てこの下地基板(ボイド形成GaNテンプレート)を用いて行ったものである。
[比較例1]
(基板中心部から20mm離れた場所において、不純物濃度の最小値が5×1017cm−3以上でなく、面内の振幅が2×1018cm−3以下でない場合)
まず、図1に示したHVPE炉を用いて、ボイド形成GaNテンプレート(下地基板8)上に、厚膜のGaNを成長させた。HVPEの成長条件は、キャリアガス中に8×10−3atmの塩化ガリウム及び4.8×10−2atmのアンモニアからなる原料ガスを含有する供給ガス用いて、GaN層を目標の厚さに成長させた。キャリアガスは、水素を5%含有する窒素ガスを用いた。GaN層の成長条件は常圧及び1000℃の基板温度であった。またGaN結晶の成長工程において、ドーピング原料ガスとしてジクロルシランを基板領域に供給することによりシリコンをドープした。
図5及び図6は、図1に示したHVPE炉を用いて成長したGaN結晶の膜厚分布を示す図である。
図5は、原料ガスの流れ方向に対する成長速度分布を明らかにするために、故意に基板回転を止めて成長したものである。本成長条件においては、塩化ガリウムのモル流量に対して、十分に沢山のアンモニアガスを流しており、従って、GaNの成長速度は塩化ガリウムの供給律速となっている。塩化ガリウムは、GaNの結晶成長で消費されるため、下流に行くほど原料濃度が下がり、従って成長速度も遅くなっていく。図5より、本成長条件においては、基板の直径である50mmの間に、成長速度は約1/5に減少することが分かる。
図6は、同じ成長条件で、基板を10rpmで回転させて成長させたGaN結晶の膜厚分布である。基板の回転により、原料ガス流れの上流と下流における成長速度の差が平均化されて、表面はかなり平坦化していた。
上述の成長条件で、基板を10rpmで回転させて、中心膜厚が約600μmのGaN層48を形成し(図4(d))、基板剥離により自立基板49とした後(図4(e))、この基板の表裏面をそれぞれラップ、鏡面研磨して、厚さ430μmのGaN自立基板50とした(図4(f))。
この基板の直径に沿って、5mm角の試料を一列に9枚切り出し、それぞれIn電極を付けてvan der Pauw法でキャリア濃度を測定したところ、その値は1.1±0.1×1018cm−3の範囲に納まっていた。次に、基板の中心と、中心から10mm及び20mm離れた場所から切り出した試料について、基板の厚さ方向のSi濃度分布を測定した。基板の中心と、中心から10mm、20mm離れた場所におけるSIMS測定結果をそれぞれ図7〜9に示す。
図7に、GaN自立基板の中央部に於けるSi濃度プロファイルを示す。基板の中央部から切り出した試料で測定したSi濃度の深さ分布は、それほど大きな変動は無く、約10μmの深さまでの測定で、最大値1.23×1018cm−3、最小値9.96×1017cm−3、平均値1.12×1018cm−3であった。ここで、Si濃度の変動の振幅を(最大濃度−最小濃度)とすると、その値は2.34×1017cm−3となる。
図8に、GaN自立基板の中央から10mmの地点に於けるSi濃度プロファイルを示す。基板の中心から10mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、中央部のそれと較べてやや変動が大きく、最大値1.75×1018cm−3、最小値5.58×1017cm−3、平均値1.12×1018cm−3であった。これより、この測定点におけるSi濃度の振幅は1.19×1018cm−3となる。
図9に、GaN自立基板の中央から20mmの地点に於けるSi濃度プロファイルを示す。基板の中心から20mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、中央部のそれと較べてさらに変動が大きく、最大値3.21×1018cm−3、最小値3.23×1017cm−3、平均値1.14×1018cm−3であった。これより、基板の中心から20mm離れた場所におけるSi濃度の振幅は2.89×1018cm−3となる。
従って、この基板は、面内の任意の場所におけるSi濃度の振幅が、約2.89×1018cm−3以下であるといえる。尚、SIMS測定において、基板の最表面は、吸着不純物等の影響で、異常な不純物濃度が測定される場合がある。また、結晶欠陥等の存在する特異な点上で測定した場合も、基板の大部分を占める母相部分とは異なる不純物濃度を示す場合がある。このため、本明細書においては、これらの特異な点を除いて測定される値を取り扱うものとする。従って、上述の不純物濃度の値も、明らかに基板表面の影響と判断される高濃度な測定値は除外して取り扱っている。以降に述べる実施例等においても、同様とする。
上述の基板とまったく同じ方法で作製したGaN自立基板上に、図10に示す構造のLEDエピを成長し、チップ化してLED特性の面内ばらつきを調査した。LED構造エピはMOVPE成長装置を用いて成長した。成長に用いた原料は、TMG、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、NHである。成長は、まず基板をNH:水素=1:1の混合気流中で1150℃まで昇温し、温度が安定してから5分保持した後、第一層の成長に必要なIII族原料を流し始めるという手順で行った。成長したエピの構造は、GaN基板51側から順に、Siドープn型GaN層52を1μm、In0.15Ga0.85N/GaN−3−MQW活性層53(well層3nm,barrier層10nm)、Mgドープp型Al0.1Ga0.9N層54を40nm、p型GaN層55を500nmである。MQW層の成長は、成長温度を800℃まで下げて行った。それ以外の層の成長温度は、1150℃である。成長圧力は、すべて常圧とした。エピ層成長後、GaN基板51の裏面にTi/Alからなるn型電極56を、p型GaN層55の表面にNi/Auからなるp型電極57を形成した。
作製したLEDチップの20mA時の駆動電圧Vfは、基板面内で3.25〜6.02Vと大きくばらついており、基板の外周側で取得したチップほどVfが高くなる傾向が見られた。Vf<3.5Vを合格品とすると、この基板では合格率は45%であった。また、定電流駆動で実施した信頼性試験の結果でも、基板の外周側で取得したチップほど発光出力の変動幅が大きい傾向が見られた。
[実施例1]
(不純物濃度の最小値が5×1017cm−3以上であり、面内の振幅が2×1018cm−3以下の場合)
図2に示す構造のHVPE反応炉を用いた以外は、比較例1と同じ条件でGaNの自立基板を作製した。
図11及び図12は、図2に示したHVPE炉を用いて成長したGaN結晶の膜厚分布を示す図である。
図11は、原料ガスの流れ方向に対する成長速度分布を明らかにするために、故意に基板回転を止めて成長したものである。塩化ガリウムは、GaNの結晶成長で消費され、下流に行くほど原料濃度が下がるが、上述の如く基板を傾けて配置したことで、比較例1に対して、下流側で成長速度が遅くなる傾向を大幅に緩和することができる。
図12は、同じ成長条件で、基板を10rpmで回転させて成長させたGaN結晶の膜厚分布である。基板の回転により、原料ガス流れの上流と下流における成長速度の差が平均化されて、表面はほぼ平坦化していた。
図2に示したHVPE炉を用いて比較例1と同じ条件でGaNの自立基板を作製し、基板の直径に沿って5mm角の試料を一列に9枚切り出して、それぞれIn電極を付けてvan der Pauw法でキャリア濃度を測定した。その結果、キャリア濃度の値は1.2±0.1×1018cm−3の範囲に納まっていた。次に、基板の中心と、中心から10mm及び20mm離れた場所から切り出した試料について、基板の厚さ方向のSi濃度分布を測定した。基板の中心と、中心から10mm及び20mm離れた場所におけるSIMS測定結果をそれぞれ図13〜15に示す。
図13に、GaN自立基板の中央部に於けるSi濃度プロファイルを示す。基板の中央部から切り出した試料で測定したSi濃度の深さ分布は、約10μmの深さまでの測定で、最大値1.31×1018cm−3、最小値1.10×1018cm−3、平均値1.21×1018cm−3であった。ここで、Si濃度の変動の振幅を(最大濃度−最小濃度)とすると、その値は2.10×1017cm−3となる。
図14に、GaN自立基板の中央から10mmの地点に於けるSi濃度プロファイルを示す。基板の中心から10mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、最大値1.40×1018cm−3、最小値1.07×1018cm−3、平均値1.20×1018cm−3であった。これより、基板の中心から10mm離れた場所におけるSi濃度の振幅は3.3×1017cm−3となる。
図15に、GaN自立基板の中央から20mmの地点に於けるSi濃度プロファイルを示す。基板の中心から20mm離れた場所から切り出した試料で測定したSi濃度の深さ分布も、中央部のそれとほとんど遜色無く、最大値1.45×1018cm−3、最小値8.58×1017cm−3、平均値1.17×1018cm−3であった。これより、Si濃度の振幅は5.92×1017cm−3となる。
上記結果より、基板の外周部に行くに従って、Si濃度の振幅は徐々に大きくなる傾向が見えるが、基板の中心におけるSi濃度の振幅が2.10×1017cm−3で、中心から20mmの点、即ち、基板の最外周から5mmの点で測定したSi濃度の振幅が5.92×1017cm−3であったということは、この基板では、面内の任意の場所におけるSi濃度の振幅は、1017cm−3台に納まっているであろうと推定される。
上記のGaN自立基板上に、比較例1と同じく図10に示す構造のLEDエピを成長し、チップ化してLED特性の面内ばらつきを調査した。作製したLEDチップの20mA時の駆動電圧Vfは、基板面内で3.25〜3.55Vと比較的均一であり、基板の面内全域でほぼ均一なVfの分布が観測された。Vf<3.5Vを合格品とすると、この基板では合格率は98%であった。また、定電流駆動で実施した信頼性試験の結果でも、基板の面内でチップの取得位置に対応した分布は見られなかった。
[実施例2]
(不純物濃度の最小値が5×1017cm−3以上であるが、面内の振幅が2×1018cm−3以下でない場合)
図1に示したHVPE装置を用い、比較例1と同じ条件で、GaNの自立基板を作製した。比較例1との違いは、Si濃度の最低値が結晶の外周側でも5×1017cm−3より低くならないように、ドーパントガスであるジクロルシランの流量を増やしたことにある。その結果、成長終了後の結晶の表面を観察すると、特に結晶の外周側で細かい凹凸の発生が見られた。この結晶の表裏面に、比較例1と同じ研磨加工を施し、得られた基板から直径に沿って5mm角の試料を一列に9枚切り出して、それぞれIn電極を付けてvan der Pauw法でキャリア濃度を測定した。キャリア濃度は、比較例1の時よりもやや上がり、1.6±0.1×1018cm−3の範囲となった。次に、基板の中心と、中心から10mm及び20mm離れた場所から切り出した試料について、基板の厚さ方向のSi濃度分布を測定した。
基板の中央部から切り出した試料で測定したSi濃度の深さ分布は、やはりそれほど大きな変動は無く、約6μmの深さまでの測定で、最大値1.71×1018cm−3、最小値1.48×1018cm−3、平均値1.61×1018cm−3であった。従って、Si濃度の変動の振幅は、2.30×1017cm−3となる。
基板の中心から10mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、中央部のそれと較べてやや変動が大きく、最大値2.19×1018cm−3、最小値1.08×1018cm−3、平均値1.63×1018cm−3であった。これより、この測定点におけるSi濃度の振幅は1.11×1018cm−3となる。
基板の中心から20mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、中央部のそれと較べてさらに変動が大きく、最大値3.61×1018cm−3、最小値8.25×1017cm−3、平均値1.60×1018cm−3であった。これより、基板の中心から20mm離れた場所におけるSi濃度の振幅は2.79×1018cm−3となる。従って、この基板は、面内の任意の場所におけるSi濃度の振幅が、約2.79×1018cm−3以下であると言える。
上記のGaN自立基板上に、比較例1と同じく図10に示す構造のLEDエピを成長し、チップ化してLED特性の面内ばらつきを調査した。作製したLEDチップの20mA時の駆動電圧Vfは、基板面内で3.35〜3.81Vと比較的均一であり、基板の面内全域でほぼ均一なVfの分布が観測された。Vf<3.5Vを合格品とすると、この基板では合格率は91%であった。しかし、基板の外周部で、LEDの発光出力が低い分布傾向があり、定電流駆動で実施した信頼性試験の結果では、外周部ほど発光出力の変動が大きい傾向が観測された。
[実施例3]
(不純物濃度の最小値が5×1017cm−3以上であり、面内の振幅が2×1018cm−3以下の場合)
図2に示したHVPE装置を用い、実施例1と同じ条件で、GaNの自立基板を作製した。実施例1との違いは、HVPE装置の基板の傾き角度を5°と小さくした点にある。得られた基板から直径に沿って5mm角の試料を一列に9枚切り出して、それぞれIn電極を付けてvan der Pauw法で測定したキャリア濃度は、実施例1とほとんど変わらない、1.5±0.2×1018cm−3の範囲に納まっていた。次に、基板の中心と、中心から10mm及び20mm離れた場所から切り出した試料について、基板の厚さ方向のSi濃度分布を測定した。
基板の中央部から切り出した試料で測定したSi濃度の深さ分布は、約10μmの深さまでの測定で、最大値1.69×1018cm−3、最小値1.28×1018cm−3、平均値1.49×1018cm−3であった。ここで、Si濃度の変動の振幅を(最大濃度−最小濃度)とすると、その値は4.1×1017cm−3となる。
基板の中心から10mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、最大値2.16×1018cm−3、最小値8.62×1017cm−3、平均値1.51×1018cm−3であった。これより、基板の中心から10mm離れた場所におけるSi濃度の振幅は1.30×1018cm−3となる。
基板の中心から20mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、最大値2.44×1018cm−3、最小値5.43×1017cm−3、平均値1.51×1018cm−3であった。これより、Si濃度の振幅は1.90×1018cm−3となる。
上記結果より、基板の外周部に行くに従って、Si濃度の振幅は徐々に大きくなる傾向が見え、この基板では、基板面内でぎりぎりSi濃度の振幅が2×1018cm−3以内に納まっている程度の分布を持っていると推定される。
上記のGaN自立基板上に、比較例1と同じく図10に示す構造のLEDエピを成長し、チップ化してLED特性の面内ばらつきを調査した。作製したLEDチップの20mA時の駆動電圧Vfは、基板面内で3.30〜3.77Vと比較的均一であり、基板の面内全域でほぼ均一なVfの分布が観測された。Vf<3.5Vを合格品とすると、この基板では合格率は92%であった。この基板でも、基板の外周部で、LEDの発光出力がやや低い分布傾向が見られ、定電流駆動で実施した信頼性試験の結果でも、外周部で発光出力の変動が大きい傾向が観測されたが、問題となるような異常な挙動は見られなかった。
[比較例2]
(不純物濃度の最小値が5×1017cm−3以上でなく、面内の振幅が2×1018cm−3以下でない場合)
図3に示すような、多数枚同時成長型のサセプタを有するHVPE装置を用いて、比較例1と同じ条件で、GaN自立基板を作製した。
得られた基板から直径に沿って5mm角の試料を一列に9枚切り出して、それぞれIn電極を付けてvan der Pauw法で測定したキャリア濃度は、これも比較例1とほとんど変わらない、1.1±0.2×1018cm−3の範囲に納まっていた。次に、基板の中心と、中心から10mm及び20mm離れた場所から切り出した試料について、基板の厚さ方向のSi濃度分布を測定した。
この基板では、基板の中央部から外周部に渡って、いずれの位置から切り出した試料のSi濃度の深さ分布でも、大きな変動が観測され、基板中央部では、約6μmの深さまでの測定で、最大値3.09×1018cm−3、最小値3.89×1017cm−3、平均値1.13×1018cm−3であった。従って、Si濃度の変動の振幅は、2.70×1018cm−3となる。
基板の中心から10mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、最大値3.03×1018cm−3、最小値4.10×1017cm−3、平均値1.13×1018cm−3であった。これより、この測定点におけるSi濃度の振幅は2.62×1018cm−3となる。
基板の中心から20mm離れた場所から切り出した試料で測定したSi濃度の深さ分布は、最大値3.21×1018cm−3、最小値3.35×1017cm−3、平均値1.15×1018cm−3であった。これより、基板の中心から20mm離れた場所におけるSi濃度の振幅は2.87×1018cm−3となる。従って、この基板は、面内の任意の場所におけるSi濃度の振幅が、約2.87×1018cm−3以下であるといえる。
上記のGaN自立基板上に、比較例1と同じく図10に示す構造のLEDエピを成長し、チップ化してLED特性の面内ばらつきを調査した。作製したLEDチップの20mA時の駆動電圧Vfは、基板面内で3.31〜5.83Vと大きくばらついており、基板の全面に亘って平均的にVfが高い傾向が観測された。Vf<3.5Vを合格品とすると、この基板では合格率は15%しかなかった。また、定電流駆動で実施した信頼性試験の結果でも、基板の面内でチップの取得位置に対応した分布は見られず、全体的に発光出力の変動が大きい傾向が観測された。
以上、実施例に基づいて本発明を説明したが、これは例示であり、種々のプロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、実施例においては、従来のHVPE反応炉(図1)を改良したHVPE反応炉(図2)を用いることで、結晶への不純物の取り込まれ方が周期的に変動することを防いだわけだが、図1に示す従来のHVPE反応炉であっても、例えば原料流速を極端に速くすれば、原料の利用効率は犠牲になるが、流れの上流〜下流の成長速度差は少なくなって、不純物濃度の深さ方向の分布を均一化させることが可能である。要は、基板の深さ方向に関する不純物濃度の変動幅を小さくすることが肝要であり、その手段は問わない。
結晶成長に用いる従来のHVPE反応炉の構造を示す断面模式図である。 図1のHVPE反応炉を改良した構造を示す断面模式図である。 図1のHVPE反応炉を変形した構造を示す断面模式図である。 GaN基板の製造工程(VAS法)を説明するための模式図である。 比較例1において、基板回転を止めて成長したときのGaNの膜厚分布を示すグラフである。 比較例1において、基板を回転させて成長したときのGaNの膜厚分布を示すグラフである。 比較例1で作製したGaN自立基板結晶の中央部に於けるSi濃度プロファイルを示す図である。 比較例1で作製したGaN自立基板結晶の中央から10mmの地点に於けるSi濃度プロファイルを示す図である。 比較例1で作製したGaN自立基板結晶の中央から20mmの地点に於けるSi濃度プロファイルを示す図である。 比較例および実施例で作製したLEDの構造を示す断面図である。 実施例1において、基板回転を止めて成長したときのGaNの膜厚分布を示すグラフである。 実施例1において、基板を回転させて成長したときのGaNの膜厚分布を示すグラフである。 実施例1で作製したGaN自立基板結晶の中央部に於けるSi濃度プロファイルを示す図である。 実施例1で作製したGaN自立基板結晶の中央から10mmの地点に於けるSi濃度プロファイルを示す図である。 実施例1で作製したGaN自立基板結晶の中央から20mmの地点に於けるSi濃度プロファイルを示す図である。
符号の説明
1 反応管
2a 原料加熱用ヒータ
2b 結晶成長領域加熱用ヒータ
3 アンモニアガス導入配管
4 塩酸ガス導入配管
5 ドーピングガス導入配管
6 ガリウム融液溜め
7 ガリウム融液
8 下地基板
9,19,29 基板フォルダ
9a,19a,29a 回転軸
10,20,30 HVPE反応炉
41 異種基板
43 SiドープGaN層
45 Ti薄膜
46 ボイド層
47 TiN層
48 GaN層
49 GaN自立基板
50 GaN自立基板
51 GaN基板
52 Siドープn型GaN層
53 InGaN/GaN−MQW活性層
54 Mgドープp型Al0.10GaN層
55 p型GaN層
56 n型電極(Ti/Al)
57 p型電極(Ni/Au)
60 LEDチップ

Claims (5)

  1. n型不純物を含有した窒化ガリウムの単結晶からなる自立した基板であって、前記基板の表面がC面のガリウム面であり、前記基板の厚さ方向に対して前記n型不純物濃度の分布が周期的な変動を有しており、前記基板面内の任意の場所で前記n型不純物濃度の最小値が5×1017cm-3以上であり、前記基板の厚さ方向における前記n型不純物濃度の周期的な変動の振幅が前記基板面内の任意の場所において2×10 18 cm -3 以下であることを特徴とするIII−V族窒化物系半導体基板。
  2. 前記基板表面に鏡面研磨加工が施されていることを特徴とする請求項1記載のIII−V族窒化物系半導体基板。
  3. 前記n型不純物がシリコンであることを特徴とする請求項1記載のIII−V族窒化物系半導体基板。
  4. 前記n型不純物が酸素であることを特徴とする請求項1記載のIII−V族窒化物系半導体基板。
  5. 請求項1乃至のいずれか1項記載のIII−V族窒化物系半導体基板上に、少なくともIII−V族窒化物系半導体からなる活性層を形成したことを特徴とするIII−V族窒化物系発光素子。
JP2006222407A 2006-08-17 2006-08-17 Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子 Active JP4462251B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006222407A JP4462251B2 (ja) 2006-08-17 2006-08-17 Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
US11/716,918 US7847313B2 (en) 2006-08-17 2007-03-12 Group III-V nitride-based semiconductor substrate and group III-V nitride-based light emitting device
DE102007027446A DE102007027446B4 (de) 2006-08-17 2007-06-14 Halbleitersubstrat auf Gruppe-III-V-Nitrid-Basis und lichtemittierende Vorrichtung auf Gruppe-III-V-Nitrid-Basis
TW096121705A TWI355756B (en) 2006-08-17 2007-06-15 Group iii-v nitride-based semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222407A JP4462251B2 (ja) 2006-08-17 2006-08-17 Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子

Publications (2)

Publication Number Publication Date
JP2008044818A JP2008044818A (ja) 2008-02-28
JP4462251B2 true JP4462251B2 (ja) 2010-05-12

Family

ID=38955016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222407A Active JP4462251B2 (ja) 2006-08-17 2006-08-17 Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子

Country Status (4)

Country Link
US (1) US7847313B2 (ja)
JP (1) JP4462251B2 (ja)
DE (1) DE102007027446B4 (ja)
TW (1) TWI355756B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8764903B2 (en) 2009-05-05 2014-07-01 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
JP5346443B2 (ja) 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
EP2245218B1 (en) * 2008-02-25 2019-06-19 SixPoint Materials, Inc. Method for producing group iii nitride wafers and group iii nitride wafers
JP5631746B2 (ja) 2008-06-04 2014-11-26 シックスポイント マテリアルズ, インコーポレイテッド Iii族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびiii族窒化物結晶を用いてiii族窒化物結晶を成長させる方法
WO2009149299A1 (en) * 2008-06-04 2009-12-10 Sixpoint Materials Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
JP2010135733A (ja) * 2008-11-07 2010-06-17 Panasonic Corp 窒化物半導体レーザ装置及びその製造方法
WO2010060034A1 (en) * 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
JP2011109136A (ja) * 2011-02-22 2011-06-02 Sumitomo Electric Ind Ltd 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP2012248803A (ja) * 2011-05-31 2012-12-13 Hitachi Cable Ltd 金属塩化物ガスの発生装置および金属塩化物ガスの発生方法、並びに、ハイドライド気相成長装置、窒化物半導体ウエハ、窒化物半導体デバイス、窒化物半導体発光ダイオード用ウエハ、窒化物半導体自立基板の製造方法および窒化物半導体結晶
US9252324B2 (en) * 2013-05-30 2016-02-02 Globalfoundries Inc Heterojunction light emitting diode
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックIpマネジメント株式会社 窒化物半導体装置
JP6001129B2 (ja) * 2015-04-15 2016-10-05 住友化学株式会社 ハイドライド気相成長装置
JP6623736B2 (ja) * 2015-12-15 2019-12-25 株式会社豊田中央研究所 化合物単結晶製造装置、及び化合物単結晶の製造方法
JP6624110B2 (ja) * 2017-02-10 2019-12-25 株式会社豊田中央研究所 化合物単結晶製造装置、及び化合物単結晶の製造方法
JP6835019B2 (ja) 2018-03-14 2021-02-24 株式会社豊田中央研究所 半導体装置及びその製造方法
JP7141849B2 (ja) 2018-05-16 2022-09-26 株式会社サイオクス 窒化物結晶基板および窒化物結晶基板の製造方法
WO2021161613A1 (ja) * 2020-02-14 2021-08-19 国立大学法人東海国立大学機構 窒化ガリウムの気相成長装置および製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102769A (ja) 1986-10-21 1988-05-07 梅原 忠利 点状誘電加温方式
JPH0860369A (ja) 1994-08-17 1996-03-05 Nissin Electric Co Ltd 化学気相成長装置
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4618836B2 (ja) 2000-01-04 2011-01-26 シャープ株式会社 窒化物系化合物半導体基板およびその製造方法
US6576932B2 (en) 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
KR100902109B1 (ko) * 2001-04-12 2009-06-09 니치아 카가쿠 고교 가부시키가이샤 질화 갈륨계 화합물 반도체 소자
US20030205193A1 (en) * 2001-07-06 2003-11-06 Melnik Yuri V. Method for achieving low defect density aigan single crystal boules
US7309534B2 (en) * 2003-05-29 2007-12-18 Matsushita Electric Industrial Co., Ltd. Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same
JP4470682B2 (ja) * 2004-10-13 2010-06-02 住友化学株式会社 トリメチルガリウムの製造方法
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
DE102007027446A1 (de) 2008-02-21
US20080042160A1 (en) 2008-02-21
US7847313B2 (en) 2010-12-07
JP2008044818A (ja) 2008-02-28
TW200818548A (en) 2008-04-16
TWI355756B (en) 2012-01-01
DE102007027446B4 (de) 2013-02-28

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP4696935B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
JP5509680B2 (ja) Iii族窒化物結晶及びその製造方法
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP6704386B2 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP2009023853A (ja) Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス
WO2006087958A1 (ja) 窒化物半導体材料および窒化物半導体結晶の製造方法
JP5195613B2 (ja) 窒化物半導体自立基板の製造方法
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP5488562B2 (ja) 窒化物半導体基板の製造方法
JP2013193918A (ja) 窒化ガリウム結晶自立基板及びその製造方法
JP2011051864A (ja) GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP2001010898A (ja) 結晶基板およびその製造方法
JP5660146B2 (ja) 窒化物半導体自立基板及びレーザーダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090626

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4462251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350