KR100839224B1 - ＧａＮ 후막의 제조방법 - Google Patents

ＧａＮ 후막의 제조방법 Download PDF

Info

Publication number
KR100839224B1
KR100839224B1 KR1020070029481A KR20070029481A KR100839224B1 KR 100839224 B1 KR100839224 B1 KR 100839224B1 KR 1020070029481 A KR1020070029481 A KR 1020070029481A KR 20070029481 A KR20070029481 A KR 20070029481A KR 100839224 B1 KR100839224 B1 KR 100839224B1
Authority
KR
South Korea
Prior art keywords
gan
nanorod
thick film
substrate
temperature
Prior art date
Application number
KR1020070029481A
Other languages
English (en)
Inventor
권영해
류성룡
강태원
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020070029481A priority Critical patent/KR100839224B1/ko
Application granted granted Critical
Publication of KR100839224B1 publication Critical patent/KR100839224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Abstract

GaN 후막의 제조방법이 제공된다.
본 발명에 따른 GaN 후막의 제조방법은 (a) 이종기판상에 GaN 나노막대를 성장시켜 GaN 나노막대 템플레이트를 형성키는 단계; (b) 상기 GaN 나노막대 템플레이트 상에 GaN 보호막을 성장시키는 단계; 및 (c) 상기 GaN 보호막 상에 GaN 후막을 성장시키는 단계;를 포함하는 것을 특징으로 하며, 상기 방법에 의하면 이종기판으로부터의 격자부정합 및 열팽창 계수 차에 의하여 발생할 수 있는 결함이 존재하지 않는 고품위의 GaN 후막을 제조할 수 있고, 상기 GaN 후막을 기판으로 사용하여 GaN 박막을 에피택셜 성장시킬 수 있어, 특성이 우수한 소자를 제조할 수 있다. 또한, 본 발명에 따른 GaN 후막의 제조방법은 그 제조공정이 단순하기 때문에 공정효율이 우수하다는 장점이 있다.

Description

ＧａＮ 후막의 제조방법{Method for manufacturing thick film of GaN}
도 1은 본 발명에 사용되는 HVPE 증착장치에 대한 개략도이다.
도 2는 본 발명에 따라 기판상에 GaN 나노막대 템플레이트-GaN 보호막-GaN 후막이 순차적으로 적층된 상태를 도시한 개략도이다.
도 3(a) 내지 (c)는 본 발명에 따라 GaN 나노막대의 형성과정을 순차적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 GaN 기판의 제조공정에 대한 흐름도이다.
도 5는 본 발명의 실시예 1에 따른 GaN 후막이 형성된 상태의 단면을 나타내는 전자 주사 현미경 사진이다.
도 6(a)는 비교예 1에 따라 제조된 GaN 후막에 대한 단면 전자 주사 현미경 사진이고, 도 6(b)는 상기 GaN 후막의 하부에 나노막대가 형성되어 있던 부위에 대한 단면 전자 주사 현미경 사진이다.
도 7은 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판의 일부분을 분리하여 1000℃에서 1시간 동안 질소분위기에서 열처리 한 결과에 대한 사진이다.
도 8은 본 발명의 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만 을 적층한 상태의 기판에 대한 전자 주사 현미경 사진이다.
도 9는 상기 도 8에 도시된 기판을 900℃에서 1시간 동안 열처리한 다음, 촬영한 전자 주사 현미경 사진이다.
도 10은 본 발명의 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판에 대하여 좌표를 도시한 그림이다.
도 11은 본 발명의 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판에 대하여 상기 도 10에 도시한 x측 좌표의 일부에 따라 촬영한 전자 주사 현미경 사진이다.
도 12는 본 발명의 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판에 대하여 상기 도 10에 도시한 y측 좌표의 일부에 따라 촬영한 전자 주사 현미경 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10... 반응원료 기체화열원부 11... 혼합가스 반응열원부
12... 나노막대 형성열원부 20... 지지대
21... 이종기판 23... 보트
30... 반응챔버 31... 가스관
41... 나노입자 42... 종자층
43... GaN 나노막대 43'... GaN 나노막대 템플레이트
50... GaN 보호막 60... GaN 후막
200...HVPE 증착장치
C1... 반응원료 기체화영역 C2... 혼합가스 반응영역
C3... 나노막대 형성영역
본 발명은 GaN(Gallium Nitride) 후막(thick film)의 제조방법에 관한 것으로서, 더욱 상세하게는 나노막대 템플레이트을 이용함으로써 이종기판으로부터 스트레인(strain)과 크랙(crack)이 없는 GaN 후막을 제조하는 방법에 관한 것이다.
GaN는 부르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4eV의 직접천이형 밴드 갭(band gap) 에너지를 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색표시 및 발광소자재료로서 각광을 받고 있다. 또한, 에너지 밴드 갭이 크기 때문에 다른 반도체를 이용한 소자보다 고온에서 안정한 동작을 기대할 수 있어 FET 등 트랜지스터로의 응용도 활발해지고 있으며, GaAs와 달리 비소를 주성분으로 함유하고 있지 않기 때문에 환경친화적이라는 장점이 있다.
GaN를 에피택셜 성장시키기 위해서는 단결정 GaN를 기판으로 사용하는 것이 가장 바람직하지만, 단결정 GaN 기판을 제조하는 것이 상당히 어려웠기 때문에, 종래의 GaN를 이용한 소자는 이종기판 상에 MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride or halide vapor phase epitaxy), SVPE(sublimitation vapor phase epitaxy)와 같은 기상 성장법에 의해 GaN 박막을 성장하였다.
상기에서, 이종기판으로는 사파이어 단결정 또는 SiC가 이용되어 왔는데, 사파이어는 고온에서 안정하고 육방정계 구조를 가지며, 가격이 저렴하여 GaN 박막 제조에 널리 사용되고 있지만, GaN와의 격자상수차(약 16%) 및 열팽창계수차(약 35%)가 비교적 크기 때문에 GaN와의 계면에 스트레인을 유발시키고, 그로 인해 결정내 격자 결함을 발생시켜 고품질의 GaN 박막 성장을 어렵게 한다. 특히, GaN 박막의 두께가 약 15㎛ 이상의 경우 상기 스트레인 때문에 크랙이 존재하게 되는 문제점이 있었다.
한편, SiC는 고온에서 안정하고, GaN와 같은 육방정계의 구조를 가지며, GaN와의 격자상수 및 열팽창계수 차가 사파이어보다 작고, 열전도도 및 전기 전도도가 우수한 장점이 있다. 그러나, 가격이 사파이어보다 비싸고, SiC 기판 내의 마이크로파이프(micropipe)가 GaN 박막으로 전파되어 GaN 소자의 특성을 떨어뜨리는 단점이 있기 때문에 통상적으로 사파이어 기판을 가장 많이 사용하고 있다.
이처럼, 이종기판을 사용하여 기상 성장법에 의해서 GaN 박막을 제조하는 때에는 상기 이종기판과 GaN 사이의 격자부정합(lattice mismatch)을 최소화하기 위하여 상기 이종기판상에 질화알루미늄 또는 질화갈륨과 같은 질화물계 화합물반도체 등으로 이루어진 버퍼층(buffer layer)을 미리 형성한 다음에 상기 버퍼층 상에 GaN를 에피택셜 성장시키는 방법이 사용되어 왔지만, 여전히 격자부정합에 의한 전 위의 생성이 존재하기 때문에 전위밀도가 109 내지 1010/cm2 정도되는 문제점이 있었으며, 따라서 소자의 문턱전압(threshold voltage) 제어가 어렵고 캐리어의 이동도가 떨어지는 등 소자특성에 미치는 악영향을 배제할 수 없었다.
따라서, GaN 후막을 미리 제조한 후, 이를 기판으로 사용함으로써 격자부정합 또는 스트레인의 염려가 없는 고품위의 GaN 박막을 형성하려는 시도가 행해졌다.
대한민국 등록특허공보 제450485호에는 이종기판 상에 저온 버퍼층을 형성하고, 상기 저온 버퍼층 위에 고온 버퍼층을 형성한 후, 상기 고온 버퍼층 위에 다시 저온 버퍼층 및 고온 버퍼층을 교번으로 홀수회 반복 적층한 다음, 최종 버퍼층 상에 GaN 후막을 형성함으로써 GaN 후막을 제조하여 이를 GaN 에피택셜 성장을 위한 기판으로 사용하는 방법이 개시되어 있으나, 제조공정이 매우 복잡하다는 문제점이 있었다.
또한, 대한민국 등록특허공보 제499814호에는 이종기판 상에 GaN 나노막대를 성장시킨 다음, 그 상부에 GaN 후막을 성장시킨 후, 상기 GaN 후막을 상기 주기판으로부터 분리시켜서 상기 GaN 후막으로 된 기판을 얻는 단계를 포함하는 것을 특징으로 하는 GaN 기판 제조방법이 개시되어 있으나, 생성된 나노막대의 밀도 및 길이의 균일성이 떨어질 뿐만 아니라, 상기 나노막대 위에 직접 HVPE를 이용하여 1000℃의 온도에서 GaN 후막을 형성하게 되면 HCl이 에칭가스로 작용하기 때문에GaN 나노막대가 유지되지 않아 실질적으로 스트레인이 없는 GaN 후막을 얻기가 매 우 어렵다는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 스트레인에 의한 결함과 크랙이 없는 GaN 후막의 제조방법을 제공하는 것이다.
본 발명은 상기 기술적 과제를 달성하기 위하여,
(a) 이종기판상에 GaN 나노막대를 성장시켜 GaN 나노막대 템플레이트를 형성키는 단계;
(b) 상기 GaN 나노막대 템플레이트상에 GaN 보호막을 성장시키는 단계; 및
(c) 상기 GaN 보호막 상에 GaN 후막을 성장시키는 단계;를 포함하는 GaN 후막의 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 이종기판은 Al2O3, Si, SiC, GaN 및 ZnO로 이루어진 군에서 선택된 어느 하나일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 GaN 나노막대 템플레이트를 형성시키는 단계는 HVPE법에 의하는 것이 바람직하다.
또한, 상기 GaN 보호막을 성장시키는 단계는 MOCVD법에 의하는 것일 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 GaN 나노막대 템플레이트를 형성시키는 단계는, 반응원료로서, NH3, HCl 및 Ga을 사용하며, 반응챔버가 반응원료 기체화영역, 혼합가스 반응영역 및 나노막대 형성영역으로 구분되어 있는 나노막대 제조용 HVPE 증착장치를 사용하여 수행되는 것일 수 있다.
상기 반응원료 기체화영역의 열원부의 온도는 800∼850℃이고, 상기 혼합가스 반응영역의 열원부의 온도는 900∼1150℃이며, 상기 나노막대 형성영역의 열원부의 온도는 600∼750℃인 것이 바람직하다.
본 발명의 또 다른 실시예에 의하면, 상기 GaN 나노막대 템플레이트를 형성시키는 단계의 반응시간은 30분 내지 6시간일 수 있다.
또한, 상기 GaN 보호막을 성장시키는 단계에서, MOCVD법 수행시에는 반응기체로서 TMGa(Trimethyl Gallium) 및 NH3를 사용하고 이종기판의 온도를 800∼950℃로 가열하는 것일 수 있다.
또한, 상기 MOCVD법 수행시 1차적으로 800∼850℃에서 GaN 저온버퍼층을 형성한 후, 2차적으로 900∼950℃에서 GaN 보호막을 형성하는 것이 바람직하다.
본 발명의 또 다른 실시예에 의하면, 상기 (c)단계 이후에 레이져 리프트 오프 또는 기판 냉각에 의하여 상기 이종기판과 상기 GaN 후막을 분리하는 단계를 더 포함할 수 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
본 발명에 따른 GaN 후막의 제조방법은 (a) 이종기판상에 GaN 나노막대를 성 장시켜 GaN 나노막대 템플레이트를 형성키는 단계; (b) 상기 GaN 나노막대 템플레이트 상에 GaN 보호막을 단층 또는 다층으로 성장시키는 단계; 및 (c) 상기 GaN 보호막 상에 GaN 후막을 성장시키는 단계를 포함하며, 이종기판상에 길이와 밀도가 균일한 GaN 나노막대로 이루어진 템플레이트를 형성함으로써, 이종기판으로부터 격자상수 차이에 의한 스트레인이 GaN 후막으로 전달되지 않도록 함과 동시에, 상기 GaN 후막의 제조시에 상기 GaN 나노막대가 붕괴되는 것을 방지하기 위하여 별도의 GaN 보호막을 적층함으로써 최종적으로 스트레인이 없는 GaN 후막의 제조가 가능하다는 것을 특징으로 한다.
본 발명에 사용되는 상기 이종기판의 재질은 당업계에서 통상적으로 사용되는 한 특별히 제한되지 않으며, 예를 들어, Al2O3, Si, SiC, GaN 및 ZnO로 이루어진 군에서 선택된 어느 하나로 이루어진 것일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 GaN 나노막대 템플레이트를 형성시키는 단계는 HVPE법에 의하는 것이 바람직한데, 상기 HVPE법에 사용되는 반응가스는 당업계에서 기상법에 의하여 GaN 막을 형성하는데에 통상적으로 사용되는 것이면 특별히 제한되지는 않는다. 본 발명에서는 예를 들어, HVPE 반응챔버의 초입에 Ga 금속을 반도체 재료로써 투입하고, 이종기판을 HVPE 반응챔버 안으로 장입시킨 후에 상기 반응챔버 안으로 HCl 및 NH3 기체를 흘려보내면서, 반응챔버에 온도 구배(temperature gradient)를 둠으로써 상기 이종기판 상에 GaN 씨드층(seed layer)을 형성한 다음, 이들이 수직 상방으로 성장하여 GaN 나노막대를 형성하도록 할 수 있다.
본 발명에 사용되는 HVPE 증착장치는 각각의 열원부에 의해 가열되는 반응원료 기체화영역, 혼합가스 반응영역 및 나노막대 형성영역으로 이루어진 3개의 온도구배영역을 구비하고 있는 것을 특징으로 하며, 생성되는 나노막대의 균일도를 향상시킬 수 있다는 장점이 있다.
도 1에는 본 발명에 사용되는 HVPE 증착장치(200)에 대한 개략도를 도시하였다. 본 도면을 참조하면, 외부와 차단된 반응챔버(30) 내의 반응원료 기체화열원부(10)상에 반도체 재료로써, Ga금속을 보트에 충진하여 위치시키고 열원의 온도를 조절함으로써 반응원료 기체화영역(C1)에서 기체화하는 한편, 나노막대 형성열원부(12) 상에 이종기판(21)을 구비시킨 다음, HCl 및 NH3를 가스관(31)을 통하여 혼합가스 반응열원부(11)를 통과하도록 하면 혼합가스 반응영역(C2)에서 상기 Ga기체와 HCl 및 NH3가 해리되어 반응이 일어나게 된다.
다음으로, 이처럼 고온에서 해리된 반응가스는 그 다음 영역인 나노막대 형성영역(C3)으로 이동하여 이종기판(21) 상에 GaN 나노막대를 형성하게 된다. 상기 반응원료 기체화영역(C1), 혼합가스 반응영역(C2) 및 나노막대 형성영역(C3)은 온도구배를 가지며, 상기 나노막대 형성영역(C3)의 온도가 상기 혼합가스 반응영역(C2)의 온도보다 낮아서, 상기 혼합가스 반응영역(C2)에서 운반된 반응가스의 분압이 포화상태에 이르게 조절하는 것이 바람직하다. 구체적으로, 상기 반응원료 기체화열원부(10)의 온도는 800∼850℃이고, 상기 혼합가스 반응열원부(11)의 온도는 900∼1150℃이며, 상기 나노막대 형성열원부(12)의 온도는 600∼750℃인 것이 바람직한데, 상기 반응원료 기체화열원부(10)의 온도가 800℃ 미만인 때에는 Ga 금속의 기화가 불충분할 수 있고, 850℃를 초과하는 때에는 Ga 금속의 과잉 기화로 인해 Ga/N의 반응비율이 적당하지 않을 염려가 있다. 또한, 혼합가스 반응열원부(11)의 온도가 900℃ 미만인 때에는 기체들의 해리가 불충분할 염려가 있고, 1150℃를 초과하는 때에는 NH3 기체의 과잉 해리로 인해 GaN 물질의 성장에 저해가 있을 수 있고, 나노막대 형성열원부(12)의 온도가 600℃ 미만인 때에는 나노입자의 소결과정이 원활하지 않아 나노막대가 제대로 형성되지 않을 염려가 있으며, 750℃를 초과하는 때에는 나노막대가 형성되지 않고, 박막형태로 증착이 되기 때문에 바람직하지 않다.
도 2에는 본 발명에 따라 기판상에 GaN 나노막대 템플레이트-GaN 보호막-GaN 후막이 순차적으로 적층된 상태를 도시하였고, 도 3(a) 내지 (c)에는 나노막대의 형성과정을 순차적으로 도시하였다. 본 도면을 참조하여, 나노막대의 형성 메커니즘을 좀 더 자세히 설명하면 이하와 같다.
반응가스의 분압과 온도를 조절하여 반응가스의 분압이 포화 상태가 되면 화학 증착형태가 이종핵화 모드에서 동종핵화 모드로 변화하게 되며 이종기판(21)위에 나노 크리스탈 또는 나노 파우더(이하 나노입자(41)로 통칭함)가 성장하게 된다. 이러한 나노입자(41)로부터 소결과정(sintering process)이 수행되고, 재결정화가 이루어져 종자층(42)이 형성된다(도 3(b)참조). 한편, 상기 소결과정 대신에 종자층(42)형성을 위한 열처리 과정(annealing process)이 수행될 수도 있다. 상기 종자층(42)의 형성은 그때의 온도 및 시간에 따라 나노입자의 크기 및 결정 경계(grain boundary)의 크기를 조절할 수 있다. 이러한 종자층(42)을 기반으로 하여 자발적으로 나노 막대(43)가 수직 상방으로 형성되어(도 3(c) 참조) GaN 나노막대 템플레이트(43')를 형성시킬 수 있다. 상기 GaN 나노막대 템플레이트(43')를 형성시키는 단계의 반응시간은 30분 내지 6시간일 수 있는데, 30분 미만인 때에는 나노막대의 형성이 충분하지 않고, 6시간을 초과하게 되면 공정효율 측면에서 바람직하지 않다.
상기 단계에 의하면, 이종기판(21) 상에 GaN 결정구조상 C축(0001)방향으로 우선배향하여 육방정계의 모양의 GaN 나노막대(43)가 성장되며, 성장된 GaN 나노막대(43)의 길이 및 밀도가 균일하다는 특징이 있다. 상기 GaN 나노막대(43)는 스트레인의 영향 없이 형성되기 때문에, 이종기판으로부터의 격자상수 차에 의한 스트레인이 GaN 후막층(60)으로 전달되지 않도록 하는 역할을 한다.
상기 도 1은 일반적인 수평형(horizontal) HVPE 증착장치를 나타낸 개략도이지만, 수직형(vertical) HVPE 증착장치를 사용하는 경우에도 본 발명에 따른 증착방법을 실시할 수 있는 것은 물론이다.
다음으로, 상기 GaN 나노막대(43)로 이루어진 템플레이트(43') 상에 GaN 보호막(50)을 성장시키는 단계를 수행하는데, 본 단계는 당업계에서 통상적으로 사용되는 방법인 한 특별히 제한되지는 않으며, 예를 들어 MOCVD법에 의하는 것일 수 있다. 상기 MOCVD법은 통상적인 물리기상증착법(Physical Vapor Deposition)의 경 우보다 결함이 적은 박막을 형성하는데 유리하다는 장점이 있다.
상기 MOCVD법에 의하여 GaN 보호막(50)을 형성하는 단계에 사용되는 반응원료는 당업계에서 통상적으로 사용되는 것이면 특별히 제한되지 않으며, 예를 들어, TMG(trimethylgallium), NH3 등의 기체를 사용할 수 있다. 상기 GaN 보호막(50)은 GaN 나노막대(43)의 보호층(protective layer)으로서의 역할 및 이후의 GaN 후막(60) 성장 단계에서 동종성장(homoepitaxy)의 종자층(seed layer)으로서의 역할을 한다.
GaN 후막 처리시 통상 HVPE법을 사용하는 것이 증착속도가 빠르기 때문에 바람직한데, 통상 1000℃ 이상의 온도에서 HCl 기체를 반응가스로 하여 증착이 이루어진다. 그러나, 상기와 같은 온도 및 HCl 기체가 존재하는 환경에서는 GaN 나노막대가 나노막대 형상으로 유지될 수 없으며, 이로 인해 그 상부에 적층되는 GaN 후막에는 스트레인이 그대로 전달되게 되는 문제가 발생한다. 따라서, GaN 후막(60)을 적층하기 전에 상기 GaN 나노막대(43)을 나노막대 형태로 유지시킬 수 있도록 보호막을 형성할 필요가 있는 것이다. 상기 GaN 보호막(50)의 두께는 하부의 GaN 나노막대 템플레이트(43')가 유지될 수 있도록 보호할 수 있는 한 특별히 제한되지 않으며, 예를 들어 500Å의 두께로 성장시킴으써 형성된다. 상기 GaN 보호막(50)은 단층 또는 다층일 수 있다.
상기 MOCVD법에 의하면, 일반적인 GaN계의 에피층 성장 특성상 polar축 즉, C축(0001)방향의 성장률(growth rate)보다 unpolar축, 즉 A축(1102)방향의 성장률 이 더 빠르게 되어, 도 2에 도시한 바와 같이 GaN층의 박막화가 이루워지며 단층 또는 다층의 보호막을 형성할 수 있다. 상기 MOCVD법에 의한 GaN 보호막(50)의 증착시 이종기판의 온도는 1000℃ 미만인 것이 바람직하며, 800∼950℃로 가열하는 것이 더욱 바람직한데, 800℃ 미만인 때에는 GaN 보호막의 형성이 제대로 되지 않을 염려가 있고, 950℃를 초과하는 때에는 하부의 GaN 나노막대(43)의 형상이 붕괴될 우려가 있기 때문에 바람직하지 않다. 가장 바람직하기로는, 첫 번째 단계에서 800℃의 온도로 GaN 저온 버퍼층을 형성한 다음에, 그 다음 단계에서 950℃ 정도의 온도로 GaN 보호층을 형성하는 것이 하부의 GaN 나노막대의 보호측면에서 유리하다.
한편, 상기 MOCVD에 의한 GaN 보호막(50) 형성 단계 이후에는, 통상적인 HVPE법에 의하여 GaN 후막(60)을 100㎛∼1mm의 두께로 성장시킨다. 상기 GaN 후막(60)은 단층 또는 다층일 수 있다.
마지막으로, 본 발명에서는 상기 GaN 후막(60)의 형성단계 이후에 레이져 리프트 오프 또는 기판 냉각에 의하여 상기 이종기판과 상기 GaN 후막을 분리하는 단계를 더 포함함으로써 프리스탠딩(free standing) GaN 기판을 얻을 수 있다. 상기 기판 냉각 방법이란 상기 이종기판을 냉각하면 상기 기판과 GaN 간의 열팽창 계수차이로 인하여 웨이퍼 휨 현상이 일어나서 양자가 분리되는 것을 말하며, 이처럼 분리된 GaN 후막(60)의 하면을 연마하면 프리스탠딩 GaN 기판을 얻을 수 있다. 도 4에는 본 발명의 일 실시예에 따른 GaN 기판의 제조공정에 대한 흐름도를 도시하였다.
이하, 바람직한 실시예를 들어, 본 발명을 더욱 상세하게 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
실시예 1
도 1에 도시된 바와 같은 HVPE 증착장치를 사용하여, 2인치 사파이어 기판을 나노막대 형성영역(C1)에 구비시키고, Ga 금속, HCl 및 NH3를 반응원료로 사용하였다. 반응원료 기체화열원부(10)의 온도는 800℃이고, 혼합가스 반응열원부(11)의 온도는 1100℃이며, 상기 나노막대 형성열원부(12)의 온도는 650℃로 고정하여, 2시간 동안 GaN 나노막대를 제조하여, 상기 기판 상에 약 2㎛로 균일하게 성장된 GaN 나노막대를 얻었다. 다음으로, 상기 GaN 나노막대로 이루어진 템플레이트의 상부에 MOCVD법에의 GaN 보호막을 적층하였다. 이때 사용한 MOCVD는 통상적인 장비로서 AXTRON200RF을 사용하였다. 상기 GaN 나노막대가 성장된 사파이어 기판의 온도는 저온 버퍼층 형성 단계에서 800℃로 1시간 동안 성장시킨 후, GaN 보호층 형성단계에서 950℃로 1시간 동안 성장시켰다. 이때 사용한 반응가스는 TMGa(Trimethyl Gallium) 및 NH3였다. 마지막으로, 통상적인 HVPE 법을 이용하여 기판의 온도를 1050℃로 하고, Ga 금속의 반응온도는 800℃로 고정한 다음, HCl 및 NH3 기체를 사용하여 반응시켰고, 두께가 약 32 ㎛인 GaN 후막을 적층하였으며, GaN 나노막대 상부에 GaN 후막이 형성되어 있는 모습을 전자 주사 현미경을 이용하여 확인하고 도 5에 도시하였다. 도 5를 참조하면, GaN 나노막대가 고온 또는 에칭 가스(HCl)의 영향 없이 유지되며, 그 상부에 GaN 후막이 형성된 것을 확인할 수 있다.
비교예 1
나노막대 제조용 HVPE 증착장비를 이용하여, 사파이어 기판을 HVPE 반응기 안으로 잡입시킨 후에 상기 반응기 안으로, GaClx 기체와 NH3 기체를 흘려보내고 주기판의 온도를 600℃로 유지하여 상기 GaClx 기체와 NH3 기체가 서로 반응하여 GaN 씨드층이 형성된 다음에 이들이 상방으로 성장하여 GaN 나노막대가 형성되도록 하였다. 상기 반응시간은 2시간이었다. 다음으로 통상적인 HVPE 증착장비를 이용하여, 상기 GaClx 기체와 NH3 기체가 상기 반응기 안으로 흘러 들어가는 상황에서 주기판의 온도를 1050℃로 상승시켜 두께 65㎛의 GaN 후막을 형성하였으며, 이에 대한 전자 주사 현미경 사진을 도 6에 도시하였다. 도 6(a)는 GaN 후막에 대한 단면 사진이고, 도 6(b)는 상기 GaN 후막의 하부에 나노막대가 형성되어 있던 부위에 대한 단면 사진이다. 도 6(b)를 참조하면, 나노막대가 없어진 상태로 GaN 중간층으로 존재하고 있음을 확인할 수 있으며, 이는 고온 및 HCl 기체에 의한 에칭 때문인 것으로 추정된다. 즉, 본 비교예 1에 의하면, 별도의 GaN 보호막이 없기 때문에 GaN 나노막대의 형상이 유지되지 않게 되고, 이에 따라, 이종기판으로부터의 격자상수 차에 의한 스트레인이 GaN 후막층으로 전달되어 종래의 버퍼층을 이용한 경우와 마찬가지의 문제점이 존재하게 됨을 알 수 있다.
시험예 1
열에 의한 영향 측정
하기 시험예에서는 GaN 나노막대층의 온도에 따른 영향을 알아보기 위하여, 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판의 일부분을 분리하여 1000℃에서 1시간 동안 질소분위기에서 열처리 한 결과를 도 7에 도시하였다. 도 7의 웨이퍼의 왼쪽의 노란색을 띄는 부분은 열처리 이전의 상태로서, GaN 나노막대가 성장되어 있기 때문에 노란색을 띄며, 오른쪽의 투명한 부분이 열처리를 거친 웨이퍼의 일부분이다. 본 도 7을 참조하면, 열처리를 수행한 부분은 색이 투명하게 변화하며 극히 일부분에만 나노막대가 남아 있다는 것을 확인할 수 있다. 따라서, 본 발명에 따른 GaN 보호막을 적층하지 않은 상태에서, HVPE에 의하여 상기 GaN 나노막대 템플레이트 상부에 GaN 후막을 적층하게 되면, 나노막대의 형상이 유지되지 않게 된다는 것을 알 수 있다.
시험예 2
나노막대에 대한 전자 주사 현미경 사진 측정
상기 실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판에 대하여 전자 주사 현미경 사진을 촬영하고 그 결과를 도 8에 도시하였다. 도 8을 참조하면, GaN 나노막대가 균일하게 형성되어 있다는 것을 알 수 있다. 한편, 상기 기판을 900℃에서 1시간 동안 열처리한 다음, 다시 전자 주사 현미경 사진을 촬영하고 그 결과를 도 9에 도시하였다. 도 9를 참조하면, 도 8에서 선명하게 존재하던 GaN 나노막대의 윤곽이 상당히 흐려져 있다는 것을 확인할 수 있다. 상기 시험예 1 및 본 시험예 2의 결과로부터, GaN 나노막대는 1000℃ 이상의 온도에서 후처리 공정을 거칠 경우 나노막대의 형상이 유지되기 어려우며, 더욱이, 공정가스로서 HCl을 사용하는 때에는 상기 가스의 부식성이 매우 강하기 때문에 나노막대의 형상유지가 더욱 어렵다는 것을 추정할 수 있다.
시험예 3
나노막대의 균일도 측정
실시예 1에서, 2인치 사파이어 기판상에 GaN 나노막대층만을 적층한 상태의 기판에 대하여 도 10에서와 같이 좌표를 그린 다음, x측 좌표의 일부에 대한 전자 주사 현미경 사진을 도 11에 도시하였으며, y측 좌표의 일부에 대한 전자 주사 현미경 사진을 도 12에 도시하였다. 본 도면을 참조하면, 2인치 기판의 어느 영역에서나 커다란 유의적 편차가 없는 균일도를 가지고 GaN 나노막대가 형성되어 있음을 확인할 수 있다.
본 발명은 상기한 바람직한 실시예를 중심으로 기술하였지만, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술분야에 통상의 지식을 가진 자라면 첨부되는 특허청구범위를 토대로 하여 다양하게 변형실시가 가능하다는 것을 알 수 있을 것이다.
상기에서 살펴본 바와 같이, 본 발명에 따른 GaN후막의 제조방법은 이종기판상에 말도, 크기 및 길이가 균일한 GaN나노막대를 형성할 수 있으며, 후공정에서 GaN 후막을 형성한 다음에도 상기 GaN 나노막대가 그 형상을 여전히 유지하고 있기 때문에 GaN 후막에, 이종기판으로부터의 격자부정합 및 열팽창 계수 차에 의하여 발생할 수 있는 결함이 발생되지 않으며, 고품위의 GaN 후막을 제조할 수 있고, 상기 GaN 후막을 기판으로 사용하여 GaN 박막을 에피택셜 성장시킬 수 있어, 특성이 우수한 소자를 제조할 수 있다. 또한, 본 발명에 따른 GaN 후막의 제조방법은 그 제조공정이 단순하기 때문에 공정효율이 우수하다는 장점이 있다.

Claims (10)

  1. (a) 반응원료 기체화영역의 열원부의 온도가 800∼850℃인 반응원료 기체화영역, 혼합가스 반응영역의 열원부의 온도가 900∼1150℃인 혼합가스 반응영역 및 나노막대 형성영역의 열원부의 온도가 600∼750℃인 나노막대 형성영역으로 구분되어 있는 반응챔버를 포함하는 나노막대 제조용 HVPE 증착장치를 사용하여 이종기판상에 GaN 나노막대를 성장시켜 GaN 나노막대 템플레이트를 형성키는 단계;
    (b) 상기 GaN 나노막대 템플레이트 상에 GaN 보호막을 성장시키는 단계; 및
    (c) 상기 GaN 보호막 상에 GaN 후막을 성장시키는 단계;를 포함하는 GaN 후막의 제조방법.
  2. 제 1항에 있어서, 상기 이종기판은 Al2O3, Si, SiC, GaN 및 ZnO로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 GaN 후막의 제조방법.
  3. 제 1항에 있어서, 상기 GaN 나노막대 템플레이트를 형성시키는 단계는 HVPE법에 의하는 것을 특징으로 하는 GaN 후막의 제조방법.
  4. 제 1항에 있어서, 상기 GaN 보호막을 성장시키는 단계는 MOCVD법에 의하는 것을 특징으로 하는 GaN 후막의 제조방법.
  5. 제 1항에 있어서, 상기 GaN 나노막대 템플레이트를 형성시키는 단계는, 반응원료로서, NH3, HCl 및 Ga을 사용하는 것을 특징으로 하는 GaN 후막의 제조방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 GaN 나노막대 템플레이트를 형성시키는 단계의 반응시간은 30분 내지 6시간인 것을 특징으로 하는 GaN 후막의 제조방법.
  8. 제 4항에 있어서, 상기 MOCVD법 수행시 반응기체로서는 TMGa(Trimethyl Gallium) 및 NH3를 사용하고 이종기판의 온도를 800∼950℃로 가열하는 것을 특징으로 하는 GaN 후막의 제조방법.
  9. 제 4항 내지 제 5항 또는 제 7항 내지 제 8항 중 어느 한 항에 있어서, 상기 MOCVD법 수행시 1차적으로 800∼850℃에서 GaN 저온버퍼층을 형성한 후, 2차적으로 900∼950℃에서 GaN 보호막을 형성하는 것을 특징으로 하는 GaN 후막의 제조방법.
  10. 제 1항에 있어서, 상기 (c)단계 이후에 레이져 리프트 오프 또는 기판 냉각에 의하여 상기 이종기판과 상기 GaN 후막을 분리하는 단계를 더 포함하는 것을 특징으로 하는 GaN 후막의 제조방법.
KR1020070029481A 2007-03-26 2007-03-26 ＧａＮ 후막의 제조방법 KR100839224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070029481A KR100839224B1 (ko) 2007-03-26 2007-03-26 ＧａＮ 후막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029481A KR100839224B1 (ko) 2007-03-26 2007-03-26 ＧａＮ 후막의 제조방법

Publications (1)

Publication Number Publication Date
KR100839224B1 true KR100839224B1 (ko) 2008-06-19

Family

ID=39771749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029481A KR100839224B1 (ko) 2007-03-26 2007-03-26 ＧａＮ 후막의 제조방법

Country Status (1)

Country Link
KR (1) KR100839224B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061703A (ko) * 2002-12-31 2004-07-07 김화목 ＧａＮ 나노막대를 이용하는 단결정 ＧａＮ 기판 제조방법
KR100450785B1 (ko) * 1997-12-23 2004-11-16 삼성전기주식회사 질화갈륨후막제조방법
KR20060079736A (ko) * 2005-01-03 2006-07-06 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법 및 제조장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450785B1 (ko) * 1997-12-23 2004-11-16 삼성전기주식회사 질화갈륨후막제조방법
KR20040061703A (ko) * 2002-12-31 2004-07-07 김화목 ＧａＮ 나노막대를 이용하는 단결정 ＧａＮ 기판 제조방법
KR20060079736A (ko) * 2005-01-03 2006-07-06 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법 및 제조장치

Similar Documents

Publication Publication Date Title
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US8405128B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP4727169B2 (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US8383494B2 (en) Method for forming buffer layer for GaN single crystal
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2005210084A (ja) エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2010251743A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR20090030651A (ko) 질화갈륨계 발광소자
EP3050075A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12