JP4051311B2

JP4051311B2 - 窒化物系半導体の結晶成長方法

Info

Publication number: JP4051311B2
Application number: JP2003085945A
Authority: JP
Inventors: 道信津田; 勇赤崎; 浩天野; 智上山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-03-26
Filing date: 2003-03-26
Publication date: 2008-02-20
Anticipated expiration: 2023-03-26
Also published as: JP2004296701A

Description

【０００１】
【発明の属する技術分野】
本発明は、サファイア基板、および、サファイア基板上にAl_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）で表される窒化物半導体を成長させたエピタキシャル基板およびそれを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
AlN、GaN、InN、あるいは、それらの混晶であるAl_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）などの３族窒化物系半導体は受発光素子や電子走行素子に用いることができる。窒化物系半導体は大型のバルク単結晶が成長できないため、一般的にはサファイアを基板に用いてヘテロエピタキシャル成長させている。エピタキシャル成長の方法としては、有機金属気相成長(MOVPE) 法、分子線エピタキシー(MBE)法、ハライド気相成長(HVPE)法などがあるが、実用化の面で最も一般的なのはMOVPE法である。
【０００３】
また、上記のような半導体素子を用いた半導体装置は、窒化物系半導体層を積層してなる半導体素子構造をサファイア基板の全面にエピタキシャル成長した後、所望のデバイス形状に加工して電極を形成している。禁制帯幅の広い窒化物系半導体材料は絶縁破壊電圧が高いという特性を有し、高電界下でも破壊することなく動作できることから、高出力通信用の半導体装置への応用が期待されている。例えば、特許文献1では、図8のような積層構造を用いてヘテロ接合による電界効果型トランジスタ(FET)を形成している。C面サファイア基板1上に、厚みが30nmの低温バッファ層80を介して2μmアンドープGaN層81を成長させ、その後、30nmのアンドープAl_0.3Ga_0.7N層82、10nmのアンドープGaN層83、10nmのアンドープAl_0.3Ga_0.7N層スペーサ84、10nmのn型Al_0.3Ga_0.7N電子供給層85、15nmの傾斜組成アンドープAl_xGa_1-xN障壁層86、6nmのn型Al_0.06Ga_0.94Nコンタクト層87を順次積層してエピタキシャル基板8を得ている。そして、エピタキシャル基板8上にゲート電極88、ソース電極89、ドレイン電極90をそれぞれ形成して、FETが得られている。
【０００４】
サファイア基板上に、低温バッファ層を介して、膜厚2〜5μmのGaNなどの窒化物系半導体層を堆積することは一般的であり、上記文献以外にも多数紹介されている。
【０００５】
また、FETなどの電子走行素子は、トランジスタ特性が素子のサイズに依存することが知られ、いかに微細な加工を施すかが鍵である。近年、高精度のステッパーを用いたフォトリソグラフィー技術を用いて1/10000 mm以下のオーダーでの微細加工が可能となり、窒化物系半導体を用いた半導体装置にも用いられようとしている。
【０００６】
また、サファイア基板1の前処理として、通常は熱処理を行う。例えば、特許文献2では、2リットル/分の流量の水素を大気圧で供給しつつサファイア基板1の温度を1100℃まで上げて10分熱処理し、400〜800℃に降温して非晶質のAl_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）からなる低温バッファ層を10〜50nmの厚みで堆積し、その後Al_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）からなるn型層、および発光層、p型層をで順次積層することで発光ダイオード構造を形成している。この例では熱処理温度は1100℃であったが、1200℃未満というのが一般的である。
【０００７】
〔特許文献1〕特開平10-335637号公報
〔特許文献2〕特許3184341号公報
【０００８】
【発明が解決しようとする課題】
サファイア基板上に窒化物系半導体層を積層する場合、その成長初期には一定の高さを持つ六角台形状のドメインが多数形成され、それがサファイア基板表面上を2次元的に広がって近隣のドメインとぶつかり合い、サファイア基板全面を覆うとステップフローモードに移り、厚み方向も含めた3次元的な成長となる。従って、平坦な窒化物系半導体層でサファイア基板全面を覆うには、3次元成長が開始するまでのドメインの高さに相当する膜厚が最低限必要であった。
【０００９】
ところが、通常、サファイア基板上に2〜5μmのGaN層を積層した後にヘテロ構造を形成して半導体素子を形成しており、その結果、サファイア基板と窒化物系半導体層の熱膨張係数の違いに起因して、成長温度から室温まで冷却された段階で、ウエハーが反っていた。そのため、フォトリソグラフィー技術による露光工程に投入することができず、微細加工が困難となっていた。従って、期待される特性を有する半導体装置を実現できなかった。一般には、高精度なステッパーに投入可能な基板サイズは４インチ以上であり、基板サイズが大きいほど反りが大きくなることからも、窒化物系半導体層の膜厚は小さいほど良い。そのため、窒化物系半導体層をエピタキシャル成長しても反りの小さい基板を得ることが課題となっており、膜厚の小さい窒化物系半導体層の形成方法が求められていた。
【００１０】
【課題を解決するための手段】
そこで、本発明の窒化物系半導体の結晶成長方法は、サファイア基板の熱処理と低温バッファ層の堆積と厚さ０．５μｍ以下の窒化物系半導体層のエピタキシャル成長を順次行う窒化物系半導体の結晶成長法において、上記サファイア基板の熱処理を水素雰囲気中でかつ１５００℃以上で行うことを特徴とする。
【００１１】
【発明の実施の形態】
以下に、本発明の実施形態について説明する。
【００１２】
図1は、本発明のエピタキシャル基板2の製造方法を示す模式図であり、窒化物系半導体の成長初期を表している。サファイア基板1上に、低温バッファ層21を介してAl_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）からなる窒化物系半導体層22を成長したものであり、一定の高さを持つ六角台形状の窒化物系半導体層22が存在している。
【００１３】
次に、本発明における窒化物系半導体の結晶成長方法について説明する。
【００１４】
まず、サファイア基板1の熱処理と窒化物系半導体22の成長過程について説明する。MOVPE法によりサファイア基板1上に窒化物系半導体22を成長させる場合、サファイア基板1を熱処理することが必要である。しかし、その温度は一般的には、1100℃程度であるが、その温度が窒化物半導体の成長に様々な影響を及ぼすことについては、広く認識されてはいない。
【００１５】
本発明者らによる研究によると、熱処理温度が900℃未満では窒化物系半導体多結晶となり半導体装置の作製には適さないが、900℃以上にすることで、平坦な窒化物系半導体層22をエピタキシャル成長させることができる。
【００１６】
そして、本発明者らが鋭意研究を重ねた結果、熱処理温度900℃以上における窒化物系半導体のエピタキシャル成長の初期過程について、熱処理温度がより高温なほど横方向成長が促進し、厚み方向の成長が抑えられることを見出した。図2は、熱処理温度が低い場合(900℃以上の範囲で)の窒化物系半導体層23の成長の初期過程の模式図であり、サファイア基板1上に低温バッファ層21を介して窒化物系半導体層23を成長している。低温バッファ層21の堆積条件、および、窒化物系半導体層22の成長条件が同一であっても、サファイア基板1の熱処理温度が低い場合、発生した窒化物系半導体層23のドメインは横方向のレートが低く、厚み方向に大きなものとなる。一方、熱処理温度が高い場合は、図1のようになり、発生したドメインは横方向の成長レートが促進され、厚み方向には薄いものとなる。その結果、サファイア基板1の全面を被覆して3次元成長に移行するまでの時間が短く、窒化物系半導体層22の膜厚を薄くすることができる。
【００１７】
図3は熱処理温度と窒化物系半導体層22のドメインの膜厚の関係を示しており、サファイア基板1の熱処理温度の上昇とともに膜厚が減少していることが分かる。すなわち、サファイア基板1の全面を窒化物半導体層22が覆ったところで成長を停止すれば、3次元成長による膜厚を増加することなく、図4のように、低温バッファ層21を有し、膜厚の薄い平坦な窒化物系半導体層24でサファイア基板1を覆ったエピタキシャル基板2得ることができる。反りの観点から、窒化物系半導体層24の膜厚は1μm以下、好ましくは0.5μm以下とするのが良いため、サファイア基板の熱処理温度は1200℃以上、好ましくは、1500℃以上とすることが良い。
【００１８】
低温バッファ層21との関わりなど、明確ではない部分も多いが、熱処理温度が高温になるとドメイン生成の核の密度が増加することが理由であると考えられる。また、900℃未満の低温で熱処理を行った場合、窒化物系半導体層が多結晶となるが、これも核発生密度が余りにも低くなって、厚み方向に(0001)軸を有するドメインが生じにくくなり、異なる方位のドメインが生じてしまっていると考えると、同様に説明ができる。
【００１９】
次に、窒化物系半導体層24としてGaNを用い、GaN層24の膜厚を変化させてエピタキシャル基板の反りを評価した結果を図5に示す。ここで、図5の縦軸には、反りの大きさを反映する曲率半径を用いたが、この値が大きいほど反りが小さいことを表す。一般に、基板の外径が大きい程、エピタキシャル基板の反りは大きくなるが、曲率半径は基板の外径によらず規定することができ、全ての基板外径において反りを曲率半径で測ることができる。図5によると曲率半径は、GaN層24膜厚の減少に伴って増加しており、GaN層24を薄く成長できることで反りの低減に効果が有ることが確認できる。また、図5は、サファイア基板1の外径がφ4インチ、厚みが0.5mmのものを用いた場合の結果であるが、曲率半径の値は、サファイア基板1の厚みや外径によって大きく異なることとなることが容易に予想でき、必ずしも一致しない。
【００２０】
市場に広く流通しているサファイア基板の厚みは0.2mm以上であるが、エピタキシャル基板2の曲率半径を大きくするためにはサファイア基板1の厚みは大きい程良く、0.3mm以上であることが好ましい。一方、サファイア基板1は、厚みが大きいと価格が上がるので、1.5mm未満のものを使うことが製造上望ましい。
【００２１】
本発明を用いると、従来よりも薄い1μm以下の窒化物系半導体層24を用いてエピタキシャル基板2を作製することができるので、曲率半径は少なくとも9m以上とすることができる。さらに、上述のようにサファイア基板の厚みをより大きくすると曲率半径は大きくなり、図5によると、厚みが0.5mmのサファイア基板1を用いると、50m以上とすることができる。さらに厚いサファイア基板1を用いたり、熱処理温度をより高くすることで、曲率半径は一層大きくできる。
【００２２】
ここで、サファイア基板1の熱処理は水素雰囲気中で行うのがよいが、雰囲気が異なる場合、熱処理温度はそれぞれ設定すれば良い。また、この熱処理においては、サファイア基板1全面において均一に処理されることが重要であり、均一性が失われると厚み方向の成長レートが異なってしまい、所定の成長時間ではサファイア基板1の全面を被覆できない問題が生じる。または、全面を被覆している場合でも窒化物系半導体層24の膜厚の均一性を失わせることとなる。
【００２３】
なお、本発明で用いるサファイア基板1は、公知の結晶成長方法を用いて製造したものでよく、EFG法やチョクラルスキー法など種々の方法が挙げられるが、そのいずれであっても良い。サファイア基板1の面方位もC面(0001)、A面(11-20)、R面(01-12)などの代表的な面には限定されないし、それらから若干傾斜させたものであってもよい。サファイア基板1の主面は、公知の加工方法によって仕上げられ、例えば、固定砥石による研削加工、スラリーを用いた機械研磨加工または化学機械研磨加工を順次行い、表面が平坦となっていれば良い。
【００２４】
次に、本発明の結晶成長方法を用いたエピタキシャル基板の製造方法について説明する。ここで、エピタキシャル基板とは、サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してAl_xGa_yIn_1-x-yN（0≦x,y、x+y≦1）で表される窒化物系半導体層を少なくとも一層積層してなるものを指している。半導体装置構造を後に積層するためのものでも良く、また、既に半導体装置を構成する多層膜を積層してあるものでも良い。
【００２５】
エピタキシャル基板の例として、図4に示すエピタキシャル基板2は、半導体装置構造を有しておらず、サファイア基板1上に低温バッファ層21および、窒化物系半導体層22を有している。
【００２６】
次に、このエピタキシャル基板2の製造方法について説明する。
【００２７】
まず、サファイア基板1をMOVPE装置内で例えば水素雰囲気中で熱処理する。温度は、上述のように、1200℃以上、好ましくは1500℃以上とするのが良い。熱処理は、所定温度に到達してから5分程度保持すれば十分であるが、その効果をより確実なものにするために、時間を延ばしても良い。加熱方法としては、抵抗加熱法、高周波誘導コイル加熱法など様々な方法があるがいずれを用いても良い。
【００２８】
その後、低温バッファ層21の堆積温度まで温度を低下させて低温バッファ層21を堆積した後、昇温してAl_xGa_yIn_1-x-yN（0≦x、0≦y、x+y≦1）で表される窒化物系半導体層を成長させる。低温バッファ層21の堆積温度と窒化物系半導体層22の成長温度は、それぞれ、500〜800℃程度、800〜1300℃程度とするのが好ましい。低温バッファ層の厚さは、10〜100nm程度であるのがよい。窒化物系半導体層24の膜厚は、サファイア基板1の熱処理温度によって異なるが、サファイア基板1全面が覆われる最小限の成長時間を設定することで決めることができ、1μm未満、好ましくは0.5μm未満とするのが良い。これにより従来は2〜5μm積層していた窒化物系半導体層24の膜厚を薄くしたエピタキシャル基板2を得ることができる。
【００２９】
次に、本発明の別の実施形態として、エピタキシャル基板が半導体装置構造を有する場合および、そのエピタキシャル基板を用いた半導体装置について説明する。
【００３０】
まず、半導体装置の製造方法を、半導体装置を構成する半導体素子として、電界効果型トランジスタ(FET)を作製する場合を例にとって説明する。
【００３１】
図６に示すように、図４のエピタキシャル基板２上に、アンドープのＧａＮ層６１を成長させ、引き続き、アンドープのＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層６２（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）、〜５×１０^１８ｃｍ^−３のキャリア密度のＳｉドープＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層６３を順次積層する。ここで、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層６２、および、６３の禁制帯幅は、ＧａＮ層６１より大きなものとし、また、それぞれ１０〜２０ｎｍ程度の膜厚とすることで２次元電子ガスを利用したヘテロ構造のＦＥＴ構造となり、ＦＥＴ構造を有するエピタキシャル基板６を得ることができる。
【００３２】
次に、このエピタキシャル基板6に対し、高精度のステッパーを用いたフォトリソグラフィー技術を駆使して微細加工を行う。この微細加工には、反応性イオンエッチングによる形状加工(図示せず)、および、真空蒸着法、電子線蒸着法による電極形成がある。図7に示すように、ゲート電極71、ソース電極72、ドレイン電極73を10000分の1mm以下の精度で配置することで、窒化物系半導体の物性を最大限に生かし得るFET7となる。これは、曲率半径の大きいエピタキシャル基板6が製造できたので、高精度のステッパーに投入することができたことにより実現可能となった。
【００３３】
以上、半導体装置としてFETを一例に説明したが、これが本発明の実施を限定するものではなく、窒化物半導体層24の膜厚を薄くすることで微細加工できるようにしたエピタキシャル基板、ならびに、それを用いた半導体装置であれば良い。従って、リセス構造ゲートを作製するなど、他の構造のFETやその他の電子走行素子であっても良く、また、発光ダイオード、レーザーダイオードや光検知器などの受発光素子であっても良い。
【００３４】
【実施例】
（第１の実施例）
図4を用いて、本発明の実施例について説明する。
【００３５】
まず、基板外径がφ4インチ、厚みが0.5mmのC面サファイア基板1をMOVPE装置の反応炉に挿入し、一方の主面を水素雰囲気中で熱処理した。熱処理は1600℃で5分間行った。引き続き、550℃に降温してGaNからなる低温バッファ層21を20nm堆積し、1100℃まで昇温して低温バッファ層21を結晶化した。次に、1100℃においてGaN層24を0.4μm堆積した。このようにして、エピタキシャル基板2を得た。原料としては、トリメチルガリウム(TMG）とアンモニアを、キャリアガスとして水素を用いた。なお、熱処理を1600℃の高温で行ったので、従来よりも薄い膜厚で平坦なGaN層24を得た。得られたエピタキシャル基板2の曲率半径を測定したところ90mであった。比較として、膜厚が3μmのGaN層を成長させたエピタキシャル基板の曲率半径は19mであったことから、曲率半径の向上に大きな効果があった。
【００３６】
（第２の実施例）
FETからなる半導体装置構造を有するエピタキシャル基板を作製した。
【００３７】
まず、図4に示すエピタキシャル基板2を用いた。ここで、エピタキシャル基板2は、外径φ4インチ、厚みが0.5mmのサファイア基板1上にAlNからなる低温バッファ層21を介してエピタキシャル成長させた0.4μmのGaN層22を有し、基板の曲率半径が90mのものである。
【００３８】
まず、MOVPE法によって図6に示すように、エピタキシャル基板2のGaN層24上に1100℃で膜厚30nmのGaN層61を再成長させ、続いてアンドープAl_0.2Ga_0.8N層62を10nm、SiドープAl_0.2Ga_0.8N層63（キャリア密度5×10¹⁸cm^-3）を20nm積層し、FET構造を有するエピタキシャル基板6を得た。ここで、エピタキシャル基板6の窒化物系半導体層の積層構造の膜厚は合計で0.46μmである。
【００３９】
エピタキシャル基板6の曲率半径は、エピタキシャル基板2に比べて大差がなかったが、これは、AlGaN層の積層構造はGaN層24に比べて薄いため、反りに影響を及ぼしにくいからであると考えられる。
【００４０】
なお、原料としては、TMG、トリメチルアルミニウム(TMA)、NH₃を、キャリアガスとしては水素を用いた。
【００４１】
(第３の実施例)
半導体装置として、窒化物系半導体からなるFETを作製した。
【００４２】
図6に示すエピタキシャル基板6を高精度のステッパーに投入し、フォトリソグラフィー技術およびエッチングによって形状加工を行い、その後、電子線蒸着法により、図7に示すようにTi/Alからなるソース電極72、ドレイン電極73、および、Ni/Auからなるゲート電極を作製した。エピタキシャル基板6の曲率半径が大きいことからステッパーによって高精度の加工が可能であり、ゲート長は50nmとすることができた。このようにして得られたFET7は、相互コンダクタンスも大きく、良好なトランジスタ特性を有していた。
【００４３】
【発明の効果】
窒化物系半導体からなるエピタキシャル基板、および、半導体装置の製造工程において、サファイア基板の熱処理温度を１５００℃以上とすることで、薄い窒化物系半導体層によりサファイア基板全面を被覆することを可能とした。サファイアと窒化物系半導体の線膨張係数差による反りを抑制することで、高性能なステッパーへの投入を可能とし、半導体装置の微細加工が可能となった。
【図面の簡単な説明】
【図１】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図２】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図３】本発明のエピタキシャル基板の製造方法を説明する図である。
【図４】本発明のエピタキシャル基板の断面図である。
【図５】本発明のエピタキシャル基板の製造方法を説明する図である。
【図６】本発明の実施例を説明する断面図である。
【図７】本発明の実施例を説明する断面図である。
【図８】従来のエピタキシャル基板を説明する断面図である。
【符号の説明】
１サファイア基板
２１低温バッファ層
２２窒化物系半導体層

Claims

サファイア基板の熱処理と低温バッファ層の堆積と厚さ０．５μｍ以下の窒化物系半導体層のエピタキシャル成長を順次行う窒化物系半導体の結晶成長法において、上記サファイア基板の熱処理を水素雰囲気中でかつ１５００℃以上で行うことを特徴とする窒化物系半導体の結晶成長方法。