CN108140561B - 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 - Google Patents

半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 Download PDF

Info

Publication number
CN108140561B
CN108140561B CN201680059991.8A CN201680059991A CN108140561B CN 108140561 B CN108140561 B CN 108140561B CN 201680059991 A CN201680059991 A CN 201680059991A CN 108140561 B CN108140561 B CN 108140561B
Authority
CN
China
Prior art keywords
layer
group
substrate
buffer layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680059991.8A
Other languages
English (en)
Other versions
CN108140561A (zh
Inventor
市村干也
前原宗太
仓冈义孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN108140561A publication Critical patent/CN108140561A/zh
Application granted granted Critical
Publication of CN108140561B publication Critical patent/CN108140561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Abstract

本发明提供一种抑制了电流崩塌的发生的半导体元件用外延基板。半导体元件用外延基板包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与上述自立基板邻接的缓冲层、与上述缓冲层邻接的沟道层、和夹着上述沟道层而设置在与上述缓冲层相反一侧的势垒层，上述缓冲层为抑制Zn从上述自立基板向上述沟道层扩散的扩散抑制层。

Description

半导体元件用外延基板、半导体元件和半导体元件用外延基 板的制造方法
技术领域
本发明涉及一种半导体元件，特别是涉及一种使用半绝缘性的包含GaN的自立基板而构成的半导体元件。
背景技术
氮化物半导体因为具有直接跃迁型的宽带隙，具有高击穿电场、高饱和电子速度，所以一直作为LED、LD等发光器件、高频/大功率的电子器件用半导体材料进行利用。
作为氮化物电子器件的代表性结构，有将AlGaN作为“势垒层”、将GaN作为“沟道层”而层叠形成的高电子迁移率晶体管(HEMT)结构。该结构利用如下特征：通过氮化物材料特有的强极化效应(自发极化效应和压电极化效应)而在AlGaN/GaN层叠界面生成高浓度的二维电子气。
氮化物电子器件一般使用蓝宝石、SiC、Si之类的容易通过商业途径得到的异种材料基底基板进行制作。然而，存在如下问题：在这些异种材料基板上异质外延生长而成的GaN膜中，因GaN与异种材料基板之间的晶格常数或热膨胀系数的差异而产生许多缺陷。
另一方面，使GaN膜在GaN基板上同质外延生长时，不产生上述因晶格常数或热膨胀系数的差异而引起的缺陷，GaN膜显示出良好的结晶性。
因此，在GaN基板上制作氮化物HEMT结构时，由于存在于AlGaN/GaN层叠界面的二维电子气的迁移率提高，因此能够期待使用该结构制作的HEMT元件(半导体元件)的特性提高。
但是，作为可通过商业途径得到的利用氢化物气相生长法(HVPE法)制作的GaN基板一般因引入到结晶内的氧杂质而呈现n型的传导型。导电性的GaN基板在对HEMT元件进行高电压驱动时，成为源-漏电极间的漏电流路径。因此，为了制作HEMT元件，优选利用半绝缘性的GaN基板。
为了实现半绝缘性GaN基板，已知：将过渡金属元素(例如Fe)、第2主族元素(例如Mg)这样的形成较深的受主能级的元素掺杂到GaN结晶中是有效的。
已经公知通过选择第2主族元素中的锌元素(Zn)，能够实现高品质的半绝缘性GaN单晶基板(例如，参照专利文献1)。已经对GaN结晶中的Zn元素的扩散进行了研究，在高温气氛中发生扩散且扩散的容易性取决于GaN结晶的结晶性(例如，参照非专利文献4)。另外，还已知如下方案，即，通过在基板上形成掺杂有作为过渡金属元素的铁(Fe)的高电阻层，进而在该高电阻层与电子渡越层之间形成Fe的引入效果高的中间层，从而防止Fe进入到电子渡越层中(例如，参照专利文献2)。
已经在半绝缘性GaN基板上或带半绝缘性GaN膜的基板上制作HEMT结构，并对各种特性进行了评价(例如，参照非专利文献1～非专利文献3)。
使GaN膜在掺杂有过渡金属元素、第2主族元素的半绝缘性GaN单晶基板上外延生长来形成半导体元件用的外延基板时，Fe、Mg、Zn等受主元素扩散到GaN膜中，在膜中作为电子陷阱(electron-trap)发挥作用，因此存在会产生电流崩塌(current collapse)现象的问题。
现有技术文献
专利文献
专利文献1：日本专利第5039813号公报
专利文献2：日本特开2013-74211号公报
非专利文献
非专利文献1：Yoshinori Oshimura,Takayuki Sugiyama,Kenichiro Takeda,Motoaki Iwaya,Tetsuya Takeuchi,Satoshi Kamiyama,Isamu Akasaki,and HiroshiAmano,"AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaNSubstrates with High Breakdown Voltage",Japanese Journal of Applied Physics,vol.50(2011),p.084102-1-p.084102-5.
非专利文献2：V.Desmaris,M.Rudzinski,N.Rorsman,P.R.Hageman,P.K.Larsen,H.Zirath,T.C.Rodle,and H.F.F.Jos,"Comparison of the DC and MicrowavePerformance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped orUnintentionally Doped GaN Buffer Layers",IEEE Transactions on ElectronDevices,Vol.53,No.9,pp.2413-2417,September 2006.
非专利文献3：M.Azize,Z.Bougrioua,and P.Gibart,"Inhibition of interfacepollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaNtemplates",Journal of Crystal Growth,vol.299(2007),p.103-p.108.
非专利文献4：T.Suzuki,J.Jun,M.Leszczynski,H.Teisseyre,S.Strite,A.Rockett,A.Pelzmann,M.Camp,and K.J.Ebeling,"Optical activation anddiffusivity of ion-implanted Zn acceptors in GaN under high-pressure,high-temperature annealing",Journal of Applied Physics,Vol.84(1998),No.2,pp.1155-1157.
发明内容
本发明是鉴于上述课题而进行的，目的在于提供一种抑制电流崩塌发生的半导体元件用外延基板。
为了解决上述课题，本发明的第1方案为一种半导体元件用外延基板，包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与上述自立基板邻接并且为在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层的缓冲层、与上述缓冲层邻接的沟道层、和夹着上述沟道层而设置在与上述缓冲层相反一侧的势垒层，上述缓冲层为抑制Zn从上述自立基板向上述沟道层扩散的扩散抑制层，上述沟道层中的Zn浓度为1×1016cm-3以下。
本发明的第2方案为：在第1方案的半导体元件用外延基板中，上述第13族氮化物层为GaN层。
本发明的第3方案为：在第1方案的半导体元件用外延基板中，上述第13族氮化物层为多层缓冲层或组分梯度缓冲层，上述多层缓冲层是不同组成的2种以上第13族氮化物层层叠而成且在上述2种以上第13族氮化物层中的至少一层以1×1018cm-3以上的浓度掺杂有C，上述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
本发明的第4方案为：在第1～第3方案中的任一种半导体元件用外延基板中，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第5方案为一种半导体元件，包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与上述自立基板邻接并且为在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层的缓冲层、与上述缓冲层邻接的沟道层、夹着上述沟道层而设置在与上述缓冲层相反一侧的势垒层、以及设置在上述势垒层上的栅电极、源电极和漏电极，上述缓冲层为抑制Zn从上述自立基板向上述沟道层扩散的扩散抑制层，上述沟道层中的Zn浓度为1×1016cm-3以下。
本发明的第6方案为：在第5方案的半导体元件中，上述第13族氮化物层为GaN层。
本发明的第7方案为：在第5方案的半导体元件中，上述第13族氮化物层为多层缓冲层或组分梯度缓冲层，上述多层缓冲层是不同组成的2种以上第13族氮化物层层叠而成且在上述2种以上第13族氮化物层中的至少一层以1×1018cm-3以上的浓度掺杂有C，上述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
本发明的第8方案为：在第5～第7方案中的任一种半导体元件中，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第9方案为制造半导体元件用外延基板的方法，包含如下工序：a)准备工序，准备包含掺杂有Zn的GaN的半绝缘性自立基板；b)缓冲层形成工序，与上述自立基板邻接而形成缓冲层；c)沟道层形成工序，与上述缓冲层邻接而形成沟道层；d)势垒层形成工序，夹着上述沟道层而在与上述缓冲层相反一侧的位置形成势垒层；在缓冲层形成工序中，由在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层形成上述缓冲层，使上述缓冲层形成为抑制Zn从上述自立基板向上述沟道层扩散的扩散抑制层，从而使在沟道层形成工序中形成的上述沟道层中的Zn浓度为1×1016cm-3以下。
本发明的第10方案为：在第9方案的半导体元件用外延基板的制造方法中，上述第13族氮化物层由GaN形成。
本发明的第11方案为：在第9方案的半导体元件用外延基板的制造方法中，将上述第13族氮化物层形成为多层缓冲层或组分梯度缓冲层，所述多层缓冲层是将在至少一层中以1×1018cm-3以上的浓度掺杂C且组成不同的2种以上第13族氮化物层层叠而形成的，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
本发明的第12方案为：在第9～第11方案中的任一种半导体元件用外延基板的制造方法中，上述沟道层由GaN形成，上述势垒层由AlGaN形成。
本发明的第13方案为：在第9～第12方案中的任一种半导体元件用外延基板的制造方法中，上述自立基板利用助熔剂法进行制作。
根据本发明的第1～第13方案，使用半绝缘性的GaN自立基板，能够实现减少了电流崩塌的半导体元件。
附图说明
图1是示意地表示HEMT元件20的截面结构的图。
图2是表示实施例1的外延基板中的Zn元素、C元素的浓度分布的图。
图3是图2中的GaN缓冲层与GaN基板的界面附近的放大图。
图4是表示比较例1的外延基板中的Zn元素、C元素的浓度分布的图。
图5是表示图4中的掺杂有C的GaN缓冲层与GaN基板的界面附近的放大图。
图6是表示实施例7中的从势垒层4的表面沿深度方向的Zn元素和C元素的浓度分布的图。
图7是表示实施例8中的从势垒层4的表面沿深度方向的Zn元素和C元素的浓度分布以及Al元素的二次离子信号分布的图。
具体实施方式
本说明书中所示的周期表的族序号根据由1989年国际纯粹与应用化学联合会(International Union of Pure Applied Chemistry：IUPAC)发表的无机化学命名法修订版的1～18族序号表示，第13族指铝(Al)、镓(Ga)、铟(In)等，第14族指硅(Si)、锗(Ge)、锡(Sn)、铅(Pb)等，第15族指氮(N)、磷(P)、砷(As)、锑(Sb)等。
＜外延基板和HEMT元件的概要＞
图1是示意地表示包含作为本发明的半导体元件用外延基板的一个实施方式的外延基板10而构成的、作为本发明的半导体元件的一个实施方式的HEMT元件20的截面结构的图。
外延基板10具备自立基板1、缓冲层2、沟道层3和势垒层4。另外，HEMT元件20在外延基板10上(势垒层4上)设置有源电极5、漏电极6和栅电极7。应予说明，图1中各层的厚度比率并不反映实际情况。
自立基板1为以1×1018cm-3以上掺杂有Zn的(0001)面方位的GaN基板，室温下的电阻率为1×102Ωcm以上而呈半绝缘性。自立基板1的尺寸没有特别限定，考虑处理(把持、移动等)的容易性等时，优选具有几百μm～几mm左右的厚度。上述自立基板1例如可以通过助熔剂(Flux)法进行制作。
利用助熔剂法形成自立基板1大致通过以下方式进行，即，在以水平自由旋转的方式配置于耐压容器内的培养容器(氧化铝坩埚)内，将种基板浸渍于含有金属Ga、金属Na、金属Zn、C(碳)的熔液，以使培养容器水平旋转的状态，一边导入氮气一边使培养容器内保持规定温度和规定压力，由此在种基板上形成GaN单晶，将形成的GaN单晶从种基板上分离而得到自立基板1。作为种基板，可以优选使用利用MOCVD法在蓝宝石基板上形成GaN薄膜而成的所谓模板基板等。
缓冲层2是(邻接)形成在自立基板1的一个主面的、具有50nm～1000nm左右的厚度的层。在本实施方式中，缓冲层2与以所谓的小于800℃的低温形成的所谓低温缓冲层不同，是以与沟道层3、势垒层4的形成温度同等程度的温度形成的层。
在本实施方式的外延基板10中，缓冲层2设置为抑制被掺杂于自立基板1的Zn在制作外延基板10时扩散到沟道层3、甚至其上方的势垒层4的扩散抑制层。缓冲层2的一个优选例是由在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的包含第13族氮化物的层构成。
上述情况下，缓冲层2可以为在整体由一种第13族氮化物构成的单一层中以1×1018cm-3以上的浓度掺杂有C而成的层，也可以为在包含组成不同的2种以上第13族氮化物层的多层缓冲层中的至少一层中以1×1018cm-3以上的浓度掺杂有C而成的层。作为单一层，可例示整体包含GaN的GaN缓冲层(掺杂有C的GaN层)等。作为多层缓冲层，例如，可例示在AlaGa1-aN层(0＜a≤1)上层叠掺杂有C的GaN层而得的构成等。或者，缓冲层2也可以通过如下方式设置，即，在包含含有2种以上第13族元素(例如Ga和Al)的第13族氮化物且各元素的存在比率(摩尔分数)在厚度方向变化的组分梯度缓冲层的厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂C而成。缓冲层2所带来的效果如后所述。
或者，也可以为由包含掺杂有Al的GaN的层(掺杂有Al的GaN层)、包含AlN的层构成缓冲层2的方案。这些层也与掺杂有C的GaN层同样作为扩散抑制层发挥功能。
沟道层3是(邻接)形成在缓冲层2上的层。沟道层3形成为50nm～5000nm左右的厚度。另外，势垒层4为夹着沟道层3而设置在与缓冲层2相反一侧的层。势垒层4形成为2nm～40nm左右的厚度。
如图1所示，势垒层4可以与沟道层3邻接而形成，这种情况下，两层的界面成为异质结界面。或者，也可以在沟道层3与势垒层4之间设置未图示的隔离层，这种情况下，从沟道层3与隔离层的界面到势垒层4与隔离层的界面的区域成为异质结界面区域。
任一情况下，沟道层3由GaN形成、势垒层4由AlGaN(AlxGa1-xN，0＜x＜1)或InAlN(InyAl1-yN，0＜y＜1)形成都是优选的一个例子。但是，沟道层3和势垒层4的组合不限于此。
缓冲层2、沟道层3和势垒层4的形成例如可以利用MOCVD法来实现。对于利用MOCVD法进行的层形成，例如缓冲层2和沟道层3由GaN形成、势垒层4由AlGaN形成的情况下，可以通过以下方式进行：使用构成为能够将针对Ga、Al的有机金属(MO)原料气体(TMG、TMA)、氨气、氢气和氮气供给到反应器内的公知的MOCVD炉，将载置于反应器内的自立基板1加热到规定温度，并且在自立基板1上依次沉积通过与各层对应的有机金属原料气体与氨气的气相反应而生成的GaN结晶、AlGaN结晶。
源电极5和漏电极6分别为具有十几nm～一百几十nm左右的厚度的金属电极。源电极5和漏电极6例如优选形成为包含Ti/Al/Ni/Au的多层电极。源电极5和漏电极6在与势垒层4之间具有欧姆接触。源电极5和漏电极6的一个优选例是利用真空蒸镀法和光刻工艺而形成。应予说明，为了提高两电极的欧姆接触，优选在电极形成后，在650℃～1000℃之间的规定温度的氮气气氛中实施几十秒的热处理。
栅电极7为具有十几nm～一百几十nm左右的厚度的金属电极。栅电极7优选构成为例如包含Ni/Au的多层电极。栅电极7在与势垒层4之间具有肖特基接触。栅电极7的一个优选例是利用真空蒸镀法和光刻工艺而形成。
＜外延基板和HEMT元件的制作方法＞
(自立基板的制作)
首先，对利用助熔剂法进行的自立基板1的制作顺序进行说明。
首先，准备直径与要制作的自立基板1的直径同等程度的c晶面蓝宝石基板，于450℃～750℃的温度在其表面以10nm～50nm左右的厚度形成GaN低温缓冲层，其后，利用MOCVD法于1000℃～1200℃的温度形成厚度1μm～10μm左右的GaN薄膜，得到可用作种基板的MOCVD-GaN模板。
接下来，将得到的MOCVD-GaN模板作为种基板，使用Na助熔剂法形成掺杂Zn的GaN单晶层。
具体而言，首先，在氧化铝坩埚内载置MOCVD-GaN模板，接着，向该氧化铝坩埚内分别填充10g～60g的金属Ga、15g～90g的金属Na、0.1g～5g的金属Zn、10mg～500mg的C。
将上述氧化铝坩埚放入加热炉中，使炉内温度为800℃～950℃，使炉内压力为3MPa～5MPa，加热20小时～400小时左右，其后，冷却至室温。冷却结束后，从炉内取出氧化铝坩埚。按照以上顺序，在MOCVD-GaN模板的表面以300μm～3000μm的厚度沉积褐色的GaN单晶层。
使用金刚石磨粒对由此得到的GaN单晶层进行研磨，使其表面平坦化。由此，得到在MOCVD-GaN模板上形成有GaN单晶层的Flux-GaN模板。其中，研磨在Flux-GaN模板中的氮化物层的总厚度保持为与最终要得到的自立基板1的目标厚度相比足够大的值的范围进行。
接下来，利用激光剥离法，从种基板侧使激光一边以0.1mm/秒～100mm/秒的扫描速度进行扫描一边进行照射，由此将种基板与Flux-GaN模板分离。作为激光，优选使用例如波长355nm的Nd：YAG的三次谐波。上述情况下，脉冲宽度为1ns～1000ns、脉冲周期为1kHz～200kHz左右即可。进行照射时，优选使激光适当地聚光来调整光密度。另外，优选边从与种基板相反一侧以30℃～600℃左右的温度对Flux-GaN模板进行加热，一边进行激光照射。
分离种基板后，对得到的层叠结构体的从种基板上剥离下的一侧表面进行研磨处理。由此，得到包含以1×1018cm-3以上的浓度掺杂有Zn的GaN的自立基板1。
(外延基板的制作)
接着，对利用MOCVD法进行的外延基板10的制作进行说明。外延基板10是以将自立基板1载置在MOCVD炉的反应器内所设置的基座上的状态，在下述条件下依次层叠形成缓冲层2、沟道层3和势垒层4而得到的。其中，对于缓冲层2，例示形成单一的GaN缓冲层、或者、含有Ga和Al作为第13族元素的多层缓冲层或组分梯度缓冲层的情况。应予说明，形成温度表示基座加热温度。
应予说明，在本实施方式中，第15族/第13族气体比是指作为第15族(N)原料的氨气的供给量与作为第13族(Ga、Al、In)原料的TMG(三甲基镓)、TMA(三甲基铝)和TMI(三甲基铟)的总供给量的比(摩尔比)。另外，由AlGaN形成势垒层4时的Al原料气体/第13族原料气体比是指Al原料的供给量相对于第13族(Ga、Al)原料整体的供给量的比(摩尔比)，由InAlN形成势垒层4时的In原料气体/第13族原料气体比是指In原料的供给量相对于第13族(In、Al)原料整体的供给量的比(摩尔比)。均根据所希望的势垒层4的组成(Al摩尔比x或In组成比y)来决定。
缓冲层2：
形成温度＝900℃～1100℃；
反应器内压力＝5kPa～30kPa；
载气＝氢；
第15族/第13族气体比＝100～4000；
Al原料气体/第13族原料气体比＝0(GaN缓冲层时)；
Al原料气体/第13族原料气体比＝0～1的范围且与厚度方向的位置对应(多层缓冲层或组分梯度缓冲层时)。
沟道层3：
形成温度＝1000℃～1200℃；
反应器内压力＝15kPa～105kPa；
载气＝氢；
第15族/第13族气体比＝1000～10000。
势垒层4(由AlGaN形成时)：
形成温度＝1000℃～1200℃；
反应器内压力＝1kPa～30kPa；
第15族/第13族气体比＝5000～20000；
载气＝氢；
Al原料气体/第13族原料气体比＝0.1～0.4。
势垒层4(由InAlN形成时)：
形成温度＝700℃～900℃；
反应器内压力＝1kPa～30kPa；
第15族/第13族气体比＝2000～20000；
载气＝氮；
In原料气体/第13族原料气体比＝0.1～0.9。
(HEMT元件的制作)
使用外延基板10制作HEMT元件20可以利用公知的技术来实现。
例如，使用光刻工艺和RIE(反应离子刻蚀，Reactive Ion Etching)法将成为各个元件边界的部位通过蚀刻除去至50nm～1000nm左右而进行元件分离处理，然后，在外延基板10的表面(势垒层4的表面)形成厚度50nm～500nm的SiO2膜，继而使用光刻将预定形成源电极5和漏电极6的位置的SiO2膜蚀刻除去，由此得到SiO2图案层。
接下来，使用真空蒸镀法和光刻工艺，在预定形成源电极5和漏电极6的位置形成包含Ti/Al/Ni/Au的金属图案，由此形成源电极5和漏电极6。各金属层的厚度优选依次为5nm～50nm、40nm～400nm、4nm～40nm和20nm～200nm。
然后，为了使源电极5和漏电极6的欧姆性良好，在600℃～1000℃的氮气气氛中实施10秒～1000秒热处理。
接着，使用光刻工艺，从SiO2图案层中除去预定形成栅电极7的位置的SiO2膜。
进一步使用真空蒸镀法和光刻工艺，在预定形成栅电极7的位置形成包含Ni/Au的肖特基性金属图案，由此形成栅电极7。各金属层的厚度优选为4nm～40nm和20nm～200nm。
通过以上工序得到HEMT元件20。
(缓冲层的效果)
如上所述，在本实施方式的HEMT元件20中，自立基板1包含以1×1018cm-3以上的浓度掺杂有Zn的GaN，并且缓冲层2是为了作为扩散抑制层发挥功能而设置的，所述扩散抑制层在制作外延基板10时防止Zn从自立基板1扩散到沟道层3。而且，作为上述缓冲层2，可例示在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的包含第13族氮化物的层。
假设未以如上所述的浓度条件在缓冲层2中掺杂有C时，Zn会从缓冲层2扩散到沟道层3、甚至势垒层4中。这种情况下，作为受主元素发挥功能的Zn作为电子陷阱起作用，因此在HEMT元件20中出现电流崩塌现象。
然而，在本实施方式的HEMT元件20中，通过由满足上述的浓度条件而掺杂有C的第13族氮化物层形成缓冲层2，理想地抑制Zn从自立基板1中扩散出来，结果理想地抑制了电流崩塌的发生。更具体而言，如果沟道层中的Zn浓度为1×1016cm-3以下，则能够理想地抑制HEMT元件20中的电流崩塌的发生。
应予说明，在缓冲层2的厚度方向的至少一部分范围中以1×1018cm-3以上的浓度掺杂C是基于在利用MOCVD法形成第13族氮化物层时，通过适当地调整该层的形成条件、例如生长温度、反应器内压力、第15族气体与第13族气体的气体比、形成厚度等，可以改变C的浓度而实现的。应予说明，在通过MOCVD法形成的晶体层中所掺杂的C主要来源于第13族原料，例如，C供给量根据第13族气体供给量而变化，另外，第13族氮化物结晶中的C元素的稳定性受到温度和压力的影响。
因此，当得到本实施方式的HEMT元件20时，可以在形成缓冲层2时使用在厚度方向的至少一部分的范围以1×1018cm-3以上的浓度掺杂C的生长条件，在形成沟道层3时使用不进行上述掺杂的生长条件，例如C的浓度与缓冲层2相比小2个数量级甚至3个数量级或更高的生长条件。
综上所述，根据本实施方式，能够使用半绝缘性的GaN自立基板而得到抑制了电流崩塌的发生的半导体元件。
【实施例】
(实施例1)
[利用助熔剂法制作掺杂Zn的GaN单晶基板]
在直径2英寸、厚度0.43mm的c晶面蓝宝石基板的表面，于550℃形成30nm的GaN低温缓冲层，其后，利用MOCVD法在1050℃下形成厚度3μm的GaN薄膜，得到可用作种基板的MOCVD-GaN模板。
将得到的MOCVD-GaN模板作为种基板，使用Na助熔剂法形成掺杂Zn的GaN单晶层。
具体而言，首先，在氧化铝坩埚内载置MOCVD-GaN模板，接着，向该氧化铝坩埚内分别填充30g的金属Ga、45g的金属Na、1g的金属锌、100mg的碳。将上述氧化铝坩埚放入到加热炉中，使炉内温度为850℃，使炉内压力为4.5MPa，加热约100小时，其后，冷却至室温。冷却结束后，从炉内取出氧化铝坩埚时，在MOCVD-GaN模板的表面以约1000μm的厚度沉积有褐色的GaN单晶层。
使用金刚石磨粒对由此得到的GaN单晶层进行研磨，使其表面平坦化，并且使形成在基底基板上的氮化物层的总厚度为900μm。由此，得到在MOCVD-GaN模板上形成有GaN单晶层的Flux-GaN模板。应予说明，肉眼观察上述Flux-GaN模板，没有确认到裂纹。
接下来，利用激光剥离法，从种基板侧使激光一边以30mm/秒的扫描速度进行扫描一边进行照射，由此将种基板与Flux-GaN模板分离。作为激光，使用波长355nm的Nd：YAG的三次谐波。脉冲宽度约为30ns，脉冲周期约为50kHz。进行照射时，将激光聚光而形成直径约20μm的圆形电子束，从而使光密度为1.0J/cm左右。另外，一边从与种基板相反一侧以50℃左右的温度对Flux-GaN模板进行加热，一边进行激光照射。
分离种基板后，对得到的层叠结构体的从种基板上剥离下的一侧表面进行研磨处理，得到总厚度430μm的掺杂Zn的GaN自立基板。
利用X射线摇摆曲线对得到的掺杂Zn的GaN基板的结晶性进行评价。(0002)面反射的半值宽度为120秒，(10-12)面反射的半值宽度为150秒，显示出良好的结晶性。
[利用MOCVD法制作外延基板]
接着，利用MOCVD法，制作外延基板。具体而言，按照以下条件，在上述掺杂Zn的GaN基板上依次层叠形成作为缓冲层的GaN层、作为沟道层的GaN层、作为势垒层的AlGaN层。应予说明，在本实施例中，第15族/第13族气体比是指第15族(N)原料的供给量与第13族(Ga、Al)原料的供给量的比(摩尔比)。另外，GaN缓冲层的形成条件为预先确认了以高浓度掺杂C的条件，GaN沟道层的形成条件为预先确认了几乎不掺杂C的条件。
GaN缓冲层：
形成温度＝1050℃；
反应器内压力＝10kPa；
第15族/第13族气体比＝500；
厚度＝1000nm。
GaN沟道层：
形成温度＝1050℃；
反应器内压力＝100kPa；
第15族/第13族气体比＝2000；
厚度＝1000nm。
AlGaN势垒层：
形成温度＝1050℃；
反应器内压力＝5kPa；
第15族/第13族气体比＝12000；
Al原料气体/第13族气体比＝0.25；
厚度＝25nm。
形成以上的层后，将基座温度降温到室温附近，使反应器内恢复成大气压后，取出所制作的外延基板。
[HEMT元件的制作]
接下来，使用该外延基板10制作HEMT元件20。应予说明，HEMT元件设计成：栅极宽度为100μm、源极-栅极间隔为1μm、栅极-漏极间隔为4μm、栅极长度为1μm。
首先，使用光刻工艺和RIE法将成为各元件的边界的部位蚀刻除去至深度100nm左右。
接下来，在外延基板上形成厚度100nm的SiO2膜，继而使用光刻将预定形成源电极、漏电极的位置的SiO2膜蚀刻除去，由此得到SiO2图案层。
接下来，使用真空蒸镀法和光刻工艺，在预定形成源电极、漏电极的位置形成包含Ti/Al/Ni/Au(各自的膜厚为25/200/20/100nm)的金属图案，由此形成源电极和漏电极。接着，为了使源电极和漏电极的欧姆性良好，在825℃的氮气气氛中实施30秒的热处理。
然后，使用光刻工艺，从SiO2图案层中除去预定形成栅电极的位置的SiO2膜。
进一步使用真空蒸镀法和光刻工艺，在预定形成栅电极的位置形成包含Ni/Au(各自的膜厚为20/100nm)的肖特基性金属图案，由此形成栅电极。
通过以上工序得到HEMT元件。
[HEMT元件的SIMS评价]
利用SIMS(二次离子质谱法)对得到的HEMT元件进行外延基板的深度方向的元素分析，对Zn元素和C元素的浓度进行确定。
图2是表示本实施例的外延基板中的Zn元素、C元素的浓度分布的图。图3是图2中的GaN缓冲层与GaN基板的界面附近的放大图。根据图2和图3中示出的结果，可知以下内容。
(1)在GaN基板中掺杂有高浓度(3×1018cm-3)的Zn元素。
(2)C元素的浓度在GaN缓冲层中为6×1018cm-3以上，因而存在1×1018cm-3以上的范围，沟道层中约为1×1016cm-3以下。
(3)从GaN缓冲层与GaN基板的界面到基板侧以高浓度存在的Zn元素在GaN缓冲层内急剧地减少，达到SIMS(Secondary Ion Mass Spectrometry)测定中的Zn的检测下限值、即5×1014cm-3。亦即，Zn元素向沟道层和势垒层内的扩散得到抑制。
(4)在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率(浓度的常用对数值的变化率)为-74.9。
[HEMT元件的电特性评价]
使用半导体参数分析仪，在DC模式和脉冲模式(静止漏极偏压Vdq＝30V，静止栅极偏压Vgq＝-5V)下对HEMT元件的漏极电流漏极电压特性(Id-Vd特性)进行评价。夹断(pinch-off)的阈值电压为Vg＝-3V。
作为用于评价电流崩塌的指标，采用施加漏极电压Vd＝5V、栅极电压Vg＝2V时的脉冲模式下的漏极电流Idpulse·Vd＝5V·Vg＝2V与DC模式下的漏极电流IdDC·Vd＝5V·Vg＝2V的比R(＝Idpulse·Vd＝5V·Vg＝2V/IdDC·Vd＝5V·Vg＝2V，0≤R≤1)，对本实施例的HEMT元件求出该R值，结果为0.93。上述R值为0.7以上时可以判定电流崩塌少，从而判定为在本实施例的HEMT元件中电流崩塌少。
(比较例1)
使GaN缓冲层的生长条件为与实施例1不同的以下条件，除此以外，以与实施例1相同的条件进行HEMT元件的制作。应予说明，GaN缓冲层的形成条件为预先确认了C的掺杂量比实施例1小的条件。
GaN缓冲层：
形成温度＝1050℃；
反应器内压力＝30kPa；
第15族/第13族气体比＝500；
厚度＝300nm。
与实施例1同样地对得到的HEMT元件进行SIMS测定，对外延基板中的Zn元素和C元素的浓度进行确定。
图4是表示本比较例的外延基板中的Zn元素、C元素的浓度分布的图。图5是图4中的掺杂C的GaN缓冲层与GaN基板的界面附近的放大图。根据图4和图5中示出的结果，可知以下内容。
(1)与实施例1同样，在GaN基板中掺杂有高浓度的Zn元素。
(2)C元素的浓度在GaN缓冲层中最大为2×1017cm-3以上左右，比其它区域的浓度高，但比实施例1低，以与实施例1相同的条件形成的GaN沟道层中的C元素的浓度比实施例1高，达到4×1016cm-3左右。
(3)从GaN缓冲层与GaN基板的界面到基板侧以高浓度存在的Zn元素在GaN缓冲层内减少，但其趋势比实施例1缓和，即使在GaN沟道层中也以比实施例1大2个数量级的5×1016cm-3以上的浓度存在。亦即，Zn元素扩散到沟道层中。
(4)在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率(浓度的常用对数值的变化率)为-7.3。
对上述HEMT元件以与实施例1相同的条件求出R值，结果为0.31，判定本比较例的HEMT元件对电流崩塌的抑制不充分。
(实施例2～6、比较例2～5)
分别改变GaN缓冲层的生长条件(生长温度、反应器内压力、第15族/第13族气体比、形成厚度)等，除此以外，以与实施例1相同的条件进行HEMT元件的制作，利用SIMS测定对得到的HEMT元件求出深度方向上的Zn浓度和C浓度的分布，并且算出R值。
将得到的结果一览与实施例1、比较例1的结果一并示于表1。
[表1]
Figure GDA0001627450440000171
如表1所示，在GaN缓冲层中的C浓度为1×1018cm-3以上的条件下制作的实施例1～实施例6的情况下，R值为0.85以上，GaN沟道层中的Zn的浓度为1×1015cm-3以下。上述结果表示在实施例1～实施例6中都得到了电流崩塌被抑制的HEMT元件。
另外，在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率为-20.0以下的值。这表示在实施例1～实施例6中Zn的浓度都急剧减少。
另一方面，以GaN缓冲层中的C浓度小于1×1018cm-3的条件制作的比较例1～比较例5的情况下，R值最大也只有0.51，除比较例2以外，GaN沟道层中的Zn浓度均大于1×1016cm-3。上述结果表示在比较例1～比较例5的HEMT元件中电流崩塌没有得到抑制。
另外，对于在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率，在比较例1中得到-8.9的数值，在比较例2中得到-7.3的数值，但在比较例3～比较例5中，由于Zn浓度低于1×1017cm-3，因而无法计算。上述结果表示在比较例1～比较例5中与实施例1～实施例6相比Zn的浓度平缓减少。
(实施例7)
在实施例1～实施例6的HEMT元件中，Zn的浓度急剧减少，因而沟道层中的Zn浓度低于1×1016cm-3而电流崩塌得到抑制，但如果在沟道层中势垒层与沟道层的界面(异质界面)附近Zn的浓度远远低于1×1016cm-3，则即使Zn浓度平缓减少，有时也能够抑制电流崩塌。
本实施例中，使缓冲层2和沟道层3的生长条件为与实施例1不同的以下条件，除此以外，以与实施例1相同的条件进行外延基板10的制作以及HEMT元件20的制作。
GaN缓冲层：
形成温度＝1050℃；
反应器内压＝10kPa；
第15族/第13族气体比＝500；
厚度＝100nm。
GaN沟道层：
形成温度＝1050℃；
反应器内压＝100kPa；
第15族/第13族气体比＝2000；
厚度＝1000nm。
图6是表示对得到的HEMT元件以与实施例1相同的条件利用SIMS测定进行深度方向上的测定而得到的、从势垒层4的表面(上表面)沿深度方向的Zn元素和C元素的浓度分布的图。根据图6中示出的结果，可知以下内容。
(1)在GaN基板中掺杂有高浓度的Zn元素。
(2)C元素的浓度在缓冲层中最大为3×1018cm-3，因而存在1×1018cm-3以上的范围，在沟道层中约为2×1016cm-3以下。另外，C元素的浓度变化在缓冲层与沟道层的界面急剧，与此相对，从缓冲层到GaN基板的浓度变化平缓。应予说明，在图6中从势垒层附近到势垒层观察到C元素的浓度增大，但这是由于附着于样品表面的元素被撞出(Knock on)而造成的。
(3)从缓冲层与GaN基板的界面到基板侧以高浓度存在的Zn元素在缓冲层内急剧地减少，在沟道层内进一步减少，在包含势垒层与沟道层的界面(异质界面)附近的范围，达到了SIMS测定中的Zn的检测下限值、即5×1014cm-3。亦即，Zn元素的扩散得到抑制。
(4)在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率(浓度的常用对数值的变化率)为-15.0。
求出上述HEMT元件的R值，结果为0.88。即，判定本实施例的HEMT元件也适当地抑制了电流崩塌。
(实施例8)
使缓冲层2和沟道层3的生长条件为与实施例1不同的以下条件，除此以外，以与实施例1相同的条件进行外延基板10的制作以及HEMT元件20的制作。其中，在形成缓冲层2时，将形成条件设定为第1条件和第2条件这2个阶段，在形成中途从第1条件切换为第2条件。这是为了将缓冲层2形成为在AlaGa1-aN层(0＜a≤1)上层叠有GaN层的多层缓冲层、或Al和Ga在厚度方向上的存在比率不同的组分梯度缓冲层。此处，第1条件为不积极地使C掺杂在缓冲层2内的条件，第2条件为确认了在缓冲层2内掺杂C的条件。应予说明，使缓冲层2的总厚度为110nm。
缓冲层(第1条件)：
形成温度＝1050℃；
反应器内压＝5kPa；
第13族原料气体＝Al原料和Ga原料；
第15族/第13族气体比＝2000；
Al原料气体/第13族原料气体比＝0.03；
生长速率＝1nm/秒；
生长时间＝10秒。
缓冲层(第2条件)：
形成温度＝1050℃；
反应器内压＝10kPa；
第13族原料气体＝Ga原料；
第15族/第13族气体比＝500；
生长速率＝1nm/秒；
生长时间＝100秒。
GaN沟道层：
形成温度＝1050℃；
反应器内压＝100kPa；
第15族/第13族气体比＝2000；
厚度＝900nm。
图7是表示对得到的HEMT元件以与实施例1相同的条件利用SIMS测定进行深度方向上的测定而得到的、从势垒层4的表面(上表面)沿深度方向的Zn元素、C元素的浓度分布以及上述深度方向上的Al元素的二次离子信号分布(Al元素的二次离子计数率的深度方向分布)的图。根据图7中示出的结果，可知以下内容。
(1)在GaN基板中掺杂有高浓度的Zn元素。
(2)C元素的浓度在缓冲层中最大为6×1018cm-3，存在1×1018cm-3以上的范围，在沟道层中约为1×1016cm-3以下。另外，C元素的浓度变化在缓冲层与沟道层的界面急剧，与此相对，从缓冲层到GaN基板的浓度变化平缓。应予说明，在图7中从沟道层的势垒层附近到势垒层观察到C元素的浓度增大，但这是由于附着于样品表面的元素被撞出而造成的。
(3)从缓冲层与GaN基板的界面到基板侧以高浓度存在的Zn元素在缓冲层内急剧地减少，在沟道层内进一步减少，在包含势垒层与沟道层的界面(异质界面)附近的范围，达到了SIMS测定中的Zn的检测下限值、即5×1014cm-3。亦即，Zn元素的扩散得到抑制。
(4)在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率(浓度的常用对数值的变化率)为-13.0。
(5)Al元素在比作为缓冲层整体的目标厚度的110nm宽的范围存在，在该范围内还包含GaN基板的一部分。
(6)在缓冲层中，在C元素的浓度最大的区域几乎检测不到Al元素，因此可以说在缓冲层中存在显著地掺杂有C的GaN层、和微少地掺杂有C的AlGaN层。
求出上述HEMT元件的R值，结果为0.90。即，判定本实施例的HEMT元件也适当地抑制了电流崩塌。
(实施例9)
使缓冲层2和沟道层3的生长条件为与实施例8不同的以下条件，除此以外，以与实施例8相同的条件进行HEMT元件20的制作。即，在本实施例中，在形成缓冲层2时，也将形成条件设定为第1条件和第2条件这2个阶段，在形成中途从第1条件切换为第2条件。另外，使缓冲层2的总厚度为350nm。
缓冲层(第1条件)：
形成温度＝1050℃；
反应器内压＝5kPa；
第13族原料气体＝Al原料和Ga原料；
第15族/第13族气体比＝2000；
Al原料气体/第13族原料气体比＝0.01；
生长速率＝1nm/秒；
生长时间＝50秒。
缓冲层(第2条件)：
形成温度＝1050℃；
反应器内压＝10kPa；
第15族/第13族气体比＝500；
生长速率＝1nm/秒；
生长时间＝300秒。
GaN沟道层：
形成温度＝1050℃；
反应器内压＝100kPa；
第15族/第13族气体比＝2000；
厚度＝1700nm。
根据对得到的HEMT元件以与实施例1相同的条件进行SIMS测定而得到的、从势垒层4的表面(上表面)沿深度方向的Zn元素、C元素的浓度分布以及上述深度方向的Al元素的二次离子信号分布，可知以下内容。
(1)在GaN基板中掺杂有高浓度(1×1019cm-3)的Zn元素。
(2)C元素的浓度在缓冲层中最大为6×1018cm-3，存在1×1018cm-3以上的范围，在沟道层中约为1×1016cm-3以下。另外，C元素的浓度变化在缓冲层与沟道层的界面急剧，与此相对，从缓冲层到GaN基板的浓度变化平缓。
(3)从缓冲层与GaN基板的界面到基板侧以高浓度存在的Zn元素在缓冲层内急剧地减少，此外，在沟道层内也减少，在沟道层中势垒层与沟道层的界面(异质界面)附近，达到了SIMS测定中的Zn的检测下限值、即5×1014cm-3。亦即，Zn元素的扩散得到抑制。
(4)在Zn浓度为1×1017cm-3的位置的、Zn浓度的每1μm的对数变化率(浓度的常用对数值的变化率)为-58.3。
(5)Al元素在比作为缓冲层整体的目标厚度的350nm宽的范围存在，在该范围内还包含GaN基板的一部分。
(6)在缓冲层中，在C元素的浓度最大的区域几乎检测不到Al元素，因此可以说在缓冲层中存在显著地掺杂有C的GaN层、和微少地掺杂有C的AlGaN层。
求出上述HEMT元件的R值，结果为0.92。即，判定本实施例的HEMT元件也适当地抑制了电流崩塌。

Claims (14)

1.一种半导体元件用外延基板，其特征在于，包括：
半绝缘性自立基板，所述半绝缘性自立基板包含掺杂有Zn的GaN，
缓冲层，所述缓冲层与所述自立基板邻接，为在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层，
沟道层，所述沟道层与所述缓冲层邻接，和
势垒层，所述势垒层夹着所述沟道层而设置在与所述缓冲层相反一侧；
所述缓冲层为抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，
所述沟道层中的Zn浓度为1×1016cm-3以下。
2.根据权利要求1所述的半导体元件用外延基板，其特征在于，
所述第13族氮化物层为GaN层。
3.根据权利要求1所述的半导体元件用外延基板，其特征在于，
所述第13族氮化物层为多层缓冲层或组分梯度缓冲层，所述多层缓冲层为不同组成的2种以上第13族氮化物层层叠而成且在所述2种以上第13族氮化物层中的至少一层以1×1018cm-3以上的浓度掺杂有C，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
4.根据权利要求1～3中的任一项所述的半导体元件用外延基板，其特征在于，
所述沟道层包含GaN，所述势垒层包含AlGaN。
5.一种半导体元件，其特征在于，包括：
半绝缘性自立基板，所述半绝缘性自立基板包含掺杂有Zn的GaN，
缓冲层，所述缓冲层与所述自立基板邻接，为在厚度方向的至少一部分范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层，
沟道层，所述沟道层与所述缓冲层邻接，
势垒层，所述势垒层夹着所述沟道层而设置在与所述缓冲层相反一侧，以及
设置在所述势垒层上的栅电极、源电极和漏电极，
所述缓冲层为抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，
所述沟道层中的Zn浓度为1×1016cm-3以下。
6.根据权利要求5所述的半导体元件，其特征在于，
所述第13族氮化物层为GaN层。
7.根据权利要求5所述的半导体元件，其特征在于，
所述第13族氮化物层为多层缓冲层或组分梯度缓冲层，所述多层缓冲层为不同组成的2种以上第13族氮化物层层叠而成且在所述2种以上第13族氮化物层中的至少一层以1×1018cm-3以上的浓度掺杂有C，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
8.根据权利要求5～7中的任一项所述的半导体元件，其特征在于，
所述沟道层包含GaN，所述势垒层包含AlGaN。
9.一种半导体元件用外延基板的制造方法，其特征在于，是制造半导体元件用外延基板的方法，包括如下工序：
a)准备工序，准备包含掺杂有Zn的GaN的半绝缘性自立基板；
b)缓冲层形成工序，与所述自立基板邻接地形成缓冲层；
c)沟道层形成工序，与所述缓冲层邻接地形成沟道层；
d)势垒层形成工序，夹着所述沟道层而在与所述缓冲层相反一侧的位置形成势垒层，
在缓冲层形成工序中，由在厚度方向的至少一部分的范围以1×1018cm-3以上的浓度掺杂有C的第13族氮化物层形成所述缓冲层，将所述缓冲层形成为抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，从而使在所述沟道层形成工序中形成的所述沟道层中的Zn浓度为1×1016cm-3以下。
10.根据权利要求9所述的半导体元件用外延基板的制造方法，其特征在于，
由GaN形成所述第13族氮化物层。
11.根据权利要求9所述的半导体元件用外延基板的制造方法，其特征在于，
将所述第13族氮化物层形成为多层缓冲层或组分梯度缓冲层，所述多层缓冲层是将在至少一层中以1×1018cm-3以上的浓度掺杂C且组成不同的2种以上第13族氮化物层层叠而形成的，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
12.根据权利要求9～11中的任一项所述的半导体元件用外延基板的制造方法，其特征在于，
所述沟道层由GaN形成，所述势垒层由AlGaN形成。
13.根据权利要求9～11中的任一项所述的半导体元件用外延基板的制造方法，其特征在于，
所述自立基板利用助熔剂法进行制作。
14.根据权利要求12所述的半导体元件用外延基板的制造方法，其特征在于，
所述自立基板利用助熔剂法进行制作。
CN201680059991.8A 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 Active CN108140561B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562249565P 2015-11-02 2015-11-02
US62/249,565 2015-11-02
JP2016005164 2016-01-14
JP2016-005164 2016-01-14
PCT/JP2016/079619 WO2017077806A1 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
CN108140561A CN108140561A (zh) 2018-06-08
CN108140561B true CN108140561B (zh) 2022-04-12

Family

ID=58662399

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201680059991.8A Active CN108140561B (zh) 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN201680061168.0A Active CN108352306B (zh) 2015-11-02 2016-11-01 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN201680061152.XA Active CN108140563B (zh) 2015-11-02 2016-11-01 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201680061168.0A Active CN108352306B (zh) 2015-11-02 2016-11-01 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN201680061152.XA Active CN108140563B (zh) 2015-11-02 2016-11-01 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Country Status (7)

Country Link
US (3) US10418239B2 (zh)
JP (3) JP6737800B2 (zh)
KR (3) KR102547562B1 (zh)
CN (3) CN108140561B (zh)
DE (3) DE112016005022T5 (zh)
TW (3) TWI707975B (zh)
WO (2) WO2017077806A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
DE112016005022T5 (de) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
EP3428166A4 (en) 2016-03-10 2019-11-13 Nissan Chemical Corporation CONDENSED HETEROCYCLIC COMPOUND AND PESTICIDES
CN108807291B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 外延用基板及其制造方法
CN111052415B (zh) 2017-08-24 2023-02-28 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
CN111052414B (zh) 2017-08-24 2023-07-21 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
US11309455B2 (en) 2017-08-24 2022-04-19 Ngk Insulators, Ltd. Group 13 element nitride layer, free-standing substrate and functional element
DE112017007796B4 (de) 2017-08-24 2023-09-14 Ngk Insulators, Ltd. Schichten eines Kristalls aus einem Nitrid eines Elements der Gruppe 13, selbsttragende Substrate, funktionelle Vorrichtungen und Verbundsubstrate
SG11202002874VA (en) * 2017-09-27 2020-04-29 Securrency Inc Method, apparatus, and computer-readable medium for compliance aware tokenization and control of asset value
JP7433014B2 (ja) 2018-10-30 2024-02-19 ローム株式会社 半導体装置
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
JP7348923B2 (ja) 2020-03-25 2023-09-21 日本碍子株式会社 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
WO2023188742A1 (ja) * 2022-03-29 2023-10-05 日本碍子株式会社 １３族元素窒化物単結晶基板
CN117637819A (zh) * 2024-01-26 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111865A (ja) * 2002-09-20 2004-04-08 Sumitomo Electric Ind Ltd 半導体基板及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (zh) 1969-03-31 1975-12-19
JPS5341006B2 (zh) 1973-08-13 1978-10-31
JP3842842B2 (ja) * 1996-06-11 2006-11-08 松下電器産業株式会社 半導体レーザ装置の製造方法
JP2001036196A (ja) * 2000-01-01 2001-02-09 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4546051B2 (ja) * 2002-07-17 2010-09-15 パナソニック株式会社 半導体装置の製造方法
US7282744B2 (en) * 2003-05-09 2007-10-16 Cree, Inc. III-nitride optoelectronic device structure with high Al AlGaN diffusion barrier
WO2004109764A2 (en) * 2003-06-04 2004-12-16 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP2005136136A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法およびウエーハの製造方法
PL368483A1 (en) * 2004-06-11 2005-12-12 Ammono Sp.Z O.O. Monocrystals of nitride containing gallium and its application
JP4631884B2 (ja) * 2007-08-22 2011-02-16 日立電線株式会社 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
JP2009218290A (ja) * 2008-03-07 2009-09-24 Rohm Co Ltd 電界効果トランジスタ
JP2010068548A (ja) * 2008-09-08 2010-03-25 Hitachi Industrial Equipment Systems Co Ltd 電動機
JP2010171416A (ja) 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
DE112010001557T5 (de) * 2009-04-08 2012-09-13 Efficient Power Conversion Corporation Dotierungsdiffusionsverfahren an GaN-Pufferschichten
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP5991018B2 (ja) * 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
WO2014084549A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
CN104617201B (zh) * 2015-01-23 2017-12-01 合肥彩虹蓝光科技有限公司 一种适合高电流密度的GaN基LED外延结构及其生长方法
DE112016005022T5 (de) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
CN108352327B (zh) * 2015-11-02 2021-07-30 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111865A (ja) * 2002-09-20 2004-04-08 Sumitomo Electric Ind Ltd 半導体基板及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20180075526A (ko) 2018-07-04
JP6737800B2 (ja) 2020-08-12
JP6730302B2 (ja) 2020-07-29
TW201730364A (zh) 2017-09-01
JPWO2017077806A1 (ja) 2018-08-16
TWI710657B (zh) 2020-11-21
WO2017077988A1 (ja) 2017-05-11
KR102547562B1 (ko) 2023-06-23
US10418239B2 (en) 2019-09-17
US20180247809A1 (en) 2018-08-30
KR20180075527A (ko) 2018-07-04
JPWO2017077989A1 (ja) 2018-08-16
TW201732067A (zh) 2017-09-16
DE112016005017T5 (de) 2018-08-02
US10580646B2 (en) 2020-03-03
WO2017077806A1 (ja) 2017-05-11
CN108352306A (zh) 2018-07-31
US20180247817A1 (en) 2018-08-30
JP6705831B2 (ja) 2020-06-03
KR102519899B1 (ko) 2023-04-07
DE112016005028T5 (de) 2018-08-09
TWI686498B (zh) 2020-03-01
TWI707975B (zh) 2020-10-21
CN108140563B (zh) 2022-04-05
US20180247810A1 (en) 2018-08-30
US10410859B2 (en) 2019-09-10
CN108352306B (zh) 2022-04-29
KR20180075525A (ko) 2018-07-04
JPWO2017077988A1 (ja) 2018-08-30
CN108140561A (zh) 2018-06-08
DE112016005022T5 (de) 2018-08-02
KR102519304B1 (ko) 2023-04-06
US20190027359A9 (en) 2019-01-24
TW201732068A (zh) 2017-09-16
CN108140563A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US7750351B2 (en) Epitaxial substrate for field effect transistor
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2021044596A (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant