JP2012060110A - 半導体基板、半導体デバイスおよび半導体基板の製造方法 - Google Patents

半導体基板、半導体デバイスおよび半導体基板の製造方法 Download PDF

Info

Publication number
JP2012060110A
JP2012060110A JP2011174364A JP2011174364A JP2012060110A JP 2012060110 A JP2012060110 A JP 2012060110A JP 2011174364 A JP2011174364 A JP 2011174364A JP 2011174364 A JP2011174364 A JP 2011174364A JP 2012060110 A JP2012060110 A JP 2012060110A
Authority
JP
Japan
Prior art keywords
layer
atom
crystal layer
crystal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011174364A
Other languages
English (en)
Other versions
JP5746927B2 (ja
Inventor
Hiroyuki Sazawa
洋幸 佐沢
Masahiko Hata
雅彦 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2011174364A priority Critical patent/JP5746927B2/ja
Publication of JP2012060110A publication Critical patent/JP2012060110A/ja
Application granted granted Critical
Publication of JP5746927B2 publication Critical patent/JP5746927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】阻害層を用いて選択エピタキシャル成長させた窒化物半導体結晶のように、結晶中にＳｉ原子またはＯ原子を含んでしまう半導体結晶であっても、抵抗を高くし、抵抗の精密な制御が必要な電子デバイスにも用いることができる半導体結晶を提供する。
【解決手段】ベース基板と、ベース基板の上または上方に形成された第１結晶層とを有し、第１結晶層が、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子と、アクセプタとして機能する少なくとも１つの原子である第２原子とを含む３−５族化合物半導体層である半導体基板を提供する。半導体基板は、ベース基板の上または上方に形成された阻害層を更に有してよい。阻害層は開口を有し、阻害層は結晶成長を阻害し、阻害層は第１原子を含み、第１結晶層は、開口に形成される。
【選択図】図２

Description

本発明は、半導体基板、半導体デバイスおよび半導体基板の製造方法に関する。
ＧａＮ、ＡｌＧａＮ等の窒化物半導体は、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、化学的・熱的に安定である、バンドギャップが大きい等の特徴がある。このため、ＧａＮ、ＡｌＧａＮ等の窒化物半導体は、当該特徴を生かした、パワースイッチングデバイス、高温で動作が可能なデバイス、青色または緑色の発光デバイス等への用途が見込まれている。
窒化物半導体をエピタキシャル成長させる場合、結晶成長のベース基板として安価なシリコン基板を用いることが好ましい。しかし、シリコン結晶と窒化物半導体結晶との熱膨張係数の差が大きく、エピタキシャル成長させた結晶層にクラックが発生しやすいという問題がある。この問題の解決方法の一つとして、窒化物半導体結晶層をシリコン基板上の全面に一様に成長するのではなく、部分的に形成する技術が提案されている。
たとえば、特許文献１は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（但し、０≦ｘ、ｙ≦１、０≦ｘ＋ｙ≦１）からなる３族窒化物半導体をＳｉ基板上にエピタキシャル成長させる技術を開示する。特許文献１には、Ｓｉ基板上に３族窒化物半導体をエピタキシャル成長させる際に、Ｓｉ基板上にＳｉの熱酸化膜からなるマスクを形成し、Ｓｉの露出部に３族窒化物半導体を選択エピタキシャル成長させることが記載されている。
特許文献１ 特開平１１−２７４０８２号公報
特許文献１に記載のように、シリコン基板上にシリコン酸化膜を形成し、当該シリコン酸化膜の任意の領域にシリコン基板に達する開口を形成すれば、シリコン酸化膜が窒化物半導体結晶のエピタキシャル成長を阻害する阻害層として機能し、開口の内部にのみ選択的に窒化物半導体結晶をエピタキシャル成長させることができる。エピタキシャル成長された窒化物半導体結晶は、シリコン基板の全面ではなく開口内部にのみ形成されるので、窒化物半導体結晶のクラックの発生が抑制されるという効果が期待できる。
しかし、阻害層をマスクにして、阻害層開口の内部に半導体結晶層を選択エピタキシャル成長させる方法では、エピタキシャル成長層内に阻害層を構成する原子が取り込まれる場合がある。半導体結晶層内に取り込まれた原子は不純物として機能することはよく知られており、たとえばＧａＮ結晶あるいはＡｌＧａＮ結晶にＳｉまたはＯが取り込まれるとｎ型不純物になる。
図１は、Ｓｉ原子およびＯ原子がＧａＮ層内にどの程度取り込まれるかを評価するために実験した二次イオン質量分析（ＳＩＭＳ）データである。図１は、シリコン酸化膜を阻害層として選択エピタキシャル成長させたＧａＮ層のＳＩＭＳ深さプロファイルであり、実線がＯ原子、破線がＳｉ原子、一点鎖線がＧａ原子の深さプロファイルを示す。Ｏ原子およびＳｉ原子については縦軸左側の濃度のスケールが、Ｇａ原子については縦軸右側の二次イオン強度のスケールが相当する。Ｇａ原子の二次イオン強度が低下している深さ０．５μｍ付近が基板とＧａＮ層との界面である。深さ０．５μｍ付近から深さ０μｍの表面までがＧａＮ層である。ＧａＮ層の深さ方向で一様ではないものの、Ｏ原子およびＳｉ原子が１×１０１８ｃｍ−３以上、深さによっては１×１０２０ｃｍ−３近くの不純物原子が取り込まれていることがわかる。
これら不純物原子は結晶層の導電性に明らかに影響を及ぼす。ＧａＮ結晶においては、Ｓｉ原子あるいはＯ原子はいずれもｎ型伝導キャリア（自由電子）を生成するドナーとして作用するので、選択エピタキシャル結晶層の抵抗を高くすることは困難である。また選択エピタキシャル結晶層を、抵抗の精密な制御が必要な電子デバイス用結晶に用いることは困難である。本発明の目的は、阻害層を用いて選択エピタキシャル成長させた窒化物半導体結晶のように、結晶中にＳｉ原子またはＯ原子を含んでしまう半導体結晶であっても、抵抗を高くし、抵抗の精密な制御が必要な電子デバイスにも用いることができる半導体結晶を提供することにある。
上記課題を解決するために、本発明の第１の態様においては、ベース基板と、ベース基板の上または上方に形成された第１結晶層とを有し、第１結晶層が、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子と、アクセプタとして機能する少なくとも１つの原子である第２原子とを含む３−５族化合物半導体層である半導体基板を提供する。なお、本明細書において、「〜の上に」形成とは、〜に接して〜の上に形成されている様をいい、英語で表現した場合の「on」に対応する。また、「〜の上方に」形成されとは、〜から離れて〜より上に形成されている様をいい、英語で表現した場合の「above」に対応する。
例えば第２原子は、Ｍｇ原子、Ｚｎ原子、Ｂｅ原子およびＣ原子からなる群より選択された少なくとも１つの原子である。半導体基板は、第１結晶層の上方に形成された第２結晶層と、第１結晶層と第２結晶層との間に形成された第３結晶層とを更に有してよい。例えば第２結晶層および第３結晶層は、３−５族化合物半導体層であり、第３結晶層は第２原子を有し、第３結晶層に含まれる第２原子の総数が、第１結晶層に含まれる第２原子の総数より少ない。当該第２結晶層は、当該半導体基板を用いて形成される半導体能動素子の活性層として機能してよい。当該第３結晶層は、空乏状態の結晶層であってよい。
第１結晶層、第２結晶層および第３結晶層は、３−５族窒化物半導体層であってもよい。半導体基板は、ベース基板の上または上方に形成された阻害層を更に有してよい。阻害層は開口を有し、阻害層は結晶成長を阻害し、阻害層は第１原子を含み、第１結晶層は、開口に形成される。阻害層は、酸化シリコン層、窒化シリコン層または酸窒化シリコン層であってよい。
本発明の第２の態様においては、ベース基板と、ベース基板の上または上方に形成された第１結晶層と、第１結晶層の上または上方に形成された活性層とを有し、第１結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子と、アクセプタとして機能する少なくとも１つの原子である第２原子とを含む３−５族化合物半導体層である半導体デバイスを提供する。
本発明の第３の態様においては、ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子を含み、結晶の成長を阻害する阻害層を形成する工程と、阻害層に開口を形成する工程と、開口の内部に、３−５族化合物半導体の第１結晶層を、アクセプタとして機能する少なくとも１つの原子である第２原子を導入しながらエピタキシャル成長により形成する工程とを有する、半導体基板の製造方法を提供する。
本発明の第４の態様においては、ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子を含み、結晶の成長を阻害する阻害層を形成する工程と、阻害層に開口を形成する工程と、開口の内部に、３−５族化合物半導体の第１結晶前駆体層をエピタキシャル成長により形成する工程と、アクセプタとして機能する少なくとも１つの原子である第２原子で第１結晶前駆体層をドーピングすることにより第１結晶層を形成する工程と、を有する半導体基板の製造方法を提供する。半導体基板の製造方法において、阻害層は、酸化シリコン層、窒化シリコン層または酸窒化シリコン層であってよい。
Ｓｉ原子およびＯ原子がＧａＮ層内にどの程度取り込まれるかを評価するために実験した二次イオン質量分析（ＳＩＭＳ）データである。 半導体基板１００の断面例を示す。 半導体基板２００の断面例を示す。 半導体基板３００の断面例を示す。 電界効果トランジスタ４００の断面例を示す。 ドープトランジスタのＩＶ特性を示す。 非ドープトランジスタのＩＶ特性を示す。
図２は、半導体基板１００の断面例を示す。半導体基板１００は、ベース基板１０２および第１結晶層１０４を有する。ベース基板１０２と第１結晶層１０４との間には任意の結晶層が形成されてもよい。
ベース基板１０２は、その上に形成されるエピタキシャル成長層を支持する支持基板である。ベース基板１０２として表面がシリコンである基板、サファイア基板、シリコンカーバイド基板、酸化亜鉛基板、ＧａＡｓ基板が挙げられる。ここで、「表面がシリコン」とは、少なくとも基板の表面がシリコンで構成される領域を有することを意味する。たとえばベース基板１０２は、Ｓｉウェハのように基板全体がシリコンで構成されていてもよく、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウェハのように絶縁層の上にシリコン層を有する構造であってもよい。ベース基板１０２は、サファイア基板、ガラス基板、シリコンカーバイド基板、酸化亜鉛基板、ＧａＡｓ基板等、シリコンと異なる元素からなる基板上にシリコン層が形成されたものでもよい。ベース基板１０２のシリコンは不純物を含んでよい。ベース基板１０２の表面のシリコン層に、自然酸化層等の極薄い酸化シリコン層あるいは窒化シリコン層が形成されていてもよい。
第１結晶層１０４は、ベース基板１０２の上または上方に形成される。つまり第１結晶層１０４は、ベース基板１０２の表面に接して形成されてよく、ベース基板１０２の表面との間に他の層を挟んで形成されてもよい。第１結晶層１０４は、３−５族化合物半導体層である。第１結晶層１０４として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＮ、ＧａＮまたはＡｌＧａＮが挙げられる。第１結晶層１０４は、Ｏ原子およびＳｉ原子からなる群より選択された少なくとも１つの原子である第１原子を含む。第１原子の第１結晶層１０４における濃度は、２×１０１７ｃｍ−３以上、１×１０２１ｃｍ−３以下である。
第１結晶層１０４は、アクセプタとして機能する少なくとも１つの原子である第２原子を含む。第２原子として、Ｍｇ原子、Ｚｎ原子、Ｂｅ原子およびＣ原子からなる群より選択された少なくとも１つの原子が挙げられる。第２原子は、第１結晶層１０４内で正孔を生成するアクセプタとして機能する。第１結晶層１０４に、ドナーとなる第１原子とアクセプタとなる第２原子とがともに含まれることで、第１原子により生成される電子が第２原子により生成される正孔で補償され、第１結晶層１０４の抵抗率を高くできる。第１結晶層１０４の抵抗率を高くできる結果、第１結晶層１０４に流れる電流が抑えられ、第１結晶層１０４またはその上に形成されるデバイスの特性を改善できる。たとえば電界効果トランジスタの場合、ピンチオフ特性あるいは耐圧が向上する。
第１結晶層１０４に含む第２原子の濃度は、混入した第１原子を補償するのに十分な過剰な濃度であることが好ましい。過剰な濃度とは第１原子を補償することに加えて、トランジスタ動作時の電圧印加により新たに発生するキャリア（電子）をも捕獲し、当該トランジスタ動作時に第１結晶層１０４を高絶縁性に保てる濃度である。このような濃度にすることにより、トランジスタのピンチオフ性の向上、および、オンオフ比の向上が期待できる。一般的に第２原子の濃度は、１×１０１４ｃｍ−３から１×１０２１ｃｍ−３の範囲で決定できる。
なお、第１結晶層１０４に含む第２原子の濃度は、混入した第１原子を補償するのに丁度良い濃度、第１原子を補償するには少し足りない程度の濃度、あるいは、第１原子を補償し過ぎるものの過剰量が僅かとなるような濃度であってもよい。これらの場合、第１結晶層１０４は絶縁性、若しくは、導電性の低いｎ型またはｐ型の導電型となり、このような場合であっても効果は期待できる。
図３は、半導体基板２００の断面例を示す。半導体基板２００は、ベース基板１０２、第１結晶層１０４、第２結晶層２０２および第３結晶層２０４を有する。半導体基板２００におけるベース基板１０２および第１結晶層１０４は、半導体基板１００におけるベース基板１０２および第１結晶層１０４と同様である。
第２結晶層２０２は、第１結晶層１０４の上方に形成される。第２結晶層２０２は、半導体能動素子の活性層として機能する。当該半導体能動素子は、半導体基板２００を用いて形成される素子を指す。つまり、第２結晶層２０２は、半導体基板２００を用いて半導体能動素子を形成した場合に、当該半導体能動素子の活性層として機能できる特性を有する。第３結晶層２０４は、第１結晶層１０４と第２結晶層２０２との間に形成される。第２結晶層２０２および第３結晶層２０４は、３−５族化合物半導体層である。第２結晶層２０２として、ＧａＡｓ、ＡｌＧａＡｓ，ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＮまたはＧａＮが挙げられる。第２結晶層２０２は、単一層でなくてもよい。たとえばＧａＡｓ／ＩｎＧａＡｓ、ＡｌＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ／ＧａＮ、またはＩｎＡｌＮ／ＧａＮなどのヘテロ接合結晶層であってもよい。第３結晶層２０４として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＮ、ＧａＮまたはＡｌＧａＮが挙げられる。
第３結晶層２０４に含まれる第２原子の総数は、第１結晶層１０４に含まれる第２原子の総数より少ない。結晶層に複数種類の第２原子が含まれる場合、第２原子の総数とは各第２原子の数の和を指す。第３結晶層２０４は、空乏状態にある。ここで「空乏状態」とは、第３結晶層２０４内の自由電子と正孔が同数程度存在する結果、自由電子と正孔とが再結合して打ち消しあい、キャリアが実質的に存在しなくなっている状態をいう。たとえば第３結晶層２０４に存在するドナーおよびアクセプタから生成する自由電子および正孔がほぼ同数である場合が挙げられる。
前述した通り、第１結晶層１０４に含まれる第２原子の濃度は、混入した第１原子を補償するのに十分な過剰な濃度であることが好ましい。しかし、第１結晶層１０４に含まれる第２原子の濃度が過剰になると、第１結晶層１０４上に形成される層のキャリアをも捕獲してしまう。このため、第１結晶層１０４上に、活性層として機能する第２結晶層を形成すると、第２結晶層においてチャネルを形成するべきキャリアが、第１結晶層１０４に過剰に含まれる第２原子により捕獲され、トランジスタの変調特性に悪い影響を与える可能性もある。これに対して半導体基板２００では、第１結晶層１０４と第２結晶層２０２の間に、補償不純物である第２原子の濃度が第１結晶層１０４よりも低い第３結晶層２０４を挿入する。一般に第１原子の濃度は図１のＳＩＭＳ深さプロファイルに示すように、上層（層の表面側）において、より一定した濃度プロファイルを示しやすい傾向がある。このため、第１結晶層１０４よりも上層側の第３結晶層２０４では、第２原子を過剰にドーピングしなくとも、高精度に第１原子からのキャリア電子を補償できる。第２原子のドープ量を、第１原子を補償するとともに、第２原子によって発生するホールの濃度が極めて低いレベルとなるように調整することで、第３結晶層２０４を空乏状態にすることができる。第３結晶層２０４のキャリア濃度は、１×１０１７ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、特に好ましくは１×１０１４ｃｍ−３以下である。キャリア濃度は、ＳＩＭＳにより測定した場合のキャリア濃度をいう。第３結晶層２０４の厚みは５０ｎｍ以上が好ましい。
空乏状態にある第３結晶層２０４が第１結晶層１０４と第２結晶層２０２の間に存在することにより、第２結晶層２０２を走行する電子またはホールが第１結晶層１０４に存在する電子またはホールと相互作用することがなくなる。この結果、第２結晶層２０２を活性層として電界効果トランジスタを形成した場合、当該電界効果トランジスタの電流−電圧曲線（ＩＶ曲線）にキンクが出るなどの素子の異常動作を防ぐことができる。
なお、第１結晶層１０４とベース基板１０２との間に、界面の性状をコントロールする目的で、界面制御層を形成してもよい。たとえばベース基板１０２としてＳｉを用い、第１結晶層１０４としてＧａＮ層を形成する場合、ＧａとＳｉが反応してＧａＮの結晶性を劣化させる場合がある。このような場合、界面制御層としてＡｌＮを配置しても良い。
図４は、半導体基板３００の断面例を示す。半導体基板３００は、ベース基板１０２、第１結晶層１０４、第３結晶層２０４、阻害層３０２、第４結晶層３０４および第５結晶層３０６を有する。半導体基板３００のベース基板１０２、第１結晶層１０４および第３結晶層２０４は、半導体基板１００および半導体基板２００のベース基板１０２、第１結晶層１０４および第３結晶層２０４と同様である。第４結晶層３０４は、電界効果トランジスタのチャネル層に適用できる結晶層である。第５結晶層３０６は、電界効果トランジスタのショットキ層に適用できる結晶層である。第４結晶層３０４および第５結晶層３０６は、図３の半導体基板２００における第２結晶層２０２に対応する。本例において第４結晶層３０４は第３結晶層２０４上に形成され、第５結晶層３０６は第４結晶層上に形成される。また、図４においては第１結晶層１０４の下部が開口内部に形成され、上部が開口から突出して形成される。
第１結晶層１０４、第３結晶層２０４、第４結晶層３０４および第５結晶層３０６は、ベース基板１０２上に部分的に形成されている。ここで言う部分的に形成されるとは、ベース基板１０２の全面ではなく、ある限られた範囲に結晶が成長されている様子を示す。すなわち、ベース基板１０２の上または上方に阻害層３０２が形成され、阻害層３０２に形成した開口の内部に第１結晶層１０４、第３結晶層２０４、第４結晶層３０４および第５結晶層３０６が形成されている。
阻害層３０２は、結晶の成長を阻害する。阻害層３０２は、第１結晶層１０４に含まれる第１原子と同一の原子を含む。阻害層３０２として、酸化シリコン層、窒化シリコン層または酸窒化シリコン層が挙げられる。
第４結晶層３０４は、電界効果トランジスタを作製したときに電界効果トランジスタのチャネルを構成する。第４結晶層３０４の材料として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮが挙げられる。第４結晶層３０４の厚みは、１００ｎｍから１００００ｎｍの範囲であってよい。
第５結晶層３０６は、第４結晶層３０４とヘテロ界面を構成し、電界効果トランジスタを作製したとき当該ヘテロ界面にチャネル電荷を誘起する。第５結晶層３０６として、第４結晶層３０４とヘテロ界面が構成できる材料、たとえばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＮ、ＩｎＡｌＧａＮが挙げられる。第５結晶層３０６の厚みは、ヘテロ接合結晶に発生する格子定数差による応力が結晶の弾性限界内に保たれる範囲内で、トランジスタのオン抵抗、耐圧などを勘案し決定できる。第５結晶層３０６の厚みとして、１ｎｍから３００ｎｍの範囲が例示できる。
半導体基板３００の製造方法を説明する。まず、ベース基板１０２に接して阻害層３０２を形成する。阻害層３０２として、たとえば酸化シリコン層、窒化シリコン層あるいは酸窒化シリコン層を蒸着法、スパッタ法、熱ＣＶＤ法、プラズマＣＶＤ法などにより形成し、エッチングにより開口を形成する。開口は、ベース基板１０２に達する深さで形成する。あるいは、ベース基板１０２上にＮｉなどからなるマスクを形成し、マスク開口の底に露出したＳｉ面を酸化、窒化または酸窒化することにより阻害層３０２が形成できる。酸化は熱酸化、プラズマ酸化などが利用できる。窒化はアンモニアなどの窒素源をベース基板１０２の表面に導入し、熱窒化またはプラズマ窒化により実施できる。
次に、阻害層３０２の開口底部のベース基板１０２上に、第１結晶層１０４、第３結晶層２０４、第４結晶層３０４、第５結晶層３０６をこの順に積層する。これらの結晶層は、エピタキシャル成長で形成されることが好ましい。エピタキシャル成長法として、たとえば有機金属気相成長法（以下においてＭＯＣＶＤ法と記載することがある）、分子線エピタキシー法（以下においてＭＢＥ法と記載することがある）、ハライド気相成長法（ＨＶＰＥ法）が挙げられる。なお、エピタキシャル成長の過程で、阻害層３０２上には、結晶層が形成されない。このため、第１結晶層１０４、第３結晶層２０４、第４結晶層３０４、第５結晶層３０６は、阻害層３０２の開口にのみ形成される。
ＭＯＣＶＤ法で形成する場合、３族元素原料として、トリメチルガリウム（ＴＭＧ）およびトリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）等を用いることができる。窒素原料としてアンモニア（ＮＨ３）等を用いることができる。原料のキャリアガスとして、高純度水素、高純度窒素を用いることができる。エピタキシャル成長条件は、例えば、反応炉内圧力０．１ａｔｍ、成長温度１０００℃、成長速度０．１μｍ／ｈｒ以上３μｍ／ｈｒ以下である。
前述したエピタキシャル成長させる工程において、第１結晶層１０４および第３結晶層２０４を成長させる際に、同時に、Ｍｇ原子、Ｚｎ原子、Ｂｅ原子およびＣ原子からなる群より選択された少なくとも１つの原子を不純物原子としてドープする。つまり、第２原子をドーピングしながら、結晶層をエピタキシャル成長により形成する。この際、３族原料および５族原料とともに反応炉内にドープ原料ガスを導入すればよい。ドープ原料としては、ビスシクロペンタジエニルマグネシウム、四塩化炭素、ジエチルジンク、ビスメチルシクロペンタジエニルベリリウムなどを用いることができる。なお、不純物原子である第２原子を含まない第１結晶前駆体層および第３結晶前駆体層をエピタキシャル成長で形成した後に、不純物原子をイオン注入または熱拡散等により当該前駆体層にドーピングすることで、第１結晶層１０４および第３結晶層２０４を形成してもよい。
図５は、電界効果トランジスタ４００の断面例を示す。電界効果トランジスタ４００は、ベース基板１０２、第１結晶層１０４、第３結晶層２０４、阻害層３０２、チャネル層４０２、ショットキ層４０４、オーミック電極４０６およびゲート電極４０８を有する。電界効果トランジスタ４００のベース基板１０２、第１結晶層１０４、第３結晶層２０４および阻害層３０２は、半導体基板１００、半導体基板２００および半導体基板３００のベース基板１０２、第１結晶層１０４、第３結晶層２０４および阻害層３０２と同様である。
チャネル層４０２およびショットキ層４０４は、半導体基板３００における第４結晶層３０４および第５結晶層３０６と同様であり、オーミック電極４０６およびゲート電極４０８を形成することで、第４結晶層３０４および第５結晶層３０６が各々チャネル層４０２およびショットキ層４０４になる。オーミック電極４０６は電界効果トランジスタ４００と外部回路とを接続する。オーミック電極４０６として、ショットキ層４０４側からＴｉ／Ａｕの積層金属構造が例示できる。ゲート電極４０８は電界効果トランジスタ４００に信号を入力する。ゲート電極４０８として、ショットキ層４０４側からＮｉ／Ａｕの積層金属構造が例示できる。
電界効果トランジスタ４００の製造方法を説明する。電界効果トランジスタ４００は、半導体基板３００を用いて製造する。半導体基板３００における第５結晶層３０６の上に、ゲート電極４０８と、ゲート電極４０８から離してゲート電極４０８を挟むようにして二つのオーミック電極４０６を形成する。
オーミック電極４０６およびゲート電極４０８を構成する金属は、たとえば蒸着法、スパッタ法またはＣＶＤ法で形成される。所望の形状に形成するにはフォトリソグラフィ法を用いることができる。フォトリソグラフィ法とリフトオフ法の組み合わせでオーミック電極４０６およびゲート電極４０８が形成できる。オーミック電極４０６は、よりよいオーミック接触性を得るためにアニールされることが好ましい。アニール条件として、窒素雰囲気中で８００℃、３０秒の熱処理を挙げることができる。
ベース基板１０２として（１１１）面が主面の２インチＳｉ基板を準備した。Ｓｉ基板上の全面に、阻害層３０２として酸化シリコン層を堆積した。酸化シリコン層は、スパッタ法にて１５０ｎｍの厚みで堆積した。酸化シリコン層の上に１００μｍ角の開口を有する感光性樹脂をフォトリソグラフィにより形成し、感光性樹脂をマスクとして酸化シリコン層と自然酸化膜をウェットエッチングしてＳｉ基板を露出させた。
感光性樹脂を除去した後、Ｓｉ基板をエピタキシャル成長炉に搬入し、表面前処理の後、炉内に原料ガスを供給して、界面制御層、第１結晶層１０４としてのバッファ層、第３結晶層２０４としての空乏結晶層、チャネル層４０２およびショットキ層４０４をエピタキシャル成長で形成した。各層の組成、厚み、Ｍｇ原子のドーピング濃度を表１に示す。
Figure 2012060110
比較のため、表１に記載と同様の結晶構造を有し、バッファ層および空乏結晶層に対応する層にＭｇ原子がドープされていない基板を作製した。以下、Ｍｇ原子がドープされた基板を「ドープ基板」、Ｍｇ原子がドープされていない基板を「非ドープ基板」と呼称する。
原料ガスとして、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、ビスシクロペンタジエニルマグネシウムおよびアンモニア（ＮＨ３）を用いた。成長炉内の圧力は３０ｋＰａに保った。原料ガスのキャリアガスとして、水素を用いた。各層の成長においては、各原料の供給量、基板温度を制御しながら行った。
ドープ基板および非ドープ基板の結晶層をＳＩＭＳにより分析したところ、バッファ層および空乏結晶層には、５×１０１７ｃｍ−３から１×１０１８ｃｍ−３のＳｉ原子および５×１０１７ｃｍ−３から１×１０１８ｃｍ−３のＯ原子が混入していた。
ドープ基板および非ドープ基板にオーミック電極、素子分離、ゲート電極をこの順番で形成し、電界効果トランジスタを作製した。オーミック電極は、結晶側から、Ｔｉ（１０ｎｍ）／Ａｌ（１５０ｎｍ）／Ｎｉ（２０ｎｍ）／Ａｕ（３００ｎｍ）とした。オーミック電極は、蒸着法、フォトリソグラフィおよびリフトオフ法を用いて形成した。オーミック電極は、形成後に８００℃で６０秒間、窒素雰囲気中でのアニールを実施した。
素子分離は窒素イオンを打ち込むことで行った。打ち込みの加速電圧は２０ＫｅＶおよび１００ＫｅＶとした。窒素イオンのドーズ量は、どちらも１×１０１４ｃｍ２とした。ゲート電極は、結晶側から、Ｎｉ（１５ｎｍ）／Ａｕ（２００ｎｍ）とした。ゲート電極は、蒸着法、フォトリソグラフィおよびリフトオフ法を用いて形成した。作製したトランジスタは、ドープ基板を使用したものをドープトランジスタ、非ドープ基板を用いたものを非ドープトランジスタと呼称する。
図６は、ドープトランジスタのＩＶ特性を示す。図７は、非ドープトランジスタのＩＶ特性を示す。ＩＶ特性は、オーミック電極の一つ（ソース）をグランドとし、もう一つのオーミック電極（ドレイン）に与える電圧を０Ｖから１０Ｖまで変化させ、その間にドレインに流れる電流を評価した。また、ゲート電圧Ｖｇを０Ｖから−５Ｖまで、１Ｖステップで変化させてＩＶ特性を評価した。
非ドープトランジスタでは、ゲート電圧を変化させた０Ｖ〜−５Ｖの範囲のうち、限られた電圧範囲でしかドレイン電流の変調は見られなかった。また、非ドープトランジスタでは、ゲート電圧として負電圧を印加しても、ドレイン電圧はピンチオフしなかった。
これに対し、ドープトランジスタでは、印加したゲート電圧の範囲（０Ｖ〜−５Ｖ）の全域でドレイン電流の変調が観察できた。これはゲート電圧によるドレイン電流の良好な制御性を示す。またドープトランジスタでは、ドレイン電圧はピンチオフし、良好なピンチオフ性を示した。このような非ドープトランジスタとドープトランジスタの性能の差は、バッファ層と空乏結晶層にＭｇ原子をドープしたことにより得られた効果である。
なお、前述した実施の形態では、半導体デバイスとして電界効果トランジスタを例示しているが、バイポーラトランジスタ、ＬＥＤ等他の能動デバイスであってもよい。
１００…半導体基板、１０２…ベース基板、１０４…第１結晶層、２００…半導体基板、２０２…第２結晶層、２０４…第３結晶層、３００…半導体基板、３０２…阻害層、３０４…第４結晶層、３０６…第５結晶層、４００…電界効果トランジスタ、４０２…チャネル層、４０４…ショットキ層、４０６…オーミック電極、４０８…ゲート電極

Claims (12)

  1. ベース基板と、
    前記ベース基板の上または上方に形成された第１結晶層とを有し、
    前記第１結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子と、アクセプタとして機能する少なくとも１つの原子である第２原子とを含む３−５族化合物半導体層である
    半導体基板。
  2. 前記第２原子が、Ｍｇ原子、Ｚｎ原子、Ｂｅ原子およびＣ原子からなる群より選択された少なくとも１つの原子である
    請求項１に記載の半導体基板。
  3. 前記第１結晶層の上方に形成された第２結晶層と、
    前記第１結晶層と前記第２結晶層との間に形成された第３結晶層と
    を更に有し、
    前記第２結晶層および前記第３結晶層は３−５族化合物半導体層であり、
    前記第３結晶層は、前記第２原子を有し、
    前記第３結晶層に含まれる前記第２原子の総数が、前記第１結晶層に含まれる前記第２原子の総数より少ない
    請求項１または請求項２に記載の半導体基板。
  4. 前記第２結晶層は、半導体能動素子の活性層として機能する
    請求項３に記載の半導体基板。
  5. 前記第３結晶層は、空乏状態にある
    請求項３または請求項４に記載の半導体基板。
  6. 前記第１結晶層、前記第２結晶層および前記第３結晶層が、３−５族窒化物半導体層である
    請求項３から請求項５の何れか一項に記載の半導体基板。
  7. 前記ベース基板の上または上方に形成された阻害層を更に有し、
    前記阻害層は開口を有し、
    前記阻害層は結晶成長を阻害し、
    前記阻害層は前記第１原子を含み、
    前記第１結晶層は、前記開口に形成される
    請求項１から請求項６の何れか一項に記載の半導体基板。
  8. 前記阻害層が、酸化シリコン層、窒化シリコン層または酸窒化シリコン層である
    請求項７に記載の半導体基板。
  9. ベース基板と、
    前記ベース基板の上または上方に形成された第１結晶層と、
    前記第１結晶層の上または上方に形成された活性層と、
    を有し、
    前記第１結晶層は、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子と、アクセプタとして機能する少なくとも１つの原子である第２原子とを含む３−５族化合物半導体層である
    半導体デバイス。
  10. ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子を含み、結晶の成長を阻害する阻害層を形成する工程と、
    前記阻害層に開口を形成する工程と、
    前記開口の内部に、アクセプタとして機能する少なくとも１つの原子である第２原子を導入しながら、３−５族化合物半導体の第１結晶層をエピタキシャル成長により形成する工程と、を有する、
    半導体基板の製造方法。
  11. ベース基板の上または上方に、酸素原子およびシリコン原子からなる群より選択された少なくとも１つの原子である第１原子を含み、結晶の成長を阻害する阻害層を形成する工程と、
    前記阻害層に開口を形成する工程と、
    前記開口の内部に、３−５族化合物半導体の第１結晶前駆体層をエピタキシャル成長により形成する工程と、
    アクセプタとして機能する少なくとも１つの原子である第２原子で前記第１結晶前駆体層をドーピングすることにより第１結晶層を形成する工程と、を有する、
    半導体基板の製造方法。
  12. 前記阻害層が、酸化シリコン層、窒化シリコン層または酸窒化シリコン層である
    請求項１０または請求項１１に記載の半導体基板の製造方法。
JP2011174364A 2010-08-11 2011-08-09 半導体基板、半導体デバイスおよび半導体基板の製造方法 Active JP5746927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011174364A JP5746927B2 (ja) 2010-08-11 2011-08-09 半導体基板、半導体デバイスおよび半導体基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010180308 2010-08-11
JP2010180308 2010-08-11
JP2011174364A JP5746927B2 (ja) 2010-08-11 2011-08-09 半導体基板、半導体デバイスおよび半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012060110A true JP2012060110A (ja) 2012-03-22
JP5746927B2 JP5746927B2 (ja) 2015-07-08

Family

ID=45567540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011174364A Active JP5746927B2 (ja) 2010-08-11 2011-08-09 半導体基板、半導体デバイスおよび半導体基板の製造方法

Country Status (3)

Country Link
JP (1) JP5746927B2 (ja)
TW (1) TW201214700A (ja)
WO (1) WO2012020565A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077805A1 (ja) * 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2017228642A (ja) * 2016-06-22 2017-12-28 住友電気工業株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
CN108140561A (zh) * 2015-11-02 2018-06-08 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP2018093243A (ja) * 2018-03-22 2018-06-14 富士通株式会社 化合物半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2012523702A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311903A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 化合物半導体基板およびその製造方法
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP4749583B2 (ja) * 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2012523702A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077805A1 (ja) * 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN108140561A (zh) * 2015-11-02 2018-06-08 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR20180075524A (ko) * 2015-11-02 2018-07-04 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
CN108352327A (zh) * 2015-11-02 2018-07-31 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JPWO2017077805A1 (ja) * 2015-11-02 2018-08-23 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10629688B2 (en) 2015-11-02 2020-04-21 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US10770552B2 (en) 2015-11-02 2020-09-08 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
CN108352327B (zh) * 2015-11-02 2021-07-30 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN108140561B (zh) * 2015-11-02 2022-04-12 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR102491830B1 (ko) * 2015-11-02 2023-01-25 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP2017228642A (ja) * 2016-06-22 2017-12-28 住友電気工業株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2018093243A (ja) * 2018-03-22 2018-06-14 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2012020565A1 (ja) 2012-02-16
TW201214700A (en) 2012-04-01
JP5746927B2 (ja) 2015-07-08

Similar Documents

Publication Publication Date Title
US8072002B2 (en) Field effect transistor
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US8569800B2 (en) Field effect transistor
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8030164B2 (en) Compound semiconductor structure
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN116207136A (zh) Iii族氮化物层叠体
US20130099243A1 (en) Substrate breakdown voltage improvement for group iii-nitride on a silicon substrate
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
CN111406306A (zh) 半导体装置的制造方法、半导体装置
US20100123139A1 (en) Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013149959A (ja) 窒化物系半導体装置
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5746927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350