JP2012523702A - ＧａＮバッファ層におけるドーパント拡散変調 - Google Patents

ＧａＮバッファ層におけるドーパント拡散変調 Download PDF

Info

Publication number
JP2012523702A
JP2012523702A JP2012504808A JP2012504808A JP2012523702A JP 2012523702 A JP2012523702 A JP 2012523702A JP 2012504808 A JP2012504808 A JP 2012504808A JP 2012504808 A JP2012504808 A JP 2012504808A JP 2012523702 A JP2012523702 A JP 2012523702A
Authority
JP
Japan
Prior art keywords
layer
gan
dopant
growth
iii element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012504808A
Other languages
English (en)
Other versions
JP5670427B2 (ja
Inventor
ビーチ，ロバート
ザオ，ガング，ユアン
Original Assignee
エフィシエント パワー コンヴァーション コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エフィシエント パワー コンヴァーション コーポレーション filed Critical エフィシエント パワー コンヴァーション コーポレーション
Publication of JP2012523702A publication Critical patent/JP2012523702A/ja
Application granted granted Critical
Publication of JP5670427B2 publication Critical patent/JP5670427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体結晶、及びそれを形成する方法を提供する。当該方法は、ドーパント及びＩＩＩ族元素を含有するガスのフローを供給し、その後、ドーパント及びＩＩＩ族元素を含有するガスのフローを停止し、温度を低下させ、ＩＩＩ族元素を含有するガスのフローを再開し、そして、温度を上昇させることを含む。

Description

本発明は、窒化ガリウム（ＧａＮ）トランジスタの分野に関する。特に、本発明は、剰余のドーパントをトラップする方法及び装置に関する。
窒化ガリウム（ガリウムナイトライド；ＧａＮ）半導体デバイスは、大電流を担持し且つ高電圧に対応することができることにより、パワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスの開発は、概して、大電力／高周波用途に狙いを定めてきた。このような用途のために製造されるデバイスは、高電子移動度を示す一般的なデバイス構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）のように様々に呼ばれている。これらの種類のデバイスは、典型的に、例えば１００ｋＨｚ−１０ＧＨｚといった高周波数で動作しながら、例えば１００Ｖといった高電圧に耐えることができる。
ＧａＮ ＨＥＭＴデバイスは、少なくとも２つの窒化物層を備えた窒化物半導体を含んでいる。半導体上あるいはバッファ層上に形成された異なる複数の材料により、これらの層は異なるバンドギャップを有するようにされる。隣接する窒化物層内の異なる材料はまた、分極を生じさせ、これが、２つの層のジャンクション（接合）付近の、具体的には、狭い方のバンドギャップを有する層内の、導電性の２次元電子ガス（２ＤＥＧ）領域に寄与する。
分極を生じさせる窒化物層は典型的に、電荷がデバイス中を流れることを可能にする２ＤＥＧを含むＧａＮの層に隣接してＡｌＧａＮのバリア層を含む。このバリア層は、ドープされることもあるし、ドープされないこともある。２ＤＥＧ領域がゼロゲートバイアスでゲート下に延在することにより、大抵の窒化物デバイスはノーマリーオンデバイスすなわちデプレッションモードデバイスである。ゲートの下でゼロの印加ゲートバイスで２ＤＥＧ領域が空乏化すなわち除去される場合には、デバイスはエンハンスメントモードデバイスとなることができる。エンハンスメントモードデバイスは、ノーマリーオフであり、それにより安全性が付加されるため、望ましいものである。エンハンスメントモードデバイスは、電流を導通するために、ゲートに正バイアスが印加されることを必要とする。
図１は、従来のＧａＮトランジスタデバイス１００を例示している。デバイス１００は、シリコン（Ｓｉ）、炭化ケイ素（シリコンカーバイド；ＳｉＣ）、サファイア又はその他の材料からなる基板１１と、約０．１μｍから約１．０μｍの厚さの典型的に窒化アルミニウム（ＡｌＮ）及び窒化アルミニウムガリウム（ＡｌＧａＮ）からなる複数の遷移層１２と、ＭｇドープされたＧａＮ層１０と、約０．５μｍから約３μｍの厚さの典型的にＧａＮからなるバッファ層１３と、典型的に約０．０１μｍから約０．５μｍの厚さのＧａＮ又は窒化インジウムガリウム（ＩｎＧａＮ）からなる電流導通領域１４と、典型的に約０．０１μｍから約０．０３μｍの厚さの典型的にＡｌＧａＮ、Ａｌ、及びＳｉを有し得るチタン（Ｔｉ）からなるコンタクト領域１５と、約０．０１μｍから約０．０３μｍの厚さを有した、典型的にＧａに対するＡｌの比が約０．１から約０．５であるＡｌＧａＮからなるバリア層１６と、ニッケル（Ｎｉ）及び金（Ａｕ）の金属コンタクトからなるゲート構造１７と、例えばＮｉ及びＡｕなどのキャップ金属を備えたＴｉ及びＡｌからなるオーミックコンタクト金属１８、１９とを含んでいる。
従来のＧａＮトランジスタデバイス（例えば、図１）においてはＭｇドープされたＧａＮ材料の成長中、成長環境にマグネシウム（Ｍｇ）が添加される。このＭｇはＧａＮの表面に蓄積して結晶の一部となる。さらに、Ｍｇは、成長のこの部分において、成長チャンバーの壁を被覆する。Ｍｇドープされた材料の成長に続いて、Ｍｇが存在しない材料を有することを意図してアンドープのＧａＮを成長させることは、ＧａＮの表面に依然として存在するＭｇ及びチャンバー壁上のその他のＭｇの存在のために困難である。Ｍｇは成長チャンバー内を容易に動き回るので、この残余のＭｇは、延長された時間長さにわたって結晶を汚染し続けることになる。
従来のＧａＮトランジスタは数多くの欠点を有する。ブレイクダウン（絶縁破壊）電圧は（図１に示すような）ゲート１７の幅によって制限される。高電圧に達するためには、酸素汚染による残余のｎ型ドーピング及びアンドープのＧａＮ材料１３内の窒素欠陥に起因して、幅広のゲート、及びゲート１７とドレインコンタクト１８との間の大きい離隔が必要とされる。さらに、バッファ層にＭｇドーピングを用いる従来のＧａＮトランジスタは、バリア層付近のＭｇによって引き起こされる導電率の変動に悩まされる。
バリア層付近のドーパントによって引き起こされるデバイス性能の変動を排除しながら、ドープトバッファを用いるデバイスのブレイクダウンを改善することを達成する方法及び装置を提供することが望まれる。
上記課題を達成するためには、従来技術の上述の欠点を回避するように、剰余のドーパントを捕獲（トラップ）することが望ましい。
従来のＧａＮトランジスタデバイスを例示する断面図である。 本発明の第１実施形態に従って形成されるエンハンスメントモードＧａＮトランジスタデバイスを例示する断面図である。 単一段の中断及び複数段の中断の場合のバッファ層内のＭｇ濃度を、中断のない標準的な成長の場合と比較して示すグラフである。 本発明の第２実施形態に従って形成されるエンハンスメントモードＧａＮトランジスタデバイスを例示する断面図である。
以下の詳細な説明においては、特定の実施形態を参照する。これらの実施形態は、当業者がこれらの実施形態を実施することができるよう、十分に詳細に説明される。理解されるように、その他の実施形態も用いられることができ、また、様々な構造的、論理的及び電気的な変更が為され得る。
本発明は、剰余あるいは残余のドーパントをトラップするＭｇ成長中断層を有するＧａＮトランジスタデバイス、及びそのようなデバイスを製造する方法である。本発明は、例えば、より揮発性でない材料すなわち窒化マグネシウムを形成するように、Ｍｇを窒素と反応させるように設計される。この材料は、その後、ＧａＮ又はＡｌＧａＮの何れかの層によって覆われる。このコーティング工程はまた、被覆を支援するように低温で行われることができる。温度を下げることにより、ＭｇＮとＡｌ又はＧａとの間で、より少ない反応のみが起こることになる。ＡｌとＭｇＮとの反応は、ＡｌＮが形成されてＭｇＮがＭｇに還元されるものである。この反応は、所望の被覆及びＭｇＮの閉じ込めと競合する。故に、温度を下げることによって反応が抑制され得る場合、Ｍｇは、より容易にＭｇＮの形態にとどまることになる。
図２を参照して、エンハンスメントモードＧａＮトランジスタの形成に関して第１実施形態を説明する。図２は、デバイス２００の断面図を示している。デバイス２００は、下から上に、基板３１、遷移層群３２、Ｍｇドープ層３３、成長中断層３９、バッファ層３４、バリア層３５、オーミックコンタクト金属３６、３７、及びゲート構造３８を含んでいる。成長中断層（Ｍｇ拡散バリア）３９は、１層以上の、高濃度にＭｇドープされたＧａＮの層を有し得る。これらは、成長を中断し、表面をアンモニアに晒すことによって形成される。Ｍｇの他に、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、カルシウム（Ｃａ）、バナジウム（Ｖ）又は他の遷移金属を含むその他の好適なドーパントも使用され得る。
続いて、一例としてＭｇをドーパントとする場合を参照して、図２の構造の形成方法を説明する。基板３１上に、核生成及び成長により、複数の遷移層３２が形成される。基板３１は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア、酸化リチウムガリウム（ＬｉＧａＯ２）、窒化ガリウム（ＧａＮ）又はその他の好適材料を有し得る。遷移層３２は、好ましくは約０．１μｍから約１．０μｍの厚さであり、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＳｉＯ２、ＳｉＮ、ＭｇＯ、Ａｌ２Ｏ３、又はこれらの組み合わせを有し得る。遷移層３２は典型的に、その厚さにおいて約１０００Åより薄い。その後、Ｍｇドープ層３３が成長される。Ｍｇドープ層３３は、Ｍｇ濃度が１０１６原子／ｃｍ３と１０１９原子／ｃｍ３との間で厚さが約０．１μｍから約１．０μｍのＧａＮを有し得る。次に、Ｍｇを阻止する成長中断層３９が成長される。成長中断層３９の形成は、Ｍｇ含有材料を用いずにＧａＮを成長させること、アンモニア又はその他の活性窒素源（例えば、プラズマＮ２）の供給を管理しながらＧａ含有材料の供給を停止させて窒化マグネシウムの層を形成すること、Ｇａの供給を開始してＧａＮの層を成長させることによって窒化マグネシウム層を封止すること、及び、成長を再び中断し、最終的な層内の目標Ｍｇ濃度に到達するまでこれらのシーケンスを繰り返すことで構成される。次に、バッファ層３４、バリア層、及びゲート構造３８が成長され、ゲートコンタクトを形成するための材料処理が行われる。バッファ層３４は、好ましくは約０．５μｍから約３．０μｍの厚さを有し、ＧａＮを有し得る。バリア層３５は、好ましくは約０．０１μｍと約０．０３μｍとの間の厚さを有し、Ａｌの割合が約０．１から約０．５であるＡｌＧａＮを有し得る。Ａｌの割合とは、Ａｌの割合にＧａの割合を足し合わせたものが１に等しくなるようにしたＡｌの含有量である。ゲート構造３８は、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）又はタングステンシリサイド（ＷＳｉ２）などの高融点金属コンタクトを備えたｐ型ＧａＮを有し得る。ゲート構造は、例えばＮｉとその上のＡｕなどの単純金属、例えばＧａＮとその上のＴｉＮなどの金属を備えた半導体、又は、例えばＧａＮとその上のＳｉＮとその上のＴｉＮなどの半導体とその上の絶縁体とその上の金属、を有することができる。その他の半導体として、Ｓｉ、ＧａＡｓ又はＩｎＡｌＧａＮであってもよい。その他の絶縁体として、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＳｉＯ２、ＳｉＮ、ＭｇＯ、Ａｌ２Ｏ３であってもよい。その他の金属として、Ａｌ、Ｎｉ、Ａｕ、Ｐｔなどであってもよい。また、金属に代えて、ポリシリコンが使用されてもよい。金属及びゲート層は各々、好ましくは約０．０１μｍから約１．０μｍの厚さである。ゲート構造の総厚は、好ましくは１μｍ未満とし得る。次に、ゲート構造３８がデバイスのその他の領域内でエッチングされ、オーミックコンタクト３６、３７が作り出される。オーミックコンタクト金属３６、３７は、チタン（Ｔｉ）及び例えばニッケル（Ｎｉ）と金（Ａｕ）などのキャップメタルを備えたアルミニウム（Ａｌ）、又は、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を有し得る。コンタクト領域に結合された、イオン注入された高濃度ドープ領域も存在し得る。主（プライマリ）チャネル領域は、ｎ型ドープされたＧａＮ、又はアンドープあるいは真性ＩｎＡｌＧａＮとし得る。
上述の方法によれば、ゲートの下のｐ型ＧａＮ層３３と一連の成長中断層３９との付加により、ＧａＮバッファ層３４内のＭｇの濃度が低減される。図２における層３３のＭｇドーピングは、デバイスのブレイクダウン電圧を高める。デバイスのゲート長は、デバイスのブレイクダウン電圧を低下させることなく、大幅に短くされることができる。より短いゲート長により、デバイスのゲート容量（キャパシタンス）が低減される。より小さいゲート容量により、デバイスのスイッチング速度が向上される。成長中断層３９は、層３４内且つバリア層３５付近のＭｇ濃度を低下させる。
図３は、成長中断層なしと、単一の成長中断層を有するバッファ層と、６個の成長中断層を有するバッファ層とで、バッファ層内のＭｇ濃度を比較するグラフである。複数成長中断の曲線から見て取れるように、各成長中断は中断の位置に高めのＭｇ濃度を作り出し、それは後続の層内の低めのＭｇ濃度に続かれる。各成長中断層がＭｇを低下させ、そして、複数層の適用によって、より小さい距離で低濃度のＭｇを得ることができる。
層３４内の低減されたＭｇはデバイスの導電率を高める。層３４内の低減されたＭｇはまた、デバイス導電率の低下なく、層３３を層３５の近傍に配置することを可能にする。さらに、層３５への層３３の接近は、向上されたデバイスブレイクダウンと、より低いゲートリーク電流とをもたらす。しかしながら、図２の構造は幾つかの欠点を有する。成長中断層３９を作り出すのに要する時間が大きくなり、製造コストの増加をもたらし得る。また、反応炉部分からの汚染により、幾らかのＭｇが依然として層３４内に存在する。
次に、図４を参照して、エンハンスメントモードＧａＮトランジスタの形成に関して第２実施形態を説明する。図４は、以下に述べる方法によって形成されるデバイス３００の断面図を示している。本発明のこの実施形態は、図２の成長中断層３９がここではＡｌＧａＮ層４９で置き換えられている点で、第１実施形態と異なる。ＡｌＧａＮ層（ドープされた拡散バリア）４９は、１層以上のＡｌＧａＮ層を有し得る。これらは、第１実施形態と同様に成長を中断してＧａＮ表面をアンモニアに晒し、それに続いてＡｌＧａＮを堆積し、そしてＧａＮを堆積することによって形成される。ＡｌＧａＮ層のＡｌの割合は、約０．３と約１との間である。ＡｌＧａＮ層の厚さは好ましくは、約０．００５μｍから約０．０３μｍである。
図４の構造の形成方法は、一例としてＭｇをドーパントとして第１実施形態（図２）に関して説明したのと同様である。様々な層の寸法及び組成も、第１実施形態のそれらと同様である。しかしながら、成長中断層３９（図２）を形成することに代えて、ＡｌＧａＮ層４９が形成される。ＡｌＧａＮ層４９の形成は、Ｍｇ含有材料を用いずにＧａＮを成長させること、アンモニア又はその他の活性窒素源（例えば、プラズマＮ２）の供給を管理しながらＧａ含有材料の供給を停止させて窒化マグネシウムの層を形成すること、成長温度を低下させること、Ａｌ及び／又はＧａの供給を開始してＧａＮの層を成長させることによって窒化マグネシウム層を封止すること、成長温度を当初の温度に戻してＧａＮを成長させること、及び、成長を再び中断し、最終的な層内の目標Ｍｇ濃度に到達するまでこれらのシーケンスを繰り返すことで構成される。成長温度を低下させる工程及び当初の温度に戻す工程は、必要に応じてのものである。
上述の方法によれば、ゲートの下のｐ型ＧａＮ層４３と一連の成長中断及びＡｌＧａＮ層４９との付加により、ＧａＮバッファ層４４内のＭｇの濃度が低減される。第２実施形態は、第１実施形態と同じ利点を共有する。また、拡散バリア４９へのＡｌＧａＮ層の付加は、各成長中断工程の効果を高め、バッファ層４４内の所望のＭｇドーピングレベルを達成するための工程数を削減する。
以上の説明及び図面は単に、ここで説明した特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。

Claims (8)

  1. 基板と、
    前記基板上の一組の遷移層と、
    前記一組の遷移層上の、変調され且つ低下された密度でドーパント原子を含有するＩＩＩ−Ｎ化合物と、
    を有する半導体結晶。
  2. 前記ドーパント原子は、Ｍｇ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃａ、Ｖ及びその他の遷移金属からなる群から選択されている、請求項１に記載の半導体結晶。
  3. Ｍｇを含まないＧａＮ材料を成長する工程と、
    アンモニア又はその他の活性窒素源の供給を管理しながら、Ｇａ含有材料の供給を停止する工程と、
    その後、Ｇａの供給を開始する工程と、
    を有する半導体結晶を製造する方法。
  4. 前記工程群が複数回繰り返される、請求項３に記載の方法。
  5. ドーパント及びＩＩＩ族元素を含有するガスのフローを供給する工程と、
    前記ドーパント及びＩＩＩ族元素を含有するガスのフローを停止する工程と、
    温度を低下させる工程と、
    ＩＩＩ族元素を含有するガスのフローを再開する工程と、
    温度を上昇させる工程と、
    を有する半導体結晶を製造する方法。
  6. ガスの中断、温度低下、ガスの再導入及び温度上昇のシーケンスが複数回繰り返される、請求項５に記載の方法。
  7. 前記ＩＩＩ族元素を含有するガスは、トリメチルガリウム、トリメチルアルミニウム、トリエチルガリウム、トリエチルアルミニウム及びトリエチルインジウムのうちの１つ以上の混合物である、請求項５に記載の方法。
  8. 前記ドーパント原子は、Ｍｇ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃａ、Ｖ及びその他の遷移金属からなる群から選択される、請求項５に記載の方法。
JP2012504808A 2009-04-08 2010-04-07 ＧａＮバッファ層におけるドーパント拡散変調 Active JP5670427B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16782009P 2009-04-08 2009-04-08
US61/167,820 2009-04-08
PCT/US2010/030194 WO2010118101A1 (en) 2009-04-08 2010-04-07 Dopant diffusion modulation in gan buffer layers

Publications (2)

Publication Number Publication Date
JP2012523702A true JP2012523702A (ja) 2012-10-04
JP5670427B2 JP5670427B2 (ja) 2015-02-18

Family

ID=42933716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504808A Active JP5670427B2 (ja) 2009-04-08 2010-04-07 ＧａＮバッファ層におけるドーパント拡散変調

Country Status (8)

Country Link
US (1) US8431960B2 (ja)
JP (1) JP5670427B2 (ja)
KR (1) KR101620987B1 (ja)
CN (1) CN102365763B (ja)
DE (1) DE112010001557T5 (ja)
HK (1) HK1165614A1 (ja)
TW (1) TWI409859B (ja)
WO (1) WO2010118101A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US9299821B2 (en) 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
WO2013032906A1 (en) 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8946771B2 (en) * 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
KR102083495B1 (ko) 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
CN103872198B (zh) * 2014-03-24 2016-09-28 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
CN105092324B (zh) * 2014-05-07 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法
CN103972336B (zh) * 2014-05-27 2017-03-22 内蒙古华延芯光科技有限公司 利用温度循环法提高GaN基LED器件工作寿命的方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
FR3043251B1 (fr) * 2015-10-30 2022-11-11 Thales Sa Transistor a effet de champ a rendement et gain optimise
DE112016005022T5 (de) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
EP3442026B1 (en) 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
TWI775121B (zh) * 2020-07-27 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
US11316040B2 (en) 2020-09-14 2022-04-26 Vanguard International Semiconductor Corporation High electron mobility transistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031A (en) * 1851-04-08 Gkraih separator and ban
JPH1168252A (ja) * 1997-08-25 1999-03-09 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2006096620A (ja) * 2004-09-29 2006-04-13 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層製造方法及びその構造
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2009021362A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス、ｉｉｉ族窒化物電子デバイスのための積層体ウエハ、およびｉｉｉ族窒化物電子デバイスを作製する方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112830B2 (en) 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
TWI295085B (en) * 2003-12-05 2008-03-21 Int Rectifier Corp Field effect transistor with enhanced insulator structure
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US20060049418A1 (en) * 2004-09-03 2006-03-09 Tzi-Chi Wen Epitaxial structure and fabrication method of nitride semiconductor device
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7485512B2 (en) 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP4341702B2 (ja) * 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031A (en) * 1851-04-08 Gkraih separator and ban
JPH1168252A (ja) * 1997-08-25 1999-03-09 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2006096620A (ja) * 2004-09-29 2006-04-13 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層製造方法及びその構造
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2009021362A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス、ｉｉｉ族窒化物電子デバイスのための積層体ウエハ、およびｉｉｉ族窒化物電子デバイスを作製する方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法

Also Published As

Publication number Publication date
CN102365763B (zh) 2015-04-22
DE112010001557T5 (de) 2012-09-13
JP5670427B2 (ja) 2015-02-18
TWI409859B (zh) 2013-09-21
WO2010118101A1 (en) 2010-10-14
US8431960B2 (en) 2013-04-30
CN102365763A (zh) 2012-02-29
HK1165614A1 (en) 2012-10-05
KR101620987B1 (ko) 2016-05-13
KR20120002985A (ko) 2012-01-09
US20100258912A1 (en) 2010-10-14
TW201103077A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10868134B2 (en) Method of making transistor having metal diffusion barrier
JP5663000B2 (ja) 逆拡散抑制構造
US8866192B1 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US20120238063A1 (en) Termination and Contact Structures for a High Voltage Gan-Based Heterojunction Transistor
US10388779B2 (en) Semiconductor device and manufacturing method thereof
US8956935B2 (en) Method for manufacturing compound semiconductor device
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
JP6591169B2 (ja) 半導体装置及びその製造方法
JP2011082217A (ja) 化合物半導体装置及びその製造方法
US11721752B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
JP2007537580A (ja) 絶縁体構造を強化した電界効果トランジスタ
US8901609B1 (en) Transistor having doped substrate and method of making the same
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
JP2007329483A (ja) エンハンスモード電界効果デバイスおよびその製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
CN110875379B (zh) 一种半导体器件及其制造方法
JP2016225426A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141217

R150 Certificate of patent or registration of utility model

Ref document number: 5670427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250