KR20120002985A - 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 - Google Patents

갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 Download PDF

Info

Publication number
KR20120002985A
KR20120002985A KR1020117023109A KR20117023109A KR20120002985A KR 20120002985 A KR20120002985 A KR 20120002985A KR 1020117023109 A KR1020117023109 A KR 1020117023109A KR 20117023109 A KR20117023109 A KR 20117023109A KR 20120002985 A KR20120002985 A KR 20120002985A
Authority
KR
South Korea
Prior art keywords
layer
group
gan
gas
growth
Prior art date
Application number
KR1020117023109A
Other languages
English (en)
Other versions
KR101620987B1 (ko
Inventor
로버트 비치
구앙 유안 자오
Original Assignee
이피션트 파워 컨버젼 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이피션트 파워 컨버젼 코퍼레이션 filed Critical 이피션트 파워 컨버젼 코퍼레이션
Publication of KR20120002985A publication Critical patent/KR20120002985A/ko
Application granted granted Critical
Publication of KR101620987B1 publication Critical patent/KR101620987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

반도체 결정 및 그 제조방법. 상기 방법은, 가스를 함유한 도펀트와 3족 원소의 흐름을 제공하는 단계, 그 다음에, 가스를 함유한 도펀트와 3족 원소의 흐름을 차단하는 단계, 온도를 강하시키는 단계, 가스를 함유한 3족 원소의 흐름을 재개하는 단계, 및 그 다음에, 온도를 상승시키는 단계를 포함한다.

Description

갈륨 나이트라이드 완충층에서의 도펀트 확산 변조{DOPANT DIFFUSION MODULATION IN GAN BUFFER LAYERS}
본 발명은, 갈륨 나이트라이드 트랜지스터(gallium nitride(GaN) transistors)에 관한 것이다. 특히, 본 발명은 과잉 도펀트(excess dopants)를 트랩(trap)하는 방법 및 장치에 관한 것이다.
갈륨 나이트라이드(GaN) 반도체 장치는, 대전류를 흘려보내고 고압을 지지하는 능력 때문에 전력(power) 반도체 장치에 점점 더 선호된다. 이러한 장치의 개발은, 일반적으로 고전력/고주파 애플리케이션(applications)을 목표로 하여 왔다. 이러한 종류의 애플리케이션을 위해 제조된 장치는, 고 전자 이동도(high electron mobility)를 나타내는 일반적인 장치 구조를 기반으로 하며, 헤테로정션 필드 이펙트 트랜지스터(heterojunction field effect transistors; HFET), 하이 일렉트론 모빌리티 트랜지스터(high electron mobility transistors; HEMT), 또는 모듈레이션 도프트 필드 이펙트 트랜지스터(modulation doped field effect transistors; MODFET)로 다양하게 불린다. 이러한 종류의 장치는, 일반적으로 고주파수, 예를 들어 100㎑ ~ 10㎓에서 작동하면서 고압, 예를 들어 100볼트를 견뎌낼 수 있다.
GaN HEMT 장치는, 2개 이상의 나이트라이드층을 구비한 나이트라이드 반도체를 포함한다. 상기 반도체 위에 또는 완충층(buffer layer) 위에 형성된 상이한 물질은, 상기 나이트라이드층이 상이한 밴드갭(band gaps)을 갖게 한다. 또한, 인접하는 나이트라이드층의 상이한 물질은, 분극(polarization)을 야기하는데, 이는 2개 층, 특히 밴드갭(band gap)이 더 좁은 층의 접합 근처에, 도전성의 2차원 전자 가스(two dimensional electron gas: 2DEG) 영역을 초래한다.
분극을 야기하는 나이트라이드층은, 일반적으로, 상기 장치를 통과하여 전하(charge)를 흐르게 해주는 2DEG 영역을 포함하는 GaN의 층에 인접한 AlGaN의 장벽층을 포함한다. 이러한 장벽층은, 도핑되거나 미도핑될 수 있다. 제로(0)의 게이트 바이어스(gate bias)에서 2DEG 영역이 게이트 아래에 존재하기 때문에, 대부분의 나이트라이드 장치는 일반적으로, 온(on) 또는 디플리션형(depletion mode) 장치이다. 제로(0)가 인가되는 게이트 바이어스에서, 2DEG 영역이 게이트 아래에서 디플리트(deplete) 즉, 제거되면, 상기 장치는 인핸스먼트형(enhancement mode) 장치가 될 수 있다. 인핸스먼트형 장치는, 일반적으로 오프(off) 상태이며, 상기 장치가 더 높은 안전성을 제공하기 때문에 바람직하다. 인핸스먼트형 장치는, 전류를 흘려보내기 위하여, 게이트에 양(positive)의 바이어스를 인가하는 것이 필요하다.
도 1은, 종래의 GaN 트랜지스터 장치(100)를 나타낸다. 장치(100)는, 실리콘(Si), 실리콘 카바이드(SiC), 사파이어(sapphire) 또는 다른 물질로 구성된 기판(11), 두께가 약 0.1㎛ 내지 약 1.0㎛ 되는, 알루미늄 나이트라이드(AlN)와 알루미늄 갈륨 나이트라이드(AlGaN)로 일반적으로 구성된 천이층(transition layer)(12), Mg 도핑 GaN층(10), 두께가 약 0.5㎛ 내지 약 3㎛ 되는, GaN로 일반적으로 구성된 완충층(buffer layer)(13), 일반적으로 두께가 약 0.01㎛ 내지 약 0.5㎛ 되는, GaN 또는 인듐 갈륨 나이트라이드(InGaN)로 구성된 전류 전도 영역(14), 일반적으로 두께가 약 0.01㎛ 내지 약 0.03㎛ 되는, Si을 가질 수 있는 AlGaN, Al, 및 티타늄(Ti)으로 일반적으로 구성된 콘택 영역(15), 두께가 약 0.01㎛ 내지 약 0.03㎛ 되는, Al 대 Ga 비율이 약 0.1 내지 약 0.5인 AlGaN으로 일반적으로 구성된 장벽층(barrier layer)(16), 니켈(Ni)과 금(Au) 금속 콘택으로 구성된 게이트 구조(17), 및 Ni과 Au와 같은 캡핑(capping) 금속을 구비하는 Ti와 Al로 구성된 오믹 콘택 금속(ohmic contact metal)(18, 19)을 포함한다.
종래의 GaN 트랜지스터 장치(예를 들어, 도 1)의 Mg 도핑 GaN 물질을 성장시키는 동안에, 마그네슘(Mg)을 성장 환경에 추가한다. 이러한 마그네슘은, GaN의 표면에 축적하여 결정의 일부분을 이룬다. 게다가 Mg는, 이러한 성장의 일부분 동안에 성장 챔버(chamber)의 내벽을 코팅(coating)한다. GaN의 표면에 여전히 잔존하는 Mg와, 상기 챔버의 내벽 상의 다른 Mg가 존재하기 때문에, Mg 도핑 물질의 성장에 후속하여, Mg가 존재하지 않는 물질을 가지려는 목적으로 미도핑 GaN을 성장시키는 것은 어렵다. 이러한 잔존하는 Mg는, Mg가 성장 챔버 주위로 쉽게 이동함에 따라 상기 결정을 장시간 동안 계속 오염시킬 것이다.
종래의 GaN 트랜지스터는, 많은 단점을 가지고 있다. 항복전압(breakdown voltage)이 게이트(17)(도 1에 도시됨)의 폭에 의해 제한 받는다. 고압에 도달하기 위해서는, 미도핑 GaN 물질(13)의 산소 오염 및 질소 공동(vacancy)으로 인한 잔존성의 n형 도핑 때문에, 넓은 게이트와, 게이트(17)와 드레인 콘택(18) 사이의 큰 이격(separation)이 필요하다. 게다가 완충층에 Mg 도핑을 사용하는 종래의 GaN 트랜지스터는, 장벽층 근처의 Mg에 의해 야기되는 전도도(conductivity)의 변화를 겪는다.
장벽층 근처의 도펀트에 의해 야기되는 장치 성능 변화를 해소하면서 도핑된 완충층을 사용하여 장치의 개선된 항복전압을 달성하는 방법 및 장치를 제공하는 것이 바람직하다.
이러한 목적을 달성하려면, 상기한 종래의 단점을 방지하기 위하여, 과잉 도펀트를 트랩하는 것이 바람직하다.
도 1은, 종래의 GaN 트랜지스터 장치의 단면도를 나타낸다.
도 2는, 본 발명의 제1실시예에 따라 형성된 인핸스먼트형 GaN 트랜지스터 장치의 단면도를 나타낸다.
도 3은, 1회 및 복수회 행 단절(single and multiple row interrupt) 성장법을 비단절(non-interrupted) 또는 표준 성장법과 비교하기 위한 완충층의 Mg 농도 그래프이다.
도 4는, 본 발명의 제2실시예에 따라 형성된 인핸스먼트형 GaN 트랜지스터 장치의 단면도를 나타낸다.
이하, 상세한 설명에서, 특정한 실시예를 참조하기로 한다. 이러한 실시예를, 당업자가 실시할 수 있도록 충분히 상세하게 설명하기로 한다. 다른 실시예를 사용할 수 있고, 다양한 구조적인, 논리적인, 및 전기적인 변경을 할 수 있음을 알아야 한다.
본 발명은, 과잉 또는 잔존 도펀트를 트랩하는 Mg 성장단절층을 구비한 GaN 트랜지스터 장치 및 그 장치를 제조하는 방법이다. 본 발명은, Mg를 질소와 반응시켜 예를 들어 휘발성이 적은 물질, 즉 마그네슘 나이트라이드를 형성하도록 한다. 그 다음에, 이러한 물질을, GaN 또는 AlGaN 중 어느 하나의 층으로 덮는다. 코팅을 지원하기 위하여, 코팅 단계를 저온에서도 행할 수 있다. 온도를 낮춤으로써, MgN와 Al 또는 Ga 사이의 반응이 보다 적게 일어날 것이다. Al와 MgN의 반응은, AlN을 형성하고, MgN을 Mg로 변환하는 그러한 것이다. 이러한 반응은, 소망하는 MgN의 코팅 및 구속(entrapment)과 경쟁 관계에 있다. 따라서 온도를 낮춤으로써 상기 반응을 억제할 수 있으면, Mg는 MgN 형태로 더욱 용이하게 잔존할 것이다.
도 2를 참조하여, 제1실시예를, 인핸스먼트형 GaN 트랜지스터의 구조에 관하여 설명하기로 한다. 도 2는, 장치(200)의 단면도를 나타낸다. 장치(200)는, 아래에서 위로, 기판(31), 천이층(32), Mg도핑층(33), 성장단절층(grow interrupt layers)(39), 완충층(34), 장벽층(35), 오믹 콘택 금속(36, 37), 및 게이트 구조물(38)을 포함한다. 성장단절층(Mg 확산 장벽)(39)은, 1개 이상의 고 Mg 도핑 GaN층으로 구성될 수 있다. 성장단절층은, 성장을 단절시키고, 그 표면을 암모니아에 노출시킴으로써 형성된다. Mg 외에 철(Fe), 니켈(Ni), 망간(Mn), 칼슘(Ca), 바나듐(V), 또는 다른 천이 금속을 포함하는 다른 적절한 도펀트를 사용할 수 있다.
도 2 구조의 형성법을, 일예로 도펀트로서의 Mg에 관하여 설명하기로 한다. 핵형성(nucleation) 및 성장법에 의해 기판(31) 위에 천이층(32)을 형성한다. 기판(31)을, 실리콘(Si), 실리콘 카바이드(SiC), 사파이어, 리튬 갈륨 옥사이드(lithium gallium oxide(LiGaO2), 갈륨 나이트라이드(GaN), 또는 다른 적절한 물질로 구성할 수가 있다. 천이층(32)을, AlN, AlGaN, InAlGaN, SiO2, SiN, MgO, Al2O3, 또는 이들의 조합물로, 바람직하게는 약 0.1㎛ 내지 약 1.0㎛의 두께로 구성할 수 있다. 천이층(32)은, 일반적으로 두께가 약 1000Å보다 작다. 그런 다음에, Mg도핑층(33)을 성장시킨다. Mg도핑층(33)을, Mg 농도가 1016 원자/cm3와 1019 원자/cm3 사이 이고, 두께가 약 0.1㎛ 내지 약 1.0㎛인 GaN으로 구성할 수 있다. 그 다음에, Mg 차단(blocking)형 성장단절층(39)을 성장시킨다. 성장단절층(39)의 형성법은, Mg 함유 물질이 없는 GaN을 성장시키는 단계, 암모니아 또는 다른 활성화된 질소 소스(source)(예를 들어, 플라즈마 N2)의 공급을 유지하면서 Ga 함유 물질의 공급을 중단하여 마그네슘 나이트라이드 층을 형성하는 단계, Ga의 공급을 시작하여 GaN 층을 성장시킴으로써 마그네슘 나이트라이드 층을 밀봉(seal)하는 단계, 및 또 다시 성장을 단절하고, 최종적인 층에서의 목표로 하는 Mg 레벨에 도달할 때까지 상기한 일련의 순서를 반복하는 단계로 구성된다. 그 다음에, 완충층(34), 장벽층(35), 및 게이트 구조물(38)을 성장시키고, 물질처리단계를 진행하여 게이트 콘택을 형성한다. 완충층(34)을, GaN로, 바람직하게는 약 0.5㎛ 내지 약 3.0㎛의 두께로 구성할 수 있다. 장벽층(35)을, Al 비율이 약 0.1 내지 약 0.5인 AlGaN으로, 바람직하게는 약 0.01㎛와 약 0.03㎛ 사이의 두께로 구성할 수 있다. Al 비율은, Al 비율과 Ga 비율의 합이 1이 되는 그러한 Al의 함량이다. 게이트 구조물(38)을, 탄탈륨(Ta), 티타늄(Ti), 티타늄 나이트라이드(TiN), 텅스텐(W), 또는 텅스텐 실리사이드(WSi2)와 같은 고융점 (refractory) 금속 콘택이 구비된 p형 GaN으로 구성할 수 있다. 게이트 구조물은, Au 아래의 Ni과 같은 단일 금속, 또는 TiN 아래의 GaN과 같은 금속을 구비한 반도체, 또는 TiN 아래의 SiN 아래의 GaN과 같은 금속 아래의 절연체 아래의 반도체일 수 있다. 다른 반도체는, Si, GaAs, 또는 InAlGaN 일 수 있다. 다른 절연체는, AlGaN, InAlGaN, SiO2, SiN, MgO, Al2O3일 수 있다. 다른 금속은, Al, Ni, Au, Pt, 등 일 수 있다. 또한, 금속 대신에 폴리실리콘(polysilicon)을 사용할 수 있다. 상기 금속층과 게이트층 각각은, 바람직하게는 두께가 약 0.01㎛ 내지 약 1.0㎛이다. 게이트 구조물의 총 두께는, 바람직하게는 1㎛ 미만이다. 그 다음에, 장치의 다른 영역에 있는 게이트 구조물(38)을 식각하여 오믹 콘택(36, 37)을 형성한다. 오믹 콘택 금속(36,37)은, 니켈(Ni)과 금(Au) 또는 티타늄(Ti)과 티타늄 나이트라이드(TiN)와 같은 캡핑(capping) 금속이 구비된 티타늄(Ti)과 알루미늄(Al)으로 구성할 수 있다. 또한, 콘택 영역과 관련된, 고 도핑 주입 영역이 있을 수 있다. 주 채널(channel) 영역은, n형 도핑 GaN, 또는 미도핑 또는 진성(intrinsic) InAlGaN일 수 있다.
상기한 방법에 따르면, 게이트 아래의 p형 GaN층(33)과, 일련의 성장단절층(39)을 추가하는 것은, GaN 완충층(34)의 Mg 레벨을 낮춘다. 도 2의 층(33)의 Mg 도핑은, 장치의 항복전압을 높인다. 장치의 항복전압을 낮추지 않고도 장치의 게이트 길이를 크게 줄일 수 있다. 게이트 길이가 짧아짐으로 인하여 장치의 게이트 커패시턴스가 감소한다. 게이트 커패시턴스가 감소함으로 인하여 장치의 스위칭(switching) 속도가 향상된다. 성장단절층(39)은, 층(34)의 Mg 농도와 장벽층(35) 근처의 Mg 농도를 낮춘다.
도 3은, 성장단절층이 없는 완충층, 1개의 성장단절층이 있는 완충층, 및 6개의 성장단절층이 있는 완충층의 Mg 농도를 비교한 그래프이다. 복수 성장단절 곡선으로부터 알 수 있는 바와 같이, 각각의 성장단절은, 성장단절의 지점에서의 더 높은 Mg 레벨을 형성하고, 뒤이어 후속 층의 더 낮은 Mg 레벨을 형성한다. 각각의 성장단절층은 Mg를 감소시키고, 복수개의 층을 적용함으로써 더 짧은 거리에서 저 레벨의 Mg를 얻을 수 있다.
층(34)의 낮아진 Mg 레벨은, 장치의 전도도(conductivity)를 높인다. 또한, 층(34)의 낮아진 Mg 레벨은, 장치의 전도도를 낮추지 않으면서도 층(33)을 층(35)에 근접 배치하는 것을 가능케 한다. 게다가 층(33)을 층(35)에 근접 배치하는 것은, 장치의 항복전압을 향상시키고 게이트 누설전류를 줄이는 결과를 가져온다. 하지만, 도 2의 구조는 단점이 있다. 성장단절층(39)을 형성하는데 필요한 시간이 길어져 제조원가를 높일 수가 있다. 게다가 반응기 부속품으로부터의 오염으로 인하여 약간의 Mg가 여전히 층(34)에 존재한다.
도 4를 참조하여, 제2실시예를, 인핸스먼트형 GaN 트랜지스터의 형성법에 관하여 설명하기로 한다. 도 4는, 후술하는 방법에 의해 형성된 장치(300)의 단면도를 나타낸다. 본 발명의 본 실시예는, 도 2의 성장단절층(39)을 AlGaN층(49)으로 대체한 점에서, 제1실시예와 다르다. AlGaN층(도핑 확산 장벽)(49)을, 1개 이상의 AlGaN층으로 구성할 수 있다. 이 층을, 제1실시예와 같이, 성장을 단절하고, GaN 표면을 암모니아에 노출시키고, 뒤이어 AlGaN을 적층하고 그 다음에 GaN을 적층시킴으로써 형성한다. AlGaN층의 Al 비율은, 약 0.3과 약 1 사이이다. AlGaN층의 두께는, 바람직하게는 약 0.005㎛ 내지 약 0.03㎛이다.
도 4의 구조물의 형성법은, 예로서 Mg가 도펀트인 제1실시예(도 2)에 관하여 상기한 것과 유사하다. 여러 층의 치수 및 조성(compositions) 또한 제1실시예의 것과 유사하다. 하지만, 성장단절층(39)(도 2)을 형성하는 대신에 AlGaN층(49)을 형성한다. AlGaN층(49)의 형성법은, Mg 함유 물질이 없는 GaN을 성장시키는 단계, 암모니아 또는 다른 활성화된 질소 소스(source)(예를 들어, 플라즈마 N2)의 공급을 유지하면서 Ga 함유 물질의 공급을 중단하여 마그네슘 나이트라이드의 층을 형성하는 단계, 성장 온도를 낮추는 단계, Al 및/또는 Ga의 공급을 시작하여 GaN의 층을 성장시킴으로써 마그네슘 나이트라이드층을 밀봉하는 단계, 및 성장온도를 초기의 온도로 되돌려 GaN을 성장시키는 단계, 또 다시 성장을 단절하고, 최종적인 층에서의 Mg의 목표 레벨에 도달할 때까지 상기한 일련의 순서를 반복하는 단계로 구성된다. 성장온도를 낮추는 단계와 성장온도를 초기의 성장온도로 되돌리는 단계는 선택적이다.
상기한 방법에 따르면, 게이트 아래에 p형 GaN층(43)을 추가하는 것과, 일련의 성장단절 및 AlGaN층(49)을 추가하는 것은, GaN 완충층(44)의 Mg 레벨을 낮춘다. 제2실시예는, 제1실시예와 같은 이점을 공유한다. 더욱이 확산 장벽(49)에 AlGaN층을 추가하는 것은, 각각의 성장단절단계의 효율성을 향상시켜 완충층(44)에서의 소망하는 Mg 도핑 레벨을 달성하는 단계의 수를 줄인다.
상기한 설명 및 도면은, 본 발명에서 기술된 특징과 이점을 달성하는 특정 실시예의 예시로서 간주되어야만 한다. 특정 공정조건의 변경과 대체를 할 수가 있다. 따라서 본 발명의 실시예는, 상기한 설명 및 도면에 의해 한정되지 않는 것으로 간주한다.

Claims (8)

  1. 기판;
    상기 기판 위의 1세트의 천이층; 및
    상기 1세트의 천이층 위의, 변조되고 감소한 밀도의 도펀트 원자를 함유한 3족-N 화합물을 포함하는, 반도체 결정.
  2. 제1항에 있어서,
    상기 도펀트 원자는, Mg, Fe, Ni, Mn, Ca, V, 및 다른 천이금속으로 구성된 그룹에서 선택되는, 반도체 결정.
  3. Mg가 없는 GaN 물질을 성장시키는 단계;
    암모니아 또는 다른 활성화된 질소 소스(source)의 공급을 유지하면서 Ga 함유 물질의 공급을 중단하는 단계; 및
    후속하여 Ga의 공급을 시작하는 단계를 포함하는, 반도체 결정을 제조하는 방법.
  4. 제3항에 있어서,
    상기 단계들을 복수 회 반복하는, 반도체 결정을 제조하는 방법.
  5. 가스를 함유한 도펀트 원자와 3족 원소의 흐름을 제공하는 단계;
    상기 가스를 함유한 도펀트 원자와 3족 원소의 흐름을 단절시키는 단계;
    온도를 강하시키는 단계;
    상기 가스를 함유한 3족 원소의 흐름을 재개하는 단계; 및
    온도를 상승시키는 단계를 포함하는, 반도체 결정을 제조하는 방법.
  6. 제5항에 있어서,
    일련의 상기 가스를 함유한 도펀트 원자와 3족 원소의 흐름을 단절시키는 단계, 상기온도를 강하시키는 단계, 상기 가스를 함유한 3족 원소의 흐름을 재개하는 단계를 복수 회 반복하는, 반도체 결정을 제조하는 방법.
  7. 제5항에 있어서,
    상기 가스를 함유한 3족 원소는, 트리메틸 갈륨(trimethyl gallium), 트리메틸 알루미늄(trimethyl aluminum), 트리에틸 갈륨(triethyl gallium), 트리에틸 알루미늄(triethyl aluminum), 및 트리에틸 인듐(triethyl indium) 중 1개 이상의 혼합물인, 반도체 결정을 제조하는 방법.
  8. 제5항에 있어서,
    상기 가스를 함유한 도펀트 원자들은, Mg, Fe, Ni, Mn, Ca, V, 및 다른 천이금속으로 구성된 그룹에서 선택되는, 반도체 결정을 제조하는 방법.
KR1020117023109A 2009-04-08 2010-04-07 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 KR101620987B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16782009P 2009-04-08 2009-04-08
US61/167,820 2009-04-08

Publications (2)

Publication Number Publication Date
KR20120002985A true KR20120002985A (ko) 2012-01-09
KR101620987B1 KR101620987B1 (ko) 2016-05-13

Family

ID=42933716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023109A KR101620987B1 (ko) 2009-04-08 2010-04-07 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조

Country Status (8)

Country Link
US (1) US8431960B2 (ko)
JP (1) JP5670427B2 (ko)
KR (1) KR101620987B1 (ko)
CN (1) CN102365763B (ko)
DE (1) DE112010001557T5 (ko)
HK (1) HK1165614A1 (ko)
TW (1) TWI409859B (ko)
WO (1) WO2010118101A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8686562B2 (en) * 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
WO2011163318A2 (en) 2010-06-23 2011-12-29 Cornell University Gated iii-v semiconductor structure and method
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2012020565A1 (ja) * 2010-08-11 2012-02-16 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
WO2013032906A1 (en) 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8946771B2 (en) * 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
KR102083495B1 (ko) 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
CN103872198B (zh) * 2014-03-24 2016-09-28 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
CN105092324B (zh) * 2014-05-07 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法
CN103972336B (zh) * 2014-05-27 2017-03-22 内蒙古华延芯光科技有限公司 利用温度循环法提高GaN基LED器件工作寿命的方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
FR3043251B1 (fr) * 2015-10-30 2022-11-11 Thales Sa Transistor a effet de champ a rendement et gain optimise
WO2017077806A1 (ja) * 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
EP3442026B1 (en) 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
TWI775121B (zh) * 2020-07-27 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
US11316040B2 (en) 2020-09-14 2022-04-26 Vanguard International Semiconductor Corporation High electron mobility transistor
TWI849505B (zh) * 2022-09-14 2024-07-21 瑞礱科技股份有限公司 氮化鎵功率元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031A (en) * 1851-04-08 Gkraih separator and ban
JP3322179B2 (ja) * 1997-08-25 2002-09-09 松下電器産業株式会社 窒化ガリウム系半導体発光素子
JP4122871B2 (ja) * 2002-07-15 2008-07-23 昭和電工株式会社 リン化硼素層の製造方法及びリン化硼素系半導体素子
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
SG135924A1 (en) * 2003-04-02 2007-10-29 Sumitomo Electric Industries Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate
TWI295085B (en) * 2003-12-05 2008-03-21 Int Rectifier Corp Field effect transistor with enhanced insulator structure
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US20060049418A1 (en) * 2004-09-03 2006-03-09 Tzi-Chi Wen Epitaxial structure and fabrication method of nitride semiconductor device
JP2006096620A (ja) 2004-09-29 2006-04-13 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層製造方法及びその構造
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP4341702B2 (ja) * 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
JP5266679B2 (ja) * 2007-07-11 2013-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
TWI409859B (zh) 2013-09-21
CN102365763A (zh) 2012-02-29
US20100258912A1 (en) 2010-10-14
DE112010001557T5 (de) 2012-09-13
US8431960B2 (en) 2013-04-30
CN102365763B (zh) 2015-04-22
JP5670427B2 (ja) 2015-02-18
KR101620987B1 (ko) 2016-05-13
TW201103077A (en) 2011-01-16
WO2010118101A1 (en) 2010-10-14
HK1165614A1 (en) 2012-10-05
JP2012523702A (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
KR101620987B1 (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US9443969B2 (en) Transistor having metal diffusion barrier
US20120238063A1 (en) Termination and Contact Structures for a High Voltage Gan-Based Heterojunction Transistor
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US10388779B2 (en) Semiconductor device and manufacturing method thereof
CN101689563A (zh) 高电压GaN基异质结晶体管结构及其形成方法
US11721752B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
US11355626B2 (en) High electron mobility transistor
US9093511B2 (en) Transistor having high breakdown voltage and method of making the same
US9455341B2 (en) Transistor having a back-barrier layer and method of making the same
JP2009026975A (ja) 半導体装置
US8901609B1 (en) Transistor having doped substrate and method of making the same
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
US11424355B2 (en) Method of making a high power transistor with gate oxide barriers
US20210193820A1 (en) Semiconductor structure and forming method thereof
CN110875379A (zh) 一种半导体器件及其制造方法
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4