JP2008277655A - 半導体エピタキシャルウェハ及び電界効果トランジスタ - Google Patents
半導体エピタキシャルウェハ及び電界効果トランジスタ Download PDFInfo
- Publication number
- JP2008277655A JP2008277655A JP2007121602A JP2007121602A JP2008277655A JP 2008277655 A JP2008277655 A JP 2008277655A JP 2007121602 A JP2007121602 A JP 2007121602A JP 2007121602 A JP2007121602 A JP 2007121602A JP 2008277655 A JP2008277655 A JP 2008277655A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】リーク電流及び電子トラッピング現象を同時に抑制できる半導体エピタキシャルウェハ及び電界効果トランジスタを提供する。
【解決手段】基板(1)上に形成された核生成層(2)と、核生成層(2)上に形成された第一の
窒化物半導体層(3)と、第一の窒化物半導体層(3)上に形成され、かつ第一の窒化物半導体層(3)よりも電子親和力の小さい第二の窒化物半導体層(4)と、を有する半導体エピタキシャルウェハにおいて、第一の窒化物半導体層(3)中のシリコン濃度が、1×1014cm
−3から5×1016cm−3の範囲にある。
【選択図】図2
【解決手段】基板(1)上に形成された核生成層(2)と、核生成層(2)上に形成された第一の
窒化物半導体層(3)と、第一の窒化物半導体層(3)上に形成され、かつ第一の窒化物半導体層(3)よりも電子親和力の小さい第二の窒化物半導体層(4)と、を有する半導体エピタキシャルウェハにおいて、第一の窒化物半導体層(3)中のシリコン濃度が、1×1014cm
−3から5×1016cm−3の範囲にある。
【選択図】図2
Description
本発明は、半導体エピタキシャルウェハ及び電界効果トランジスタに関し、より詳細にはリーク電流の抑制と電子トラッピング現象の低減との両立を図った半導体エピタキシャルウェハ及び電界効果トランジスタに関する。
インジウム、ガリウム、アルミニウムおよび窒素からなる窒化物半導体は、そのIII族
元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有する為、将来的には高周波領域で桁違いの高効率・高出力を実現する電子デバイス用材料としての応用も期待されている。
元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有する為、将来的には高周波領域で桁違いの高効率・高出力を実現する電子デバイス用材料としての応用も期待されている。
窒化物半導体薄膜を材料として用いる電界効果トランジスタでは、二つの問題が指摘されている。一つはリーク電流の発生であり、もう一つは電子のトラッピング現象である。
リーク電流は、主に、結晶成長中に意図せずにn型ドーパントとして活性化する不純物が、窒化ガリウムを主成分とした比較的電子親和力の大きい能動層へと混入した場合に発生する。
このリーク電流を防ぐための技術としては、結晶成長中に、意図的に鉄を、窒化ガリウムを主成分とした比較的電子親和力の大きい能動層部と基板との間の窒化物半導体層に混入させて、高抵抗化させるという技術が提案されている(例えば、特許文献1参照)。
このリーク電流を防ぐための技術としては、結晶成長中に、意図的に鉄を、窒化ガリウムを主成分とした比較的電子親和力の大きい能動層部と基板との間の窒化物半導体層に混入させて、高抵抗化させるという技術が提案されている(例えば、特許文献1参照)。
電子のトラッピング現象とは、電界効果トランジスタ構造内或いは構造の表面に、何らかの欠陥或いはその他の電気的作用を及ぼす点が多数存在し、これらがトランジスタ動作時に注入された電子をトラップして負の電界を発生させ、以後の電子の流れを阻害する現象のことを指す。
この電子のトラッピング現象を防ぐ技術としては、表面保護膜にSiNを用いたり、或いはn型ドーピングしたAlGaN層を使用したりするなどの技術が提案されている(例えば、特許文献2参照)。
この電子のトラッピング現象を防ぐ技術としては、表面保護膜にSiNを用いたり、或いはn型ドーピングしたAlGaN層を使用したりするなどの技術が提案されている(例えば、特許文献2参照)。
しかしながら、リーク電流を防ぐために、鉄をドーピングした場合、次のような二つの問題がある。1)鉄が結晶成長装置(MOVPE装置)内部の素材であるSiCを侵食し、装置ジグの寿命を劣化させるおそれがある。2)鉄はCp2Fe(ビスシクロペンタジエニル鉄)という有機金属を使ってドープするが、このCp2Feはメモリー効果が強く、能動層に鉄を入れないためには、バッファ層を余分に厚く積む必要があり、原料効率が悪い。
また、電子トラッピング現象を防ぐために、SiN保護膜を使ったり、或いはn型ドーピングしたAlGaN層を使ったりした場合、ゲートリーク耐圧が劣化するという問題がある。
また、電子トラッピング現象を防ぐために、SiN保護膜を使ったり、或いはn型ドーピングしたAlGaN層を使ったりした場合、ゲートリーク耐圧が劣化するという問題がある。
本発明は、上記した問題を発生させずに、リーク電流及び電子トラッピング現象という二つの課題を同時に解決できる半導体エピタキシャルウェハ及び電界効果トランジスタを
提供することにある。
提供することにある。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、基板上に形成された核生成層と、前記核生成層上に形成された第一の窒化物半導体層と、前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、を有する半導体エピタキシャルウェハにおいて、前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハである。
本発明の第1の態様は、基板上に形成された核生成層と、前記核生成層上に形成された第一の窒化物半導体層と、前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、を有する半導体エピタキシャルウェハにおいて、前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハである。
本発明の第2の態様は、基板上に窒化物半導体層を含むエピタキシャル層が形成された電界効果トランジスタ用の半導体エピタキシャルウェハにおいて、電子親和力が最大となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハである。
本発明の第3の態様は、上記第1または第2の態様の半導体エピタキシャルウェハにおいて、前記シリコン濃度が、7×1014cm−3から2×1015cm−3の範囲にあることを特徴とする。
上記第1の態様の半導体エピタキシャルウェハにおいて、前記第一の窒化物半導体層はGaN層であり、前記第二の窒化物半導体層はAlGaN層であるのが好ましい。また、第2の態様の半導体エピタキシャルウェハにおいて、前記電子親和力が最大となる窒化物半導体層は、GaN層であるのが好ましい。
本発明の第4の態様は、基板上に形成された核生成層と、前記核生成層上に形成された第一の窒化物半導体層と、前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、前記第二の窒化物半導体層上に直接形成された、或いは第三の窒化物半導体層を介して形成された、ゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の間の、前記第二の窒化物半導体層又は前記第三の窒化物半導体層の表面を覆う第一の保護層と、を有する電界効果トランジスタにおいて、前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタである。
本発明の第5の態様は、窒化物半導体層を含む電界効果トランジスタにおいて、電子親和力が最大となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタである。
本発明の第6の態様は、窒化物半導体層を含む電界効果トランジスタにおいて、二次元電子ガスが主に蓄積される能動層となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタである。
本発明の第7の態様は、上記第4〜第6の態様のいずれかの電界効果トランジスタにおいて、前記シリコン濃度が、7×1014cm−3から2×1015cm−3の範囲にあることを特徴とする。
上記第4の態様の電界効果トランジスタにおいて、前記第一の窒化物半導体層はGaN層であり、前記第二の窒化物半導体層はAlGaN層であるのが好ましい。また、第5の
態様の電界効果トランジスタにおける前記電子親和力が最大となる窒化物半導体層、および第6の態様の電界効果トランジスタにおける前記二次元電子ガスが主に蓄積される能動層となる前記窒化物半導体層は、GaN層であるのが好ましい。
態様の電界効果トランジスタにおける前記電子親和力が最大となる窒化物半導体層、および第6の態様の電界効果トランジスタにおける前記二次元電子ガスが主に蓄積される能動層となる前記窒化物半導体層は、GaN層であるのが好ましい。
本発明によれば、リーク電流及び電子トラッピング現象を同時に抑制することができる半導体エピタキシャルウェハ及び電界効果トランジスタが得られる。
以下、本発明に係る半導体エピタキシャルウェハ及び電界効果トランジスタの実施形態を説明する。
本発明の実施形態に係る電界効果トランジスタは、基板上に形成された核生成層と、前記核生成層上に形成された第一の窒化物半導体層と、前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、前記第二の窒化物半導体層上に直接形成され、或いは第三の窒化物半導体層を介して形成されたゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の間の、前記第二の窒化物半導体層又は前記第三の窒化物半導体層の表面を覆う第一の保護層と、を有する電界効果トランジスタにおいて、前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にある。
このように、本実施形態の電界効果トランジスタにおいて、第一の窒化物半導体層中のシリコン濃度を1×1014cm−3から5×1016cm−3の範囲とした理由は、次の通りである。
まず、本発明者は、リーク電流を支配的に引きおこす元素が、主にシリコンであることに着目した。そして本発明者の検討では、第一の窒化物半導体層中のシリコン濃度が5×1016cm−3以下になるように結晶成長条件を制御すると、リーク電流が十分に低くなることが分かった。また、シリコン濃度は5×1016cm−3以下に制御することによって、十分なリーク電流低減効果があるが、より効果を高めるためには、シリコン濃度を8×1015cm−3以下に、更には2×1015cm−3以下に制御することが望ましいことが分かった。
その一方で、本発明者は、シリコンの存在が電子トラッピング現象を緩和する方向に働くことにも着目した。電子のトラッピング現象とは、先に述べたとおり、電界効果トランジスタ構造内或いは構造の表面になんらかの欠陥或いはその他の電気的作用を及ぼす点が多数存在し、これらがトランジスタ動作時に注入された電子をトラップして負の電界を発生させ、以後の電子の流れを阻害する現象のことをいう。この電子トラッピング現象が発生した領域の近傍にシリコン、或いはその他のn型ドーパントとして活性化する不純物が存在した場合、例えばシリコンであればSi+という正のチャージが発生する。すると、この正のチャージは電子トラッピング現象によって発生した負の電界を中和する方向で働き、結果として以後の電子の流れが阻害されなくなる。
本発明者の実験によれば、第一の窒化物半導体層中のシリコン濃度が1×1014cm−3以上になるように結晶成長条件を制御すると、この第一の窒化物半導体層中での電子トラッピング現象が著しく抑制できることが分かった。またシリコン濃度は1×1014cm−3以上に制御することによって、十分な電子トラッピング現象の抑止効果があるが、より効果を高めるためにはシリコン濃度を7×1014cm−3以上に制御することが望ましいことが分かった。
本発明者の実験によれば、第一の窒化物半導体層中のシリコン濃度が1×1014cm−3以上になるように結晶成長条件を制御すると、この第一の窒化物半導体層中での電子トラッピング現象が著しく抑制できることが分かった。またシリコン濃度は1×1014cm−3以上に制御することによって、十分な電子トラッピング現象の抑止効果があるが、より効果を高めるためにはシリコン濃度を7×1014cm−3以上に制御することが望ましいことが分かった。
以上に述べたことを勘案した結果、リーク電流と電子トラッピング現象という二つの課題を同時に解決するために、第一の窒化物半導体層中のシリコン濃度が1×1014cm−3から5×1016cm−3の間に制御されている半導体エピタキシャルウェハ及び電界効果トランジスタの構造を発明するに至った。
また上述した同様の理由から、基板上に窒化物半導体層を含むエピタキシャル層が形成された電界効果トランジスタ用の半導体エピタキシャルウェハにおいて、電子親和力が最大となる前記窒化物半導体層中のシリコン濃度を1×1014cm−3から5×1016cm−3の範囲に、また、窒化物半導体層を含む電界効果トランジスタにおいて、電子親和力が最大となる前記窒化物半導体層中のシリコン濃度を1×1014cm−3から5×1016cm−3の範囲に、更に、窒化物半導体層を含む電界効果トランジスタにおいて、二次元電子ガスが主に蓄積される能動層となる前記窒化物半導体層中のシリコン濃度を1×1014cm−3から5×1016cm−3の範囲に、それぞれ規定するのが好ましい。
本発明の他の実施形態に係る電界効果トランジスタ及びその製造方法を図面を用いて説明する。
図1は、本発明の一実施形態に係る電界効果トランジスタの断面図である。図1に示すように、本実施形態の電界効果トランジスタ(GaNHEMT)では、SiC基板1の上にアンドープAlN核生成層(バッファ層)2と、シリコン濃度がドーピングその他の手法によって1×1014cm−3から5×1016cm−3の間に制御された、第一の窒化物半導体層としてのGaN層3と、第二の窒化物半導体層としてのアンドープAlGaNキャリア供給層4とが順番に積層されている。AlGaNキャリア供給層4の上には、Ni/Au金属薄膜からなるゲート電極5が形成されると共に、Ti/Al金属薄膜からなるソース電極6とドレイン電極7とが形成されている。ゲート電極5とソース電極6の間のAlGaNキャリア供給層4表面、およびゲート電極5とドレイン電極7の間のAlGaNキャリア供給層4表面はSiN薄膜からなる保護層8で覆われている。GaN層3よりも格子定数が小さいためにアンドープAlGaNキャリア供給層4には歪が加り、歪応力から生ずるアンドープAlGaNキャリア供給層4中のピエゾ電界の影響により、GaN層3には二次元電子ガスが蓄積され、ここが能動層として機能する。
また上記構造のうち、シリコン濃度がドーピングその他の手法によって1×1014cm−3から5×1016cm−3の間に制御されたGaN層3を含む半導体エピタキシャルウェハ(図2)は、次のような製造方法によって形成される。
まず、SiC基板1上に、例えばMOVPE(Metal Organic Vapor Phase Epitaxy)
装置により、原料としてアンモニアガス(NH3)とTMA(Tri Methyl Aluminum)を
用いて、膜厚150nmのアンドープAlN核生成層2を形成する。
次いで、アンドープAlN核生成層2上に、同一のMOVPE装置を引き続き使用し、また原料としてアンモニアガスとTMG(Tri Methyl Gallium)さらにはドーピングガスとしてモノシランガス(SiH4)を用いて、膜厚400nmでシリコン濃度が1×1014cm−3から5×1016cm−3の間に制御されたGaN層3を形成する。
この場合、シリコン濃度はドーピングガスであるモノシランの濃度、流量、および希釈割合で制御する。なお、これとは別に、予め所望の濃度のシリコン原料をTMGに混入させておいても良い。また、MOVPE装置の反応炉内にシリコン源となる素材を使用し、当該素材から脱離してくるシリコンがGaN層に導入されるよう工夫し、且つGaN層の成長条件(具体的には温度や成長速度、V/III比)を調整することにより、シリコン濃
度を制御することも可能である。
次に、GaN層3の上に、引き続いて同一のMOVPE装置を使用し、原料としてアン
モニアガスとTMA、TMGを用いて、膜厚40nmのアンドープAlGaNキャリア供給層4を形成する。
以上の工程で、シリコン濃度がドーピングその他の手法によって1×1014cm−3から5×1016cm−3の間に制御されたGaN層3を含む半導体エピタキシャルウェハを形成することができる。
装置により、原料としてアンモニアガス(NH3)とTMA(Tri Methyl Aluminum)を
用いて、膜厚150nmのアンドープAlN核生成層2を形成する。
次いで、アンドープAlN核生成層2上に、同一のMOVPE装置を引き続き使用し、また原料としてアンモニアガスとTMG(Tri Methyl Gallium)さらにはドーピングガスとしてモノシランガス(SiH4)を用いて、膜厚400nmでシリコン濃度が1×1014cm−3から5×1016cm−3の間に制御されたGaN層3を形成する。
この場合、シリコン濃度はドーピングガスであるモノシランの濃度、流量、および希釈割合で制御する。なお、これとは別に、予め所望の濃度のシリコン原料をTMGに混入させておいても良い。また、MOVPE装置の反応炉内にシリコン源となる素材を使用し、当該素材から脱離してくるシリコンがGaN層に導入されるよう工夫し、且つGaN層の成長条件(具体的には温度や成長速度、V/III比)を調整することにより、シリコン濃
度を制御することも可能である。
次に、GaN層3の上に、引き続いて同一のMOVPE装置を使用し、原料としてアン
モニアガスとTMA、TMGを用いて、膜厚40nmのアンドープAlGaNキャリア供給層4を形成する。
以上の工程で、シリコン濃度がドーピングその他の手法によって1×1014cm−3から5×1016cm−3の間に制御されたGaN層3を含む半導体エピタキシャルウェハを形成することができる。
図2および図3は、効率の良い方法でリーク電流を抑制できるという本発明の効果を説明するための図である。
図3は、従来の鉄ドープを適用してリーク電流を抑止する電界効果トランジスタ用半導体エピタキシャルウェハの比較例を示す。すなわち、SiC基板11上に、アンドープAlN核生成層12と、GaN層13と、アンドープAlGaNキャリア供給層14とが積層された構造であって、GaN層13の下部層13aには、鉄が高濃度にドーピングされている。鉄ドープでリーク電流を抑制する場合、上述したように鉄ドーピング原料となるCp2Feはメモリー効果が激しいため、能動部(GaN層13とアンドープAlGaNキャリア供給層14の界面近傍)への鉄の混入を防ぐためには、GaN層13全体を例えば3μm以上と非常に厚く形成する必要があった。
これに対し、図2に示す実施形態の半導体エピタキシャルウェハのように、SiC基板1上に、アンドープAlN核生成層2と、シリコン濃度が1×1014cm−3から5×1016cm−3の間に制御されたGaN層3と、アンドープAlGaNキャリア供給層4とが積層された構造によれば、鉄ドープをしなくてもリーク電流を抑止することができるため、GaN層3は例えば1μm以下という薄い状態でも電界効果トランジスタとして使用する上で不都合が生じない。すなわち、本実施形態により、リーク電流を抑制しつつ、電界効果トランジスタ用半導体エピタキシャルウェハ構造の能動層となるGaN層の厚さを、図3の鉄ドープの比較例と比べて1/3に減少できる。
図3は、従来の鉄ドープを適用してリーク電流を抑止する電界効果トランジスタ用半導体エピタキシャルウェハの比較例を示す。すなわち、SiC基板11上に、アンドープAlN核生成層12と、GaN層13と、アンドープAlGaNキャリア供給層14とが積層された構造であって、GaN層13の下部層13aには、鉄が高濃度にドーピングされている。鉄ドープでリーク電流を抑制する場合、上述したように鉄ドーピング原料となるCp2Feはメモリー効果が激しいため、能動部(GaN層13とアンドープAlGaNキャリア供給層14の界面近傍)への鉄の混入を防ぐためには、GaN層13全体を例えば3μm以上と非常に厚く形成する必要があった。
これに対し、図2に示す実施形態の半導体エピタキシャルウェハのように、SiC基板1上に、アンドープAlN核生成層2と、シリコン濃度が1×1014cm−3から5×1016cm−3の間に制御されたGaN層3と、アンドープAlGaNキャリア供給層4とが積層された構造によれば、鉄ドープをしなくてもリーク電流を抑止することができるため、GaN層3は例えば1μm以下という薄い状態でも電界効果トランジスタとして使用する上で不都合が生じない。すなわち、本実施形態により、リーク電流を抑制しつつ、電界効果トランジスタ用半導体エピタキシャルウェハ構造の能動層となるGaN層の厚さを、図3の鉄ドープの比較例と比べて1/3に減少できる。
図4および図5は、電子トラッピング現象を抑止できるという本発明の効果を説明するための電界効果トランジスタのI‐V特性図である。
このうち、図4は、図1と同一構造の電界効果トランジスタにおいて、GaN層3に相当する部分を、モノシランなどのシリコン原料を供給することなく高速成長することにより、GaN層のシリコン濃度を1×1014cm−3未満となるように形成した比較例の電界効果トランジスタのI‐V特性図である。
これに対し、図5は、図1と同一構造の電界効果トランジスタにおいて、GaN層3のMOVPE成長時に、モノシランを流量制御しながら導入することにより、約1×1016cm−3の濃度でシリコンがドーピングされた構造を有する実施形態の電界効果トランジスタのI‐V特性図である。
このうち、図4は、図1と同一構造の電界効果トランジスタにおいて、GaN層3に相当する部分を、モノシランなどのシリコン原料を供給することなく高速成長することにより、GaN層のシリコン濃度を1×1014cm−3未満となるように形成した比較例の電界効果トランジスタのI‐V特性図である。
これに対し、図5は、図1と同一構造の電界効果トランジスタにおいて、GaN層3のMOVPE成長時に、モノシランを流量制御しながら導入することにより、約1×1016cm−3の濃度でシリコンがドーピングされた構造を有する実施形態の電界効果トランジスタのI‐V特性図である。
図4、図5は、電界効果トランジスタのゲート電極に正の電圧が印加された状態での、ソース電極とドレイン電極間の電流密度Idsをソース電極とドレイン電極間の電圧Vdsに対してプロットしたものである。それぞれの図面において、電流を直流(DC)で測定した測定値と、パルスI‐V試験方法にて測定した測定値とがプロットしてある。
ここで、パルスI‐V試験とは、電子トラッピングの度合いを評価する手法であり、まずゲート電極に負の電圧を印加した状態でソース‐ドレイン間にも電圧Vdsを印加し、引き続いてDC測定時と同様に、ゲート電極に正の電圧を印加した状態でソース‐ドレイン間の電流密度Idsを電圧Vdsに対してプロットするものである。
DCでのI‐V測定プロットと、パルスでのI‐V測定プロットとを比較し、DCとパルスのI‐V測定値の差が少ないものほど、電子トラッピング現象が抑制できている、すなわち優れた電界効果トランジスタであるといえる。
比較例の電界トランジスタを評価した図4をみると、特にVds=10V付近で、DCとパルスとの電流密度Idsの差が大きく、電子トラッピング現象が激しく生じていることが分かる。これに対し、実施形態の電界トランジスタを評価した図5をみると、DCとパル
スの電流密度Idsの差が格段に小さくなっており、電子トラッピング現象を抑制できていることが分かる。
ここで、パルスI‐V試験とは、電子トラッピングの度合いを評価する手法であり、まずゲート電極に負の電圧を印加した状態でソース‐ドレイン間にも電圧Vdsを印加し、引き続いてDC測定時と同様に、ゲート電極に正の電圧を印加した状態でソース‐ドレイン間の電流密度Idsを電圧Vdsに対してプロットするものである。
DCでのI‐V測定プロットと、パルスでのI‐V測定プロットとを比較し、DCとパルスのI‐V測定値の差が少ないものほど、電子トラッピング現象が抑制できている、すなわち優れた電界効果トランジスタであるといえる。
比較例の電界トランジスタを評価した図4をみると、特にVds=10V付近で、DCとパルスとの電流密度Idsの差が大きく、電子トラッピング現象が激しく生じていることが分かる。これに対し、実施形態の電界トランジスタを評価した図5をみると、DCとパル
スの電流密度Idsの差が格段に小さくなっており、電子トラッピング現象を抑制できていることが分かる。
以上の結果から、本実施形態によって提供される半導体エピタキシャルウェハ構造、及び電界効果トランジスタ構造により、効率よい製造手法で、リーク電流及び電子トラッピング現象という二つの課題を同時に解決可能であることが確認できた。
次に、本発明における第一の窒化物半導体層中のシリコン濃度を1×1014cm−3から5×1016cm−3の範囲とした理由・根拠を説明する。
図6は、図1と同一構造の電界効果トランジスタにおいて、GaN層3中のシリコン濃度を変えた場合の、電界効果トランジスタのパルス動作時における電流回復率を測定した結果を示すものである。
ここで言う電流回復率とは、ソース・ドレイン間電圧Vdsが10Vのときの、パルス動作時におけるIdsと、DC動作時におけるIdsとの比をいう。電流回復率が1に近いデバイスほど電子トラッピング現象が抑制された良好な製品であり、逆に電流回復率がゼロに近いデバイスでは電子トラッピング減少による劣化が著しい製品であると言える。
究極的には電流回復率は1であることが理想であるが、ある程度の許容範囲をもった目安としては電流回復率が0.5以上が必要であり、このためには、図6に示すように、シ
リコン濃度が1×1014cm−3以上が必要であることが分かる。また、電流回復率が0.7以上であるのが望ましいが、このためにはシリコン濃度が7×1014cm−3以
上であるのが好ましいことが分かる。
ここで言う電流回復率とは、ソース・ドレイン間電圧Vdsが10Vのときの、パルス動作時におけるIdsと、DC動作時におけるIdsとの比をいう。電流回復率が1に近いデバイスほど電子トラッピング現象が抑制された良好な製品であり、逆に電流回復率がゼロに近いデバイスでは電子トラッピング減少による劣化が著しい製品であると言える。
究極的には電流回復率は1であることが理想であるが、ある程度の許容範囲をもった目安としては電流回復率が0.5以上が必要であり、このためには、図6に示すように、シ
リコン濃度が1×1014cm−3以上が必要であることが分かる。また、電流回復率が0.7以上であるのが望ましいが、このためにはシリコン濃度が7×1014cm−3以
上であるのが好ましいことが分かる。
また、図7は、図6と同一の電界効果トランジスタ、即ち、図1と同一構造の電界効果トランジスタにおいて、GaN層3中のシリコン濃度を変えた場合の、電界効果トランジスタの素子間リーク電流の測定結果を示す。
具体的には、図1に示すようなデバイス(電界効果トランジスタのチップ)をウェハ面内に多数形成する際、これらのデバイス間をイオン注入或いはメサアイソレーション技術などにより分離し、その後、隣接するデバイスのオーミック電極間に流れる素子間リーク電流を、GaN層3中のシリコン濃度に対してプロットしたものである。
素子間リ一ク電流は1×10−4A/mm未満であることが必要であり、このためには、図7に示すように、シリコン濃度を5×1016cm−3以下に制御する必要がある。また素子間リ一ク電流は1×10−5A/mm未満であるのが好ましいが、このためにはシリコン濃度を8×1015cm−3以下とする必要があり、好ましくはシリコン濃度を2×1015cm−3以下とするのがよいことが分かる。
具体的には、図1に示すようなデバイス(電界効果トランジスタのチップ)をウェハ面内に多数形成する際、これらのデバイス間をイオン注入或いはメサアイソレーション技術などにより分離し、その後、隣接するデバイスのオーミック電極間に流れる素子間リーク電流を、GaN層3中のシリコン濃度に対してプロットしたものである。
素子間リ一ク電流は1×10−4A/mm未満であることが必要であり、このためには、図7に示すように、シリコン濃度を5×1016cm−3以下に制御する必要がある。また素子間リ一ク電流は1×10−5A/mm未満であるのが好ましいが、このためにはシリコン濃度を8×1015cm−3以下とする必要があり、好ましくはシリコン濃度を2×1015cm−3以下とするのがよいことが分かる。
なお、上記実施形態の電界効果トランジスタ(図1)および上記実施形態の半導体エピタキシャルウェハ(図2)では、SiC基板1を用いたが、サファイア基板を用いるようにしても良い。また、AlN核生成層2をGaN核生成層に替えても良い。更に、第二の窒化物半導体層としてのAlGaN層4の上に更にAlGaN層(アンドープ或いはシリコンドープ)を形成したり、AlGaN層4に替えてSiドープのAlGaN層を形成したり種々に変更可能である。
1 SiC基板(基板)
2 アンドープAlN層(核生成層)
3 GaN層(第一の窒化物半導体層)
4 アンドープAlGaN層(第二の窒化物半導体層)
5 ゲート電極
6 ソース電極
7 ドレイン電極
8 保護層
2 アンドープAlN層(核生成層)
3 GaN層(第一の窒化物半導体層)
4 アンドープAlGaN層(第二の窒化物半導体層)
5 ゲート電極
6 ソース電極
7 ドレイン電極
8 保護層
Claims (7)
- 基板上に形成された核生成層と、
前記核生成層上に形成された第一の窒化物半導体層と、
前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、
を有する半導体エピタキシャルウェハにおいて、
前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハ。 - 基板上に窒化物半導体層を含むエピタキシャル層が形成された電界効果トランジスタ用の半導体エピタキシャルウェハにおいて、
電子親和力が最大となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハ。 - 請求項1または2に記載の半導体エピタキシャルウェハにおいて、前記シリコン濃度が、7×1014cm−3から2×1015cm−3の範囲にあることを特徴とする半導体エピタキシャルウェハ。
- 基板上に形成された核生成層と、
前記核生成層上に形成された第一の窒化物半導体層と、
前記第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、
前記第二の窒化物半導体層上に直接形成された、或いは第三の窒化物半導体層を介して形成された、ゲート電極、ソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極の間の、前記第二の窒化物半導体層又は前記第三の窒化物半導体層の表面を覆う第一の保護層と、
を有する電界効果トランジスタにおいて、
前記第一の窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタ。 - 窒化物半導体層を含む電界効果トランジスタにおいて、
電子親和力が最大となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタ。 - 窒化物半導体層を含む電界効果トランジスタにおいて、
二次元電子ガスが主に蓄積される能動層となる前記窒化物半導体層中のシリコン濃度が、1×1014cm−3から5×1016cm−3の範囲にあることを特徴とする電界効果トランジスタ。 - 請求項4〜6のいずれか一項に記載の電界効果トランジスタにおいて、前記シリコン濃度が、7×1014cm−3から2×1015cm−3の範囲にあることを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121602A JP2008277655A (ja) | 2007-05-02 | 2007-05-02 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121602A JP2008277655A (ja) | 2007-05-02 | 2007-05-02 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277655A true JP2008277655A (ja) | 2008-11-13 |
Family
ID=40055242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121602A Pending JP2008277655A (ja) | 2007-05-02 | 2007-05-02 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277655A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123725A (ja) * | 2008-11-19 | 2010-06-03 | Sanken Electric Co Ltd | 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 |
JP2010232297A (ja) * | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2011199222A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子 |
CN102222690A (zh) * | 2010-04-19 | 2011-10-19 | 日立电线株式会社 | 氮化物系半导体晶片以及氮化物系半导体装置 |
JP2012033646A (ja) * | 2010-07-29 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
CN102365763A (zh) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | GaN缓冲层中的掺杂剂扩散调制 |
JP2012164886A (ja) * | 2011-02-08 | 2012-08-30 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体電子デバイス、エピタキシャル基板、及びiii族窒化物半導体電子デバイスを作製する方法 |
CN102893374A (zh) * | 2010-02-10 | 2013-01-23 | 八百隆文 | 结构体、及半导体基板的制造方法 |
JP2014187386A (ja) * | 2014-06-06 | 2014-10-02 | Sanken Electric Co Ltd | 半導体基板及び該半導体基板を用いた半導体装置 |
WO2014188715A1 (ja) * | 2013-05-24 | 2014-11-27 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
JP2021002617A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社サイオクス | Iii族窒化物積層体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223901A (ja) * | 1996-12-04 | 1998-08-21 | Sony Corp | 電界効果型トランジスタおよびその製造方法 |
JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
WO2006124387A2 (en) * | 2005-05-19 | 2006-11-23 | Raytheon Company | Gallium nitride high electron mobility transistor structure |
-
2007
- 2007-05-02 JP JP2007121602A patent/JP2008277655A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223901A (ja) * | 1996-12-04 | 1998-08-21 | Sony Corp | 電界効果型トランジスタおよびその製造方法 |
JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
WO2006124387A2 (en) * | 2005-05-19 | 2006-11-23 | Raytheon Company | Gallium nitride high electron mobility transistor structure |
JP2008546175A (ja) * | 2005-05-19 | 2008-12-18 | レイセオン・カンパニー | 窒化ガリウム高電子移動度トランジスタ構造 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123725A (ja) * | 2008-11-19 | 2010-06-03 | Sanken Electric Co Ltd | 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 |
JP2010232297A (ja) * | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2012523702A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | GaNバッファ層におけるドーパント拡散変調 |
CN102365763A (zh) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | GaN缓冲层中的掺杂剂扩散调制 |
US8878345B2 (en) | 2010-02-10 | 2014-11-04 | Aetech Corporation | Structural body and method for manufacturing semiconductor substrate |
CN102893374A (zh) * | 2010-02-10 | 2013-01-23 | 八百隆文 | 结构体、及半导体基板的制造方法 |
JP2011199222A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子 |
JP2011228442A (ja) * | 2010-04-19 | 2011-11-10 | Hitachi Cable Ltd | 窒化物系半導体ウエハ及び窒化物系半導体デバイス |
CN102222690A (zh) * | 2010-04-19 | 2011-10-19 | 日立电线株式会社 | 氮化物系半导体晶片以及氮化物系半导体装置 |
JP2012033646A (ja) * | 2010-07-29 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2012164886A (ja) * | 2011-02-08 | 2012-08-30 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体電子デバイス、エピタキシャル基板、及びiii族窒化物半導体電子デバイスを作製する方法 |
WO2014188715A1 (ja) * | 2013-05-24 | 2014-11-27 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
JPWO2014188715A1 (ja) * | 2013-05-24 | 2017-02-23 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
US9837496B2 (en) | 2013-05-24 | 2017-12-05 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
JP2014187386A (ja) * | 2014-06-06 | 2014-10-02 | Sanken Electric Co Ltd | 半導体基板及び該半導体基板を用いた半導体装置 |
JP2021002617A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社サイオクス | Iii族窒化物積層体 |
JP7393138B2 (ja) | 2019-06-24 | 2023-12-06 | 住友化学株式会社 | Iii族窒化物積層体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008277655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP6174874B2 (ja) | 半導体装置 | |
KR101620987B1 (ko) | 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조 | |
US10109736B2 (en) | Superlattice buffer structure for gallium nitride transistors | |
JP5013218B2 (ja) | 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法 | |
US9419125B1 (en) | Doped barrier layers in epitaxial group III nitrides | |
JP2005286135A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5087240B2 (ja) | 窒化物半導体装置の製造方法 | |
JP2013070053A (ja) | 不純物濃度を選択的に減少させたiii−v族デバイス構造 | |
US9793363B1 (en) | GaN semiconductor device comprising carbon and iron | |
US20090001384A1 (en) | Group III Nitride semiconductor HFET and method for producing the same | |
WO2019106843A1 (ja) | 半導体装置の製造方法、半導体装置 | |
Wang et al. | Influence of AlGaN back barrier layer thickness on the dynamic ron characteristics of AlGaN/GaN HEMTs | |
JP2009272574A (ja) | GaN系電界効果トランジスタ及びその製造方法 | |
WO2010058561A1 (ja) | 電界効果トランジスタ | |
JP2007123824A (ja) | Iii族窒化物系化合物半導体を用いた電子装置 | |
JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2005183906A (ja) | 窒化物半導体装置及びその製造方法 | |
JP2007088252A5 (ja) | ||
JP2007088252A (ja) | 電界効果トランジスタ | |
JP2010283372A (ja) | 半導体装置 | |
US20140183545A1 (en) | Polarization effect carrier generating device structures having compensation doping to reduce leakage current | |
JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
TWI572036B (zh) | Nitride crystal structure | |
JP2011108712A (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |