JP5087240B2

JP5087240B2 - 窒化物半導体装置の製造方法

Info

Publication number: JP5087240B2
Application number: JP2006177599A
Authority: JP
Inventors: 敦中川
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2006-06-28
Filing date: 2006-06-28
Publication date: 2012-12-05
Anticipated expiration: 2026-06-28
Also published as: JP2008010526A

Description

本発明は、能動層に窒化物半導体を用いたノーマリーオフ型の窒化物半導体装置の製造方法に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のような、半導体装置にショットキ接触する制御電極を有する窒化物半導体装置の製造方法に関する。

図１０は、従来のIII−Ｖ族窒化物半導体からなる窒化物半導体装置の断面図を示している。図１０に示す窒化物半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０４、ノンドープ窒化アルミニウムガリウムからなるショットキ層１０５が順次積層した構造となっており、チャネル層１０３とキャリア供給層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。この窒化物半導体装置では、ショットキ層１０５の一部にリセス構造１０８を設け、このリセス構造１０８にショットキ接触するゲート電極１０６（制御電極）に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。リセス構造１０８を採用することによりノーマリーオフ動作を可能としている。この種の半導体装置は、例えば非特許文献１に開示されているような様々な構造が提案されている。
T. Kawasaki他２名「Normally-off AlGaN/GaN HENT with Recessed Gate for High Power Applications」、Extended Abstracts of the 2005 International Conference on SOLID STATE DEVICES AND MATERIALS,KOBE,2005、応用物理学会固体素子・材料コンファレンス、２００５年９月１３日、ｐ．２０６−２０７

このような従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム層や窒化ガリウム層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧（ＦＥＴがオフ状態でのドレイン耐圧）を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題点があった。一方窒化アルミニウムガリウム層や窒化ガリウム層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。

またリセスゲート構造のノーマリーオフ動作の窒化物半導体装置の製造工程において、２５ｎｍ程度の膜厚のショットキ層１０５を厚さ１０ｎｍ程度までドライエッチングする必要がある。しかし、その制御性は不十分であり、スレッシュホールド電圧(Ｖｔｈ)の制御が困難であった。さらにまたドライエッチングによるダメージにより、ゲートリーク電流が増大する課題も抱えていた。

本発明は、窒化物半導体層に形成される制御電極（ゲート電極）のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を制御することにより高耐圧化を実現し、また周波数分散の抑制を可能とし、再現性良くノーマリーオフ動作を実現できる窒化物半導体装置の製造方法を提供することを目的とする。さらにまた本発明は、スレッシュホールド電圧の制御が容易な窒化物半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本願請求項１に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、該第２の窒化物半導体層上の制御電極形成領域上に第１のマスク膜を形成する工程と、該第１のマスク膜を用いて前記第２の窒化物半導体層を除去し、前記第１の窒化物半導体層を露出する工程と、該露出した前記第１の窒化物半導体層上に前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程と、該第３の窒化物半導体層上に、該第３の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第４の窒化物半導体層を形成する工程と、前記第１のマスク膜を除去し、露出した前記第２の窒化物半導体層上に制御電極を形成する工程とを含むことを特徴とする。

本願請求項２に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上の制御電極形成領域に第２のマスク膜を形成する工程と、該第２のマスク膜を用いて露出する前記第１の窒化物半導体層上に、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程と、該第３の窒化物半導体層上に該第３の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第４の窒化物半導体層を形成する工程と、前記第２のマスク膜を除去し、露出した前記第１の窒化物半導体層上に、または該露出する第１の窒化物半導体上に誘電体膜を形成した後該誘電体膜上に、制御電極を形成する工程とを含むことを特徴とする。

本願請求項３に係る発明は、請求項１または２いずれか記載の窒化物半導体装置の製造方法において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第５の窒化物半導体層を形成する工程を含むことを特徴とする。

本願請求項４に係る発明は、請求項１乃至３いずれか記載の窒化物半導体装置の製造方法において、微結晶構造からなる前記第４の窒化物半導体層上にオーミック接触するオーミック電極を形成する工程とを含むことを特徴とする。

本願発明により、制御電極を少なくともアルミニウムを含まない、絶縁性の高い微結晶構造の窒化物半導体層に接触させる構造とした場合、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極を形成することができる。

また本発明により、制御電極を誘電体膜を介して窒化物半導体層に接触させる構造とした場合も、前述同様、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極を形成することができる。

また本発明により、制御電極を窒化物半導体層に直接接触させる構造とした場合でも、制御電極が接触する窒化物半導体層は、エピタキシャル成長した層であるので、ドライエッチング等のダメージがなく、ダメージに起因するリーク電流の増加はない。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極を形成することができる。

さらにまた本発明によれば、制御電極直下の窒化物半導体層はエピタキシャル成長層をそのまま用い、制御電極直下以外の領域は窒化物半導体層の再成長により形成しているので、リセス構造を形成するためにドライエッチングを行う必要がなく、スレッシュホールド電圧（Ｖｔｈ）の制御性が良く、特性バラツキの少ないノーマリーオフ動作のＦＥＴを簡便に形成することが可能となる。

以下、本発明の窒化物半導体装置の製造方法について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例に取り、詳細に説明する。

図１は本発明の第１の実施例の窒化物半導体装置の製造方法によるＨＥＭＴの断面図、図２はその製造方法の説明図である。図２に示すように炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（有機金属化学的気相堆積）法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３（第５の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１０ｎｍのノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４（第１の窒化物半導体層）とを基板温度１０８０℃で順次積層成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなる第１のキャップ層１５（第２の窒化物半導体層）を成長させる（図２a）。

第１のキャップ層１５上にプラズマＣＶＤ法等により酸化珪素（ＳｉＯ₂）膜を形成し、酸化珪素膜のドライエッチングにより酸化珪素膜からなるダミーゲート１６ａ（第１のマスク膜）を形成し、ダミーゲート１６ａをマスクとして使用し、制御電極形成領域を除く領域の第１のキャップ層１５をエッチング除去し、ショットキ層１４を露出させる（図２ｂ）。

ダミーゲート１６ａをマスクとして使用し、ＭＯＣＶＤ法により、成長温度１０８０℃として厚さ１５ｎｍのノンドープの窒化アルミニウムガリウム１７（第３の窒化物半導体層）を選択的に成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなる第２のキャップ層１８（第４の窒化物半導体層）を成長させる（図２ｃ）。

第２のキャップ層１８上にオーミック接触するチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１９ａ、ドレイン電極１９ｂを形成する。その後、ダミーゲート１６ａをエッチング除去し、露出する第１のキャップ層１５上に、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極２０を形成する（図２ｄ）ことで、図１に示す窒化物半導体装置を形成することができる。

第１及び第２のキャップ層１５、１８は、ＭＯＣＶＤ法によりキャリア供給層１４の成膜温度より５００℃程度低い温度で成膜することにより、微結晶構造からなり、高い絶縁性の窒化物半導体層となる。具体的には、シート抵抗が１０⁹Ω／□以上の高抵抗となっている。

このように形成した窒化物半導体装置のゲート−ソース電極間の電流−電圧特性を図３に示す。図３において、横軸はゲート−ソース電圧Ｖｇｓ（Ｖ）を、縦軸はゲート電流Ｉｇ（Ａ）を示している。比較のため、第１のキャップ層１５をショットキ層１４と同じ温度、成膜条件で成膜させたノンドープ窒化アルミニウムガリウムからなる窒化物半導体層とし、同じ構造のゲート電極を形成した場合の電流−電圧特性を従来例として示している。両者を比較した場合、本実施例に係る窒化物半導体装置の方が、絶縁特性が優れているため、２桁以上ゲート電流（ゲートリーク電流）が低減していることがわかる。ゲートリーク電流の低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の１００Ｖから１７０Ｖに改善された。窒化物半導体ＨＥＭＴのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている（International Conference on Nitride Semiconductor, Nara, 2003, Tu-P2.067）。

図４は、ドレイン電流−電圧特性を示しており、ドレインのスイープ電圧が０Ｖ〜２０Ｖであり、ゲート電圧は０Ｖから＋３Ｖまでステップ１Ｖで変化させており、ノーマリーオフ動作が確認できた。また測定周期は１０ｍｓ、ゲート電圧はパルス幅３００μｓｅｃで印加され、ドレイン電圧はステップ的に０Ｖから４０Ｖに昇圧されたパルスＩ−Ｖ測定においても従来構造に比べて大幅に電流コラプスが抑制されることが確認できた。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

次に第２の実施例について説明する。図５に示すように、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３（第５の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１０ｎｍのノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４（第１の窒化物半導体層）とを基板温度１０８０℃で順次積層成長させる（図５a）。ショットキ層１４上にプラズマＣＶＤ法により酸化珪素（ＳｉＯ₂）膜を形成し、酸化珪素膜のドライエッチングにより酸化珪素膜からなるダミーゲート１６ｂ（第２のマスク膜）を形成し、制御電極形成領域を除く領域のショットキ層１４の一部を露出させる（図５ｂ）。

ダミーゲート１６ｂをマスクとして使用し、ＭＯＣＶＤ法により成長温度１０８０℃にして厚さ１５ｎｍのノンドープの窒化アルミニウムガリウム１７（第３の窒化物半導体層）を選択的に成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなる第２のキャップ層１８（第４の窒化物半導体層）を成長させる（図５ｃ）。

第２のキャップ層上にオーミック接触するチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１９ａ、ドレイン電極１９ｂを形成する。その後、ダミーゲート１６ｂをエッチング除去し、露出するショットキ層１４上に厚さ１０ｎｍの窒化珪素（ＳｉＮ）等からなる誘電体膜２１を形成する。その後、誘電体膜２１上にニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極２０を形成する（図５ｄ）ことで、窒化物半導体装置を形成することができる。なお、誘電体膜は、ＳｉＮの他、ＳｉＯ₂やＴｉＯ₂などを使用することができる。

本実施例においても、上記第１の実施例同様、ノーマリーオフ動作、ゲートリーク電流の低減および電流コラプスの抑制を確認できた。また、微結晶構造に窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

次に第３の実施例について説明する。上記第１及び第２の実施例では、それぞれゲート電極２０を第１のキャップ層１５、誘電体膜２１上に形成する場合について説明した。しかし本発明では、図６に示すように、ゲート電極２０をショットキ層１４に直接接触する構造とすることも可能である。この場合、上記第２の実施例同様、図５（ｃ）の工程の後、ダミーゲート１６ｂを除去し、誘電体膜２１を形成することなく、ショットキ層１４上にニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極２０を形成すればよい。

本発明によれば、リセス構造をドライエッチングで形成する場合と比較して、ドライエッチングによるダメージに起因する特性劣化、具体的にはゲートリーク電流が低減すると同時に、電流コラプスの抑制が確認できた。また、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

以上本発明の実施例についてＨＥＭＴ構造の窒化物半導体装置の製造方法について説明したが、本発明は、ＦＥＴ構造の窒化物半導体装置に適用することも可能である。上記第１の実施例に相当するＦＥＴ構造の窒化物半導体装置を形成する場合を例に取り説明する。まず、炭化硅素（ＳｉＣ）からなる基板１１上に、ＣＶＤ法あるいはＭＢＥ法により、厚さ１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１２ａを成長させ、次に厚さ１．０μｍの窒化ガリウム（ＧａＮ）からなるバッファ層１２ｂを成長させ、厚さ１００ｎｍのｎ型窒化ガリウムからなる能動層２２（第１の窒化物半導体層）を基板温度１０８０℃で順次積層成長する。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶からなるノンドープ窒化ガリウムからなる第１のキャップ層１５（第２の窒化物半導体層）を成長させる。

次に第１のキャップ層１５上にプラズマＣＶＤ法等により酸化硅素（ＳｉＯ₂）膜を形成し、酸化硅素膜のドライエッチングにより酸化硅素膜からなるダミーゲート１６ａ（第１のマスク膜）を形成し、ダミーゲート１６ａをマスクとして使用し、制御電極形成領域を除く領域の第１のキャップ層１５をエッチング除去し、能動層２２を露出させる。

ダミーゲート１６ａをマスクとして使用し、ＭＯＣＶＤ法により、成長温度１０８０℃として厚さ２００ｎｍのｎ型の窒化ガリウム２３（第３の窒化物半導体層）を選択的に成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶からなるノンドープ窒化ガリウムからなる第２のキャップ層１８（第４の窒化物半導体層）を成長させる。

以下、第１の実施例同様、第２のキャップ層１８上にソース電極１９ａ、ドレイン電極１９ｂを形成し、ダミー電極１６ａを除去して露出する第１のキャップ層１５上にゲート電極２０を形成することにより、図７に示す構造の窒化物半導体装置を形成することが可能である。

同様に、上述の実施例２に相当するＦＥＴ構造の窒化物半導体装置を形成する場合は、能動層２２上にダミーゲート１６ｂ（第２のマスク膜）を形成する。また、ゲート電極２０は、ダミーゲート１６ｂを除去して露出する能動層２１上に、誘電体膜２１を介して形成すればよい（図８）。

同様に、上述の実施例３に相当するＦＥＴ構造の窒化物半導体装置を形成する場合は、誘電体膜を形成せず、直接能動層２２上にゲート電極２０を形成すればよい（図９）。

このようなＦＥＴ構造の窒化物半導体装置であっても、ＨＥＭＴ構造の窒化物半導体装置同様、リーク電流が低減され、チャネルでの衝突イオン化が抑制でき、オフ耐圧が改善される。また、ゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる第２のキャップ層１８を備えているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により、電流−電圧特性の周波数分散が抑制できる。さらにまた、微結晶構造に窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

以上本発明の実施例について説明したが、本発明はこれらの限定されるものでなく、種々変更可能である。例えば、窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものではなく、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶化合物からなる層で形成することができる。上記実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにサファイア基板を用いてもかまわない。その場合はバッファ層１２として低温成長の窒化ガリウム（ＧａＮ）を用いるほうが望ましい。また実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにシリコン基板（Ｓｉ）を用いても構わない。

また第１のキャップ層等とショットキ接触を形成する制御電極、第２のキャップ層とオーミック接触する電極の組成は、使用する窒化物半導体層の種類等に応じて、適宜選択すればよい。

なお第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性（許容できるゲートリーク電流）が得られる範囲で、成長温度を制御することによって得られるものである。第２の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より４００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。

本発明の第１の実施例である窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。本発明の第１の実施例である窒化物半導体装置の製造方法の説明図である。本発明の効果を説明するゲート・ソース間の電流−電圧特性を示す図である。本発明の効果を説明するドレイン電流-電圧特性を示す図である。本発明の第２の実施例である窒化物半導体装置の製造方法の説明図である。本発明の第３の実施例である窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。本発明の第４の実施例である窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。本発明の第５の実施例である窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。本発明の第６の実施例である窒化物半導体装置の製造方法による窒化物半導体装置の断面図である。従来のこの種の窒化物半導体装置の断面図である。

１１；基板、１２、１２ａ、１２ｂ；バッファ層、１３；チャネル層、１４；ショットキ層、１５；第１のキャップ層、１６ａ、１６ｂ；ダミーゲート、１８；第２のキャップ層、１９ａ；ソース電極、１９ｂ；ドレイン電極、２０；ゲート電極、２１；誘電体膜、２２、２３；能動層

Claims

ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、
基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層上の制御電極形成領域上に第１のマスク膜を形成する工程と、
該第１のマスク膜を用いて前記第２の窒化物半導体層を除去し、前記第１の窒化物半導体層を露出する工程と、
該露出した前記第１の窒化物半導体層上に前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程と、
該第３の窒化物半導体層上に、該第３の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第４の窒化物半導体層を形成する工程と、
前記第１のマスク膜を除去し、露出した前記第２の窒化物半導体層上に制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、
基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層上の制御電極形成領域に第２のマスク膜を形成する工程と、
該第２のマスク膜を用いて露出する前記第１の窒化物半導体層上に、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程と、
該第３の窒化物半導体層上に該第３の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第４の窒化物半導体層を形成する工程と、
前記第２のマスク膜を除去し、露出した前記第１の窒化物半導体層上に、または該露出する第１の窒化物半導体上に誘電体膜を形成した後該誘電体膜上に、制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
請求項１または２いずれか記載の窒化物半導体装置の製造方法において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第５の窒化物半導体層を形成する工程を含むことを特徴とする窒化物半導体装置の製造方法。
請求項１乃至３いずれか記載の窒化物半導体装置の製造方法において、微結晶構造からなる前記第４の窒化物半導体層上にオーミック接触するオーミック電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。