CN115376919A - 一种增强型GaN功率器件及其制备方法 - Google Patents
一种增强型GaN功率器件及其制备方法 Download PDFInfo
- Publication number
- CN115376919A CN115376919A CN202211298496.6A CN202211298496A CN115376919A CN 115376919 A CN115376919 A CN 115376919A CN 202211298496 A CN202211298496 A CN 202211298496A CN 115376919 A CN115376919 A CN 115376919A
- Authority
- CN
- China
- Prior art keywords
- wafer
- aluminum
- passivation layer
- gallium nitride
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 103
- 238000002161 passivation Methods 0.000 claims abstract description 75
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 53
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 36
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 22
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 14
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 230000002411 adverse Effects 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种增强型GaN功率器件及其制备方法，具体涉及半导体器件制造技术领域。所述制备方法，包括：将第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆；在晶圆上生长第二氮化镓铝势垒层得到生长晶圆；将生长晶圆中的第一钝化层去除得到去除晶圆；在去除晶圆上沉积一层第二钝化层得到沉积晶圆；将沉积晶圆上的设定区域上沉积的第二钝化层去除得到待填充晶圆；在待填充晶圆上填充镍电极，并在氧气中退火得到退火晶圆；在退火晶圆上设置源极、栅极和漏极得到增强型GaN功率器件。本发明避免了刻蚀不均匀引起的阈值电压分散，避免了对栅极氮化镓铝表面的损伤，削弱了电流崩塌的不利影响。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种增强型GaN功率器件及其制备方法。
背景技术
在电子和电气领域，功率半导体器件在能源和功率管理和分配上起着重要的作用，功率半导体器件的性能对功率系统的功率密度，功率转换效率及可靠性等方面有着至关重要的影响。并且随着节能意识的提高，市场对高性能的具有高转换效率的功率器件的需求正逐渐增大。在过去的几十年里，电力电子领域使用的功率器件主要是硅基功率半导体器件，常见的有垂直双扩散金属氧化物半导体场效应晶体管、横向扩散金属氧化物半导体场效应晶体管以及绝缘栅双极型晶体管等。传统Si基功率器件的性能已逼近其理论极限，因此开发探索新型半导体材料是极为重要的。第三代半导体材料GaN具有宽禁带、高临界击穿场强、高电子饱和漂移速度、高热导率等优点，有利于用来制作小体积且具有高频率高速度等优异性能的功率电子器件。
GaN功率器件分为增强型和耗尽型两种。耗尽型器件制作工艺简单，但需要集成一个Si MOS器件，级联起来使用，成本高。增强型器件采用单管即可实现开关功能，不需要额外辅助的元器件，成本低，但制作困难。对于增强型的GaN HEMT器件，其中一种实现方法是凹槽型器件，即在器件的栅极下方刻蚀氮化镓铝，形成凹槽，然后制作栅极。但凹槽刻蚀精准度不好控制，刻蚀均匀性差，同时刻蚀工艺会对栅极的氮化镓铝造成损伤，这样一方面会导致器件的阈值电压不均匀，同时会造成器件的阈值电压漂移大；另外，器件的电流崩塌效应突出；这也是目前凹槽型器件面临的问题。
发明内容
本发明的目的是提供一种增强型GaN功率器件及其制备方法，避免了刻蚀不均匀引起的阈值电压分散，同时避免了对栅极氮化镓铝表面的损伤，削弱了电流崩塌的不利影响。
为实现上述目的，本发明提供了如下方案：
一种增强型GaN功率器件的制备方法，包括：
在衬底上依次生长氮化镓缓冲层和第一氮化镓铝势垒层；所述氮化镓缓冲层和所述第一氮化镓铝势垒层之间形成二维电子气；
在所述第一氮化镓铝势垒层上沉积一层第一钝化层；
将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆；所述目标区域为除去要设置栅极的区域；
在所述晶圆上生长第二氮化镓铝势垒层得到生长晶圆；
使用湿法腐蚀的方法将所述生长晶圆中的第一钝化层以及所述第一钝化层上生长的所述第二氮化镓铝势垒层去除得到去除晶圆；
在所述去除晶圆上沉积一层第二钝化层得到沉积晶圆；
将所述沉积晶圆上的设定区域上沉积的第二钝化层去除得到待填充晶圆；
在所述待填充晶圆上去除第二钝化层处的位置填充镍电极，并在氧气中退火得到退火晶圆；所述镍电极与所述氧气反应生成一氧化镍；
在所述退火晶圆上设置源极电极、栅极电极和漏极电极得到增强型GaN功率器件；所述漏极电极与所述一氧化镍接触。
可选的，所述在衬底上依次生长氮化镓缓冲层和第一氮化镓铝势垒层，具体为：
将所述衬底放置于MOCVD设备中依次生长氮化镓缓冲层和第一氮化镓铝势垒层。
可选的，所述将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆。
可选的，所述第二氮化镓铝势垒层的厚度小于所述第一钝化层的厚度。
一种增强型GaN功率器件，采用如上述所述的增强型GaN功率器件的制备方法制备，所述增强型GaN功率器件包括：衬底、氮化镓缓冲层、氮化镓铝势垒层单元、第二钝化层、一氧化镍电极、源极电极、漏极电极和栅极电极；
所述衬底、所述氮化镓缓冲层、所述氮化镓铝势垒层单元和所述第二钝化层由下向上依次设置；所述氮化镓缓冲层和所述氮化镓铝势垒层单元之间形成二维电子气；所述源极电极和所述漏极电极均设置在所述氮化镓缓冲层上，所述一氧化镍电极设置在所述氮化镓铝势垒层单元上，所述栅极电极设置在所述第二钝化层上；所述漏极电极与所述一氧化镍电极接触。
可选的，所述氮化镓铝势垒层单元包括：由下向上依次设置的第一氮化镓铝势垒层和第二氮化镓铝势垒层；所述第二氮化镓铝势垒层包括两个不接触的氮化镓铝势垒层。
可选的，所述衬底为硅衬底。
可选的，所述第二钝化层为二氧化硅钝化层、氮化硅钝化层、氮化铝钝化层或氧化铝钝化层。
本发明公开了以下技术效果：
本发明不需要进行凹槽刻蚀，在外延生长完第一层Al氮化镓缓冲层后，在栅极区域制作钝化层，然后继续外延生长第二层Al氮化镓缓冲层，生长结束后，将凹槽中的钝化层，以及上面的Al氮化镓缓冲层去除，即可实现增强型器件功能。这种方法工艺简单，并且避免了刻蚀不均匀引起的阈值电压分散，使得阈值电压均匀稳定，同时避免了对栅极区域氮化镓铝表面的损伤，另外，在漏极侧制作了NiO，与漏极电极互联，NiO的p型半导体特性，削弱了电流崩塌的不利影响，电流崩塌效应弱。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种增强型GaN功率器件的制备方法的流程图；
图2为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤101得到的结构图；
图3为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤103得到的结构图；
图4为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤104得到的结构图；
图5为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤105得到的结构图；
图6为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤106得到的结构图；
图7为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤108得到的结构图；
图8为本发明实施例提供的一种增强型GaN功率器件的制备方法中步骤109得到的结构图。
符号说明：
1-衬底、2-氮化镓缓冲层、3-第一氮化镓铝势垒层、4-第二氮化镓铝势垒层、5-第一钝化层、6-第二钝化层、7-一氧化镍、8-栅极电极、9-漏极电极、10-源极电极、11-栅极凹槽、12-二维电子气。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，本发明实施例提供了一种增强型GaN功率器件的制备方法，包括：
步骤101：在衬底1上依次生长氮化镓缓冲层2和第一氮化镓铝势垒层3；由于氮化镓铝和氮化镓的极化效应，所述氮化镓缓冲层2和所述第一氮化镓铝势垒层3之间形成二维电子气12，结果如图2所示，所述衬底1为硅衬底。
步骤102：在所述第一氮化镓铝势垒层3上沉积一层第一钝化层5。
步骤103：将所述第一氮化镓铝势垒层3的目标区域上沉积的第一钝化层5去除得到晶圆；所述目标区域为除去要设置栅极的区域，结果如图3所示。
步骤104：在所述晶圆上生长第二氮化镓铝势垒层4得到生长晶圆，结果如图4所示。
步骤105：使用湿法腐蚀的方法将所述生长晶圆中的第一钝化层5以及所述第一钝化层5上生长的所述第二氮化镓铝势垒层4去除得到去除晶圆形成了栅极凹槽11，结果如图5所示。
步骤106：在所述去除晶圆上沉积一层第二钝化层6得到沉积晶圆，结果如图6所示，第二钝化层6作为栅极的栅介质，可以是二氧化硅钝化层、氮化硅钝化层、氮化铝钝化层或氧化铝钝化层等各种钝化层。
步骤107：将所述沉积晶圆上的设定区域上沉积的第二钝化层6去除得到待填充晶圆。
步骤108：在所述待填充晶圆上去除第二钝化层6处的位置填充镍电极，并在氧气中退火得到退火晶圆；所述镍电极与所述氧气反应生成一氧化镍7，一氧化镍7是p型的，与漏极电极9互联后，会在漏极加高压时，向沟道中注入空穴，从而减轻器件的电流崩塌效应，结果如图7所示。
步骤109：在所述退火晶圆上设置源极电极10、栅极电极8和漏极电极9得到增强型GaN功率器件；所述漏极电极9与所述一氧化镍7接触，结果如图8所示。
在实际应用中，所述在衬底1上依次生长氮化镓缓冲层2和第一氮化镓铝势垒层3，具体为：
将所述衬底1放置于MOCVD设备中依次生长氮化镓缓冲层2和第一氮化镓铝势垒层3，第一氮化镓铝势垒层3厚度在1-15nm之间。
在实际应用中，所述将所述第一氮化镓铝势垒层3的目标区域上沉积的第一钝化层5去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓铝势垒层3的目标区域上沉积的第一钝化层5去除得到晶圆，只保留栅极区域的钝化层。
在实际应用中，所述第二氮化镓铝势垒层4的厚度小于所述第一钝化层5的厚度。
在实际应用中，在所述第一氮化镓铝势垒层3上沉积一层第一钝化层5具体为：
将片子从MOCVD中取出，在第一氮化镓铝势垒层3表面沉积一层第一钝化层5。
在实际应用中，在所述晶圆上生长第二氮化镓铝势垒层4得到生长晶圆具体为：
将片子重新放入MOCVD，继续生长第二氮化镓铝势垒层4。这层氮化镓铝可以厚一点，厚度从1nm-100nm。这层氮化镓铝的厚度越厚，二维电子气12的浓度越高，但其厚度要小于第一钝化层5的厚度，不能把钝化层全部包起来，需要露出钝化层的部分侧壁，便于后续钝化层的去除。
在实际应用中，将所述沉积晶圆上的设定区域上沉积的第二钝化层6去除得到待填充晶圆，具体为：
在漏极一侧，刻蚀掉部分第二钝化层6得到待填充晶圆。
在实际应用中，在所述退火晶圆上设置源极电极10、栅极电极8和漏极电极9得到增强型GaN功率器件，具体为：在源极和漏极区域制作欧姆接触，形成源极电极10和漏极电极9，最后在栅极制作栅电极。
本发明实施例还提供了一种增强型GaN功率器件，采用上述实施例提供的增强型GaN功率器件的制备方法制备，所述增强型GaN功率器件包括：衬底1、氮化镓缓冲层2、氮化镓铝势垒层单元、第二钝化层6、一氧化镍7、源极电极10、漏极电极9和栅极电极8；所述衬底1、所述氮化镓缓冲层2、所述氮化镓铝势垒层单元和所述第二钝化层6由下向上依次设置；所述氮化镓缓冲层2和所述氮化镓铝势垒层单元之间形成二维电子气12；所述源极电极10和所述漏极电极9均设置在所述氮化镓缓冲层2上，所述一氧化镍7设置在所述氮化镓铝势垒层单元上，所述栅极电极8设置在所述第二钝化层6上；所述漏极电极9与所述一氧化镍7接触。
在实际应用中，所述氮化镓铝势垒层单元包括：由下向上依次设置的第一氮化镓铝势垒层3和第二氮化镓铝势垒层4；所述第二氮化镓铝势垒层4包括两个不接触的氮化镓铝势垒层。
在实际应用中，所述衬底1为硅衬底。
在实际应用中，所述第二钝化层6为二氧化硅钝化层、氮化硅钝化层、氮化铝钝化层或氧化铝钝化层。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种增强型GaN功率器件的制备方法，其特征在于，包括：
在衬底上依次生长氮化镓缓冲层和第一氮化镓铝势垒层；所述氮化镓缓冲层和所述第一氮化镓铝势垒层之间形成二维电子气；
在所述第一氮化镓铝势垒层上沉积一层第一钝化层；
将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆；所述目标区域为除去要设置栅极的区域；
在所述晶圆上生长第二氮化镓铝势垒层得到生长晶圆；
使用湿法腐蚀的方法将所述生长晶圆中的第一钝化层以及所述第一钝化层上生长的所述第二氮化镓铝势垒层去除得到去除晶圆；
在所述去除晶圆上沉积一层第二钝化层得到沉积晶圆；
将所述沉积晶圆上的设定区域上沉积的第二钝化层去除得到待填充晶圆；
在所述待填充晶圆上去除第二钝化层处的位置填充镍电极，并在氧气中退火得到退火晶圆；所述镍电极与所述氧气反应生成一氧化镍；
在所述退火晶圆上设置源极电极、栅极电极和漏极电极得到增强型GaN功率器件；所述漏极电极与所述一氧化镍接触。
2.根据权利要求1所述的一种增强型GaN功率器件的制备方法，其特征在于，所述在衬底上依次生长氮化镓缓冲层和第一氮化镓铝势垒层，具体为：
将所述衬底放置于MOCVD设备中依次生长氮化镓缓冲层和第一氮化镓铝势垒层。
3.根据权利要求1所述的一种增强型GaN功率器件的制备方法，其特征在于，所述将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓铝势垒层的目标区域上沉积的第一钝化层去除得到晶圆。
4.根据权利要求1所述的一种增强型GaN功率器件的制备方法，其特征在于，所述第二氮化镓铝势垒层的厚度小于所述第一钝化层的厚度。
5.一种增强型GaN功率器件，其特征在于，采用如权利要求1-4中任意一项所述的增强型GaN功率器件的制备方法制备，所述增强型GaN功率器件包括：衬底、氮化镓缓冲层、氮化镓铝势垒层单元、第二钝化层、一氧化镍电极、源极电极、漏极电极和栅极电极；
所述衬底、所述氮化镓缓冲层、所述氮化镓铝势垒层单元和所述第二钝化层由下向上依次设置；所述氮化镓缓冲层和所述氮化镓铝势垒层单元之间形成二维电子气；所述源极电极和所述漏极电极均设置在所述氮化镓缓冲层上，所述一氧化镍电极设置在所述氮化镓铝势垒层单元上，所述栅极电极设置在所述第二钝化层上；所述漏极电极与所述一氧化镍电极接触。
6.根据权利要求5所述的一种增强型GaN功率器件，其特征在于，所述氮化镓铝势垒层单元包括：由下向上依次设置的第一氮化镓铝势垒层和第二氮化镓铝势垒层；所述第二氮化镓铝势垒层包括两个不接触的氮化镓铝势垒层。
7.根据权利要求5所述的一种增强型GaN功率器件，其特征在于，所述衬底为硅衬底。
8.根据权利要求5所述的一种增强型GaN功率器件，其特征在于，所述第二钝化层为二氧化硅钝化层、氮化硅钝化层、氮化铝钝化层或氧化铝钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211298496.6A CN115376919A (zh) | 2022-10-24 | 2022-10-24 | 一种增强型GaN功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211298496.6A CN115376919A (zh) | 2022-10-24 | 2022-10-24 | 一种增强型GaN功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115376919A true CN115376919A (zh) | 2022-11-22 |
Family
ID=84073231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211298496.6A Pending CN115376919A (zh) | 2022-10-24 | 2022-10-24 | 一种增强型GaN功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115376919A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579290A (zh) * | 2022-12-13 | 2023-01-06 | 江苏能华微电子科技发展有限公司 | 一种p-GaN增强型器件制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010526A (ja) * | 2006-06-28 | 2008-01-17 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| CN110429127A (zh) * | 2019-07-24 | 2019-11-08 | 芜湖启迪半导体有限公司 | 一种氮化镓晶体管结构及其制备方法 |
| CN113659013A (zh) * | 2021-06-29 | 2021-11-16 | 西安电子科技大学 | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 |
| CN115116849A (zh) * | 2022-08-29 | 2022-09-27 | 江苏能华微电子科技发展有限公司 | 一种增强型GaN功率器件制备方法 |
-
2022
- 2022-10-24 CN CN202211298496.6A patent/CN115376919A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010526A (ja) * | 2006-06-28 | 2008-01-17 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| CN110429127A (zh) * | 2019-07-24 | 2019-11-08 | 芜湖启迪半导体有限公司 | 一种氮化镓晶体管结构及其制备方法 |
| CN113659013A (zh) * | 2021-06-29 | 2021-11-16 | 西安电子科技大学 | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 |
| CN115116849A (zh) * | 2022-08-29 | 2022-09-27 | 江苏能华微电子科技发展有限公司 | 一种增强型GaN功率器件制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579290A (zh) * | 2022-12-13 | 2023-01-06 | 江苏能华微电子科技发展有限公司 | 一种p-GaN增强型器件制备方法 |
| CN115579290B (zh) * | 2022-12-13 | 2023-03-10 | 江苏能华微电子科技发展有限公司 | 一种p-GaN增强型器件制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021510461A (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| CN107393890B (zh) | 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN109659355A (zh) | 常关型氧化镓场效应晶体管结构及制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN112713190B (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN111739801B (zh) | 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 | |
| CN111384171A (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN114883406B (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN111106169A (zh) | 晶体管器件及其制备方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN115881774A (zh) | 一种具有阵列侧栅结构的hemt器件及其制备方法 | |
| CN109285885A (zh) | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221122 |