CN115579290B - 一种p-GaN增强型器件制备方法 - Google Patents
一种p-GaN增强型器件制备方法 Download PDFInfo
- Publication number
- CN115579290B CN115579290B CN202211592150.7A CN202211592150A CN115579290B CN 115579290 B CN115579290 B CN 115579290B CN 202211592150 A CN202211592150 A CN 202211592150A CN 115579290 B CN115579290 B CN 115579290B
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- passivation layer
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 229910002601 GaN Inorganic materials 0.000 claims description 153
- 238000002161 passivation Methods 0.000 claims description 127
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 72
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 44
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 39
- 229910052733 gallium Inorganic materials 0.000 claims description 39
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种p‑GaN增强型器件制备方法，涉及半导体器件制造技术领域，通过在第一层氮化镓铝层上方的p‑GaN以外的区域形成第二层氮化镓铝层，由于p‑GaN下方的第一层氮化镓铝层的厚度不能太厚，太厚会导致p‑GaN无法完全耗尽栅极下方的二维电子气，而第二层氮化镓铝层是覆盖在p‑GaN以外的区域，不在p‑GaN下方，因此在p‑GaN以外的区域，第二层氮化镓铝层可以提供更多的二维电子气，二维电子气浓度越高，器件的电流越大，从而提升了p‑GaN增强型器件的电流。本发明能够在不影响形成p‑GaN增强型器件的基础上提升器件的电流。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种p-GaN增强型器件制备方法。
背景技术
GaN材料具有大禁带宽度、高击穿场强、高电子迁移率和良好的热导率等优点，在应用于高温、高频、高击穿电压、高功率开关器件时有巨大潜力。基于GaN材料体系的AlGaN/GaN异质结存在非常强的压电极化和自发极化效应，即使不采用势垒层调制掺杂，二维电子气面密度也可高达1013cm-2量级，且二维电子气与掺杂中心分离，故电子迁移率可高达2000cm2V-1S-1，同时GaN可大面积外延在Si衬底上，有效降低材料成本。故GaN功率器件（GaN基功率器件）具有广泛的应用前景。
基于AlGaN/GaN异质结的功率器件，由于氮化物材料体系的极化效应，GaN基功率器件是天然的耗尽型器件，但耗尽型器件应用于电路中时，需要设计负极性栅驱动电路，以实现对器件的开关控制，极大地增加了电路的复杂性与成本，并且耗尽型器件在失效安全能力方面存在缺陷。因此，对增强型GaN基功率器件的开发，是目前的研究重点。
基于P型栅的增强型GaN功率器件是目前主流的技术方案，这种方案是依赖p-GaN对二维电子气的耗尽作用，实现增强型的。常规的p-GaN增强型HEMT器件，因为要用p-GaN耗尽栅极下方的二维电子气，因此AlGaN层的厚度不能太厚，太厚会导致二维电子气密度很高，P-GaN不能完全耗尽栅下方的二维电子气，也就不能形成增强型器件，因此传统的p-GaN增强型器件（p型栅增强型器件），电流比较小，这也是P型栅技术的一个劣势。
综上，如何在不影响形成p-GaN增强型器件的基础上提升器件的电流，成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种p-GaN增强型器件制备方法，能够在不影响形成p-GaN增强型器件的基础上提升器件的电流。
为实现上述目的，本发明提供了如下方案：
一种p-GaN增强型器件制备方法，所述方法包括：
将硅衬底放入MOCVD设备中，在所述硅衬底上依次外延生长氮化镓缓冲层、氮化镓沟道层和第一层氮化镓铝层，得到晶圆；
将所述晶圆从所述MOCVD设备中取出，在所述第一层氮化镓铝层的表面沉积第一层钝化层，得到沉积有第一层钝化层的晶圆；
对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆；所述栅源区域为栅极电极和源极电极之间的区域；所述栅漏区域为栅极电极和漏极电极之间的区域；
将所述刻蚀第一层钝化层后的晶圆重新放入所述MOCVD设备中，在所述刻蚀第一层钝化层后的晶圆的表面继续生长第二层氮化镓铝层，得到生长第二层氮化镓铝层后的晶圆；
将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，去除栅极电极区域的第一层钝化层以及所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层，形成栅极凹槽，得到形成栅极凹槽后的晶圆；
在所述形成栅极凹槽后的晶圆的表面沉积第二层钝化层，得到沉积有第二层钝化层的晶圆；
对所述沉积有第二层钝化层的晶圆去除栅极电极区域的第二层钝化层，暴露出栅极电极区域的第一层氮化镓铝层，得到暴露第一层氮化镓铝层后的晶圆；
将所述暴露第一层氮化镓铝层后的晶圆重新放入所述MOCVD设备，在所述暴露第一层氮化镓铝层后的晶圆的表面继续生长一层p型氮化镓层，得到生长p型氮化镓层后的晶圆；
将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，对所述生长p型氮化镓层后的晶圆去除第二层钝化层以及第二层钝化层上方的p型氮化镓层，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆；
在所述待制作电极的晶圆上制作源极电极、栅极电极和漏极电极，得到p-GaN增强型器件。
可选地，所述第一层钝化层的材料为二氧化硅或氮化硅。
可选地，所述对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆，具体包括：
利用光刻与刻蚀工艺，对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，只保留栅极电极区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆。
可选地，所述生长第二层氮化镓铝层后的晶圆中第二层氮化镓铝层的厚度小于第一钝化层的厚度。
可选地，所述将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，去除栅极电极区域的第一层钝化层以及所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层，形成栅极凹槽，得到形成栅极凹槽后的晶圆，具体包括：
将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，采用湿法腐蚀的方式将栅极电极区域的第一层钝化层去除，所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层也随所述栅极电极区域的第一层钝化层一起去除，形成栅极凹槽，得到形成栅极凹槽后的晶圆。
可选地，所述第二层钝化层的材料为氮化硅、二氧化硅、氮化铝或三氧化二铝。
可选地，所述生长p型氮化镓层后的晶圆中p型氮化镓层的厚度小于所述第二钝化层的厚度。
可选地，所述将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，对所述生长p型氮化镓层后的晶圆去除第二层钝化层以及第二层钝化层上方的p型氮化镓层，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆，具体包括：
将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，采用湿法腐蚀的方式将所述生长p型氮化镓层后的晶圆中第二层钝化层去除，第二层钝化层上方的p型氮化镓层也随第二层钝化层一起去除，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆。
可选地，所述在所述待制作电极的晶圆上制作源极电极、栅极电极和漏极电极，得到p-GaN增强型器件，具体包括：
在所述待制作电极的晶圆上源极电极区域和漏极电极区域制作欧姆接触，形成源极电极和漏极电极，最后在所述待制作电极的晶圆上栅极电极区域制作栅极电极，得到p-GaN增强型器件。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开的p-GaN增强型器件制备方法，通过在第一层氮化镓铝层上方的p-GaN以外的区域形成第二层氮化镓铝层，由于p-GaN下方的第一层氮化镓铝层的厚度不能太厚，太厚会导致p-GaN无法完全耗尽栅极下方的二维电子气，而第二层氮化镓铝层是覆盖在p-GaN以外的区域，不在p-GaN下方，因此在p-GaN以外的区域，第二层氮化镓铝层可以提供更多的二维电子气，二维电子气浓度越高，器件的电流越大，从而提升了p-GaN增强型器件的电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明p-GaN增强型器件制备方法实施例的流程图；
图2为本发明晶圆结构示意图；
图3为本发明刻蚀第一层钝化层后的晶圆结构示意图；
图4为本发明生长第二层氮化镓铝层后的晶圆结构示意图；
图5为本发明形成栅极凹槽后的晶圆结构示意图；
图6为本发明暴露第一层氮化镓铝层后的晶圆结构示意图；
图7为本发明生长p型氮化镓层后的晶圆结构示意图；
图8为本发明待制作电极的晶圆结构示意图；
图9为本发明p-GaN增强型器件结构示意图。
符号说明：
1-硅衬底、2-氮化镓缓冲层、3-氮化镓沟道层、4-第一层氮化镓铝层、5-二维电子气、6-第一层钝化层、7-第二层氮化镓铝层、8-栅极凹槽、9-第二层钝化层、10-p型氮化镓层、11-源极电极、12-栅极电极、13-漏极电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种p-GaN增强型器件制备方法，能够在不影响形成p-GaN增强型器件的基础上提升器件的电流。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明p-GaN增强型器件制备方法实施例的流程图。参见图1，该p-GaN增强型器件制备方法包括：
步骤101：将硅衬底放入MOCVD设备中，在硅衬底上依次外延生长氮化镓缓冲层、氮化镓沟道层和第一层氮化镓铝层，得到晶圆。
步骤102：将晶圆从MOCVD设备中取出，在第一层氮化镓铝层的表面沉积第一层钝化层，得到沉积有第一层钝化层的晶圆。
该步骤102中，第一层钝化层的材料为二氧化硅或氮化硅。
步骤103：对沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆；栅源区域为栅极电极和源极电极之间的区域；栅漏区域为栅极电极和漏极电极之间的区域。
该步骤103具体包括：
利用光刻与刻蚀工艺，对沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，只保留栅极电极区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆。
该步骤103中，源极电极区域即源极电极所在区域，栅源区域即栅极电极和源极电极之间的区域，漏极电极区域即漏极电极所在区域，栅漏区域即栅极电极和漏极电极之间的区域，栅极电极区域即栅极电极所在区域。
步骤104：将刻蚀第一层钝化层后的晶圆重新放入MOCVD设备中，在刻蚀第一层钝化层后的晶圆的表面继续生长第二层氮化镓铝层，得到生长第二层氮化镓铝层后的晶圆。
该步骤104中，生长第二层氮化镓铝层后的晶圆中第二层氮化镓铝层的厚度小于第一钝化层的厚度。
步骤105：将生长第二层氮化镓铝层后的晶圆从MOCVD设备中取出，去除栅极电极区域的第一层钝化层以及栅极电极区域的第一层钝化层上方的第二层氮化镓铝层，形成栅极凹槽，得到形成栅极凹槽后的晶圆。
该步骤105具体包括：
将生长第二层氮化镓铝层后的晶圆从MOCVD设备中取出，采用湿法腐蚀的方式将栅极电极区域的第一层钝化层去除，栅极电极区域的第一层钝化层上方的第二层氮化镓铝层也随栅极电极区域的第一层钝化层一起去除，形成栅极凹槽，得到形成栅极凹槽后的晶圆。
步骤106：在形成栅极凹槽后的晶圆的表面沉积第二层钝化层，得到沉积有第二层钝化层的晶圆。
该步骤106中，第二层钝化层的材料为氮化硅、二氧化硅、氮化铝或三氧化二铝。
步骤107：对沉积有第二层钝化层的晶圆去除栅极电极区域的第二层钝化层，暴露出栅极电极区域的第一层氮化镓铝层，得到暴露第一层氮化镓铝层后的晶圆。
步骤108：将暴露第一层氮化镓铝层后的晶圆重新放入MOCVD设备，在暴露第一层氮化镓铝层后的晶圆的表面继续生长一层p型氮化镓层，得到生长p型氮化镓层后的晶圆。
该步骤108中，生长p型氮化镓层后的晶圆中p型氮化镓层的厚度小于第二钝化层的厚度。
步骤109：将生长p型氮化镓层后的晶圆从MOCVD设备中取出，对生长p型氮化镓层后的晶圆去除第二层钝化层以及第二层钝化层上方的p型氮化镓层，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆。
该步骤109具体包括：
将生长p型氮化镓层后的晶圆从MOCVD设备中取出，采用湿法腐蚀的方式将生长p型氮化镓层后的晶圆中第二层钝化层去除，第二层钝化层上方的p型氮化镓层也随第二层钝化层一起去除，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆。
步骤110：在待制作电极的晶圆上制作源极电极、栅极电极和漏极电极，得到p-GaN增强型器件。
该步骤110具体包括：
在待制作电极的晶圆上源极电极区域和漏极电极区域制作欧姆接触，形成源极电极和漏极电极，最后在待制作电极的晶圆上栅极电极区域制作栅极电极，得到p-GaN增强型器件。
下面以一个具体实施例说明本发明的技术方案：
本发明p-GaN增强型器件制备方法包括以下工艺步骤：
工艺步骤1：将硅衬底1（Si substrate）放入MOCVD设备中，依次外延生长氮化镓缓冲层2（GaN buffer层）、氮化镓沟道层3（GaN channel层）、第一层氮化镓铝层4（AlGaN-1层），得到如图2所示的晶圆（片子）。
工艺步骤2：将片子从MOCVD设备中取出，在AlGaN-1表面沉积一层钝化层，此钝化层是第一层钝化层6（第一钝化层），此钝化层的材料可以是二氧化硅（SiO2）、氮化硅（SiN）等，然后利用光刻、刻蚀等工艺，只保留栅极区域（栅极电极区域）的钝化层，得到如图3所示的刻蚀第一层钝化层6后的晶圆。
工艺步骤3：将片子重新放入MOCVD设备，继续生长第二层氮化镓铝层7（AlGaN-2层），得到如图4所示的生长第二层氮化镓铝层7后的晶圆。第二层氮化镓铝层7的厚度越厚，二维电子气的浓度越高，但其厚度要小于第一层钝化层6的厚度，不能把第一层钝化层6全部包起来，需要露出第一层钝化层6的部分侧壁，便于后续第一层钝化层6的去除。
本发明制作的新型增强型GaN功率器件，在生长完AlGaN-1层4后，需要重新进入MOCVD设备，继续生长AlGaN-2层7。第一层AlGaN层4（第一层氮化镓铝层）不能太厚，太厚的话，二维电子气浓度太高，p-GaN不能完全耗尽栅极下方的二维电子气，但是第二层AlGaN层7（第二层氮化镓铝层）可以厚一点，因为第二层AlGaN层7是覆盖在栅极以外的区域，因此在栅极以外的区域，二维电子气浓度很高（能提升器件的电流），而在栅极下方的二维电子气浓度较低（栅极下方只有AlGaN-1），p-GaN可以完全耗尽栅极下方的二维电子气。
工艺步骤4：将栅极区域的第一层钝化层6去除，可以采用湿法腐蚀的方式，去除后，其上方的AlGaN-2层7也随其一起被去掉，这样就形成了栅极凹槽，得到如图5所示的形成栅极凹槽后的晶圆。
工艺步骤5：整片沉积第二层钝化层9（第二钝化层），此钝化层作为栅极的栅介质，可以是氮化硅（SiN）、二氧化硅（SiO2）、氮化铝（AlN）、三氧化二铝（Al2O3）等各种钝化层，并将栅极区域的钝化层去除，将栅极区域的AlGaN-1层4暴露出来，得到如图6所示的暴露第一层氮化镓铝层4后的晶圆。
工艺步骤6：将晶圆重新放入MOCVD设备，继续生长一层p型氮化镓层10（p-GaN层），得到如图7所示的生长p型氮化镓层10后的晶圆。p-GaN层10的厚度要小于第二钝化层9的厚度，以便后续第二钝化层9的去除。
本发明制作的新型增强型GaN功率器件，在栅极形成凹槽结构后，需要重新进入MOCVD设备，继续生长p-GaN层10。
工艺步骤7：用湿法腐蚀的方式去除第二钝化层9，其上方的p-GaN也会随之去除，最后只留下在栅极区域的p-GaN，得到如图8所示的待制作电极的晶圆。
工艺步骤8：在源极和漏极区域（源极电极区域和漏极电极区域）制作欧姆接触，形成源极电极11和漏极电极13，最后在栅极（栅极区域）制作栅极电极12（栅电极），得到如图9所示的p-GaN增强型器件（基于P型栅的增强型GaN功率器件）。通过本发明制备方法最终得到的P型栅的增强型功率器件（p-GaN增强型器件），电流比常规的p型栅增强型器件要大。
通过本发明制备方法制造的新型增强型GaN功率器件（p-GaN增强型器件），相比现有的p型栅增强型器件结构增加了AlGaN-2层。本发明提出的GaN增强型功率器件，即p-GaN增强型器件，利用MOCVD设备，外延长完AlGaN（氮化镓铝）之后，在栅极沉积钝化层，然后再次进入MOCVD设备生长AlGaN，从而形成栅极凹槽结构，然后在凹槽区域之外沉积钝化层，重新进入MOCVD设备生长p-GaN层10，生长完成后，将栅极以外的p-GaN去除，再分别制作源极电极11（源电极）、漏极电极13（漏电极）和栅电极，就形成了增强型功率器件，该器件的制作不用通过刻蚀方法也能形成凹槽，避免了刻蚀损伤，同时第二次生长的AlGaN，可以提供更多的二维电子气，器件的电流更大。最后，通过外延再次生长的p-GaN，通过湿法腐蚀工艺，保留栅极的p-GaN层10，避免了常规的干法刻蚀方法，从而不会对AlGaN表面形成刻蚀损伤，这种方法制作的新型增强型功率器件（增强型器件），具有更大的导通电流，更好的动态性能（因为没有刻蚀损伤），具有良好的应用前景。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种p-GaN增强型器件制备方法，其特征在于，所述方法包括：
将硅衬底放入MOCVD设备中，在所述硅衬底上依次外延生长氮化镓缓冲层、氮化镓沟道层和第一层氮化镓铝层，得到晶圆；
将所述晶圆从所述MOCVD设备中取出，在所述第一层氮化镓铝层的表面沉积第一层钝化层，得到沉积有第一层钝化层的晶圆；
对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆；所述栅源区域为栅极电极和源极电极之间的区域；所述栅漏区域为栅极电极和漏极电极之间的区域；
将所述刻蚀第一层钝化层后的晶圆重新放入所述MOCVD设备中，在所述刻蚀第一层钝化层后的晶圆的表面继续生长第二层氮化镓铝层，得到生长第二层氮化镓铝层后的晶圆；
将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，去除栅极电极区域的第一层钝化层以及所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层，形成栅极凹槽，得到形成栅极凹槽后的晶圆；
在所述形成栅极凹槽后的晶圆的表面沉积第二层钝化层，得到沉积有第二层钝化层的晶圆；
对所述沉积有第二层钝化层的晶圆去除栅极电极区域的第二层钝化层，暴露出栅极电极区域的第一层氮化镓铝层，得到暴露第一层氮化镓铝层后的晶圆；
将所述暴露第一层氮化镓铝层后的晶圆重新放入所述MOCVD设备，在所述暴露第一层氮化镓铝层后的晶圆的表面继续生长一层p型氮化镓层，得到生长p型氮化镓层后的晶圆；
将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，对所述生长p型氮化镓层后的晶圆去除第二层钝化层以及第二层钝化层上方的p型氮化镓层，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆；
在所述待制作电极的晶圆上制作源极电极、栅极电极和漏极电极，得到p-GaN增强型器件。
2.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述第一层钝化层的材料为二氧化硅或氮化硅。
3.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆，具体包括：
利用光刻与刻蚀工艺，对所述沉积有第一层钝化层的晶圆进行刻蚀，分别刻蚀掉源极电极区域、栅源区域、漏极电极区域以及栅漏区域的第一层钝化层，只保留栅极电极区域的第一层钝化层，得到刻蚀第一层钝化层后的晶圆。
4.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述生长第二层氮化镓铝层后的晶圆中第二层氮化镓铝层的厚度小于第一钝化层的厚度。
5.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，去除栅极电极区域的第一层钝化层以及所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层，形成栅极凹槽，得到形成栅极凹槽后的晶圆，具体包括：
将所述生长第二层氮化镓铝层后的晶圆从所述MOCVD设备中取出，采用湿法腐蚀的方式将栅极电极区域的第一层钝化层去除，所述栅极电极区域的第一层钝化层上方的第二层氮化镓铝层也随所述栅极电极区域的第一层钝化层一起去除，形成栅极凹槽，得到形成栅极凹槽后的晶圆。
6.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述第二层钝化层的材料为氮化硅、二氧化硅、氮化铝或三氧化二铝。
7.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述生长p型氮化镓层后的晶圆中p型氮化镓层的厚度小于第二钝化层的厚度。
8.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，对所述生长p型氮化镓层后的晶圆去除第二层钝化层以及第二层钝化层上方的p型氮化镓层，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆，具体包括：
将所述生长p型氮化镓层后的晶圆从所述MOCVD设备中取出，采用湿法腐蚀的方式将所述生长p型氮化镓层后的晶圆中第二层钝化层去除，第二层钝化层上方的p型氮化镓层也随第二层钝化层一起去除，保留栅极电极区域的p型氮化镓层，得到待制作电极的晶圆。
9.根据权利要求1所述的p-GaN增强型器件制备方法，其特征在于，所述在所述待制作电极的晶圆上制作源极电极、栅极电极和漏极电极，得到p-GaN增强型器件，具体包括：
在所述待制作电极的晶圆上源极电极区域和漏极电极区域制作欧姆接触，形成源极电极和漏极电极，最后在所述待制作电极的晶圆上栅极电极区域制作栅极电极，得到p-GaN增强型器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211592150.7A CN115579290B (zh) | 2022-12-13 | 2022-12-13 | 一种p-GaN增强型器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211592150.7A CN115579290B (zh) | 2022-12-13 | 2022-12-13 | 一种p-GaN增强型器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115579290A CN115579290A (zh) | 2023-01-06 |
| CN115579290B true CN115579290B (zh) | 2023-03-10 |
Family
ID=84590173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211592150.7A Active CN115579290B (zh) | 2022-12-13 | 2022-12-13 | 一种p-GaN增强型器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115579290B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117038457A (zh) * | 2023-10-08 | 2023-11-10 | 深圳市至信微电子有限公司 | 一种常关型p型氮化镓器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7052942B1 (en) * | 2003-09-19 | 2006-05-30 | Rf Micro Devices, Inc. | Surface passivation of GaN devices in epitaxial growth chamber |
| WO2015055108A1 (zh) * | 2013-10-15 | 2015-04-23 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物半导体器件及其制造方法 |
| CN110676172A (zh) * | 2019-09-05 | 2020-01-10 | 西交利物浦大学 | 一种实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN112466925A (zh) * | 2020-10-22 | 2021-03-09 | 西安电子科技大学 | 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法 |
| CN115376919A (zh) * | 2022-10-24 | 2022-11-22 | 江苏能华微电子科技发展有限公司 | 一种增强型GaN功率器件及其制备方法 |
-
2022
- 2022-12-13 CN CN202211592150.7A patent/CN115579290B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7052942B1 (en) * | 2003-09-19 | 2006-05-30 | Rf Micro Devices, Inc. | Surface passivation of GaN devices in epitaxial growth chamber |
| WO2015055108A1 (zh) * | 2013-10-15 | 2015-04-23 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物半导体器件及其制造方法 |
| CN110676172A (zh) * | 2019-09-05 | 2020-01-10 | 西交利物浦大学 | 一种实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN112466925A (zh) * | 2020-10-22 | 2021-03-09 | 西安电子科技大学 | 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法 |
| CN115376919A (zh) * | 2022-10-24 | 2022-11-22 | 江苏能华微电子科技发展有限公司 | 一种增强型GaN功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115579290A (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019136864A1 (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| US20210384345A1 (en) | Vertical umosfet device with high channel mobility and preparation method thereof | |
| CN210092092U (zh) | 镁掺杂制备的增强型GaN基HEMT器件 | |
| CN114883406B (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN113394096B (zh) | Hemt器件及其自隔离方法、制作方法 | |
| CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN115116849A (zh) | 一种增强型GaN功率器件制备方法 | |
| TWI732813B (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN112885890A (zh) | 一种提高耗尽型氮化镓hemt功率器件击穿电压的结构及其制备方法 | |
| CN114447113A (zh) | 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法 | |
| US20240154030A1 (en) | Semiconductor structures and manufacturing methods therefor | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| CN220400597U (zh) | 一种Si/SiC异质结结构 | |
| CN116344612B (zh) | 垂直功率器件及其制作方法 | |
| US20230106052A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| WO2024000431A1 (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |