CN112466925A - 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法 - Google Patents

一种低射频损耗的硅基氮化镓射频功率器件及其制备方法 Download PDF

Info

Publication number
CN112466925A
CN112466925A CN202011141377.0A CN202011141377A CN112466925A CN 112466925 A CN112466925 A CN 112466925A CN 202011141377 A CN202011141377 A CN 202011141377A CN 112466925 A CN112466925 A CN 112466925A
Authority
CN
China
Prior art keywords
layer
gallium nitride
substrate
etching
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011141377.0A
Other languages
English (en)
Other versions
CN112466925B (zh
Inventor
马晓华
杜佳乐
侯斌
芦浩
杨凌
牛雪锐
张新创
贾富春
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202011141377.0A priority Critical patent/CN112466925B/zh
Publication of CN112466925A publication Critical patent/CN112466925A/zh
Application granted granted Critical
Publication of CN112466925B publication Critical patent/CN112466925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种低射频损耗的硅基氮化镓射频功率器件及其制备方法,所述制备方法包括:选取电阻率为10Ω.cm‑20000Ω.cm的Si衬底,并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α‑Al2O3隔离层;在所述单晶α‑Al2O3隔离层上生长AlGaN/GaN异质结外延结构;在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离及钝化层,形成栅极以及互连金属,完成器件正面工艺;在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀,以暴露栅极与漏极的竖直方向之间区域的所述单晶α‑Al2O3隔离层。本发明通过单晶α‑Al2O3隔离层及硅衬底背面刻蚀工艺来减小硅衬底引入的插入损耗,改善高频漏电情况,能够有效地改善功率附加效率及漏极效率。

Description

一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
技术领域
本发明属于射频微波器件技术领域,具体涉及一种低射频损耗的硅基氮化镓射频功率器件及其制备方法。
背景技术
近年来,以GaN为代表的第三代半导体迅猛发展,能在SiC、蓝宝石以及Si衬底上得到较好的外延结构。GaN材料具有较大的禁带宽度(3.4eV),为直接带隙半导体,具有较高的饱和电子漂移速度,在微波尤其是毫米波应用中具有显著的优势。除此之外,GaN材料具有高热导率、高击穿电压、较强的抗辐射能力及较好的耐高温特性,适合制作高频、高效率、耐高压的射频微波器件,在太空探索、军用雷达及5G通信等领域得到了广泛的应用。
Si基GaN射频功率器件具有较低的成本、大尺寸衬底及较好的CMOS电路兼容性,在射频微波应用领域具有较为明显的优势。近年来,随着硅基外延技术逐渐成熟,Si基GaN射频功率器件的微波和功率特性已经可以与SiC基GaN相比拟,但是仍然存在以下问题:(1)存在较大的晶格失配,外延生长高质量GaN材料具有一定难度;(2)硅衬底漏电较大,在施加射频信号时尤为明显,引入不可忽视的射频插入损耗RF Loss等寄生效应。总而言之,Si基GaN射频功率器件存在高质量GaN外延生长和射频损耗等问题,极大地限制了器件的频率特性和功率特性。
目前通常选择高阻硅HR-Si作为衬底,衬底阻值越高,引入的衬底漏电和插入损耗越小,从而有效地抑制衬底漏电和插入损耗。然而,由于在HR-Si衬底上外延GaN时,首先进行AlN成核层的生长,而AlN/Si界面的晶格失配较大,且AlN材料具有强极化特性,界面处的剩余应力使得能带弯曲,形成一个电子沟道层,在该处增加了一个额外的漏电通路。且由于电子被限制在一个方形势阱中,迁移率较高,使得深入缓冲层的电流除了流经HR-Si之外,还会沿该沟道层流动,增大了基底材料的热耗散。除了界面电子沟道层,Al原子以及Ga原子的扩散会在硅衬底表面形成受主型杂质,从而引入一个空穴层,形成另一种界面漏电通道,增大插入损耗,研究表明低温生长的氮化铝成核层能够有效地抑制Al原子以及Ga原子的扩散。
为了解决插入损耗的问题,目前国际上多采用改变AlN成核层生长条件的方法,由于不同的成核层厚度对插入损耗有较大的影响,一种现有方法通过减小成核层厚度,有效地减小界面沟道漏电,进而降低插损,然而该方法会引入另一个问题,即虽然较薄的AlN成核层能够有效地降低插入损耗,但会造成外延GaN缓冲层晶体质量的退化,影响器件的直流特性。为此引入了另一种方法,采用高温-低温-高温间隔生长的方法形成一种新型AlN成核层,即HLH-AlN Nucleation,此方法可以在减小成核层厚度的同时生长出高晶格质量的GaN缓冲层,即在降低器件插入损耗的同时维持较好的直流特性。但是以上两种方法存在以下问题:(1)无法从根本上消除两种界面漏电通道,界面沟道仍然存在;(2)由于成核层上下部分采用高温生长方式,无法有效地抑制Al原子和Ga原子的扩散,无法消除空穴漏电层的影响;(3)高温下,硅衬底存在严重的热耦合效应,引入的衬底漏电较大。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种低射频损耗的硅基氮化镓射频功率器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明的一个方面提供了一种低射频损耗的硅基氮化镓射频功率器件的制备方法,包括:
S1:选取电阻率为10Ω.cm-20000Ω.cm的Si衬底,并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α-Al2O3隔离层;
S2:在所述单晶α-Al2O3隔离层上生长AlGaN/GaN异质结外延结构;
S3:在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离以及钝化层,形成栅极以及互连金属,完成器件正面工艺;
S4:在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀,以暴露栅极与漏极的竖直方向之间区域的所述单晶α-Al2O3隔离层,完成器件背面工艺,从而制成所述低射频损耗的硅基氮化镓射频功率器件。
在本发明的一个实施例中,所述S1包括:
S11:选取Si衬底并对所述Si衬底进行预处理;
S12:将所述Si衬底放入反应室,温度调节至600℃,通入O2,以Ar作为载气将三甲基铝携带至反应室,反应室压强为50mbar,O2与三甲基铝反应以在所述Si衬底上生长厚度为25nm-75nm的单晶α-Al2O3隔离层。
在本发明的一个实施例中,所述S2包括:
S21:在所述单晶α-Al2O3隔离层上依次生长第一氮化铝成核层和第二氮化铝成核层;
S22:在所述第二氮化铝成核层上依次生长铁掺氮化镓缓冲层、未掺杂氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层以及氮化镓帽层。
在本发明的一个实施例中,所述S21包括:
S211:将反应室温度调节至900℃,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应6-12min,以在所述单晶α-Al2O3隔离层上生成第一氮化铝成核层;
S212:将反应室温度调节至1250℃,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应24-48min,以在所述第一氮化铝成核层上生成第二氮化铝成核层。
在本发明的一个实施例中,所述S22包括:
S221:将反应室温度调节至1120℃,通入NH3,以H2作为载气将三甲基镓和二茂铁携带至反应室,NH3、三甲基镓和二茂铁反应,以在所述氮化铝成核层上形成铁掺氮化镓缓冲层;
S222:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,三甲基镓气体源流量为290sccm,生长60min,以在所述铁掺氮化镓缓冲层上形成未掺杂氮化镓缓冲层;
S223:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,三甲基镓气体源流量为90sccm,生长8min,以在所述未掺杂氮化镓缓冲层表面形成氮化镓沟道层;
S224:在1120℃条件下,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应,以在所述氮化镓沟道层上形成氮化铝插入层;
S225:在1120℃条件下,通入NH3,以H2作为载气将三甲基铝和三甲基镓携带至反应室,NH3、三甲基铝与三甲基镓反应,以在所述氮化铝插入层上形成铝镓氮势垒层;
S226:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,NH3与三甲基镓反应,以在所述铝镓氮势垒层上形成氮化镓帽层。
在本发明的一个实施例中,所述S3包括:
S31:在所述氮化镓帽层上形成源极和漏极,并在所述氮化镓帽层、所述源极和所述漏极上生长Si3N4钝化层;
S32:采用步进式光刻技术在所述Si3N4钝化层边缘进行台面隔离光刻并进行台面刻蚀隔离,形成有源器件区域和无源台面区域;
S33:在所述Si3N4钝化层上刻蚀后形成栅极;
S34:在所述栅极、源极和漏极上形成互连金属,完成器件正面工艺。
在本发明的一个实施例中,所述S4包括:
S41:利用高温石蜡与SiC载片覆盖器件正面;
S42:对所述Si衬底的背面刻蚀,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层;
S43:利用N2O对所述Si衬底背面的刻蚀区域进行损伤修复处理,完成器件背面工艺;
S44:去掉所述高温石蜡与SiC载片,完成器件制作工艺。
在本发明的一个实施例中,所述S42包括:
S421:将所述Si衬底减薄至目标厚度并对背面进行平整打磨;
S422:采用接触式光刻技术进行背面光刻,得到光刻图形;
S423:采用ICP刻蚀技术将所述栅极与所述漏极的竖直方向之间区域的Si衬底刻蚀掉,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层。
在本发明的一个实施例中,所述S423包括:
对所述栅极与所述漏极的竖直方向之间区域的Si衬底进行超快速刻蚀,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,SF6流量为80sccm,压强为15mTorr,上电极功率为300W,下电极功率为100W,直流偏压为130V,刻蚀时间为115min;
超快速刻蚀结束后,进行快速刻蚀阶段,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,F源SF6流量为40sccm,压强为15mTorr,上电极功率为100W,下电极功率为30W,直流偏压为63V,刻蚀时间为16min;
刻蚀后通过台阶仪测量测量刻蚀深度,确认刻蚀深度满足目标深度。
本发明的另一方面提供了一种根据上述实施例中任一项所述的制备方法制备的低射频损耗的硅基氮化镓射频功率器件,所述器件包括自下而上依次设置的Si衬底、单晶α-Al2O3隔离层、氮化铝成核层、铁掺氮化镓缓冲层、未掺杂氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层以及氮化镓帽层,其中,
在所述氮化镓帽层的两侧分别包括源极和漏极,并在所述氮化镓帽层、所述源极和所述漏极上形成Si3N4钝化层;在所述Si3N4钝化层上刻蚀形成栅极,且所述栅极位于所述源极与所述漏极之间靠近源极的位置;
所述Si衬底的背面被刻蚀以暴露所述栅极与所述漏极之间的单晶α-Al2O3隔离层。
与现有技术相比,本发明的有益效果在于:
1、与传统通过减少AlN成核层厚度来减小界面沟道层电子浓度的方式相比,本发明的硅基氮化镓射频功率器件采用单晶α-Al2O3隔离层作为AlN成核层生长的基片,可以从根本上抑制了界面电子层及表面空穴层的形成,提升电流截止频率fT、最高振荡频率fMAX以及功率附加效率PAE。
2、本发明提出一种基于衬底刻蚀及新型成核层结构来减小硅衬底射频插入损耗的制备方法,通过单晶α-Al2O3隔离层及硅衬底背面刻蚀工艺来减小硅衬底引入的插入损耗,改善高频漏电情况,有效地改善功率附加效率PAE及漏极效率DE。
3、本发明的硅基氮化镓射频功率器件通过背面刻蚀工艺,将部分硅衬底刻蚀掉,可以有效地减小衬底热损耗,利于衬底散热。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的制备方法的流程图;
图2a至图2l是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的制备过程示意图;
图3是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的结构示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施方式,对依据本发明提出的低射频损耗的硅基氮化镓射频功率器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效,在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明,可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解,然而所附附图仅是提供参考与说明之用,并非用来对本发明的技术方案加以限制。
应当说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1和图2a至图2l,图1是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的制备方法的流程图,图2a至图2l是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的制备过程示意图。该制备方法包括:
S1:选取电阻率为10Ω.cm-20000Ω.cm的Si衬底,并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α-Al2O3隔离层。
具体地,选取高阻硅(HR-Si)材料作为所述Si衬底,将HR-Si衬底放入MOCVD(金属有机化学气相沉积系统)反应室内的石墨基座上,通过射频加热源将石墨基座加热至900℃,同时在反应室内通入流量为2000sccm,纯度为99.999%的高纯N2,将反应室压强控制为150mbar,对HR-Si衬底进行高温退火预处理,处理时间为6min,清除HR-Si衬底表面的污染物和表面态,为后续生长提供良好基板,如图2a所示。Si衬底的厚度为600μm,电阻率为10Ω.cm-20000Ω.cm。
随后,在所述Si衬底的正面生长单晶α-Al2O3隔离层。
具体地,将反应室内温度降至600℃,关闭高纯N2流量阀,通入纯度为99.999%的高纯O2,流量为700sccm,以Ar作为载气将三甲基铝(TMA)携带至反应室,Ar的流量为900sccm,TMA气体源流量为40sccm,反应室压强控制在50mbar,O2与TMA高温反应生成致密的单晶α-Al2O3隔离层,如图2b所示。优选地,可以选择生长时间为6min、12min或18min,从而对应生成的单晶α-Al2O3隔离层的厚度分别为25nm、50nm、75nm。
S2:在所述单晶α-Al2O3隔离层上生长AlGaN/GaN异质结外延结构,如图2c所示。
进一步地,所述S2包括:
S21:在所述单晶α-Al2O3隔离层上生长依次生长第一氮化铝成核层和第二氮化铝成核层;
具体地,首先,反应室清理:关闭Ar、O2以及TMA流量阀,通入纯度为99.999%的高纯N2,流量为5500sccm,反应室温度降低至60℃,清理时间为10min,清除腔体内残余O2和TMA。
第一氮化铝成核层(即,低温氮化铝成核层)生长:将反应室温度升至900℃,反应室内通入纯度为99.999%的高纯NH3,流量为1500sccm,以H2作为载气将三甲基铝TMA携带至反应室,H2流量为1600sccm,TMA气体源流量为135sccm,NH3与三甲基铝反应,以在所述单晶α-Al2O3隔离层上生成第一氮化铝成核层。生长时间可选地为6min、8min或12min,对应生成的第一氮化铝成核层厚度分别为30nm、40nm、60nm。
第二氮化铝成核层(即,高温氮化铝成核层)生长:将反应室温度升至1250℃,反应室内通入高纯NH3,流量为2500sccm,H2作为载气,将TMA携带至反应室,H2流量为1600sccm,TMA气体源流量为105sccm,NH3与三甲基铝反应,以在所述第一氮化铝成核层上生成第二氮化铝成核层。生长时间可选地为24min、32min或48min,对应生成的第二氮化铝成核层厚度分别为120nm、160nm、240nm。
需要说明的是,可以根据Si衬底的不同电阻率生长不同厚度的单晶α-Al2O3隔离层和氮化铝成核层。
示例性地,在本实施例中,Si衬底电阻率为5000-20000Ω.cm,单晶α-Al2O3隔离层厚度为25nm,第一氮化铝成核层厚度为30nm,第二氮化铝成核层厚度为120nm。
在另一实施例中,Si衬底电阻率为500-5000Ω.cm,单晶α-Al2O3隔离层厚度为50nm,第一氮化铝成核层厚度为40nm,第二氮化铝成核层厚度为160nm。
在又一实施例中,Si衬底电阻率为10-500Ω.cm,单晶α-Al2O3隔离层厚度为75nm,第一氮化铝成核层厚度为60nm,第二氮化铝成核层厚度为240nm。
S22:在所述第二氮化铝成核层上依次生长铁掺氮化镓缓冲层、未掺杂氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层以及氮化镓帽层。
具体地,S221:铁掺氮化镓缓冲层生长:将反应室温度降至1120℃,反应室内通入高纯NH3,流量为1500sccm,以H2作为载气将三甲基镓TMGa携带至反应室,H2流量为1600sccm,TMGa气体源流量为280sccm,进行二茂铁(ferrocene)气体源流量掺杂,H2作为载气,流量为1600sccm,二茂铁气体源流量为420sccm,NH3、三甲基镓和二茂铁反应以在所述氮化铝成核层上形成铁掺氮化镓缓冲层。优选地,生长时间为16min,对应厚度为320nm。
S222:未掺杂氮化镓缓冲层生长:将反应室温度保持在1120℃,反应室内通入高纯NH3,流量为1500sccm,以H2作为载气将TMGa携带至反应室,H2流量为1600sccm,TMGa气体源流量为290sccm,关闭Fe源,以在所述铁掺氮化镓缓冲层上形成未掺杂氮化镓缓冲层。优选地,生长60min,形成的未掺杂氮化镓缓冲层厚度为1.2μm。
S223:氮化镓沟道层生长:将反应室温度保持在1120℃,反应室内通入高纯NH3,流量为1500sccm,以H2作为载气将三甲基镓携带至反应室,H2流量为1600sccm,TMGa气体源流量为90sccm,以在所述未掺杂氮化镓缓冲层表面形成氮化镓沟道层。优选地,生长8min,形成的氮化镓沟道层厚度为60nm。
S224:氮化铝插入层生长:将反应室温度保持在1120℃,关闭TMGa,反应室内通入高纯NH3,流量为1200sccm,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应以在所述氮化镓沟道层上形成氮化铝插入层,H2流量为1600sccm,TMA气体源流量为90sccm。优选地,生长35sec(秒),形成的氮化铝插入层厚度为1.2nm。
S225:Al组分为25%的铝镓氮势垒层生长:将反应室温度保持在1120℃,反应室内通入高纯NH3,流量为1100sccm,以H2作为载气将三甲基铝与三甲基镓携带至反应室,NH3、三甲基铝与三甲基镓反应以在所述氮化铝插入层上形成铝镓氮势垒层。具体地,以H2作为载气通入TMA,H2流量为1600sccm,TMA气体源流量为90sccm,同时以H2作为载气通入TMGa,H2流量为1600sccm,TMGa气体源流量为65sccm。优选地,生长4.5min,形成铝镓氮势垒层的厚度为26nm。
S226:氮化镓帽层生长:将反应室温度保持在1120℃,反应室内通入高纯NH3,流量为1200sccm,关闭TMA,以H2作为载气将三甲基镓携带至反应室,NH3与三甲基镓反应以在所述铝镓氮势垒层上形成氮化镓帽层,H2流量为1600sccm,TMGa气体源流量为65sccm。优选地,生长25sec,形成氮化镓帽层的厚度为2.5nm。
随后,反应室清理。关闭H2,在反应室通入NH3和N2,NH3流量为1500sccm,N2流量为2000sccm,将反应室温度逐步降至室温。
S3:在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离以及钝化层,形成栅极以及互连金属,完成器件正面工艺。
进一步地,所述S3包括:
S31:在所述氮化镓帽层上形成源极和漏极,并在所述氮化镓帽层、所述源极和所述漏极上形成Si3N4钝化层,如图2d所示。
采用步进式光刻技术在氮化镓帽层上光刻出源极区域和漏极区域,采用电子束(E-Beam)及快速热退火技术(RTA),在源极和漏极区域形成欧姆接触电极,在欧姆接触形成之后,采用等离子体增强化学汽相淀积(PECVD)在所述氮化镓帽层、所述源极和所述漏极上生长Si3N4钝化层。具体包括以下步骤:
S311:甩胶。热板温度为180℃,热板时间为5min,进行甩胶,依次甩PMGI SF6和EPI621双层胶。先进行PMGI SF6甩胶操作,甩胶速率为1500r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为220℃,热板时间为6min,随后进行EPI621甩胶,甩胶速率为4000r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为90℃,热板时间为6min。
S312:步进式光刻曝光。采用步进式光刻技术对晶片进行曝光操作,曝光后进行后烘操作,热板温度为110℃,热板时间为70sec。
S313:显影。将晶片放置在显影液中,进行80sec显影操作,显影后在超纯水中冲洗2.5min,N2吹干,光刻完成。
S314:等离子体去胶。将晶片放入α-plasma等离子体去胶机中,抽真空2min,在反应室中通入O2,O2流量为100sccm,电极所加功率为200W,等离子体处理时间为5min;
S315:欧姆金属蒸发。采用E-Beam进行Ti/Al/Ni/Au欧姆金属蒸发,各层金属厚度依次如下:40nm/170nm/20nm/40nm,将晶片放入蒸发腔室内,将腔体真空度降至2.0*10- 6Torr,分别进行Ti/Al/Ni/Au电子束金属蒸发;
S316:金属剥离。蒸发金属后采用丙酮、剥离液、乙醇等溶液进行湿法剥离工艺,形成欧姆金属图形;
S317:欧姆金属退火。剥离完成后,采用RTA技术进行欧姆金属退火工艺,将晶片放入退火炉,将退火炉温度降至150℃,开始退火,退火温度为850℃,退火时间为1.5min,形成较好的欧姆金属形貌;
S318:在欧姆接触形成之后,采用PECVD技术生长Si3N4钝化层,生长温度为250℃,目标生长厚度为60nm,Si3N4生长条件如下:SiH4/N2的流量为200sccm,NH3的流量为2sccm,He的流量为200sccm,压强为600mT,温度为250℃,功率为22W。
S32:在所述Si3N4钝化层边缘进行台面隔离光刻并进行台面刻蚀隔离,形成有源器件区域和无源台面区域,如图2e所示。
在晶片表面钝化完成之后,采用步进式光刻技术进行台面隔离光刻,然后进行台面刻蚀隔离,形成有源器件区域与无源台面区域。具体包括以下步骤:
S321:甩胶。采用步进式光刻技术进行台面光刻工艺,首先进行甩胶前脱水处理,热板温度为180℃,热板时间为5min,进行甩胶操作,采用AZ6130单层厚胶,甩胶速率为1500r/min,甩胶时间为6min,甩胶之后进行热板前烘操作,热板温度为110℃,热板时间2min;
S322:步进式曝光。采用步进式光刻技术进行曝光操作;
S323:显影。将晶片放置在显影液中,进行90sec显影操作,显影后在超纯水中冲洗2.5min,N2吹干,光刻完成;
S324:F基台面刻蚀工艺。采用感应耦合等离子体(ICP)刻蚀技术F基刻蚀Si3N4钝化层,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源CF4以及O源O2,CF4流量为25sccm,O2流量为5sccm,压强为5mTorr,上电极功率为80W,下电极功率为10W,刻蚀时间为107sec。
S325:Cl基台面刻蚀工艺。F基刻蚀结束后,进行Cl基刻蚀,采用ICP刻蚀技术,采取快速刻蚀+慢速刻蚀的方式,通过快速刻蚀实现刻蚀深度,通过慢速刻蚀得到较好的平整度,为了得到较好的隔离效果,Cl基目标刻蚀深度为180nm。具体地,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm。首先进行快速刻蚀,将BCl3和Cl2气源通入反应室内,BCl3流量为20sccm,Cl2流量为8sccm,上电极功率为50W,下电极功率为15W,压强为5mTorr,刻蚀时间为8.5min,达到目标刻蚀深度附近;快速刻蚀结束后,进行慢速刻蚀,将BCl3和Cl2气源通入反应室内,BCl3流量为10sccm,Cl2流量为4sccm,上电极功率为40W,下电极功率为8W,压强为5mTorr,刻蚀时间为2.5min。
S326:刻蚀深度监控。刻蚀后通过台阶仪测量确定刻蚀深度,确认刻蚀深度满足目标深度后,进行刻蚀后湿法去胶操作,完成台面隔离工艺。
S33:在所述Si3N4钝化层上刻蚀后形成栅极,如图2f所示。
完成有源区隔离后,进行栅极金属电极制备,采用电子束光刻(EBL)技术先进行栅脚区域光刻,然后采用ICP刻蚀技术进行F基刻蚀,去除该区域势垒层上方的帽层和Si3N4钝化层,然后进行栅帽区域光刻,最后采用E-Beam形成栅极金属,完成栅极、源极和漏极的制备后,进行金属互连连制备工艺,采用步进式光刻技术进行金属互连光刻,采用E-Beam形成器件的互连金属。具体包括以下步骤:
S331:栅脚区域光刻。
1a)甩胶。在200℃热板上脱水烘烤5min,然后进行甩胶,进行AR6200.13单层胶甩胶操作,甩胶速率为2500r/min,甩胶时间为30sec,甩胶后进行热板前烘操作,热板温度为200℃,热板时间为1min;
1b)曝光。采用EBL光刻技术进行曝光操作;
1c)显影。将晶片放置在显影液中,显影时间为70sec,显影后在超纯水中冲洗2.5min,N2吹干,栅脚区域光刻完成。
S332:栅脚开孔刻蚀。
2a)F基刻蚀。采用ICP刻蚀技术F基刻蚀Si3N4钝化层,将晶片放置在反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源CF4以及O源O2,CF4流量为25sccm,O2流量为5sccm,压强为5mTorr,上电极功率为80W,下电极功率为10W,刻蚀时间为107sec。
2b)刻蚀深度监控。刻蚀后通过台阶仪测量确定刻蚀深度,确认刻蚀深度满足目标深度后,进行刻蚀后湿法去胶操作,采用AR600.71溶液去除电子束光刻胶。
S333:栅帽区域光刻。
3a)甩胶。依次甩MAA617.06和PMMA672.06双层胶,先进行MAA617.06甩胶操作,甩胶速率为5000r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为130℃,热板时间为2min,随后进行PMMA672.06甩胶,甩胶速率为2000r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为130℃,热板时间为2min;
3b)曝光。采用EBL光刻机进行曝光操作;
3c)热板后烘。热板温度为110℃,热板时间为60sec;
3d)显影。后烘完成后,进行显影操作,将晶片放置在显影液中,显影时间为80sec,显影后在超纯水中冲洗2.5min,N2吹干,光刻完成;
3e)等离子体去胶。将晶片放入α-plasma等离子体去胶机中,抽真空2min,在反应室中通入O2,O2流量为100sccm,电极所加功率为200W,等离子体处理时间为5min。
S334:栅极金属蒸发。
4a)栅极金属蒸发。采用E-Beam,依次蒸镀Ni/Au双层金属,Ni金属厚度为40nm,Au金属的厚度为220nm。将晶片放入蒸发腔室内,将腔体真空度降至2.0*10-6Torr,分别进行Ni/Au电子束金属蒸发;
4b)栅极金属剥离。蒸发金属后采用丙酮、剥离液、乙醇等溶液进行湿法剥离工艺,形成欧姆金属图形。
S34:在所述栅极、源极和漏极上形成互连金属,完成器件正面工艺。完成栅极、源极和漏极的制备工艺之后,进行金属互连制备工艺,采用步进式光刻技术进行金属互连光刻,采用E-Beam形成器件的互连金属。具体包括以下过程:
5a)甩胶。在200℃热板上脱水烘烤5min,然后进行甩胶,依次甩PMGI SF6和EPI621双层胶。先进行PMGI SF6甩胶操作,甩胶速率为1500r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为220℃,热板时间为6min,随后进行EPI621甩胶,甩胶速率为4000r/min,甩胶时间为40sec,甩胶后进行热板前烘操作,热板温度为90℃,热板时间为6min;
5b)步进式曝光。采用步进式光刻技术进行曝光操作;
5c)热板后烘。热板温度为110℃,热板时间为70sec;
5d)显影。将晶片放置在显影液中,进行80sec显影操作,显影后在超纯水中冲洗2.5min,N2吹干,光刻完成。
5e)等离子体去胶。将晶元放入α-plasma等离子体去胶机中,抽真空2min,在反应室中通入O2,O2流量为100sccm,电极所加功率为200W,等离子体处理时间为5min。
5f)金属蒸发。采用E-Beam电子束蒸发台进行Ti/Au互连金属蒸发,Ti/金属厚度为30nm,Au金属的厚度为220nm,将晶片放入蒸发腔室内,将腔体真空度降至2.0*10-6Torr,分别进行Ti/Au电子束金属蒸发;
5g)金属剥离。金属蒸发后进行剥离操作,形成互连金属图形。
S4:在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀,以暴露栅极与漏极的竖直方向之间区域的所述单晶α-Al2O3隔离层完成器件背面工艺,从而制成所述低射频损耗的硅基氮化镓射频功率器件。
进一步地,所述S4包括:
S41:利用高温石蜡与SiC载片覆盖器件正面,如图2g所示;
粘片工艺。完成晶片正面工艺之后,开始进行背面工艺,首先通过粘片工艺将晶片正面利用高温石蜡与SiC载片粘合起来,从而保证后续背面工艺不会造成正面图形的破坏。
S42:对所述Si衬底的背面刻蚀,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层;
更进一步地,所述S52包括:
S421:将所述Si衬底减薄至目标厚度并对背面进行平整打磨,如图2h所示。
本步骤的减薄工艺分为磨片和抛光两步,首先通过粗磨将HR-Si衬底厚度减薄至100μm左右,再进行细磨将衬底厚度调整至目标厚度左右,最后通过化学机械抛光将表面打磨平整。
S422:采用接触式光刻技术进行背面光刻,得到光刻图形,如图2i所示。
采用接触式光刻技术进行背面光刻工艺,得到光刻图形,然后采用氧等离子体去胶技术去除剩余光刻胶。具体包括以下过程:
背面光刻:
a)甩胶。采用接触式光刻技术进行背面光刻工艺,首先进行甩胶前脱水处理,热板温度为200℃,热板时间为5min,进行甩胶操作,采用AZ6130单层厚胶,甩胶速率为1500r/min,甩胶时间为60sec,甩胶之后进行热板前烘操作,热板温度为110℃,热板时间2min;
b)接触式曝光。采用接触式曝光技术进行曝光操作;
c)显影。曝光后进行显影操作,将晶片放置在显影液中,显影时间为120sec,显影后在超纯水中冲洗2.5min,N2吹干,光刻完成。
等离子体去胶:
将晶片放入α-plasma等离子体去胶机中,抽真空2min,在反应室中通入O2,O2流量为100sccm,电极所加功率为200W,等离子体处理时间为5min。
S423:采用ICP刻蚀技术将所述栅极与所述漏极的竖直方向之间区域的Si衬底刻蚀掉,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层,如图2j所示。
本步骤采用ICP刻蚀技术进行F基超深度刻蚀,将栅漏之间区域的HR-Si衬底全部刻蚀掉,使栅漏之间的单晶α-Al2O3暴露出来,消除高温下HR-Si衬底的热效应。对于100μm的超深度刻蚀,可以采用超快速、快速以及超快速+快速三种刻蚀方式。
在本实施例中,采用超快速刻蚀+快速刻蚀的超深度刻蚀工艺:
具体地,首先进行超快速刻蚀,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,SF6流量为80sccm,压强为15mTorr,上电极功率为300W,下电极功率为100W,直流偏压为130V,刻蚀时间为115min;超快速刻蚀结束后,进行快速刻蚀阶段,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,F源SF6流量为40sccm,压强为15mTorr,上电极功率为100W,下电极功率为30W,直流偏压为63V,刻蚀时间为16min;刻蚀深度监控。刻蚀后通过台阶仪测量确定刻蚀深度,确认刻蚀深度满足目标深度。
在另一实施例中,采用超快速刻蚀工艺:
具体地,采用超快速刻蚀一次性实现目标刻蚀深度。将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,SF6流量为80sccm,压强为15mTorr,上电极功率为300W,下电极功率为100W,直流偏压为130V,刻蚀时间为120min。
在又一实施例中,采用快速刻蚀工艺:
具体地,采用快速刻蚀一次性实现目标刻蚀深度。将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,F源SF6流量为40sccm,压强为15mTorr,上电极功率为100W,下电极功率为30W,直流偏压为63V,刻蚀时间为360min。
常规的刻蚀工艺一般只采用一种刻蚀方式,单纯地追求较高的刻蚀速度或者较低的刻蚀损伤,本发明实施例采用超快速+快速刻蚀的方法,通过超快速刻蚀较快地达到目标刻蚀深度附近,然后通过快速刻蚀较为准确的实现目标刻蚀深度,同时实现较低的刻蚀损伤,即较好的表面平整度。
S43:利用N2O对所述Si衬底背面的刻蚀区域进行损伤修复处理,如图2k所示;
背面刻蚀工艺完成之后,先进行湿法去胶操作,然后采用N2O处理方式对刻蚀区域进行损伤修复,消除刻蚀引入的额外漏电。具体地,将反应室温度升至250℃,将晶片放入腔室,通入笑气N2O气源,N2O流量为100sccm,压强为600mTorr,射频功率为300W,处理时间为10min。
S44:去掉所述高温石蜡与SiC载片,完成器件背面工艺。
器件背面工艺完成之后,将晶片与SiC载片分离,采用去蜡液去除晶片与SiC载片之间的高温石蜡,并通过湿法清洗工艺去除掉用于保护正面的光刻胶,完成器件制作,如图2l所示。
本实施例提出一种基于衬底刻蚀及新型成核层结构来减小硅衬底射频插入损耗的制备方法,通过单晶α-Al2O3隔离层及硅衬底背面刻蚀工艺来减小硅衬底引入的插入损耗,改善高频漏电情况,有效地改善功率附加效率PAE及漏极效率DE,与传统通过减少AlN成核层厚度来减小界面沟道层电子浓度的方式相比,本实施例的硅基氮化镓射频功率器件采用单晶α-Al2O3隔离层作为AlN成核层生长的基片,可以从根本上抑制了界面电子层及表面空穴层的形成,提升电流截止频率fT、最高振荡频率fMAX以及功率附加效率PAE。
实施例二
在上述实施例的基础上,本实施例提出了一种硅基氮化镓射频功率器件。请参见图3,图3是本发明实施例提供的一种低射频损耗的硅基氮化镓射频功率器件的结构示意图。该硅基氮化镓射频功率器件包括自下而上依次设置的Si衬底1、单晶α-Al2O3隔离层2、氮化铝成核层3、铁掺氮化镓缓冲层4、未掺杂氮化镓缓冲层/氮化镓沟道层5、氮化铝插入层6、铝镓氮势垒层7以及氮化镓帽层8,其中,
在氮化镓帽层8的两侧包括源极9和漏极10,并在氮化镓帽层8的上表面形成Si3N4钝化层11;在Si3N4钝化层11上刻蚀形成栅极12,且栅极12位于源极9与漏极10之间;Si衬底1的背面被刻蚀使得至少一部分单晶α-Al2O3隔离层2暴露在外。
高压工作中,电场会深入到Si衬底的上表面区域,造成严重的Si衬底漏电,致密α-Al2O3隔离层2的存在一定程度上阻断了Si衬底的漏电来源,有效地抑制了高阻硅衬底的漏电。
进一步地,Si衬底1的位于栅极12与漏极10的竖直方向之间区域被刻蚀掉,以暴露所述栅极12与所述漏极10的竖直方向之间的单晶α-Al2O3隔离层2。
本实施例通过背面刻蚀工艺,将部分硅衬底刻蚀掉,有效地减小了衬底热损耗,利于衬底散热。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,包括:
S1:选取电阻率为10Ω.cm-20000Ω.cm的Si衬底,并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α-Al2O3隔离层;
S2:在所述单晶α-Al2O3隔离层上生长AlGaN/GaN异质结外延结构;
S3:在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离及钝化层,形成栅极以及互连金属,完成器件正面工艺;
S4:在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀,以暴露栅极与漏极的竖直方向之间区域的所述单晶α-Al2O3隔离层完成器件背面工艺,从而制成所述低射频损耗的硅基氮化镓射频功率器件。
2.根据权利要求1所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S1包括:
S11:选取Si衬底并对所述Si衬底进行预处理;
S12:将所述Si衬底放入反应室,温度调节至600℃,通入O2,以Ar作为载气将三甲基铝携带至反应室,反应室压强为50mbar,O2与三甲基铝反应以在所述Si衬底上生长厚度为25nm-75nm的单晶α-Al2O3隔离层。
3.根据权利要求1所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S2包括:
S21:在所述单晶α-Al2O3隔离层上依次生长第一氮化铝成核层和第二氮化铝成核层;
S22:在所述第二氮化铝成核层上依次生长铁掺氮化镓缓冲层、未掺杂氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层以及氮化镓帽层。
4.根据权利要求3所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S21包括:
S211:将反应室温度调节至900℃,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应6-12min,以在所述单晶α-Al2O3隔离层上生成第一氮化铝成核层;
S212:将反应室温度调节至1250℃,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应24-48min,以在所述第一氮化铝成核层上生成第二氮化铝成核层。
5.根据权利要求3所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S22包括:
S221:将反应室温度调节至1120℃,通入NH3,以H2作为载气将三甲基镓和二茂铁携带至反应室,NH3、三甲基镓和二茂铁反应,以在所述氮化铝成核层上形成铁掺氮化镓缓冲层;
S222:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,三甲基镓气体源流量为290sccm,生长60min,以在所述铁掺氮化镓缓冲层上形成未掺杂氮化镓缓冲层;
S223:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,三甲基镓气体源流量为90sccm,生长8min,以在所述未掺杂氮化镓缓冲层表面形成氮化镓沟道层;
S224:在1120℃条件下,通入NH3,以H2作为载气将三甲基铝携带至反应室,NH3与三甲基铝反应,以在所述氮化镓沟道层上形成氮化铝插入层;
S225:在1120℃条件下,通入NH3,以H2作为载气将三甲基铝和三甲基镓携带至反应室,NH3、三甲基铝与三甲基镓反应,以在所述氮化铝插入层上形成铝镓氮势垒层;
S226:在1120℃条件下,通入NH3,以H2作为载气将三甲基镓携带至反应室,NH3与三甲基镓反应,以在所述铝镓氮势垒层上形成氮化镓帽层。
6.根据权利要求3所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S3包括:
S31:在所述氮化镓帽层上形成源极和漏极,并在所述氮化镓帽层、所述源极和所述漏极上生长Si3N4钝化层;
S32:采用步进式光刻技术在所述Si3N4钝化层边缘进行台面隔离光刻并进行台面刻蚀隔离,形成有源器件区域和无源台面区域;
S33:在所述Si3N4钝化层上刻蚀后形成栅极;
S34:在所述栅极、源极和漏极上形成互连金属,完成器件正面工艺。
7.根据权利要求6所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S4包括:
S41:利用高温石蜡与SiC载片覆盖器件正面;
S42:对所述Si衬底的背面刻蚀,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层;
S43:利用N2O对所述Si衬底背面的刻蚀区域进行损伤修复处理,完成器件背面工艺;
S44:去掉所述高温石蜡与SiC载片,完成器件制作工艺。
8.根据权利要求7所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S42包括:
S421:将所述Si衬底减薄至目标厚度并对背面进行平整打磨;
S422:采用接触式光刻技术进行背面光刻,得到光刻图形;
S423:采用感应耦合等离子体刻蚀技术将所述栅极与所述漏极的竖直方向之间区域的Si衬底刻蚀掉,以暴露所述栅极与所述漏极的竖直方向之间的单晶α-Al2O3隔离层。
9.根据权利要求8所述的低射频损耗的硅基氮化镓射频功率器件的制备方法,其特征在于,所述S423包括:
对所述栅极与所述漏极的竖直方向之间区域的Si衬底进行超快速刻蚀,将晶片放入反应室内,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,SF6流量为80sccm,压强为15mTorr,上电极功率为300W,下电极功率为100W,直流偏压为130V,刻蚀时间为115min;
超快速刻蚀结束后,进行快速刻蚀阶段,进行N2吹扫,清洁腔室,N2流量为1200sccm,通入F源SF6,F源SF6流量为40sccm,压强为15mTorr,上电极功率为100W,下电极功率为30W,直流偏压为63V,刻蚀时间为16min;
刻蚀后通过台阶仪测量刻蚀深度,确认刻蚀深度满足目标深度。
10.一种根据权利要求1至9中任一项所述的制备方法制备的低射频损耗的硅基氮化镓射频功率器件,其特征在于,包括自下而上依次设置的Si衬底、单晶α-Al2O3隔离层、氮化铝成核层、铁掺氮化镓缓冲层、未掺杂氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层以及氮化镓帽层,其中,
在所述氮化镓帽层的两侧分别包括源极和漏极,并在所述氮化镓帽层、所述源极和所述漏极上形成Si3N4钝化层;在所述Si3N4钝化层上刻蚀形成栅极,且所述栅极位于所述源极与所述漏极之间靠近源极的位置;
所述Si衬底的背面被刻蚀以暴露所述栅极与所述漏极之间的单晶α-Al2O3隔离层。
CN202011141377.0A 2020-10-22 2020-10-22 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法 Active CN112466925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011141377.0A CN112466925B (zh) 2020-10-22 2020-10-22 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011141377.0A CN112466925B (zh) 2020-10-22 2020-10-22 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112466925A true CN112466925A (zh) 2021-03-09
CN112466925B CN112466925B (zh) 2022-06-10

Family

ID=74834104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011141377.0A Active CN112466925B (zh) 2020-10-22 2020-10-22 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112466925B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579290A (zh) * 2022-12-13 2023-01-06 江苏能华微电子科技发展有限公司 一种p-GaN增强型器件制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752389A (zh) * 2009-10-16 2010-06-23 中国科学院上海技术物理研究所 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US20140167057A1 (en) * 2012-12-17 2014-06-19 Erdem Arkun REO/ALO/AlN TEMPLATE FOR III-N MATERIAL GROWTH ON SILICON
US20140231817A1 (en) * 2013-02-20 2014-08-21 Erdem Arkun Iii-n material grown on alo/aln buffer on si substrate
CN104485357A (zh) * 2014-12-17 2015-04-01 中国科学院半导体研究所 具有氮化镓系高阻层的hemt及制备方法
CN104603913A (zh) * 2012-06-26 2015-05-06 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
US20170294528A1 (en) * 2014-10-02 2017-10-12 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
CN108122749A (zh) * 2017-12-20 2018-06-05 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN108417627A (zh) * 2018-02-11 2018-08-17 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种用于制备GaN基高频微波器件的方法
CN109326525A (zh) * 2018-08-20 2019-02-12 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752389A (zh) * 2009-10-16 2010-06-23 中国科学院上海技术物理研究所 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法
CN104603913A (zh) * 2012-06-26 2015-05-06 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US20140167057A1 (en) * 2012-12-17 2014-06-19 Erdem Arkun REO/ALO/AlN TEMPLATE FOR III-N MATERIAL GROWTH ON SILICON
US20140231817A1 (en) * 2013-02-20 2014-08-21 Erdem Arkun Iii-n material grown on alo/aln buffer on si substrate
US20170294528A1 (en) * 2014-10-02 2017-10-12 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
CN104485357A (zh) * 2014-12-17 2015-04-01 中国科学院半导体研究所 具有氮化镓系高阻层的hemt及制备方法
CN108122749A (zh) * 2017-12-20 2018-06-05 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN108417627A (zh) * 2018-02-11 2018-08-17 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种用于制备GaN基高频微波器件的方法
CN109326525A (zh) * 2018-08-20 2019-02-12 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579290A (zh) * 2022-12-13 2023-01-06 江苏能华微电子科技发展有限公司 一种p-GaN增强型器件制备方法
CN115579290B (zh) * 2022-12-13 2023-03-10 江苏能华微电子科技发展有限公司 一种p-GaN增强型器件制备方法

Also Published As

Publication number Publication date
CN112466925B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN110783177A (zh) 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片
WO2019119589A1 (zh) 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN111192827A (zh) 增强型高电子迁移率晶体管的p-GaN帽层的制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN109545852B (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN109360856B (zh) 一种具有高散热结构的N面GaN HEMT器件及制作方法
WO2019095924A1 (zh) 一种利用极化掺杂制备增强型GaN基晶体管的方法
CN205177851U (zh) 一种基于硅衬底的hemt器件
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant