CN112993030A - 一种提高槽栅GaN MIS FET器件可靠性的方法 - Google Patents

一种提高槽栅GaN MIS FET器件可靠性的方法 Download PDF

Info

Publication number
CN112993030A
CN112993030A CN202110155283.7A CN202110155283A CN112993030A CN 112993030 A CN112993030 A CN 112993030A CN 202110155283 A CN202110155283 A CN 202110155283A CN 112993030 A CN112993030 A CN 112993030A
Authority
CN
China
Prior art keywords
layer
etching
gan
gate
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110155283.7A
Other languages
English (en)
Inventor
翁加付
周炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Haitechuang Electronic Control Co ltd
Guilin University of Technology
Original Assignee
Ningbo Haitechuang Electronic Control Co ltd
Guilin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Haitechuang Electronic Control Co ltd, Guilin University of Technology filed Critical Ningbo Haitechuang Electronic Control Co ltd
Priority to CN202110155283.7A priority Critical patent/CN112993030A/zh
Priority to PCT/CN2021/078371 priority patent/WO2022165885A1/zh
Publication of CN112993030A publication Critical patent/CN112993030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L29/7783
    • H01L29/0615
    • H01L29/0684
    • H01L29/1025
    • H01L29/4236
    • H01L29/66462
    • H01L29/7786

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种提高槽栅GaN MIS FET器件可靠性的方法,包括如下步骤:外延生长;Si基GaN外延晶片清洗;光刻及对准标记形成;台面隔离;源、漏欧姆接触;钝化层沉积;栅槽刻蚀;表面处理形成GaOxN1‑x沟道;栅介质层沉积;栅金属沉积;保护层沉积;开孔及金属互联。本发明采用在槽栅的GaN MIS HEMT结构里面抑制空穴诱导退化的方法,通过使用结晶的GaOxN1‑x的沟道层来抑制空穴诱导的退化,从而解决空穴诱导引起的阈值电压漂移问题,提高了器件的稳定性,有利于器件的产业化应用。

Description

一种提高槽栅GaN MIS FET器件可靠性的方法
技术领域
本发明涉及电子元器件制造技术领域,具体涉及一种提高槽栅GaN MIS FET(氮化镓金属绝缘半导体场效应晶体管)器件可靠性的方法。
背景技术
常规的GaN MIS HEMT(氮化镓金属绝缘半导体高电子迁移率晶体管)是耗尽型器件,需要施加小于阈值电压的负栅压才能关断二维电子气沟道,在非开启的工作状态也需要电压偏置,使功耗增加,增大了电路的负担及安全隐患。在电力电子应用方面,增强型的GaN器件主要用于反相器、电源转换器等电路,使得电路结构的复杂度大大降低。
增强型槽栅GaN(氮化镓)基MIS FET(金属绝缘半导体场效应晶体管)器件通过将栅极下方AlGaN势垒层刻蚀掉,去除栅极下方沟道固有的极化正电荷,实现了常关型特性。然而现有技术的凹槽栅结构的GaN基MIS FET器件,在关态下的器件不稳定性仍是其主要的可靠性问题。在关态下由于处在大的反向偏压下,高电场区将通过碰撞电离产生电子-空穴对,产生的空穴朝着源极和栅极漂移,而电子跟随电势向漏极侧漂移。在长期反向偏置应力下,穿过栅极电介质层的空穴可能会在电介质中产生新的缺陷。然后,缺陷态的电子俘获将产生不可恢复的阈值电压偏移和栅极击穿。因此,空穴诱导引起的阈值电压漂移问题仍是现有槽栅GaN基MIS FET器件产业化进程的一大制约因素。因此,有必要对现有技术进行改进,以克服现有技术的不足。
发明内容
本发明的目的是提供一种提高槽栅GaN MIS FET器件可靠性的方法,采用在槽栅的GaN MIS HEMT结构里面抑制空穴诱导退化的方法,通过使用结晶的GaOxN1-x的沟道层来抑制空穴诱导的退化,从而解决空穴诱导引起的阈值电压漂移问题,提高了器件的稳定性,有利于器件的产业化应用。
为了实现上述目的,本发明采用的技术方案如下:
一种提高槽栅GaN MIS FET器件可靠性的方法,包括如下步骤:
1)外延生长:在Si衬底上通过金属有机化学气相沉积(MOCVD)自下而上分别生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN冒层,形成Si基GaN外延晶片;
2)Si基GaN外延晶片清洗:将外延衬底依次放入MOS级丙酮和MOS级乙醇中超声3min,用流动的去离子水清洗样片2min并用氮气枪吹干;接着将器件浸入HF:HCl:H2O体积比为1:4:20的溶液1min,去除表面上的天然氧化物,然后用去离子水冲洗2min并用氮气枪吹干,完成样品清洗;
3)光刻及对准标记形成:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻、显影、定影,形成腐蚀窗口,同时在光刻胶上形成对准标记;
4)台面隔离:采用反应离子刻蚀(RIE)法,利用氯气(Cl2)作为反应刻蚀气体,干法刻蚀GaN冒层、AlGaN势垒层、AlN插入层和部分GaN缓冲层;将有源区以外的异质结二维电子气刻蚀掉,形成器件有源区之间的隔离;
5)源、漏欧姆接触:对样品甩正胶AZ6130,转速为6000转/min,95℃的热板上烘2min;与步骤3)的对准标记套刻光刻,显影、定影形成源/漏电极窗口;然后采用电子束蒸发设备完成金属堆栈沉积,形成Ti/Al/Ni/Au金属层;在850℃下快速热退火30s,形成有源极与漏极的欧姆接触电极;
6)钝化层沉积:通过等离子体增强化学气相沉积(PECVD)法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积150nm厚的SiO2钝化层;
7)栅槽刻蚀:对样品甩聚甲基丙烯酸甲酯(PMMA)电子束胶,转速为2000转/min,180℃的热板上烘10min;采用电子束曝光在距离源极3μm,栅源间距为15μm的位置曝光栅槽图形,栅槽图形长度为2μm;经显影25s、定影5s形成栅槽窗口;利用RIE技术,在50W的功率下持续2min,通过CF4等离子体干法刻蚀去除栅极区域的SiO2层;接下来使用BCl3和Cl2等离子体干法刻蚀,刻蚀掉GaN冒层、AlGaN势垒层和AlN插入层,为确保刻蚀到底,过刻蚀10s,刻蚀GaN缓冲层2nm,形成栅槽;
8)表面处理形成GaOxN1-x沟道:将样品转移到低压化学气相沉积(LPCVD)腔室中,使用50sccm的N2处理样品表面5min,去除表面天然氧化物;接着以50sccm的O2流量将暴露的GaN表面氧化5min,以50sccmN2O气氛300℃进行预处理5min,以形成GaOxN1-x沟道;
9)栅介质层沉积:温度升高到780℃,气压为300mTorr,反应气体分别为70sccm流量的SiCl2H2和280sccm流量的NH3条件下,用低压化学气相沉积10nm厚的Si3N4栅介质层;
10)栅金属沉积:对样品甩双层电子束胶,下层为共聚物(Copolymer)胶,转速为3000转/min,150℃的热板上烘15min,上层为PMMA胶,转速为3000转/min,180℃的热板上烘10min;在栅槽位置处,采用电子束曝光套刻栅电极图形,设置栅电极尺寸2μm,曝光后经显影25s、定影5s形成栅电极图形窗口;采用电子束蒸发法在形成栅极图形窗口的介质层上生长Ni/Au金属层,与介质层之间形成肖特基接触,再使用丙酮将光刻胶去除;之后在N2气氛中,400℃下进行快速热退火30s形成肖特基栅电极;
11)保护层沉积:通过等离子体增强化学气相沉积法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积200nm厚的SiO2保护层;
12)开孔及金属互联:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻、显影、定影形成光刻窗口;最后利用反应离子刻蚀技术将欧姆接触电极和肖特基栅电极表面覆盖的Si3N4保护层材料移除,刻蚀反应气体采用CF4和O2,射频功率为50W完成开孔;互联金属采用粘附性好的Ti/Au金属叠层,利用电子束蒸发和剥离工艺完成。
根据以上方案,所述步骤1)中AlN成核层的厚度为20nm、GaN缓冲层的厚度为2μm、AlN插入层的厚度为1nm、AlGaN势垒层的厚度为20nm、GaN冒层的厚度为2nm。
根据以上方案,所述步骤3)、步骤5)与步骤12)中光刻的波长均为435nm,显影液均为质量浓度2.38%的四甲基氢氧化铵(TMAH),定影液均为水。
根据以上方案,所述步骤4)中干刻时在50W的功率下持续2min,刻蚀深度为150nm。
根据以上方案,所述步骤5)中源极与漏极的宽度均为2μm,源极与漏极间距为20μm。
根据以上方案,所述步骤7)与步骤10)中的显影液为甲基异丁基酮与异丙醇(MIBK:IPA)体积比为1:3的混合溶液,定影液为IPA。
本发明的有益效果是:
1)本发明采用在槽栅的GaN MIS HEMT结构里面抑制空穴诱导退化的方法,通过使用结晶的GaOxN1-x的沟道层来抑制空穴诱导的退化,即将原来栅极下的沟道层替换成GaOxN1-x的沟道层,达到抑制空穴诱导引起的阈值电压漂移问题。
2)与传统的槽栅GaN MIS FET相比,本发明的器件具有较好的稳定性。因为GaOxN1-x与周围的GaN之间的价带偏移会在栅电介质周围形成一个空穴阻挡环,从而防止空穴流向栅电介质,从而减少了空穴引起的退化,大大提高了器件的稳定性,有利于器件的产业化应用。
附图说明
图1是本发明的衬底清洗时的工件结构示意图;
图2是本发明的台面隔离时的工件结构示意图;
图3是本发明的欧姆接触时的工件结构示意图;
图4是本发明的钝化层生长时的工件结构示意图;
图5是本发明的栅槽刻蚀时的工件结构示意图;
图6是本发明的GaOxN1-x生长时的工件结构示意图;
图7是本发明的栅介质层沉积时的工件结构示意图;
图8是本发明的栅金属沉积时的工件结构示意图;
图9是本发明的保护沉积时的工件结构示意图;
图10是本发明的开孔及互联金属沉积时的工件结构示意图。
具体实施方式
下面结合附图与实施例对本发明的技术方案进行说明。
实施例1,见图1至图10:
本发明提供一种提高槽栅GaN MIS FET器件可靠性的方法,包括如下步骤:
1)外延生长:在6英寸(111)Si衬底上通过金属有机化学气相沉积(MOCVD)自下而上分别生长20nm厚的AlN成核层、2μm厚的GaN缓冲层、1nm厚的AlN插入层、20nm厚的AlGaN势垒层和2nm厚的GaN冒层,形成Si基GaN外延晶片;
2)Si基GaN外延晶片清洗:将外延衬底依次放入MOS级丙酮和MOS级乙醇中超声3min,用流动的去离子水清洗样片2min并用氮气枪吹干;接着将器件浸入HF:HCl:H2O体积比为1:4:20的溶液1min,去除表面上的天然氧化物,然后用去离子水冲洗2min并用氮气枪吹干,完成样品清洗(见图1);
3)光刻及对准标记形成:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻(波长435nm)及显影(显影液为质量浓度2.38%的TMAH)/定影(定影液为水)形成腐蚀窗口,同时在光刻胶上形成对准标记;
4)台面隔离:采用反应离子刻蚀(RIE)法,利用Cl2作为反应刻蚀气体,在50W的功率下持续2min,刻蚀深度为150nm,干法刻蚀GaN冒层、AlGaN势垒层、AlN插入层和部分GaN缓冲层;将有源区以外的异质结二维电子气刻蚀掉,形成器件有源区之间的隔离(见图2);
5)源、漏欧姆接触:对样品甩正胶AZ6130,转速为6000转/min,95℃的热板上烘2min;与第一次的对准标记套刻光刻(波长435nm),显影(显影液为质量浓度2.38%的TMAH)、定影(定影液为水)形成源漏电极窗口;然后采用电子束蒸发设备完成金属堆栈沉积,形成Ti/Al/Ni/Au(20nm/50nm/40nm/50nm)金属层;在850℃下快速热退火30s,形成欧姆接触电极,源/漏电极宽度都为2μm,源漏间距为20μm(见图3);
6)钝化层沉积:通过等离子体增强化学气相沉积(PECVD)法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,PECVD腔室压力为0.9Torr的条件下沉积150nm厚的SiO2钝化层(见图4);
7)栅槽刻蚀:对样品甩PMMA胶,转速为2000转/min,180℃的热板上烘10min;采用电子束曝光在距离源极3μm,栅源间距为15μm的位置曝光栅槽图形,栅槽图形长度为2μm;经显影(显影液MIBK:IPA=1:3)25s、定影(定影液为IPA)5s形成栅槽窗口;利用RIE技术,在50W的功率下持续2min,通过CF4等离子体干法刻蚀去除栅极区域的SiO2层;接下来使用BCl3和Cl2等离子体干法刻蚀,刻蚀掉GaN冒层、AlGaN势垒层和AlN插入层,为确保刻蚀到底,过刻蚀10s,刻蚀GaN缓冲层2nm,形成栅槽(见图5);
8)表面处理形成GaOxN1-x沟道:将样品转移到低压化学气相沉积(LPCVD)腔室中,使用50sccm的N2处理样品表面5min,去除表面天然氧化物;接着以50sccm的O2流量将暴露的GaN表面氧化5min,以50sccmN2O气氛300℃进行预处理5min,以形成GaOxN1-x沟道(见图6);
9)栅介质层沉积:温度升高到780℃,气压为300mTorr,反应气体分别为70sccm流量的SiCl2H2和280sccm流量的NH3条件下,用LPCVD沉积10nm厚的Si3N4栅介质层(见图7);
10)栅金属沉积:对样品甩双层电子束胶,下层为Copolymer胶,转速为3000转/min,150℃的热板上烘15min,上层为PMMA胶,转速为3000转/min,180℃的热板上烘10min;在栅槽位置处,采用电子束曝光套刻栅电极图形,设置栅电极尺寸2μm,曝光后经显影(显影液MIBK:IPA=1:3)25s、定影(定影液为IPA)5s形成栅电极图形窗口;采用电子束蒸发法在形成栅极图形窗口的介质层上生长Ni/Au(50nm/150nm)的金属层,与介质层之间形成肖特基接触,再使用丙酮将光刻胶去除;之后在N2气氛中,400℃下进行快速热退火30s形成肖特基栅电极(见图8);
11)保护层沉积:通过PECVD法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,PECVD腔室压力为0.9Torr的条件下沉积200nm厚的SiO2保护层(见图9);
12)开孔及金属互联:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻(波长435nm)及显影(显影液为质量浓度2.38%的TMAH)/定影(定影液为水)形成光刻窗口;最后利用RIE刻蚀技术将欧姆接触电极和肖特基栅电极表面覆盖的Si3N4保护层材料移除,刻蚀反应气体采用CF4和O2,射频功率为50W完成开孔;互联金属采用粘附性较好的Ti/Au(20nm/200nm)金属叠层,利用电子束蒸发和剥离工艺完成(见图10)。
以上实施例仅用以说明而非限制本发明的技术方案,尽管上述实施例对本发明进行了详细说明,本领域的相关技术人员应当理解:可以对本发明进行修改或者同等替换,但不脱离本发明精神和范围的任何修改和局部替换均应涵盖在本发明的权利要求范围内。

Claims (6)

1.一种提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,包括如下步骤:
1)外延生长:在Si衬底上通过金属有机化学气相沉积自下而上分别生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN冒层,形成Si基GaN外延晶片;
2)Si基GaN外延晶片清洗:将外延衬底依次放入MOS级丙酮和MOS级乙醇中超声3min,用流动的去离子水清洗样片2min并用氮气枪吹干;接着将器件浸入HF:HCl:H2O体积比为1:4:20的溶液1min,去除表面上的天然氧化物,然后用去离子水冲洗2min并用氮气枪吹干,完成样品清洗;
3)光刻及对准标记形成:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻、显影、定影,形成腐蚀窗口,同时在光刻胶上形成对准标记;
4)台面隔离:采用反应离子刻蚀法,利用氯气作为反应刻蚀气体,干法刻蚀GaN冒层、AlGaN势垒层、AlN插入层和部分GaN缓冲层;将有源区以外的异质结二维电子气刻蚀掉,形成器件有源区之间的隔离;
5)源、漏欧姆接触:对样品甩正胶AZ6130,转速为6000转/min,95℃的热板上烘2min;与步骤3)的对准标记套刻光刻,显影、定影形成源/漏电极窗口;然后采用电子束蒸发设备完成金属堆栈沉积,形成Ti/Al/Ni/Au金属层;在850℃下快速热退火30s,形成有源极与漏极的欧姆接触电极;
6)钝化层沉积:通过等离子体增强化学气相沉积法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积150nm厚的SiO2钝化层;
7)栅槽刻蚀:对样品甩聚甲基丙烯酸甲酯电子束胶,转速为2000转/min,180℃的热板上烘10min;采用电子束曝光在距离源极3μm,栅源间距为15μm的位置曝光栅槽图形,栅槽图形长度为2μm;经显影25s、定影5s形成栅槽窗口;利用RIE技术,在50W的功率下持续2min,通过CF4等离子体干法刻蚀去除栅极区域的SiO2层;接下来使用BCl3和Cl2等离子体干法刻蚀,刻蚀掉GaN冒层、AlGaN势垒层和AlN插入层,为确保刻蚀到底,过刻蚀10s,刻蚀GaN缓冲层2nm,形成栅槽;
8)表面处理形成GaOxN1-x沟道:将样品转移到低压化学气相沉积腔室中,使用50sccm的N2处理样品表面5min,去除表面天然氧化物;接着以50sccm的O2流量将暴露的GaN表面氧化5min,以50sccmN2O气氛300℃进行预处理5min,以形成GaOxN1-x沟道;
9)栅介质层沉积:温度升高到780℃,气压为300mTorr,反应气体分别为70sccm流量的SiCl2H2和280sccm流量的NH3条件下,用低压化学气相沉积10nm厚的Si3N4栅介质层;
10)栅金属沉积:对样品甩双层电子束胶,下层为共聚物胶,转速为3000转/min,150℃的热板上烘15min,上层为聚甲基丙烯酸甲酯电子束胶,转速为3000转/min,180℃的热板上烘10min;在栅槽位置处,采用电子束曝光套刻栅电极图形,设置栅电极尺寸2μm,曝光后经显影25s、定影5s形成栅电极图形窗口;采用电子束蒸发法在形成栅极图形窗口的介质层上生长Ni/Au金属层,与介质层之间形成肖特基接触,再使用丙酮将光刻胶去除;之后在N2气氛中,400℃下进行快速热退火30s形成肖特基栅电极;
11)保护层沉积:通过等离子体增强化学气相沉积法,以气体流量为1420sccm的N2O、150sccm的SiH4和392sccm的N2作为化学反应源,温度为300℃,射频功率为15W,等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积200nm厚的SiO2保护层;
12)开孔及金属互联:对样品甩正胶S9912,转速6000转/min,在100℃的热板上烘5min,通过紫外光刻、显影、定影形成光刻窗口;最后利用反应离子刻蚀技术将欧姆接触电极和肖特基栅电极表面覆盖的Si3N4保护层材料移除,刻蚀反应气体采用CF4和O2,射频功率为50W完成开孔;互联金属采用粘附性好的Ti/Au金属叠层,利用电子束蒸发和剥离工艺完成。
2.根据权利要求1所述的提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,所述步骤1)中AlN成核层的厚度为20nm、GaN缓冲层的厚度为2μm、AlN插入层的厚度为1nm、AlGaN势垒层的厚度为20nm、GaN冒层的厚度为2nm。
3.根据权利要求1所述的提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,所述步骤3)、步骤5)与步骤12)中光刻的波长均为435nm,显影液均为质量浓度2.38%的四甲基氢氧化铵,定影液均为水。
4.根据权利要求1所述的提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,所述步骤4)中干刻时在50W的功率下持续2min,刻蚀深度为150nm。
5.根据权利要求1所述的提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,所述步骤5)中源极与漏极的宽度均为2μm,源极与漏极间距为20μm。
6.根据权利要求1所述的提高槽栅GaN MIS FET器件可靠性的方法,其特征在于,所述步骤7)与步骤10)中的显影液为甲基异丁基酮与异丙醇体积比为1:3的混合溶液,定影液为异丙醇。
CN202110155283.7A 2021-02-04 2021-02-04 一种提高槽栅GaN MIS FET器件可靠性的方法 Pending CN112993030A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110155283.7A CN112993030A (zh) 2021-02-04 2021-02-04 一种提高槽栅GaN MIS FET器件可靠性的方法
PCT/CN2021/078371 WO2022165885A1 (zh) 2021-02-04 2021-03-01 一种提高槽栅GaN MIS FET器件可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110155283.7A CN112993030A (zh) 2021-02-04 2021-02-04 一种提高槽栅GaN MIS FET器件可靠性的方法

Publications (1)

Publication Number Publication Date
CN112993030A true CN112993030A (zh) 2021-06-18

Family

ID=76347032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110155283.7A Pending CN112993030A (zh) 2021-02-04 2021-02-04 一种提高槽栅GaN MIS FET器件可靠性的方法

Country Status (2)

Country Link
CN (1) CN112993030A (zh)
WO (1) WO2022165885A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334650A (zh) * 2021-12-30 2022-04-12 桂林理工大学 一种p-GaN HEMT中的新结构
CN114446892A (zh) * 2022-01-06 2022-05-06 西安电子科技大学 一种N面GaN基CMOS器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425041B (zh) * 2022-09-26 2024-06-11 山西国惠光电科技有限公司 一种抑制电串音的InGaAs红外焦平面探测器制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375685B1 (ko) * 2012-10-22 2014-03-21 경북대학교 산학협력단 질화물 반도체 소자 및 그 제조 방법
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
CN106920849B (zh) * 2017-04-21 2019-07-02 吉林大学 一种散热性好的Ga2O3基金属氧化物半导体场效应晶体管及其制备方法
CN107369704B (zh) * 2017-07-10 2021-01-01 西安电子科技大学 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
US10283614B1 (en) * 2018-02-01 2019-05-07 United Microelectronics Corp. Semiconductor structure including high electron mobility transistor device
CN110690291A (zh) * 2019-09-30 2020-01-14 西安电子科技大学 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375685B1 (ko) * 2012-10-22 2014-03-21 경북대학교 산학협력단 질화물 반도체 소자 및 그 제조 방법
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334650A (zh) * 2021-12-30 2022-04-12 桂林理工大学 一种p-GaN HEMT中的新结构
CN114334650B (zh) * 2021-12-30 2024-04-16 桂林理工大学 一种p-GaN HEMT中的新结构
CN114446892A (zh) * 2022-01-06 2022-05-06 西安电子科技大学 一种N面GaN基CMOS器件及其制备方法
CN114446892B (zh) * 2022-01-06 2024-02-09 西安电子科技大学 一种N面GaN基CMOS器件及其制备方法

Also Published As

Publication number Publication date
WO2022165885A1 (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN103035703B (zh) 化合物半导体器件及其制造方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN102543730A (zh) 半导体器件的制造方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN102683406A (zh) GaN基的MS栅增强型高电子迁移率晶体管及制作方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
CN112820774A (zh) 一种GaN器件及其制备方法
CN112614888A (zh) 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN216749909U (zh) 一种集成多工作模式的GaN半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination