JP2016139781A - エンハンスメント型高電子移動度トランジスタおよびその製作方法 - Google Patents
エンハンスメント型高電子移動度トランジスタおよびその製作方法 Download PDFInfo
- Publication number
- JP2016139781A JP2016139781A JP2015218124A JP2015218124A JP2016139781A JP 2016139781 A JP2016139781 A JP 2016139781A JP 2015218124 A JP2015218124 A JP 2015218124A JP 2015218124 A JP2015218124 A JP 2015218124A JP 2016139781 A JP2016139781 A JP 2016139781A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- electron mobility
- mobility transistor
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 127
- 238000011065 in-situ storage Methods 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 53
- 229910002601 GaN Inorganic materials 0.000 claims description 42
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 230000006911 nucleation Effects 0.000 claims description 14
- 238000010899 nucleation Methods 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical group [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 241000790917 Dioxys <bee> Species 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000007850 degeneration Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 260
- 238000010586 diagram Methods 0.000 description 28
- 230000010287 polarization Effects 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
【課題】本発明は、ゲートのリークを低減させ、トランジスタの破壊電圧、電力性能を向上させ、ダイナミックオン抵抗の退化効果を低減させることができる、エンハンスメント型高電子移動度トランジスタおよびその製作方法を提供する。【解決手段】基板１と、基板１の上に位置するチャネル層４と、チャネル層４の上に位置し、チャネル層４との界面に二次元電子ガス６が形成されるバリア層５と、バリア層５内に位置する溝と、溝の上に位置するディオーキシー成長半導体エピタキシャル層７と、ディオーキシー成長半導体エピタキシャル層７の上に位置するインサイチュ誘電体層８と、インサイチュ誘電体層８の上に位置するゲート９と、バリア層５の上に位置するソース１０と、バリア層５の上に位置するドレイン１１と、を含む。【選択図】図１
Description
本発明は、半導体技術分野に関し、特にエンハンスメント型高電子移動度トランジスタおよびその製作方法に関する。
窒化ガリウム（ＧａＮ）を初めとする第３世代広バンドギャップ半導体材料は、広いバンドギャップ、高い破壊電界強度、高い飽和電子ドリフト速度、高い熱伝導率、高いヘテロ界面二次元電子ガス濃度などの優れた材料性能特徴を有し、シリコン（Ｓｉ）材料よりも、ＧａＮが、ハイパワー、高電圧、高スイッチング速度の電力電子デバイスの製作に好適である。従来のＳｉデバイスに比べると、ＧａＮデバイスが、より高い電力密度に耐えることができ、より高いエネルギー転換効率を有し、システム全体の体積および重量を軽減することができ、システムのコストを低減させる。
現在、大部分の研究は、ただ、デプレッション型ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に対するものである。その理由として、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）のヘテロ接合の界面には、自発分極および圧電分極によって生じる電荷が大量に存在し、高濃度の二次元電子ガス（２ＤＥＧ）が生じることで、ＧａＮ ＨＥＭＴデバイスの閾値電圧が負値となり、ＡｌＧａＮ／ＧａＮ ＨＥＭＴでは、自発分極および圧電分極によって生じる高濃度の２ＤＥＧにより、その閾値電圧が−４Ｖ程度となる。ＧａＮ ＨＥＭＴのゲートに十分に大きな負バイアスが接続される場合のみに、ＡｌＧａＮ／ＧａＮのヘテロ接合の界面におけるチャネル２ＤＥＧがデプレッション状態にあり、デバイスを遮断することが可能になる。伝統的なデプレッション型ＧａＮ ＨＥＭＴは、負の立ち上がり電圧を用いる必要があるため、無線周波数マイクロ波および高電圧の応用では、回路構成を複雑化させる。特に、高電圧スイッチの応用では、フェイルセーフから、ゲート電圧を印加しない場合にスイッチングデバイスが遮断状態にあることが要求される。そこで、エンハンスメント型ＧａＮ ＨＥＭＴｓデバイスを設計・調製し、即ち、デバイスの閾値電圧を正値に変化させ、実際の応用では、正のバイアスを加えるだけで、デバイスを動作またはピンチオフさせることができるようにする必要がある。負バイアスの回路設計をなくして、回路を簡単化し、回路設計の複雑さおよび調製のコストを軽減させる。
最初にエンハンスメント型ＧａＮ ＨＥＭＴを実現する方法は、ヒ化ガリウム（ＧａＡｓ）のプロセスを参考にして、ゲート下に溝を刻み、バリア層の厚さを薄化することにより、閾値電圧の変化を調整し制御する。現在、国内外の研究者およびベンダーは、ドライエッチング方法を用いてゲート下に溝を形成することが多いが、このような方法で形成されたＧａＮ ＨＥＭＴは、閾値電圧が低くて０〜１Ｖ程度であり、ゲートのリークが大きく、ゲート電圧のダイナミックレンジが小さい。
ＧａＮ金属絶縁体半導体電界効果トランジスタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ）構造は、ゲート電圧のダイナミックレンジが大きくて、ゲートのリークが小さい特徴を有する。しかし、ＧａＮ ＨＥＭＴは、これまで適当なゲート誘電体層がないことによって制限され、その誘電体層とバリア層との界面状態密度が高くなる。この界面状態の充放電は、閾値電圧のドリフトを引き起こすことがあり、デバイスの高周波数特性を低下させる。例えば、伝統的な方法では、通常、溝のエッチングを完成した上で、誘電体層を成長させ、この過程において、バリア層の表面が空気中に暴露して、酸化層およびダングリングボンドが形成され、誘電体層を成長させた後に、バリア層と誘電体層との界面に高密度の界面状態欠陥が存在し、デバイスの磁気ヒステリシス効果および直流交流分散効果を引き起こす。
ＧａＮ ＨＥＭＴにインサイチュＳｉＮ技術を導入することにより、絶縁層の界面状態密度を低下させる目的を達成し、磁気ヒステリシス効果を低減させることができる。しかし、ＧａＮ分極電荷の存在により、エンハンスメント型ＧａＮ ＨＥＭＴを形成することが難しい。１つの手法として、ドライエッチングを用いて溝を形成してから、誘電体層を堆積して、エンハンスメント型ＧａＮ ＨＥＭＴを形成する。しかし、ドライエッチングを用いると、ＡｌＧａＮバリア層および材料表面に多くのダメージおよび欠陥を発生させ、これら材料ダメージおよび欠陥によって、高密度の界面状態が導入され、ゲートのリークを増やし、電流コラプスをもたらし、ダイナミックパラメータの退化を引き起こし、デバイスの性能に深刻な影響を与える。そこで、低界面状態密度のエンハンスメント型ＧａＮ ＨＥＭＴを実現するデバイス構造および製作方法を提供する必要がある。
本発明は、従来技術における上記の不足を解決するためになされたものであり、従来技術における誘電体層の界面状態密度が高い問題を解決するとともに、エンハンスメント型デバイスを実現することが可能なエンハンスメント型高電子移動度トランジスタおよびその製作方法を提供することを目的とする。
この目的を達成するために、本発明は、以下の解決手段を採用する。
第１局面において、本発明は、エンハンスメント型高電子移動度トランジスタを開示しており、このエンハンスメント型高電子移動度トランジスタは、
基板と、
前記基板の上に位置するチャネル層と、
前記チャネル層の上に位置し、前記チャネル層とヘテロ接合構造を形成し、前記チャネル層との界面に二次元電子ガスが形成されるバリア層と、
前記バリア層内に位置し、その下方のバリア層とチャネル層との界面における二次元電子ガスが部分的または全部に空乏化される溝と、
前記溝の上に位置するディオーキシー成長半導体エピタキシャル層と、
前記ディオーキシー成長半導体エピタキシャル層の上に位置するインサイチュ誘電体層と、
前記インサイチュ誘電体層の上に位置するゲートと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するソースと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するドレインと、を含む。
基板と、
前記基板の上に位置するチャネル層と、
前記チャネル層の上に位置し、前記チャネル層とヘテロ接合構造を形成し、前記チャネル層との界面に二次元電子ガスが形成されるバリア層と、
前記バリア層内に位置し、その下方のバリア層とチャネル層との界面における二次元電子ガスが部分的または全部に空乏化される溝と、
前記溝の上に位置するディオーキシー成長半導体エピタキシャル層と、
前記ディオーキシー成長半導体エピタキシャル層の上に位置するインサイチュ誘電体層と、
前記インサイチュ誘電体層の上に位置するゲートと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するソースと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するドレインと、を含む。
さらに、前記インサイチュ誘電体層の調製過程は、前記ディオーキシー成長半導体エピタキシャル層の成長が完成した上で、同一のチャンバー内で行われ、かつ、前記インサイチュ誘電体層の成長過程では、外界の雰囲気に接触しない。
さらに、前記溝の深さは、前記バリア層の厚さより小さく、または前記バリア層の厚さ以上であり、前記溝の形状は、矩形、Ｕ型、Ｖ型、または台形である。
さらに、前記溝の形成方法は、水素ガス、塩素ガス、またはアンモニアガスを用いて、有機金属化学気相成長システムにおいて前記バリア層をエッチングし、または前記バリア層をドライエッチングし、または前記バリア層をウェットエッチングすることである。
さらに、前記エンハンスメント型高電子移動度トランジスタは、前記バリア層の上に位置するインサイチュマスク層をさらに含み、前記インサイチュ誘電体層が前記ディオーキシー成長半導体エピタキシャル層および前記インサイチュマスク層の上に位置する。
さらに、前記インサイチュマスク層の調製過程は、前記バリア層の成長が完成した上で、同一のチャンバー内で行われ、かつ、前記インサイチュマスク層の成長過程では、外界の雰囲気に接触しなく、前記インサイチュマスク層の材料は、窒化ケイ素、または他の窒化物である。
さらに、前記ディオーキシー成長半導体エピタキシャル層および前記インサイチュ誘電体層が前記ドレイン側に延びる。
さらに、前記バリア層が、チャネル層から、ディオーキシー成長半導体エピタキシャル層の方向へ、第１バリア層および第２バリア層に分けられる。
さらに、前記第１バリア層と前記第２バリア層との成分が異なり、前記溝のエッチング過程は、前記第１バリア層と前記第２バリア層との界面に停止する。
さらに、前記基板の材料は、シリコン、窒化ガリウム、炭化ケイ素、またはサファイアであり、前記チャネル層の材料は、窒化ガリウム、または他のIII−Ｖ族化合物であり、前記バリア層の材料は、窒化アルミニウムガリウム、または他のIII−Ｖ族化合物であり、前記ディオーキシー成長半導体エピタキシャル層の材料は、窒化アルミニウムガリウム、ｎ型窒化ガリウム、ｐ型窒化ガリウム、または他のIII−Ｖ族化合物であり、前記インサイチュ誘電体層の材料は、窒化ケイ素、または他の窒化物である。
第２局面において、本発明は、エンハンスメント型高電子移動度トランジスタの製作方法を開示しており、このエンハンスメント型高電子移動度トランジスタの製作方法は、
基板の上に、核形成層、バッファ層、チャネル層、およびバリア層を順次に形成し、
ウェハーを成長チャンバー外に置き、ドライエッチングまたはウェットエッチングの方法を用いて、前記バリア層内に溝を形成し、
ウェハーを成長チャンバー内に置き、前記溝の上に、ディオーキシー成長半導体エピタキシャル層、インサイチュ誘電体層を順次に形成し、
ゲート、ソース、およびドレインを形成する、ことを含む。
基板の上に、核形成層、バッファ層、チャネル層、およびバリア層を順次に形成し、
ウェハーを成長チャンバー外に置き、ドライエッチングまたはウェットエッチングの方法を用いて、前記バリア層内に溝を形成し、
ウェハーを成長チャンバー内に置き、前記溝の上に、ディオーキシー成長半導体エピタキシャル層、インサイチュ誘電体層を順次に形成し、
ゲート、ソース、およびドレインを形成する、ことを含む。
さらに、前記基板の上に、核形成層、バッファ層、チャネル層、およびバリア層を順次に形成した後に、
ウェハーを成長チャンバー外に置き、前記バリア層の上にインサイチュマスク層を形成する、ことをさらに含み、
前記バリア層内に溝を形成することは、
ウェハーを成長チャンバー外に置き、前記インサイチュマスク層をエッチングして、ウィンドウを形成し、
ウェハーを有機金属化学気相成長の成長チャンバー内に置き、成長チャンバー内に水素ガスを導入し、かつ、基板の温度を７００〜１２００摂氏度に維持し、前記バリア層の上にエッチングして、溝を形成する、ことを含み、
前記バリア層内に溝を形成した後に、
前記有機金属化学気相成長の成長チャンバー内で、前記溝の上にディオーキシー成長半導体エピタキシャル層を形成し、
前記有機金属化学気相成長の成長チャンバー内で、前記ディオーキシー成長半導体エピタキシャル層の上にインサイチュ誘電体層を形成し、
ゲート、ソース、およびドレインを形成する、ことを含む。
ウェハーを成長チャンバー外に置き、前記バリア層の上にインサイチュマスク層を形成する、ことをさらに含み、
前記バリア層内に溝を形成することは、
ウェハーを成長チャンバー外に置き、前記インサイチュマスク層をエッチングして、ウィンドウを形成し、
ウェハーを有機金属化学気相成長の成長チャンバー内に置き、成長チャンバー内に水素ガスを導入し、かつ、基板の温度を７００〜１２００摂氏度に維持し、前記バリア層の上にエッチングして、溝を形成する、ことを含み、
前記バリア層内に溝を形成した後に、
前記有機金属化学気相成長の成長チャンバー内で、前記溝の上にディオーキシー成長半導体エピタキシャル層を形成し、
前記有機金属化学気相成長の成長チャンバー内で、前記ディオーキシー成長半導体エピタキシャル層の上にインサイチュ誘電体層を形成し、
ゲート、ソース、およびドレインを形成する、ことを含む。
本発明におけるエンハンスメント型高電子移動度トランジスタは、溝とゲートとの間にディオーキシー成長半導体エピタキシャル層およびインサイチュ誘電体層を導入することにより、溝のエッチングによる材料ダメージおよび欠陥を低減させ、溝とディオーキシー成長半導体エピタキシャル層との界面状態密度、および、インサイチュ誘電体層とディオーキシー成長半導体エピタキシャル層との界面状態密度を低下させ、さらに、ゲートのリークを低減させ、トランジスタのゲート特性を向上させ、閾値電圧の安定性を増やし、トランジスタの破壊電圧および電力性能を向上させ、電流コラプス効果を低減させることができる。
本発明の模式的な実施例の解決手段をさらに明確に説明するために、以下、実施例の説明に使用する必要がある図面を簡単的に紹介する。明らかなように、紹介される図面は、説明しようとする本発明の一部分の実施例の図面にすぎず、全部の図面ではなく、当業者にとって、創造的な労働をしていない前提で、これら図面から他の図面を得ることもできる。
本発明の目的、解決手段、およびメリットをさらに明確にするために、以下、本発明の実施例における図面を参照しながら、具体的な実施形態を通じて、本発明の解決手段を完全に説明する。明らかなように、説明される実施例は、本発明の一部分の実施例であるが、全部の実施例ではなく、本発明の実施例に基づき、当業者が創造的な労働をしていない前提で得たあらゆる他の実施例は、全て本発明の保護範囲内に属する。
＜実施例１＞
図１は、本発明の実施例１で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図１に示すように、本発明の実施例１で提供されたエンハンスメント型高電子移動度トランジスタは、
基板１と、
基板１の上に位置する核形成層２と、
核形成層２の上に位置するバッファ層３と、
バッファ層３の上に位置するチャネル層４と、
チャネル層４の上に位置し、チャネル層４とヘテロ接合構造を形成し、チャネル層４との界面に二次元電子ガス６が形成されるバリア層５と、
バリア層５内に位置し、深さがバリア層５の厚さより小さい溝と、
溝の上に位置するディオーキシー成長半導体エピタキシャル層７と、
ディオーキシー成長半導体エピタキシャル層７の上に位置するインサイチュ誘電体層８と、
インサイチュ誘電体層８の上に位置するゲート９と、
バリア層５の上に位置し、バリア層５とオーム接触を形成するソース１０と、
バリア層５の上に位置し、バリア層５とオーム接触を形成するドレイン１１と、を含む。
図１は、本発明の実施例１で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図１に示すように、本発明の実施例１で提供されたエンハンスメント型高電子移動度トランジスタは、
基板１と、
基板１の上に位置する核形成層２と、
核形成層２の上に位置するバッファ層３と、
バッファ層３の上に位置するチャネル層４と、
チャネル層４の上に位置し、チャネル層４とヘテロ接合構造を形成し、チャネル層４との界面に二次元電子ガス６が形成されるバリア層５と、
バリア層５内に位置し、深さがバリア層５の厚さより小さい溝と、
溝の上に位置するディオーキシー成長半導体エピタキシャル層７と、
ディオーキシー成長半導体エピタキシャル層７の上に位置するインサイチュ誘電体層８と、
インサイチュ誘電体層８の上に位置するゲート９と、
バリア層５の上に位置し、バリア層５とオーム接触を形成するソース１０と、
バリア層５の上に位置し、バリア層５とオーム接触を形成するドレイン１１と、を含む。
本実施例において、基板の材料は、シリコン、窒化ガリウム、炭化ケイ素、またはサファイアであってもよい。
本実施例において、核形成層の材料は、窒化アルミニウム、窒化ガリウム、または他のIII−Ｖ族化合物であってもよい。
本実施例において、バッファ層の材料は、窒化アルミニウムガリウム、または他のIII−Ｖ族化合物であってもよい。
本実施例において、チャネル層の材料は、窒化ガリウム、または他のIII−Ｖ族化合物であってもよい。
本実施例において、バリア層の材料は、窒化アルミニウムガリウム、または他のIII−Ｖ族化合物であってもよい。
本実施例において、溝の形状は、矩形、Ｕ型、Ｖ型、または台形構造であってもよい。
ここで、ディオーキシー成長半導体エピタキシャル層の材料は、窒化アルミニウムガリウム、ｎ型窒化ガリウム、ｐ型窒化ガリウム、または他のIII−Ｖ族化合物であってもよい。
ここで、ディオーキシー成長半導体エピタキシャル層の材料は、窒化アルミニウムガリウム、ｎ型窒化ガリウム、ｐ型窒化ガリウム、または他のIII−Ｖ族化合物であってもよい。
ここで、インサイチュ誘電体層の材料は、窒化ケイ素、または他の窒化物であってもよい。
本実施例において、溝の存在により、ゲートの二次元電子ガスからの距離が近いので、ゲートによる二次元電子ガスへの制御能力が強い。
ここで、ゲートは、単層のゲート金属、または多層のゲート金属の積層であってもよい。
本実施例において、ソースは、単層のソース金属、または多層のソース金属の積層であってよく、ソース金属は、チタン、アルミニウム、ニッケルや金のうちのいずれか１つまたは少なくとも２つの組み合わせであってもよい。
本実施例において、ソースは、単層のソース金属、または多層のソース金属の積層であってよく、ソース金属は、チタン、アルミニウム、ニッケルや金のうちのいずれか１つまたは少なくとも２つの組み合わせであってもよい。
本実施例において、ソースおよびドレインは、単層の金属、または多層の金属の積層であってよく、ソースおよびドレインの金属は、チタン、アルミニウム、ニッケルや金のうちのいずれか１つまたは少なくとも２つの組み合わせであってもよい。
本実施例では、バリア層とチャネル層との間に圧電分極および自発分極効果が存在し、バリア層とチャネル層との界面に二次元電子ガス（２ＤＥＧ）が存在する。一方、溝におけるバリア層の厚さが薄く、その自発分極および圧電分極は、溝下において高濃度の二次元電子ガスを誘導するに足りなく、ここでの二次元電子ガスのチャネルが空乏化される。このため、常時閉状態のトランジスタ、即ち、エンハンスメント型デバイスを得ることができる。また、溝におけるゲートは、チャネルからの距離がより短くなり、チャネルへの制御能力がより強くなる。溝におけるディオーキシー成長半導体エピタキシャル層にも分極電荷を導入することができ、二次元電子ガスをさらに空乏化し、閾値電圧を高める。インサイチュ誘電体層は、ディオーキシー成長半導体エピタキシャル層の成長が完成した上で、ディオーキシー成長半導体エピタキシャル層と同様の調製方法を用いてインサイチュ成長させることにより、結晶体の品質が良い誘電体層を得ることができ、かつ、ディオーキシー成長半導体エピタキシャル層とインサイチュ誘電体層との間の界面状態密度が低く、デバイスの閾値電圧ドリフト現象を顕著に低減させ、ゲートのリークを低減させ、デバイスのダイナミック特性を向上させることができる。
本発明の実施例１で提供されたエンハンスメント高電子移動度トランジスタの製作方法は、以下のステップを含む。
ステップ２０１で、基板１の上に、核形成層２、バッファ層３、チャネル層４、およびバリア層５を順次に堆積する。
図２Ａに示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、基板１の上に、核形成層２、バッファ層３、チャネル層４、およびバリア層５を順次に形成する。
ステップ２０２で、バリア層５内に溝を形成する。
好ましくは、ステップ２０２は、以下のステップを含む。
ステップ２１２で、バリア層５の上にマスクウィンドウを形成する。
好ましくは、ステップ２０２は、以下のステップを含む。
ステップ２１２で、バリア層５の上にマスクウィンドウを形成する。
図２Ｂ１に示すように、ウェハーを成長チャンバー外に置き、フォトエッチングプロセスを用いて、バリア層５の上にマスクウィンドウを形成し、ここで、２１は、このステップで形成された窒化ケイ素または他の窒化物のマスク層である。
ステップ２２２で、バリア層５をエッチングして、溝を形成する。
図２Ｂ２に示すように、ドライエッチングまたはウェットエッチングを用いて、バリア層５をエッチングして、溝を形成する。
図２Ｂ２に示すように、ドライエッチングまたはウェットエッチングを用いて、バリア層５をエッチングして、溝を形成する。
ステップ２０３で、ウェハーを成長チャンバー内に置き、溝の上に、ディオーキシー成長半導体エピタキシャル層７、インサイチュ誘電体層８、ゲート９、ソース１０、およびドレイン１１を順次に形成する。
好ましくは、ステップ２０３は、以下のステップを含む。
ステップ２１３で、ウェハーの表面に対してクリーニング処理を行う。
本ステップにおいて、ウェハーの表面に対してクリーニング処理を行って、表面の吸着ガスを除去する。
ステップ２１３で、ウェハーの表面に対してクリーニング処理を行う。
本ステップにおいて、ウェハーの表面に対してクリーニング処理を行って、表面の吸着ガスを除去する。
ステップ２２３で、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
図２Ｃ１に示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
図２Ｃ１に示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
ステップ２３３で、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
図２Ｃ１に示すように、ウェハーを空気中に暴露せず、成長チャンバー内で、有機金属化学気相成長法を用いて、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
図２Ｃ１に示すように、ウェハーを空気中に暴露せず、成長チャンバー内で、有機金属化学気相成長法を用いて、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
ステップ２４３で、インサイチュ誘電体層８の上に、ゲート９、ソース１０、およびドレイン１１を形成する。
本ステップにおいて、ソースおよびドレインを形成する過程は、ドライエッチングでマスク層を除去することを含み、最終的に、図２Ｃ２に示すデバイスが形成される。
本発明の実施例１で提供されたエンハンスメント型高電子移動度トランジスタおよびその製作方法は、溝とゲートとの間にディオーキシー成長半導体エピタキシャル層を導入することにより、溝のエッチングによる材料ダメージおよび欠陥を低減させ、ディオーキシー成長半導体エピタキシャル層と誘電体層との界面状態密度を低下させ、デバイスの閾値電圧ドリフト現象を顕著に低減させ、ゲートのリークを低減させ、デバイスのダイナミック特性を向上させることができる。
＜実施例２＞
図３は、本発明の実施例２で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図３に示すように、本発明の実施例１と異なる点は、本発明の実施例２で提供されたエンハンスメント高移動度トランジスタにおいて、ディオーキシー成長半導体エピタキシャル層７がドレイン１１の方向へ拡張し、接合終端構造が導入されることであり、ディオーキシー成長半導体エピタキシャル層７におけるＡｌ成分がバリア層５におけるＡｌ成分より小さい場合、接合終端下の二次元電子ガスに対して一定の空乏化の作用があるため、ゲート９のエッジにおける電界スパイクを低下させ、デバイスの破壊電圧を向上させることができる。
図３は、本発明の実施例２で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図３に示すように、本発明の実施例１と異なる点は、本発明の実施例２で提供されたエンハンスメント高移動度トランジスタにおいて、ディオーキシー成長半導体エピタキシャル層７がドレイン１１の方向へ拡張し、接合終端構造が導入されることであり、ディオーキシー成長半導体エピタキシャル層７におけるＡｌ成分がバリア層５におけるＡｌ成分より小さい場合、接合終端下の二次元電子ガスに対して一定の空乏化の作用があるため、ゲート９のエッジにおける電界スパイクを低下させ、デバイスの破壊電圧を向上させることができる。
本発明の実施例２で提供されたエンハンスメント高電子移動度トランジスタの製作方法は、以下のステップを含む。
ステップ４０１で、基板１の上に、核形成層２、バッファ層３、チャネル層４、およびバリア層５を順次に堆積する。
図４Ａに示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、基板１の上に、核形成層２、バッファ層３、チャネル層４、およびバリア層５を順次に形成する。
ステップ４０２で、バリア層５内に溝を形成する。
好ましくは、ステップ４０２は、以下のステップを含む。
ステップ４１２で、バリア層５の上にマスクウィンドウを形成する。
好ましくは、ステップ４０２は、以下のステップを含む。
ステップ４１２で、バリア層５の上にマスクウィンドウを形成する。
図４Ｂ１に示すように、ウェハーを成長チャンバー外に置き、フォトエッチングプロセスを用いて、バリア層５の上にマスクウィンドウを形成し、ここで、２１は、このステップで形成された窒化ケイ素または他の窒化物のマスク層である。
ステップ４２２で、バリア層５をエッチングして、溝を形成する。
図４Ｂ２に示すように、ドライエッチングまたはウェットエッチングを用いて、バリア層５をエッチングして、溝を形成する。
図４Ｂ２に示すように、ドライエッチングまたはウェットエッチングを用いて、バリア層５をエッチングして、溝を形成する。
ステップ４０３で、図４Ｃに示すように、フォトエッチングによって、マスク層２１の階段を形成する。
ステップ４０４で、溝の上に、ディオーキシー成長半導体エピタキシャル層７、インサイチュ誘電体層８、ゲート９、ソース１０、およびドレイン１１を順次に形成する。
好ましくは、ステップ４０４は、以下のステップを含む。
好ましくは、ステップ４０４は、以下のステップを含む。
ステップ４１４で、ウェハーの表面に対してクリーニング処理を行う。
本ステップにおいて、ウェハーの表面に対してクリーニング処理を行って、表面の吸着ガスを除去する。
本ステップにおいて、ウェハーの表面に対してクリーニング処理を行って、表面の吸着ガスを除去する。
ステップ４２４で、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
図４Ｄ１に示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
図４Ｄ１に示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
ステップ４３４で、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
図４Ｄ２に示すように、ウェハーを空気中に暴露せず、成長チャンバー内で、有機金属化学気相成長法を用いて、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
ステップ４４４で、インサイチュ誘電体層８の上に、ゲート９、ソース１０、およびドレイン１１を形成する。
本ステップにおいて、ソースおよびドレインを形成する過程は、ドライエッチングでマスク層を除去することを含み、最終的に、図４Ｄ３に示すデバイスが形成される。
本発明の実施例１に比べると、本発明の実施例２で提供されたエンハンスメント型高電子移動度トランジスタにおいて、ディオーキシー成長半導体エピタキシャル層がドレインへ拡張し、低い界面状態密度、高いダイナミック特性という特徴を有することに加えて、ディオーキシー成長半導体エピタキシャル層は、ｎ型ＧａＮ、ｐ型ＧａＮ、ｐ型ＡｌＧａＮである場合、または、Ａｌ成分がその下のバリア層におけるＡｌ成分より小さい場合、その下の二次元電子ガスに対して空乏化の作用があり、ゲートのエッジにおける電界スパイクを低下させ、デバイスの破壊電圧を向上させることができる。
＜実施例３＞
図５は、本発明の実施例３で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図５に示すように、本発明の実施例２と異なる点は、本発明の実施例３で提供されたエンハンスメント型高電子移動度トランジスタにおいて、バリア層５の上に位置するインサイチュマスク層１２をさらに含み、インサイチュ誘電体層８がディオーキシー成長半導体エピタキシャル層７およびインサイチュマスク層１２の上に位置することである。
図５は、本発明の実施例３で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図５に示すように、本発明の実施例２と異なる点は、本発明の実施例３で提供されたエンハンスメント型高電子移動度トランジスタにおいて、バリア層５の上に位置するインサイチュマスク層１２をさらに含み、インサイチュ誘電体層８がディオーキシー成長半導体エピタキシャル層７およびインサイチュマスク層１２の上に位置することである。
本実施例において、インサイチュマスク層は、バリア層の成長が完了した後、ウェハーを成長チャンバーから持ち出さずに、同様の調製方法を用いて、バリア層の上にインサイチュ成長させることにより得られるものである。このような調製方法は、良い結晶体品質のインサイチュマスク層を得られ、マスク層とバリア層との界面状態を効果的に低下させる。
ここで、インサイチュマスク層の材料は、窒化ケイ素、または他の窒化物であってもよい。
本発明の実施例３で提供されたエンハンスメント高電子移動度トランジスタの製作方法は、以下のステップを含む。
ステップ６０１で、基板１の上に、核形成層２、バッファ層３、チャネル層４、バリア層５、およびインサイチュマスク層１２を順次に堆積する。
図６Ａに示すように、成長チャンバー内で、有機金属化学気相成長法を用いて、基板１の上に、核形成層２、バッファ層３、チャネル層４、バリア層５、およびインサイチュマスク層１２を順次に形成する。
ステップ６０２で、バリア層５内に溝を形成する。
好ましくは、ステップ６０２は、以下のステップを含む。
好ましくは、ステップ６０２は、以下のステップを含む。
ステップ６１２で、バリア層５の上にマスクウィンドウを形成する。
図６Ｂ１に示すように、ウェハーを成長チャンバー外に置き、フォトエッチングプロセスを用いて、バリア層５の上にマスクウィンドウを形成する。
図６Ｂ１に示すように、ウェハーを成長チャンバー外に置き、フォトエッチングプロセスを用いて、バリア層５の上にマスクウィンドウを形成する。
ステップ６２２で、バリア層５をエッチングして、溝を形成する。
図６Ｂ２に示すように、有機金属化学気相成長法を用いて、バリア層５をエッチングして、溝を形成する。本ステップにおいて、有機金属化学気相成長法を用いて、成長チャンバー内に水素ガス、塩素ガス、アンモニアガス、または他のガスを導入することにより、バリア層５に対するエッチングを完成し、ここで、基板の温度は、７００〜１２００摂氏度であり、溝の深さは、エッチングの時間によって制御することができる。
図６Ｂ２に示すように、有機金属化学気相成長法を用いて、バリア層５をエッチングして、溝を形成する。本ステップにおいて、有機金属化学気相成長法を用いて、成長チャンバー内に水素ガス、塩素ガス、アンモニアガス、または他のガスを導入することにより、バリア層５に対するエッチングを完成し、ここで、基板の温度は、７００〜１２００摂氏度であり、溝の深さは、エッチングの時間によって制御することができる。
ステップ６０３で、ウェハーを成長チャンバー外に置かず、溝の上に、ディオーキシー成長半導体エピタキシャル層７、インサイチュ誘電体層８を順次に形成する。
好ましくは、ステップ６０３は、以下のステップを含む。
ステップ６１３で、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
ステップ６１３で、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
図６Ｃ１に示すように、ウェハーを空気中に暴露せず、成長チャンバー内で、有機金属化学気相成長法を用いて、溝の上に、ディオーキシー成長半導体エピタキシャル層７を形成する。
ステップ６２３で、ディオーキシー成長半導体エピタキシャル層７の上に、インサイチュ誘電体層８を形成する。
図６Ｃ２に示すように、ウェハーを空気中に暴露せず、成長チャンバー内で、有機金属化学気相成長法を用いて、ディオーキシー成長半導体エピタキシャル層７およびインサイチュマスク層１２の上に、インサイチュ誘電体層８を形成する。
ステップ６３３で、インサイチュ誘電体層８の上に、ゲート９を形成し、バリア層５の上に、ソース１０およびドレイン１１を形成する。最終的に、図６Ｄに示すデバイスが形成される。
本発明の実施例２に比べると、本発明の実施例３で提供されたエンハンスメント型高電子移動度トランジスタおよびその製作方法は、インサイチュマスク層を導入することにより、ウェハーを空気中に暴露せず、バリア層のエッチング界面に酸化層が導入されることない。バリア層が、有機金属化学気相成長システムにおいて、水素ガス、塩素ガス、アンモニアガス、または他のガスでエッチングされると、すぐに半導体層の成長を行い、成長界面において、点欠陥および転位が大幅に低減される。そのため、該実施例は、インサイチュ誘電体層とインサイチュ半導体層との間の界面状態密度を低下させることができるだけでなく、インサイチュ半導体層とバリア層との間の、溝のエッチングに起因する界面状態密度も低下させることができる。デバイスの閾値電圧ドリフト現象を顕著に低減させ、ゲートのリークを低減させ、デバイスのダイナミック特性を向上させることができる。
＜実施例４＞
図７は、本発明の実施例４で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図７に示すように、本発明の実施例３と異なる点は、溝がバリア層５を貫通し、ゲート９下の溝の底部がチャネル層４の上面まで延びることである。
図７は、本発明の実施例４で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図７に示すように、本発明の実施例３と異なる点は、溝がバリア層５を貫通し、ゲート９下の溝の底部がチャネル層４の上面まで延びることである。
本発明の実施例３に比べると、本発明の実施例４で提供されたエンハンスメント型高電子移動度トランジスタの製作方法は、有機金属化学気相成長法を用いてバリア層５をエッチングする際に、溝の底部がちょうどチャネル層４の上面に位置するように、水素ガスによるエッチングの時間および温度を制御する必要がある。
本発明の実施例３に比べると、本発明の実施例４で提供されたエンハンスメント型高電子移動度トランジスタおよびその製作方法は、同様に、低い界面状態密度を有し、ゲートのリークが低くて、閾値電圧が安定して、ダイナミック特性が良いという性能を得ることができる。また、本発明の実施例４で提供されたエンハンスメント型高電子移動度トランジスタは、溝の底部がチャネル層の上面に位置することで、ゲート下の二次元電子ガスの濃度がより低くなり、デバイスの正閾値電圧がより高くなり、トランジスタのノイズの発生およびゲートのリークをより良く抑えることができる。また、本発明の実施例４の調製プロセスは、制御しやすく、かつ、より容易に実現できる。
＜実施例５＞
図８は、本発明の実施例５で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図８に示すように、本発明の実施例３と異なる点は、バリア層が、チャネル層４から、ディオーキシー成長半導体エピタキシャル層７の方向へ、第１バリア層５１および第２バリア層５２に分けられ、溝の底部が、第１バリア層５１と第２バリア層５２との界面に位置し、第１バリア層５１と第２バリア層５２との成分が異なる。
本発明の実施例３に比べると、本発明の実施例５で提供されたエンハンスメント型高電子移動度トランジスタの製作方法は、バリア層の溝のエッチング過程において、溝の底部が、第２バリア層５２と第１バリア層５１との界面に停止する。
図８は、本発明の実施例５で提供されたエンハンスメント型高電子移動度トランジスタの構成図である。図８に示すように、本発明の実施例３と異なる点は、バリア層が、チャネル層４から、ディオーキシー成長半導体エピタキシャル層７の方向へ、第１バリア層５１および第２バリア層５２に分けられ、溝の底部が、第１バリア層５１と第２バリア層５２との界面に位置し、第１バリア層５１と第２バリア層５２との成分が異なる。
本発明の実施例３に比べると、本発明の実施例５で提供されたエンハンスメント型高電子移動度トランジスタの製作方法は、バリア層の溝のエッチング過程において、溝の底部が、第２バリア層５２と第１バリア層５１との界面に停止する。
本発明の実施例３に比べると、実施例５で提供されたエンハンスメント型高電子移動度トランジスタおよびその製作方法は、同様に、低い界面状態密度を有し、ゲートのリークが低くて、閾値電圧が安定して、ダイナミック特性が良いという特性を得ることができる。また、第１バリア層の厚さを、溝下の二次元電子ガスが異なる程度の空乏に達するように調節することにより、エンハンスメント型高電子移動度トランジスタの閾値電圧を調節するという目的を達成するようにしてもよい。
上記は、本発明の好ましい実施例、および運用される技術原理にすぎない。本発明は、ここで説明している特定の実施例に限定されず、当業者にとって実行可能な種々の明らかな変更、新たな調整、および置換えは、全て本発明の保護範囲を逸脱することない。そのため、上記の実施例を通じて、本発明をより詳しく説明しているが、本発明は、上記の実施例のみに限定されるものではなく、本発明の構想を逸脱しない場合で、より多くの他の等価の実施例をさらに含むことができ、本発明の範囲は、特許請求の範囲によって定められる。
１ 基板
２ 核形成層
３ バッファ層
４ チャネル層
５ バリア層
６ 二次元電子ガス
７ ディオーキシー成長半導体エピタキシャル層
８ インサイチュ誘電体層
９ ゲート
１０ ソース
１１ ドレイン
１２ インサイチュマスク層
２１ マスク層
５１ 第１バリア層
５２ 第２バリア層
２ 核形成層
３ バッファ層
４ チャネル層
５ バリア層
６ 二次元電子ガス
７ ディオーキシー成長半導体エピタキシャル層
８ インサイチュ誘電体層
９ ゲート
１０ ソース
１１ ドレイン
１２ インサイチュマスク層
２１ マスク層
５１ 第１バリア層
５２ 第２バリア層
Claims (12)
- エンハンスメント型高電子移動度トランジスタであって、
基板と、
前記基板の上に位置するチャネル層と、
前記チャネル層の上に位置し、前記チャネル層とヘテロ接合構造を形成し、前記チャネル層との界面に二次元電子ガスが形成されるバリア層と、
前記バリア層内に位置し、その下方のバリア層とチャネル層との界面における二次元電子ガスが部分的または全部に空乏化される溝と、
前記溝の上に位置するディオーキシー成長半導体エピタキシャル層と、
前記ディオーキシー成長半導体エピタキシャル層の上に位置するインサイチュ誘電体層と、
前記インサイチュ誘電体層の上に位置するゲートと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するソースと、
前記バリア層の上に位置し、前記バリア層とオーム接触を形成するドレインと、
を含むことを特徴とするエンハンスメント型高電子移動度トランジスタ。 - 前記インサイチュ誘電体層の調製過程は、前記ディオーキシー成長半導体エピタキシャル層の成長が完成した上で、同一のチャンバー内で行われ、かつ、前記インサイチュ誘電体層の成長過程では、外界の雰囲気に接触しないことを特徴とする請求項１に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記溝の深さは、前記バリア層の厚さより小さく、または前記バリア層の厚さ以上であり、前記溝の形状は、矩形、Ｕ型、Ｖ型、または台形であることを特徴とする請求項１に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記溝の形成方法は、水素ガス、塩素ガス、またはアンモニアガスを用いて、有機金属化学気相成長システムにおいて前記バリア層をエッチングし、または前記バリア層をドライエッチングし、または前記バリア層をウェットエッチングすることであることを特徴とする請求項１に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記バリア層の上に位置するインサイチュマスク層をさらに含み、前記インサイチュ誘電体層が前記ディオーキシー成長半導体エピタキシャル層および前記インサイチュマスク層の上に位置することを特徴とする請求項１に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記インサイチュマスク層の調製過程は、前記バリア層の成長が完成した上で、同一のチャンバー内で行われ、かつ、前記インサイチュマスク層の成長過程では、外界の雰囲気に接触しなく、前記インサイチュマスク層の材料は、窒化ケイ素、または他の窒化物であることを特徴とする請求項５に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記ディオーキシー成長半導体エピタキシャル層および前記インサイチュ誘電体層が前記ドレイン側に延びることを特徴とする請求項６に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記バリア層が、チャネル層から、ディオーキシー成長半導体エピタキシャル層の方向へ、第１バリア層および第２バリア層に分けられることを特徴とする請求項１に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記第１バリア層と前記第２バリア層との成分が異なり、前記溝のエッチング過程は、前記第１バリア層と前記第２バリア層との界面に停止することを特徴とする請求項８に記載のエンハンスメント型高電子移動度トランジスタ。
- 前記基板の材料は、シリコン、窒化ガリウム、炭化ケイ素、またはサファイアであり、前記チャネル層の材料は、窒化ガリウム、または他のIII−Ｖ族化合物であり、前記バリア層の材料は、窒化アルミニウムガリウム、または他のIII−Ｖ族化合物であり、前記ディオーキシー成長半導体エピタキシャル層の材料は、窒化アルミニウムガリウム、ｎ型窒化ガリウム、ｐ型窒化ガリウム、または他のIII−Ｖ族化合物であり、前記インサイチュ誘電体層の材料は、窒化ケイ素、または他の窒化物であることを特徴とする請求項１〜９のいずれか１項に記載のエンハンスメント型高電子移動度トランジスタ。
- エンハンスメント型高電子移動度トランジスタの製作方法であって、
基板の上に、核形成層、バッファ層、チャネル層、およびバリア層を順次に形成し、
ウェハーを成長チャンバー外に置き、ドライエッチングまたはウェットエッチングの方法を用いて、前記バリア層内に溝を形成し、
ウェハーを成長チャンバー内に置き、前記溝の上に、ディオーキシー成長半導体エピタキシャル層、インサイチュ誘電体層を順次に形成し、
ゲート、ソース、およびドレインを形成する、
ことを含むことを特徴とするエンハンスメント型高電子移動度トランジスタの製作方法。 - 前記基板の上に、核形成層、バッファ層、チャネル層、およびバリア層を順次に形成した後に、
ウェハーを成長チャンバー外に置き、前記バリア層の上にインサイチュマスク層を形成する、ことをさらに含み、
前記バリア層内に溝を形成することは、
ウェハーを成長チャンバー外に置き、前記インサイチュマスク層をエッチングして、ウィンドウを形成し、
ウェハーを有機金属化学気相成長の成長チャンバー内に置き、成長チャンバー内に水素ガスを導入し、かつ、基板の温度を７００〜１２００摂氏度に維持し、前記バリア層の上にエッチングして、溝を形成する、ことを含み、
前記バリア層内に溝を形成した後に、
前記有機金属化学気相成長の成長チャンバー内で、前記溝の上にディオーキシー成長半導体エピタキシャル層を形成し、
前記有機金属化学気相成長の成長チャンバー内で、前記ディオーキシー成長半導体エピタキシャル層の上にインサイチュ誘電体層を形成し、
ゲート、ソース、およびドレインを形成する、ことを含む、
ことを特徴とする請求項１１に記載のエンハンスメント型高電子移動度トランジスタの製作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510040966.2 | 2015-01-27 | ||
| CN201510040966.2A CN105655395B (zh) | 2015-01-27 | 2015-01-27 | 一种增强型高电子迁移率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016139781A true JP2016139781A (ja) | 2016-08-04 |
Family
ID=56433839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015218124A Pending JP2016139781A (ja) | 2015-01-27 | 2015-11-06 | エンハンスメント型高電子移動度トランジスタおよびその製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160218204A1 (ja) |
| JP (1) | JP2016139781A (ja) |
| CN (1) | CN105655395B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020533927A (ja) * | 2017-09-07 | 2020-11-19 | ヴィスアイシー テクノロジーズ リミテッド | 高電圧高速スイッチング装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITUB20155503A1 (it) * | 2015-11-12 | 2017-05-12 | St Microelectronics Srl | Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica |
| TWI648858B (zh) * | 2016-06-14 | 2019-01-21 | 黃知澍 | Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法 |
| CN106409901B (zh) * | 2016-10-27 | 2019-10-11 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN107706232A (zh) * | 2017-11-13 | 2018-02-16 | 江苏华功半导体有限公司 | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 |
| CN110034186B (zh) | 2018-01-12 | 2021-03-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 |
| CN108831923B (zh) * | 2018-06-08 | 2021-08-27 | 珠海镓未来科技有限公司 | 一种增强型高电子迁移率晶体管及其制备方法 |
| CN108899366B (zh) * | 2018-06-11 | 2022-05-17 | 西安电子科技大学 | 一种新型P-GaN栅结构的增强型器件及其制作方法 |
| CN110875382A (zh) * | 2018-08-29 | 2020-03-10 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| CN109411349A (zh) * | 2018-09-10 | 2019-03-01 | 西安电子科技大学 | 一种基于电荷分部调制的高线性毫米波器件 |
| US20210217884A1 (en) * | 2018-12-07 | 2021-07-15 | Gan Systems Inc. | GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION |
| CN113892186B (zh) * | 2019-03-26 | 2024-05-03 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN113906573A (zh) | 2019-03-26 | 2022-01-07 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| CN117976705A (zh) * | 2019-10-30 | 2024-05-03 | 联华电子股份有限公司 | 高电子迁移率晶体管及其制作方法 |
| CN111463129B (zh) * | 2020-06-18 | 2020-09-22 | 浙江集迈科微电子有限公司 | 基于原位钝化及氧化工艺的GaN器件及其制备方法 |
| CN112382662B (zh) * | 2020-11-13 | 2022-06-21 | 宁波铼微半导体有限公司 | 氮化镓增强型器件及其制造方法 |
| CN113540231B (zh) * | 2021-06-15 | 2022-10-18 | 西安电子科技大学 | 基于原位生长MIS结构的P-GaN高电子迁移率晶体管及制备方法 |
| CN113809152A (zh) * | 2021-08-11 | 2021-12-17 | 浙江芯国半导体有限公司 | 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 |
| US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
| CN116013982A (zh) * | 2022-08-24 | 2023-04-25 | 成都功成半导体有限公司 | 一种降低晶格失配的GaN HEMT功率器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945670A (ja) * | 1995-07-29 | 1997-02-14 | Hewlett Packard Co <Hp> | Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法 |
| JPH09330916A (ja) * | 1996-06-10 | 1997-12-22 | Sony Corp | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 |
| JP2002261075A (ja) * | 2001-03-02 | 2002-09-13 | Gakushuin School Corp | 窒化ガリウム部材の気相エッチング方法 |
| JP2005210105A (ja) * | 2003-12-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008098455A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置 |
| JP2009231396A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011529639A (ja) * | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
| JP2012231081A (ja) * | 2011-04-27 | 2012-11-22 | Sharp Corp | 半導体装置の製造方法 |
| JP2013518436A (ja) * | 2010-01-30 | 2013-05-20 | ナショナル セミコンダクター コーポレーション | 低リークｇａｎｍｏｓｆｅｔ |
| JP2014524150A (ja) * | 2011-07-18 | 2014-09-18 | エピガン ナムローゼ フェンノートシャップ | Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101604704B (zh) * | 2008-06-13 | 2012-09-05 | 西安能讯微电子有限公司 | Hemt器件及其制造方法 |
| CN101414633B (zh) * | 2008-12-01 | 2010-04-21 | 西安电子科技大学 | 凹槽绝缘栅型复合栅场板高电子迁移率器件 |
| JP5597921B2 (ja) * | 2008-12-22 | 2014-10-01 | サンケン電気株式会社 | 半導体装置 |
| CN101997029B (zh) * | 2009-08-26 | 2012-07-25 | 中国科学院半导体研究所 | 高迁移率量子点场效应晶体管及其制作方法 |
| US8853709B2 (en) * | 2011-07-29 | 2014-10-07 | Hrl Laboratories, Llc | III-nitride metal insulator semiconductor field effect transistor |
| CN102130158B (zh) * | 2011-01-05 | 2012-07-25 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| CN102789982A (zh) * | 2011-05-16 | 2012-11-21 | 中国科学院微电子研究所 | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 |
| US9136116B2 (en) * | 2011-08-04 | 2015-09-15 | Avogy, Inc. | Method and system for formation of P-N junctions in gallium nitride based electronics |
| CN102332469B (zh) * | 2011-09-22 | 2014-02-12 | 中山大学 | 纵向导通的GaN常关型MISFET器件及其制作方法 |
| CN102629624B (zh) * | 2012-04-29 | 2014-08-20 | 西安电子科技大学 | 基于GaN的MIS栅增强型HEMT器件及制作方法 |
| KR20140066015A (ko) * | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | 이종 접합 전계 효과 트랜지스터 및 제조 방법 |
| US9041060B2 (en) * | 2013-07-25 | 2015-05-26 | International Business Machines Corporation | III-V FET device with overlapped extension regions using gate last |
-
2015
- 2015-01-27 CN CN201510040966.2A patent/CN105655395B/zh active Active
- 2015-11-06 JP JP2015218124A patent/JP2016139781A/ja active Pending
-
2016
- 2016-01-23 US US15/004,932 patent/US20160218204A1/en not_active Abandoned
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945670A (ja) * | 1995-07-29 | 1997-02-14 | Hewlett Packard Co <Hp> | Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法 |
| JPH09330916A (ja) * | 1996-06-10 | 1997-12-22 | Sony Corp | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 |
| JP2002261075A (ja) * | 2001-03-02 | 2002-09-13 | Gakushuin School Corp | 窒化ガリウム部材の気相エッチング方法 |
| JP2005210105A (ja) * | 2003-12-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008098455A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置 |
| JP2009231396A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011529639A (ja) * | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
| JP2013518436A (ja) * | 2010-01-30 | 2013-05-20 | ナショナル セミコンダクター コーポレーション | 低リークｇａｎｍｏｓｆｅｔ |
| JP2012231081A (ja) * | 2011-04-27 | 2012-11-22 | Sharp Corp | 半導体装置の製造方法 |
| JP2014524150A (ja) * | 2011-07-18 | 2014-09-18 | エピガン ナムローゼ フェンノートシャップ | Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020533927A (ja) * | 2017-09-07 | 2020-11-19 | ヴィスアイシー テクノロジーズ リミテッド | 高電圧高速スイッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655395A (zh) | 2016-06-08 |
| US20160218204A1 (en) | 2016-07-28 |
| CN105655395B (zh) | 2018-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN104377239B (zh) | 半导体器件及其制造方法 | |
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| CN103035522B (zh) | 制造化合物半导体器件的方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| WO2016141762A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| TW201417280A (zh) | 化合物半導體裝置及其製造方法 | |
| JP2011198837A (ja) | 半導体装置およびその製造方法 | |
| CN105244377A (zh) | 一种基于硅衬底的hemt器件及其制造方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| JPWO2014097526A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20210384345A1 (en) | Vertical umosfet device with high channel mobility and preparation method thereof | |
| CN111584628B (zh) | 增强型GaN HEMT器件及其制备方法 | |
| CN104465403A (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| TW202115911A (zh) | 一種高電子遷移率電晶體(hemt)及其製造方法 | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
| CN113394096B (zh) | Hemt器件及其自隔离方法、制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| TWI760937B (zh) | 半導體結構及其製作方法 | |
| CN113571516B (zh) | 一种iii族氮化物半导体集成电路结构、制造方法及其应用 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN205177851U (zh) | 一种基于硅衬底的hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180417 |