CN113809152A - 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 - Google Patents

一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 Download PDF

Info

Publication number
CN113809152A
CN113809152A CN202110920133.0A CN202110920133A CN113809152A CN 113809152 A CN113809152 A CN 113809152A CN 202110920133 A CN202110920133 A CN 202110920133A CN 113809152 A CN113809152 A CN 113809152A
Authority
CN
China
Prior art keywords
electrode
microwire
gan
substrate
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110920133.0A
Other languages
English (en)
Inventor
李京波
孙一鸣
王小周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Zhejiang Xinguo Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinguo Semiconductor Co ltd filed Critical Zhejiang Xinguo Semiconductor Co ltd
Priority to CN202110920133.0A priority Critical patent/CN113809152A/zh
Publication of CN113809152A publication Critical patent/CN113809152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法,该阵列包括:衬底,所述衬底为单面抛光硅片;二氧化硅绝缘层,间隔形成在所述衬底上,以使未覆盖所述二氧化硅绝缘层的衬底上形成若干条状凹槽;多条微米线,设置在每个所述条状凹槽内;电极结构,设置在所述多条微米线和所述二氧化硅绝缘层上方且与所述条状凹槽方向垂直,所述电极结构包括依次平行设置的漏电极、栅电极和源电极;其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层。本发明具有生长工艺简单、无引入刻蚀、成本较低、工艺重复性和一致性高等优点,同时GaN微米线可充分利用自身的优点,使得一维材料走向实用器件,具有巨大的潜力。

Description

一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法
技术领域
本发明属于半导体领域,具体涉及一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法。
背景技术
随着经济的高速发展,社会对电力能源的需求日益增加。为了适应电子电力设备和电源管理等电路系统日益增加的功率密度、工作频率、高温适应能力、高速开关速度、电压转换、体积缩小和便于携带等应用范围需求,具有高耐压、大电流、高导热性和高开关速度的功率半导体电子器件逐渐成为研究热点。在诸多半导体材料中,氮化镓(GaN)材料具有高禁带宽度、高临界击穿场强、高电子迁移率、高导热系数和高饱和电子漂移速度等优越的特性。相比于传统半导体Si材料,GaN材料的击穿场强是其的10多倍,Baliga优值高出其1580多倍,更加适合制作功率器件。由于基于氮化镓的AlGaN/GaN异质结界面处存在着较大的自发极化和晶格失配,会形成极化诱导电荷,导致大量载流子被其吸引,在界面处形成高浓度、高迁移率的二维电子气(2DEG),因此基于氮化镓基的功率器件具有广泛和明朗的应用前景。
然而现有技术中在异质衬底(Si、SiC、蓝宝石)制备上,存在着一定的晶格失配和位错,导致缺陷较大,无法获得高质量的氮化镓材料。除此之外,现有的AlGaN/GaN高电子迁移率晶体管还存在着诸如电流崩塌效应、短沟道效应和缓冲层电流泄露等一些问题,并且目前技术中基于氮化镓的高电子迁移率晶体管的制备需要引入多次刻蚀(如凹槽栅结构)或者二次外延(如生长盖帽层),这些制备过程例如刻蚀会引起机械性损伤,使得栅极泄露电流增大;二次外延会引入杂质,导致界面缺陷,出现大量位错等;这些工艺对器件的损伤较大,导致缺陷增加,影响器件的性能,不利于器件的量产且成本较高。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法。本发明要解决的技术问题通过以下技术方案实现:
一种基于氮化镓微米线高电子迁移率晶体管阵列制备方法,包括:
S1、提供单面抛光硅片衬底;
S2、在所述衬底上以第一温度沉积二氧化硅,形成绝缘层;
S3、在形成所述绝缘层的衬底上刻蚀多个平行的条状凹槽;
S4、在每个所述条状凹槽底部外延生长微米线,形成微米线阵列,其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层;
S5、在所述微米线阵列上制作电极。
在一个具体实施方式中,所述步骤S1包括:
将单面抛光硅片依次进行超声清洗、无机清洗以去除表面氧化物及残余金属元素,得到单面抛光硅片衬底。
在一个具体实施方式中,所述步骤S2包括:
在所述衬底上以75℃的温度沉积200nm厚的二氧化硅,形成绝缘层。
在一个具体实施方式中,所述条状凹槽的宽度为2μm,长度为10μm,深度为8μm。
在一个具体实施方式中,在所述步骤S4之后还包括:
将形成微米线阵列的硅片采用丙酮、异丙醇溶液和去离子水对所述微米线阵列表面进行超声清洗,采用氮气吹干并对其进行烘烤去除表面水分子后再进行氧等离子体处理。
在一个具体实施方式中,所述步骤S5包括:
S51、在所述微米线阵列的硅片样品上进行匀胶,使硅片表面悬涂厚度为4μm的光刻胶;
S52、在所述微米线阵列上光刻源电极和漏电极,曝光5s,显影40s,随后用氮气吹干;
S53、将光刻完源漏电极图案的样品放入蒸镀机中,分别蒸镀Ti/Al/Ti/Au的多层电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离;
S54、将样品放入快速火炉中,在氮气氛围下,450℃下,退火30s,使所述源电极和所述漏电极与所述AlGaN势垒层形成欧姆接触;
S55、旋涂光刻胶进行栅电极的光刻、显影,并用氮气吹干;
S56、将光刻完栅电极图案的样品放入蒸镀机中,蒸镀Ni/Au电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离,得到所述高电子迁移率晶体管阵列。
本发明同时提供一种基于氮化镓微米线高电子迁移率晶体管阵列,该阵列可以使用上述方法进行制备,其包括:
衬底,所述衬底为单面抛光硅片;
二氧化硅绝缘层,间隔形成在所述衬底上,以使未覆盖所述二氧化硅绝缘层的衬底上形成若干条状凹槽;
多条微米线,设置在每个所述条状凹槽内;
电极结构,设置在所述多条微米线和所述二氧化硅绝缘层上方且与所述条状凹槽方向垂直,所述电极结构包括依次平行设置的漏电极、栅电极和源电极;
其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层。
在一个具体实施方式中,所述AlN成核层厚度为300nm,所述GaN缓冲层厚度为4μm,所述AlGaN势垒层厚度为30nm。
所述GaN缓冲层为非故意掺杂的u-GaN,所述AlGaN势垒层中Al的组分为24%。
在一个具体实施方式中,所述漏电极的长度为20μm,宽度为4μm;所述源电极的长度为20μm,宽度为4μm;所述栅电极的长度为20μm,宽度为2μm;所述源电极和所述栅电极的距离为1μm,所述栅电极和所述漏电极的距离为2μm。
在一个具体实施方式中,所述源电极和所述漏电极为Ti/Al/Ti/Au多金属层,所述栅电极为Ni/Au双金属层。
在一个具体实施方式中,所述源电极和所述漏电极与所述AlGaN势垒层形成欧姆接触,所述栅电极与所述AlGaN势垒层形成肖特基接触。
本发明的有益效果:
本发明提供的氮化镓微米线高电子迁移率晶体管阵列具有生长工艺简单、不需要引入多次刻蚀和二次外延,从而减小了器件机械性损伤等问题,降低了器件缺陷,提升了器件性能,此外,本发明成本较低、工艺重复性和一致性高,使得一维材料能够很好的应用在实用器件上,具有巨大的应用潜力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列制备方法流程示意图;
图2是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列衬底截面示意图;
图3是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列截面示意图;
图4是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列微米线结构示意图;
图5是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种氮化镓微米线高电子迁移率晶体管阵列制备方法流程示意图,包括:
S1、提供单面抛光硅片衬底;
优选的,单面抛光硅片衬底可以用丙酮、异丙醇和去离子水超声清洗,在光学显微镜下确认表面无玷污,随后用盐酸和双氧水的混合溶液进行无机清洗,除去样品表面氧化物以及有可能存在的残余金属元素,最终得到洁净的单面抛光硅片衬底。
S2、在所述衬底上以第一温度沉积二氧化硅,形成绝缘层;在实施中,可以运用电感耦合的化学气相沉积(ICP-CVD)设备,在S1步骤中提供的单面抛光硅片衬底上低温沉积一层二氧化硅,充当绝缘层,该低温例如为75°,二氧化硅的厚度例如为200nm。
S3、在形成所述绝缘层的衬底上刻蚀多个平行的条状凹槽;在实施中,可以通过如下方式实现:
S31、通过光刻,在上述衬底上刻出宽度为2μm,长度为10μm的条纹;
S32、将上述衬底浸入BOE溶液(NH4F:HF:H20=5:1:3)中120s,去除光刻残留的表面SiO2,取出衬底用去离子水反复清洗,最后用氮气吹干;
S33、将上述衬底依次放入丙酮、异丙醇、去离子水中各超声清洗10分钟,完全去除衬底表面的光刻胶,之后将去除光刻胶的硅片放入刻蚀溶液(KOH:异丙醇:去离子水=5:1:2)中,刻蚀55min,然后用去离子水反复清洗并用氮气吹干。最终形成深度8μm,宽度2μm,长度10μm的多个平行的条状凹槽。
S4、在每个所述条状凹槽底部外延生长微米线,形成微米线阵列,其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层。
微米线可以通过MOCVD(金属有机化合物化学气相沉淀)设备,在上述刻蚀有平行条状凹槽的硅衬底上生长AIN成核层、GaN缓冲层和AlGaN势垒层。本实施例的凹槽为矩形结构,且微米线正置于凹槽中,使得在后续电极生长时工艺更加简单。此外本实施例不需要对硅衬底进行刻蚀,进一步简化了工艺流程,从而使成本大大降低。
在步骤S4之后还可以包括:将形成微米线阵列的硅片采用丙酮、异丙醇溶液和去离子水对所述微米线阵列表面进行超声清洗,采用氮气吹干并对其进行烘烤去除表面水分子后再进行氧等离子体处理。
S5、在所述微米线阵列上制作电极。
在一个具体实施方式中,所述步骤S5包括:
S51、在所述微米线阵列的硅片样品上进行匀胶,使硅片表面悬涂厚度为4μm的光刻胶。
具体的,可以在微米线生长完成之后,使用AZ22070光刻胶,在上述生长微米线的硅片衬底上进行匀胶,匀胶参数可以是前转600rad/min,匀胶6s;后转4000rad/min,匀胶30s,之后在100℃下煎烘90s,使样品表面旋涂一层总厚度约为4μm的光刻胶。
S52、在所述微米线阵列上光刻源电极和漏电极,曝光5s,显影40s,随后用氮气吹干。
S53、将光刻完源漏电极图案的样品放入蒸镀机中,分别蒸镀Ti/Al/Ti/Au的多层电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离,上述多层电极的电极厚度可以是Ti=6nm,Al=120nm,Ti=20nm,Au=30nm。
S54、将样品放入快速火炉中,在氮气氛围和450℃下,退火30s,使所述源电极和所述漏电极与所述AlGaN势垒层形成欧姆接触。
S55、旋涂光刻胶进行栅电极的光刻、显影,并用氮气吹干。
S56、将光刻完栅电极图案的样品放入蒸镀机中,蒸镀Ni/Au电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离,得到所述高电子迁移率晶体管阵列,Ni/Au电极的电极厚度可以是Ni=10nm,Au=100nm。
本发明提供的氮化镓微米线高电子迁移率晶体管阵列具有生长工艺简单、无引入刻蚀、成本较低、工艺重复性和一致性高等优点。同时GaN微米线可充分利用自身的优点,使得一维材料应用在实用器件,具有巨大的应用潜力。
实施例二
请参见图5,本发明同时提供一种基于氮化镓微米线高电子迁移率晶体管阵列,该阵列可以使用实施例一中的方法进行制备,其包括:
衬底10,所述衬底10为单面抛光硅片;
二氧化硅绝缘层20,间隔形成在所述硅衬底10上,以使未覆盖所述二氧化硅绝缘层20的衬底10上形成若干条状凹槽101;
多条微米线30,设置在每个所述条状凹槽101内;
电极结构40,设置在所述多条微米线30和所述二氧化硅绝缘层20上方且与所述条状凹槽101方向垂直,所述电极结构40包括依次平行设置的漏电极D、栅电极G和源电极S;
其中,请参见图4,所述微米线30为梯形结构,依次包括AIN成核层31、GaN缓冲层32和AlGaN势垒层33。
在一个具体实施方式中,所述AlN成核层31厚度优选为300nm,所述GaN缓冲层32厚度优选为4μm,所述AlGaN势垒层33厚度优选为30nm。
所述GaN缓冲层32为非故意掺杂的u-GaN,所述AlGaN势垒层33中Al的组分优选为24%。
在一个具体实施方式中,所述漏电极D的长度为20μm,宽度为4μm;所述源电极S的长度优选为20μm,宽度优选为4μm;所述栅电极G的长度优选为20μm,宽度优选为2μm;所述源电极S和所述栅电极G的距离优选为1μm,所述栅电极G和所述漏电极D的距离优选为2μm。
在一个具体实施方式中,所述源电极S和所述漏电极D为Ti/Al/Ti/Au多金属层,所述栅电极G为Ni/Au双金属层。
在一个具体实施方式中,所述源电极S和所述漏电极D与所述AlGaN势垒层形成欧姆接触,所述栅电极G与所述AlGaN势垒层形成肖特基接触。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于氮化镓微米线高电子迁移率晶体管阵列制备方法,其特征在于,包括:
S1、提供单面抛光硅片衬底;
S2、在所述衬底上以第一温度沉积二氧化硅,形成绝缘层;
S3、在形成所述绝缘层的衬底上刻蚀多个平行的条状凹槽;
S4、在每个所述条状凹槽底部外延生长微米线,形成微米线阵列,其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层;
S5、在所述微米线阵列上制作电极。
2.根据权利要求1所述的基于氮化镓微米线高电子迁移率晶体管阵列制备方法,其特征在于,所述步骤S2包括:
在所述衬底上以75℃的温度沉积200nm厚的二氧化硅,形成绝缘层。
3.根据权利要求1所述的基于氮化镓微米线高电子迁移率晶体管阵列制备方法,其特征在于,所述条状凹槽的宽度为2μm,长度为10μm,深度为8μm。
4.根据权利要求1所述的基于氮化镓微米线高电子迁移率晶体管阵列制备方法,其特征在于,在所述步骤S4之后还包括:
将形成微米线阵列的硅片采用丙酮、异丙醇溶液和去离子水对所述微米线阵列表面进行超声清洗,采用氮气吹干并对其进行烘烤去除表面水分子后再进行氧等离子体处理。
5.根据权利要求1所述的基于氮化镓微米线高电子迁移率晶体管阵列制备方法,其特征在于,所述步骤S5包括:
S51、在所述微米线阵列的硅片样品上进行匀胶,使硅片表面悬涂厚度为4μm的光刻胶;
S52、在所述微米线阵列上光刻源电极和漏电极,曝光5s,显影40s,随后用氮气吹干;
S53、将光刻完源漏电极图案的样品放入蒸镀机中,分别蒸镀Ti/Al/Ti/Au的多层电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离;
S54、将样品放入快速火炉中,在氮气氛围下,450℃下,退火30s,使所述源电极和所述漏电极与所述AlGaN势垒层形成欧姆接触;
S55、旋涂光刻胶进行栅电极的光刻、显影,并用氮气吹干;
S56、将光刻完栅电极图案的样品放入蒸镀机中,蒸镀Ni/Au电极,蒸镀完成之后取出样品,放入丙酮溶液中进行去胶和电极剥离,得到所述高电子迁移率晶体管阵列。
6.一种基于氮化镓微米线高电子迁移率晶体管阵列,其特征在于,包括:
衬底,所述衬底为单面抛光硅片;
二氧化硅绝缘层,间隔形成在所述衬底上,以使未覆盖所述二氧化硅绝缘层的衬底上形成若干条状凹槽;
多条微米线,设置在每个所述条状凹槽内;
电极结构,设置在所述多条微米线和所述二氧化硅绝缘层上方且与所述条状凹槽方向垂直,所述电极结构包括依次平行设置的漏电极、栅电极和源电极;
其中,所述微米线为梯形结构,依次包括AIN成核层、GaN缓冲层和AlGaN势垒层。
7.根据权利要求6所述的基于氮化镓微米线高电子迁移率晶体管阵列,其特征在于,所述AlN成核层厚度为300nm,所述GaN缓冲层厚度为4μm,所述AlGaN势垒层厚度为30nm。
所述GaN缓冲层为非故意掺杂的u-GaN,所述AlGaN势垒层中Al的组分为24%。
8.根据权利要求6所述的基于氮化镓微米线高电子迁移率晶体管阵列,其特征在于,所述漏电极的长度为20μm,宽度为4μm;所述源电极的长度为20μm,宽度为4μm;所述栅电极的长度为20μm,宽度为2μm;所述源电极和所述栅电极的距离为1μm,所述栅电极和所述漏电极的距离为2μm。
9.根据权利要求6所述的基于氮化镓微米线高电子迁移率晶体管阵列,其特征在于,所述源电极和所述漏电极为Ti/Al/Ti/Au多金属层,所述栅电极为Ni/Au双金属层。
10.根据权利要求6所述的基于氮化镓微米线高电子迁移率晶体管阵列,其特征在于,所述源电极和所述漏电极与所述AlGaN势垒层形成欧姆接触,所述栅电极与所述AlGaN势垒层形成肖特基接触。
CN202110920133.0A 2021-08-11 2021-08-11 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 Pending CN113809152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110920133.0A CN113809152A (zh) 2021-08-11 2021-08-11 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110920133.0A CN113809152A (zh) 2021-08-11 2021-08-11 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法

Publications (1)

Publication Number Publication Date
CN113809152A true CN113809152A (zh) 2021-12-17

Family

ID=78893438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110920133.0A Pending CN113809152A (zh) 2021-08-11 2021-08-11 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法

Country Status (1)

Country Link
CN (1) CN113809152A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026325A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007305869A (ja) * 2006-05-12 2007-11-22 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法
CN103117222A (zh) * 2013-01-18 2013-05-22 中国科学院半导体研究所 ART结构沟槽内生长GaAs材料HEMT器件的方法
CN104124272A (zh) * 2014-07-14 2014-10-29 华南师范大学 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
CN105118860A (zh) * 2015-08-18 2015-12-02 华南师范大学 一种集成有序GaN基纳米线阵列HEMT及其制备方法
US20160218204A1 (en) * 2015-01-27 2016-07-28 Gpower Semiconductor, Inc. Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
KR20160129414A (ko) * 2015-04-30 2016-11-09 서울바이오시스 주식회사 질화물계 파워 소자
US20170194476A1 (en) * 2012-05-04 2017-07-06 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
CN108987545A (zh) * 2018-07-23 2018-12-11 华南师范大学 一种基于GaN微米线阵列发光二极管及制备方法
US20190189771A1 (en) * 2016-09-28 2019-06-20 Intel Corporation Techniques for forming schottky diodes on semipolar planes of group iii-n material structures
CN109979803A (zh) * 2019-03-29 2019-07-05 五邑大学 一种横向有序GaN微米线阵列及其制备方法
CN112164717A (zh) * 2020-09-15 2021-01-01 五邑大学 一种常关型GaN/AlGaN HEMT器件及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026325A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007305869A (ja) * 2006-05-12 2007-11-22 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法
US20170194476A1 (en) * 2012-05-04 2017-07-06 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
CN103117222A (zh) * 2013-01-18 2013-05-22 中国科学院半导体研究所 ART结构沟槽内生长GaAs材料HEMT器件的方法
CN104124272A (zh) * 2014-07-14 2014-10-29 华南师范大学 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
US20160218204A1 (en) * 2015-01-27 2016-07-28 Gpower Semiconductor, Inc. Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
KR20160129414A (ko) * 2015-04-30 2016-11-09 서울바이오시스 주식회사 질화물계 파워 소자
CN105118860A (zh) * 2015-08-18 2015-12-02 华南师范大学 一种集成有序GaN基纳米线阵列HEMT及其制备方法
US20190189771A1 (en) * 2016-09-28 2019-06-20 Intel Corporation Techniques for forming schottky diodes on semipolar planes of group iii-n material structures
CN108987545A (zh) * 2018-07-23 2018-12-11 华南师范大学 一种基于GaN微米线阵列发光二极管及制备方法
CN109979803A (zh) * 2019-03-29 2019-07-05 五邑大学 一种横向有序GaN微米线阵列及其制备方法
CN112164717A (zh) * 2020-09-15 2021-01-01 五邑大学 一种常关型GaN/AlGaN HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN104659089A (zh) 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN112713190A (zh) 一种垂直结构氮化镓hemt器件的制备方法
CN113809152A (zh) 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法
CN113594037A (zh) GaN MISHEMT器件及其制作方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN114038750B (zh) 一种氮化镓功率器件的制备方法
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
JP2013187285A (ja) エピタキシャルウェハの製造方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN114551239B (zh) 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法
CN110112216B (zh) 一种晶体管及其制作方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220209

Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd.

TA01 Transfer of patent application right