JP2007305869A - 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法 - Google Patents
高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法 Download PDFInfo
- Publication number
- JP2007305869A JP2007305869A JP2006134117A JP2006134117A JP2007305869A JP 2007305869 A JP2007305869 A JP 2007305869A JP 2006134117 A JP2006134117 A JP 2006134117A JP 2006134117 A JP2006134117 A JP 2006134117A JP 2007305869 A JP2007305869 A JP 2007305869A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- nanocolumn
- region
- based semiconductor
- mobility transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】低応力だけでなく良好な放熱性を有しており窒化ガリウム系半導体を用いる高電子移動度トランジスタを提供する。
【解決手段】ナノコラム領域12は、第1の窒化ガリウム系半導体からなる複数のナノコラム26を有する。チャネル層14は、ナノコラム領域12上に設けられており、また複数のナノコラム26の一端26aを互いに結合するように設けられている。チャネル層14は、第2の窒化ガリウム系半導体からなる。電子障壁層16は、ナノコラム領域12上に設けられている。電子障壁層16は、第3の窒化ガリウム系半導体からなる。基板24は、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む。ナノコラム領域12は基板24上に設けられている。チャネル層14と電子障壁層16とはヘテロ接合28を形成している。
【選択図】図1
【解決手段】ナノコラム領域12は、第1の窒化ガリウム系半導体からなる複数のナノコラム26を有する。チャネル層14は、ナノコラム領域12上に設けられており、また複数のナノコラム26の一端26aを互いに結合するように設けられている。チャネル層14は、第2の窒化ガリウム系半導体からなる。電子障壁層16は、ナノコラム領域12上に設けられている。電子障壁層16は、第3の窒化ガリウム系半導体からなる。基板24は、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む。ナノコラム領域12は基板24上に設けられている。チャネル層14と電子障壁層16とはヘテロ接合28を形成している。
【選択図】図1
Description
本発明は、高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法に関する。
特許文献1には、GaN系化合物半導体を用いる高電子移動度トランジスタが記載されている。高電子移動度トランジスタはバッファ層を含む。バッファ層は、シリコン基板上に設けられたAlN層とGaN層とを含む。AlN層とGaN層とは、交互に配列されている。バッファ層上には、高電子移動度トランジスタ用の窒化ガリウム系半導体領域が形成される。これによって、GaN系化合物半導体装置の低コスト化が達成される。
非特許文献1には、(0001)サファイア基板上に自立窒化ガリウム膜を成長することことが記載されている。この窒化ガリウムは、RF分子線ビームエピタキシによって成長されたナノコラム上に成長される。c軸方向の格子定数を評価することによって残留応力を見積もっており、低応力であることが明らかにされている。
特開2003−59948号公報
Jap. J. Appl. Phys. Vol. 40, (2001), pp.L192-L194
特許文献1に記載された高電子移動度トランジスタでは、低転位な窒化ガリウム系半導体をシリコン基板上に成長することは容易ではない。一方、窒化ガリウム系半導体電子デバイスのために窒化ガリウム基板が利用されて始めている。窒化ガリウム基板の結晶品質は、向上されているが、Si基板やGaAs基板の結晶品質に比べて更に向上されることが求められている。また、窒化ガリウム基板のサイズは、Si基板やGaAs基板のサイズに比べて小さい。より大きなサイズの基板を用いて、窒化ガリウム系半導体デバイスを作製することが求められている。さらに、窒化ガリウムを用いる高電子移動度トランジスタを低コストで製造できれば、高周波用電子デバイスとして広く使用されることが期待される。
一方、非特許文献1には、低応力な窒化ガリウムが絶縁物のサファイア基板上に成長されることが示されている。しかしながら、高電子移動度トランジスタといった高周波用電子デバイスには、優れた放熱性も必要である。
本発明は、このような事情を鑑みてなされたものであり、低応力だけでなく良好な放熱性を有しており窒化ガリウム系半導体を用いる高電子移動度トランジスタを提供することを目的とし、この高電子移動度トランジスタを作製する方法を提供することを目的とする。
本発明の一の側面によれば、高電子移動度トランジスタは、(a)第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域と、(b)前記ナノコラム領域上に設けられており、第2の窒化ガリウム系半導体からなるチャネル層と、(c)前記ナノコラム領域上に設けられており、前記第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる電子障壁層と、(d)前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極と、(e)窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む基板とを備え、前記ナノコラム領域は前記基板上に設けられており、前記チャネル層と前記電子障壁層とはヘテロ接合を形成している。
この高電子移動度トランジスタによれば、ナノコラム領域上に設けられたチャネル層および電子障壁層を含むので、チャネル層および電子障壁層の窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層の移動度が向上される。また、基板が、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含むので、窒化ガリウム系半導体を用いる高電子移動度トランジスタが窒化ガリウム基板を用いることなく提供される。さらに、高電子移動度トランジスタがナノコラム領域上の窒化ガリウム系半導体領域を用いて形成されるので、該窒化ガリウム系半導体領域内の残留応力が小さく、ウェハの反りを低減することができる。
本発明の別の側面によれば、高電子移動度トランジスタは、(a)第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域と、(b)前記ナノコラム領域上に設けられており、第2の窒化ガリウム系半導体からなるチャネル層と、(c)前記ナノコラム領域上に設けられており、前記第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる電子障壁層と、(d)前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極とを備え、前記チャネル層と前記電子障壁層とはヘテロ接合を形成している。
この高電子移動度トランジスタによれば、ナノコラム領域上に設けられたチャネル層および電子障壁層を含むので、チャネル層および電子障壁層の窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層の移動度が向上される。また、ナノコラム領域が基板上に設けられていないので、動作中の高電子移動度トランジスタからの熱がナノコラム領域から放出されやすい。さらに、高電子移動度トランジスタが基板上に設けられていないので、基板から窒化ガリウム半導体領域への応力が小さく、ウェハの反りを低減することができる。
本発明に係る高電子移動度トランジスタでは、前記支持基体はSiまたはGaAsからなることができる。この高電子移動度トランジスタによれば、窒化ガリウム基板よりも入手が容易であり、また窒化ガリウム基板よりも大口径であり、さらに窒化ガリウム基板よりも低コストな支持基体上に、窒化ガリウム系半導体を用いる高電子移動度トランジスタが提供される。
本発明に係る高電子移動度トランジスタでは、前記第1の窒化ガリウム系半導体はAlX1Ga1−X1−Y1InY1N(0≦X1<1、0≦Y1<1)からなり、前記第2の窒化ガリウム系半導体はAlX2Ga1−X2−Y2InY2N(0≦X2<1、0≦Y2<1)からなり、前記第3の窒化ガリウム系半導体はAlX3Ga1−X3−Y3InY3N(0≦X3<1、0≦Y3<1)からなることが好ましい。
この高電子移動度トランジスタによれば、良好な結晶品質の様々な窒化ガリウム系半導体領域をナノカラム領域上に設けることによって高電子移動度トランジスタのためのチャネル層および電子障壁層を形成できる。
本発明の更なる別の側面は、高電子移動度トランジスタを作製する方法である。この方法は、(a)窒化ガリウム系半導体とは異なる材料からなる支持体を含む基板上に、第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域を形成する工程と、(b)前記ナノコラム領域の前記複数のナノコラムの一端を互いに結合するように窒化ガリウム系半導体膜を成長する工程と、(c)前記窒化ガリウム系半導体膜を成長した後に、第2の窒化ガリウム系半導体からなりチャネル層のための第1の半導体膜を成長する工程と、(d)前記窒化ガリウム系半導体膜を成長した後に、第3の窒化ガリウム系半導体からなり電子障壁層のための第2の半導体膜を成長する工程とを備える。
この方法によれば、チャネル層および電子障壁層のための半導体膜をナノコラム領域上に成長するので、チャネル層および電子障壁層の窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層の移動度が向上される。また、基板が、窒化ガリウム系半導体と異なる半導体材料からなる支持体を含むので、窒化ガリウム系半導体を用いる高電子移動度トランジスタを窒化ガリウム基板を用いることなく作製される。さらに、ナノコラム領域上に窒化ガリウム系半導体領域を用いて形成されるので、残留低応力が小さい高電子移動度トランジスタが提供される。
本発明に係る方法は、(e)前記高電子移動度トランジスタのためのソース電極、ドレイン電極およびゲート電極を前記第1の半導体膜上に形成する工程と、(f)前記ソース電極、ドレイン電極およびゲート電極を形成した後に、前記支持体を除去する工程とを更に備えることができる。この方法によれば、支持体を除去するので、支持体から窒化ガリウム系半導体領域への応力がさらに低減される。
本発明に係る方法は、前記支持体はシリコンまたはGaAsからなることが好ましい。この方法によれば、窒化ガリウム基板よりも入手が容易であり、また窒化ガリウム基板よりも大口径であり、さらに窒化ガリウム基板よりも低コストが支持基体上に、窒化ガリウム系半導体を用いる高電子移動度トランジスタを作成できる。また、シリコンまたはGaAsは、窒化ガリウムに比べてエッチングにより除去することが容易である。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、低応力だけでなく良好な放熱性を有しており窒化ガリウム系半導体を用いる高電子移動度トランジスタが提供される。また、本発明によれば、この高電子移動度トランジスタを作製する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1(A)は、本実施の形態に係る高電子移動度トランジスタを概略的に示す斜視図である。図1(B)は、本実施の形態に係る高電子移動度トランジスタを示す模式図である。高電子移動度トランジスタ10aは、ナノコラム領域12と、チャネル層14と、電子障壁層16と、ゲート電極18と、ソース電極20と、ドレイン電極22と、基板24とを備える。ナノコラム領域12は、第1の窒化ガリウム系半導体からなる複数のナノコラム26を有する。チャネル層14は、ナノコラム領域12上に設けられており、また複数のナノコラム26の一端26aを互いに結合するように設けられている。チャネル層14は、第2の窒化ガリウム系半導体からなる。電子障壁層16は、ナノコラム領域12上に設けられている。電子障壁層16は、第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる。ゲート電極18、ソース電極20およびドレイン電極22は、チャネル層14上に設けられている。基板24は、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む。ナノコラム領域12は基板24上に設けられている。チャネル層14と電子障壁層16とはヘテロ接合28を形成している。
図1(A)は、本実施の形態に係る高電子移動度トランジスタを概略的に示す斜視図である。図1(B)は、本実施の形態に係る高電子移動度トランジスタを示す模式図である。高電子移動度トランジスタ10aは、ナノコラム領域12と、チャネル層14と、電子障壁層16と、ゲート電極18と、ソース電極20と、ドレイン電極22と、基板24とを備える。ナノコラム領域12は、第1の窒化ガリウム系半導体からなる複数のナノコラム26を有する。チャネル層14は、ナノコラム領域12上に設けられており、また複数のナノコラム26の一端26aを互いに結合するように設けられている。チャネル層14は、第2の窒化ガリウム系半導体からなる。電子障壁層16は、ナノコラム領域12上に設けられている。電子障壁層16は、第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる。ゲート電極18、ソース電極20およびドレイン電極22は、チャネル層14上に設けられている。基板24は、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む。ナノコラム領域12は基板24上に設けられている。チャネル層14と電子障壁層16とはヘテロ接合28を形成している。
この高電子移動度トランジスタ10aによれば、ナノコラム領域12上に設けられたチャネル層14および電子障壁層16を含むので、チャネル層14および電子障壁層16の窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層14の移動度が向上される。また、基板24が、窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含むので、窒化ガリウム系半導体を用いる高電子移動度トランジスタ10aが窒化ガリウム基板を用いることなく提供される。さらに、高電子移動度トランジスタ10aがナノコラム領域12上の窒化ガリウム系半導体領域を用いて形成されるので、該窒化ガリウム系半導体領域14、16内の残留低応力が小さい。
ソース電極20、ゲート電極18およびドレイン電極22は、この順にチャネル層14上に配列されている。本実施例では、ソース電極20およびドレイン電極22は、電子障壁層14にオーミック接合を成す。必要な場合には、ソース電極20およびドレイン電極22直下の電子障壁層14の一部または全てを除去することができる。ソース電極20およびドレイン電極22は、半導体領域にオーミック接合を成す。ソース電極20およびドレイン電極22の材料は、例えばTi/Alである。ゲート電極18の材料として、例えばAu、Ni/Au等を用いることができる。ゲート電極18は、電子障壁層14にショットキ接合を成す。
電子障壁層16のバンドギャップエネルギはチャネル層14のバンドギャップエネルギよりも大きいので、チャネル層14と電子障壁層16とはヘテロ接合28を形成している。このヘテロ接合28に沿ってチャネル層14内には二次元電子ガス30が形成される。ゲート電極18は、チャネルの二次元電子ガス30の濃度を変化させることができる。このため、ソース電極20からドレイン電極22へチャネルを流れるキャリアは、ゲート電極18からの電界に応じて変調されることができる。
高電子移動度トランジスタ10aでは、基板24は、支持基体24aと、支持基体24a上に設けられたバッファ層24bを含むことができる。支持基体24aは、SiまたはGaAsからなることが好ましい。これによれば、窒化ガリウム基板よりも入手が容易であり、また窒化ガリウム基板よりも大口径であり、さらに窒化ガリウム基板よりも低コストが支持基体上に、窒化ガリウム系半導体を用いる高電子移動度トランジスタ11aが提供される。シリコン基板は例えば(111)面からなる主面を有している。バッファ膜24bは、例えばAlN膜を含む。AlN膜はウルツアイト結晶構造を有する。
高電子移動度トランジスタ10aでは、ナノコラム領域12の第1の窒化ガリウム系半導体はAlX1Ga1−X1−Y1InY1N(0≦X1<1、0≦Y1<1)からなり、チャネル領域14の第2の窒化ガリウム系半導体はAlX2Ga1−X2−Y2InY2N(0≦X2<1、0≦Y2<1)からなり、電子障壁層16の第3の窒化ガリウム系半導体はAlX3Ga1−X3−Y3InY3N(0≦X3<1、0≦Y3<1)からなることが好ましい。例えば、X3>X2である。これらの窒化ガリウム系半導体は、具体的には、GaN、InGaN、AlGaN、InAlGaNである。この高電子移動度トランジスタ10aは、窒化ガリウム系半導体からなるナノコラム領域上に成長された様々な窒化ガリウム系半導体を利用することができる。この高電子移動度トランジスタ10aによれば、良好な結晶品質の様々な窒化ガリウム系半導体領域をナノカラム領域12上に成長して高電子移動度トランジスタのためのチャネル層14および電子障壁層16を形成できる。良好な結晶品質のチャネル層14では、移動度が高くなる。
好ましい実施例では、ナノコラム領域12の第1の窒化ガリウム系半導体はアンドープGaNあり、チャネル層14の第2の窒化ガリウム系半導体はアンドープGaNであり、電子障壁層16の第3の窒化ガリウム系半導体はアンドープAlGaNであることが好ましい。ナノコラム領域13上に設けられた窒化ガリウムは優れた結晶品質を有する。
ナノコラム領域12の厚さL1が、例えば0.2マイクロメートル以上であれば、チャネル層が低転位化する効果を得ることができるという利点がある。チャネル層14の厚さL2が、例えば0.5マイクロメートル以上であれば、結晶品質を向上させ、移動度を高くできるという利点がある。電子障壁層16の厚さL3が、例えば5ナノメートル以上であれば、チャネルが形成され、2次元電子ガスの効果を得ることができる。電子障壁層16の厚さL3が、例えば50ナノメートル以下であれば、ゲート電圧によるシート抵抗の制御が可能になるという利点がある。ナノコラム領域12の厚さL1が、例えば10マイクロメートル程度以下であることができる。チャネル層14の厚さL2が、例えば10マイクロメートル程度以下であることができる。
ナノコラム領域12はアンドープであることができ、必要な場合には、ドーパントを含むことができる。チャネル層14はアンドープである。電子障壁層16はアンドープであることができ、必要な場合には、ドーパントを含むことができる。
ナノコラム領域12の貫通転位密度D1が、例えば1×107cm−2以下であれば、チャネル層の貫通転位密度を低減させることができるという利点がある。チャネル層14の貫通転位密度D2が、例えば1×109cm−2以下であれば、高い電子移動度を得易いという利点がある。電子障壁層16の貫通転位密度D3が、例えば1×109cm−2以下であれば、高い電子移動度を得易いという利点がある。
以上説明したように、本発明によれば低応力だけでなく良好な放熱性を有しており窒化ガリウム系半導体を用いる高電子移動度トランジスタが提供される。
(第2の実施の形態)
図2(A)は、本実施の形態に係る高電子移動度トランジスタを概略的に示す斜視図である。図2(B)は、本実施の形態に係る高電子移動度トランジスタを示す模式図である。高電子移動度トランジスタ10bは、チャネル層14と、電子障壁層16と、ゲート電極18と、ソース電極20と、ドレイン電極22とを備え、高電子移動度トランジスタ10bは、ナノコラム領域12に替えてナノコラム領域32を含む。ナノコラム領域32は、第1の窒化ガリウム系半導体からなる複数のナノコラム34を有する。チャネル層14は、ナノコラム領域32上に設けられており、また複数のナノコラム34の一端34aを互いに結合するように設けられている。
図2(A)は、本実施の形態に係る高電子移動度トランジスタを概略的に示す斜視図である。図2(B)は、本実施の形態に係る高電子移動度トランジスタを示す模式図である。高電子移動度トランジスタ10bは、チャネル層14と、電子障壁層16と、ゲート電極18と、ソース電極20と、ドレイン電極22とを備え、高電子移動度トランジスタ10bは、ナノコラム領域12に替えてナノコラム領域32を含む。ナノコラム領域32は、第1の窒化ガリウム系半導体からなる複数のナノコラム34を有する。チャネル層14は、ナノコラム領域32上に設けられており、また複数のナノコラム34の一端34aを互いに結合するように設けられている。
この高電子移動度トランジスタ10bによれば、ナノコラム領域32上に設けられたチャネル層14および電子障壁層16を含むので、チャネル層14および電子障壁層16の窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層14の移動度が向上される。また、ナノコラム領域32が基板上に設けられていないので、動作中の高電子移動度トランジスタからの熱がナノコラム領域32から放出されやすい。さらに、高電子移動度トランジスタ11bが基板上に設けられていないので、基板から窒化ガリウム半導体領域への応力が小さく、ウェハの反りを低減することができる。
ナノコラム領域32の厚さL4が、例えば0.2マイクロメートル以上であれば、チャネル層が低転位化する効果を得ることができるという利点がある。ナノコラム領域34はアンドープであることができ、必要な場合には、ドーパントを含むことができる。ナノコラム領域32の貫通転位密度D4が、例えば1×107cm−2以下であれば、チャネル層の貫通転位密度を低減させることができるという利点がある。
第1および第2の実施の形態において、個々のナノコラム26、34は、窒化ガリウム半導体からなるチャネル層14と電子障壁層16との接合28の界面に交差する軸に沿って伸びており、既に説明したように、ナノコラム26、34の一端26a、34aは窒化ガリウム半導体層14に接続されている。ナノコラム34の他端は開放されており、ナノコラム12の他端は基板に接続されているが、ナノコラム34の他端は、基板に接続されていない。個々のナノコラム26、34は窒化ガリウム系単結晶からなり、その成長軸は下地の成長用基板の面方位により規定されている。また、窒化ガリウム半導体膜14は、個々のナノコラム26、34から一体の窒化ガリウム系単結晶体へ遷移する領域を有する。
以上説明したように、本発明によれば低応力だけでなく良好な放熱性を有しており窒化ガリウム系半導体を用いる高電子移動度トランジスタが提供される。
(第3の実施の形態)
図3(A)、図3(B)、図3(C)、図4(A)、図4(B)および図4(C)を参照しながら、高電子移動度トランジスタを作製する方法を説明する。図3(A)を示されるように、窒化ガリウム系半導体を成長するための基板40を準備する。基板40は、支持体36およびバッファ膜38とを含むことができる。支持体36は、窒化ガリウム系半導体とは異なる材料からなる。例えば、支持体36の半導体材料のバンドギャップは窒化ガリウムのバンドギャップよりも小さい。バッファ膜38は、支持体36上に形成されている。基板40は、例えば以下のように準備される。支持体36を結晶成長装置に配置する。本実施例では、結晶成長装置として、例えばRF−MBE装置を用いるが、これに限定されることなくHVPE等も用いることができる。支持体36としては、例えば(111)面のp型シリコンウエハまたはp型GaAs等を用いることができる。支持体36上にバッファ膜38を堆積する。必要な場合には、バッファ膜の成長に先立って、支持体36の表面の熱クリーニングを行ってもよい。(111)面シリコン基板を用いる場合、バッファ膜38は例えばGaN膜またはAlN膜を含むことができる。この場合、バッファ膜38の厚さは、例えば0.5nm以上であることが好ましい。また、バッファ膜38の厚さは、例えば500nm程度以下であることができる。上記のバッファ層は、必要な場合に設けられることができる。
図3(A)、図3(B)、図3(C)、図4(A)、図4(B)および図4(C)を参照しながら、高電子移動度トランジスタを作製する方法を説明する。図3(A)を示されるように、窒化ガリウム系半導体を成長するための基板40を準備する。基板40は、支持体36およびバッファ膜38とを含むことができる。支持体36は、窒化ガリウム系半導体とは異なる材料からなる。例えば、支持体36の半導体材料のバンドギャップは窒化ガリウムのバンドギャップよりも小さい。バッファ膜38は、支持体36上に形成されている。基板40は、例えば以下のように準備される。支持体36を結晶成長装置に配置する。本実施例では、結晶成長装置として、例えばRF−MBE装置を用いるが、これに限定されることなくHVPE等も用いることができる。支持体36としては、例えば(111)面のp型シリコンウエハまたはp型GaAs等を用いることができる。支持体36上にバッファ膜38を堆積する。必要な場合には、バッファ膜の成長に先立って、支持体36の表面の熱クリーニングを行ってもよい。(111)面シリコン基板を用いる場合、バッファ膜38は例えばGaN膜またはAlN膜を含むことができる。この場合、バッファ膜38の厚さは、例えば0.5nm以上であることが好ましい。また、バッファ膜38の厚さは、例えば500nm程度以下であることができる。上記のバッファ層は、必要な場合に設けられることができる。
図3(B)に示されるように、ナノコラム領域42を基板40上に形成する。ナノコラム領域42は、図1(B)および図2(B)に示されるような、窒化ガリウム系半導体からなる複数のナノコラムを有する。V族原料の供給モル数とIII族原料の供給モル数との比(以下「V/III」として参照する)に応じて、ナノコラムの形状が変化する。ナノコラムは窒素リッチの条件で成長される。ナノコラムは、ウルツアイト構造のバッファ膜上に形成され、窒化ガリウムの(0001)軸の方向に伸びる。ナノコラム領域40におけるナノコラム密度は、例えばバッファ層の材料の種類、その膜厚、その成長条件に応じて変わる。ナノコラム密度は、例えば、1×109cm−2〜5×1010cm−2程度の範囲で変更可能である。窒素リッチの条件では、ガリウムの核生成やガリウムのマイグレーションが制限されるので、結晶膜の形成よりも、コラム状の結晶が成長する。
次いで、チャネル層のためのアンドープの窒化ガリウム系半導体膜44を成長する。図3(B)に示されるように、ナノコラム領域42の複数のナノコラム46を互いに結合するように窒化ガリウム系半導体膜44を成長する。先ず、ナノコラム領域42の複数のナノコラム46を互いに結合するように窒化ガリウム系半導体領域を成長する。このために、ナノコラム領域42の成長条件におけるガリウム供給量/窒素供給量(III/V比)よりも大きいガリウム供給量/窒素供給量(III/V比)になるように原料ガスを供給する。ガリウム原料の相対的な増加により、ガリウムの核生成やガリウムのマイグレーションが促進される。この結果、複数のナノコラム46が互いに結合され、遷移領域48が形成される。次いで、窒化ガリウム系半導体の遷移領域48上に窒化ガリウム単結晶領域50を堆積する。これにより、窒化ガリウム系半導体膜44が得られる。
(実施例)
GaNナノコラム成長の一例
MBE成長装置を用いる。Kセルを用いて7Nのガリウム源および7Nのアルミニウム源を提供すると共に、並びにRFラジカルガンを用いて6NのN2ガスを窒素源を提供する。成長温度は、摂氏750度から摂氏850度の範囲にある。ガリウム原料および活性窒素を供給する。
一例のV/III比:ナノコラム成長(GaN膜の成長よりも窒素リッチ条件)
である。ナノコラムの歪みは緩和されており、ナノコラム領域は非常に高品質の結晶である。成長表面はファセット面を含み成長と共に転位は曲げられ、この結果、ナノコラム領域は低転位となる。ナノコラムの直径は、成長温度、成長速度、V/III比に応じて変化し、例えば30nm〜200nm程度の範囲で制御される。特に、ナノコラムの直径は、ガリウム供給量に大きく依存する。これは、ナノコラムの成長が、窒素リッチの条件の下でガリウムのマイグレーションを調整していることに因る。ナノコラム領域は、窒化ガリウム系半導体のC軸方向に成長される。チャネル層のための窒化ガリウム系半導体膜はナノコラム領域から連続的に成長される。
GaNナノコラム成長の一例
MBE成長装置を用いる。Kセルを用いて7Nのガリウム源および7Nのアルミニウム源を提供すると共に、並びにRFラジカルガンを用いて6NのN2ガスを窒素源を提供する。成長温度は、摂氏750度から摂氏850度の範囲にある。ガリウム原料および活性窒素を供給する。
一例のV/III比:ナノコラム成長(GaN膜の成長よりも窒素リッチ条件)
である。ナノコラムの歪みは緩和されており、ナノコラム領域は非常に高品質の結晶である。成長表面はファセット面を含み成長と共に転位は曲げられ、この結果、ナノコラム領域は低転位となる。ナノコラムの直径は、成長温度、成長速度、V/III比に応じて変化し、例えば30nm〜200nm程度の範囲で制御される。特に、ナノコラムの直径は、ガリウム供給量に大きく依存する。これは、ナノコラムの成長が、窒素リッチの条件の下でガリウムのマイグレーションを調整していることに因る。ナノコラム領域は、窒化ガリウム系半導体のC軸方向に成長される。チャネル層のための窒化ガリウム系半導体膜はナノコラム領域から連続的に成長される。
続いて、図3(C)に示されるように、電子障壁層のためのアンドープの窒化ガリウム系半導体膜52を成長する。本実施例では、アンドープの窒化ガリウム系半導体膜52はn導電性を示す。これにより、エピタキシャル基板E1が得られた。エピタキシャル基板E1は、基板40と、ナノコラム領域42と、窒化ガリウム半導体系膜44と、窒化ガリウム半導体系膜52とを含む。窒化ガリウム系半導体膜52の厚さは、例えば5ナノメートル以上であることが好ましい。窒化ガリウム系半導体膜52の材料のバンドギャップエネルギは、窒化ガリウム系半導体膜44の材料のバンドギャップエネルギよりも大きい。
この方法によれば、チャネル層および電子障壁層のための半導体膜44、52をナノコラム領域42上に成長するので、チャネル層および電子障壁層のための窒化ガリウム系半導体の転位密度が小さい。これ故に、チャネル層の移動度が向上される。また、基板40が、窒化ガリウム系半導体と異なる半導体材料からなる支持体36を含むので、窒化ガリウム系半導体を用いる高電子移動度トランジスタを窒化ガリウム基板を用いることなく作製される。さらに、ナノコラム領域42上に窒化ガリウム系半導体領域44、52を用いて形成されるので、残留低応力が小さい高電子移動度トランジスタが提供される。
これらの工程により、エピタキシャル基板E1が得られた。エピタキシャル基板E1は、基板40と、ナノコラム領域42と、窒化ガリウム半導体膜44と、窒化ガリウム系半導体膜52とを含む。エピタキシャル基板E1の表面の結晶品質の一例は:
転位密度:1×109cm−2以下
X線回折幅(FWHM):(0004)600秒以下
X線回折幅(FWHM)の分布:2%以下
移動度:1000cm2/V・ses以上
シート抵抗:1000Ω/□
である。
転位密度:1×109cm−2以下
X線回折幅(FWHM):(0004)600秒以下
X線回折幅(FWHM)の分布:2%以下
移動度:1000cm2/V・ses以上
シート抵抗:1000Ω/□
である。
図4(A)に示されるように、n型窒化ガリウム系半導体膜52を成長した後に、エッチング法、フォトリソグラフィ法、並びに蒸着およびスパッタリングといった金属成膜法を用いてソース電極およびドレイン電極を形成する。例えば、ソース電極およびドレイン電極を形成する位置に開口を有するマスク54を形成した後に、ソース電極およびドレイン電極のための金属膜を形成する。リフトオフ法を用いて、図4(B)に示されるように、ソース電極56aおよびドレイン電極56bを形成する。必要な場合には、ソース電極56aおよびドレイン電極56bを形成した後に、合金化のための熱処理を行うことができる。次いで、ゲート電極を形成する。例えば、ゲート電極を形成する位置に開口を有するマスクを同様にして形成した後に、ゲート電極のための金属膜を形成する。リフトオフ法を用いて、図4(C)に示されるように、ゲート電極58を形成する。必要な場合には、ゲート電極58を形成した後に、熱処理を行うことができる。
これらが、高電子移動度トランジスタを作製する方法の主要な工程である。これらの工程により、基板生産物E2が作製される。
基板44の支持体36がシリコン製であるとき、上記の基板生産物のサイズは、市場に流通しているシリコンウエハのサイズであり、例えば2インチから12インチ程度である。
以上説明したように、本実施の形態によれば、窒化ガリウム系半導体を用いる高電子移動度トランジスタを作製する方法が提供される。また、基板生産物E2の反りは、例えば4インチのウエハを用いたとき100マイクロメートルである。
(第4の実施の形態)
図5(A)、図5(B)および図5(C)を参照しながら、高電子移動度トランジスタを作製する方法を説明する。
図5(A)、図5(B)および図5(C)を参照しながら、高電子移動度トランジスタを作製する方法を説明する。
図3(A)から図4(B)に示される工程に従って高電子移動度トランジスタを作製する方法の工程を行って、基板生産物E2を作製する。引き続いて、支持体47を除去する。この実施の形態の方法では、基板40は、半絶縁性または絶縁性支持体だけでなく、導電性支持体を含むことができる。
図5(A)を示されるように、基板生産物E2の表面にマスク60を形成して、ソース電極56a、ドレイン電極56bおよびゲート電極58等を覆う。マスク60は、例えばレジストマスクである。
基板40をエッチングして、基板生産物E2から基板を除く。基板40がシリコン製支持体を含む場合には、フッ化水素酸および硝酸の混合液を用いて選択的にシリコンをウエットエッチングして、図5(B)を示されるように、ナノコラム領域53aを形成することができる。また、基板40がGaAs製支持体を含む場合には、硫酸および過酸化水素の混合液を用いてGaAsを選択的にウエットエッチングすることができる。基板40の除去により、基板からの応力がなくなる。
この後に、マスク60を除去すると、基板生産物E3が作製される。この方法によれば、支持体を除去するので、支持体から窒化ガリウム系半導体領域への応力が低減される。この基板生産物E3の反りは、例えば4インチのウエハを用いたとき80マイクロメートルである。必要な場合には、支持体を除去した後に、基板生産物E3を別の支持体に搭載することができる。これによって、基板生産物E3の取扱が容易になる。
以上説明したように、本実施の形態によれば、窒化ガリウム系半導体を用いる高電子移動度トランジスタを作製する方法が提供される。
以上説明したように、本実施の形態によれば、窒化ガリウム系半導体を用いる高電子移動度トランジスタを作製する方法が提供される。
必要な場合には、ナノコラム領域53を除去して窒化ガリウム系半導体を露出させることができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
10a、10b…高電子移動度トランジスタ、12、32…ナノコラム領域、14…チャネル層、16…電子障壁層、18…ゲート電極、20…ソース電極、22…ドレイン電極、24…基板、26、34…ナノコラム、26a、34a…ナノコラムの一端、28…ヘテロ接合、L1…ナノコラム領域の厚さ、L2…チャネル層の厚さ、L3…電子障壁層の厚さ、L4…ナノコラム領域の厚さ、40…基板、36…支持体、38…バッファ膜、42…ナノコラム領域、44…窒化ガリウム系半導体膜、46…ナノコラム、48…遷移領域、50…窒化ガリウム単結晶領域、52…窒化ガリウム系半導体膜、54…マスク56a…ソース電極、56b…ドレイン電極、58…ゲート電極、60…マスク、56a…ソース電極、56b…ドレイン電極、58…ゲート電極、E1…エピタキシャル基板、E2、E3…基板生産物
Claims (7)
- 第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域と、
前記ナノコラム領域上に設けられており、第2の窒化ガリウム系半導体からなるチャネル層と、
前記ナノコラム領域上に設けられており、前記第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる電子障壁層と、
前記チャネル層上に設けられたゲート電極、ソース電極及びドレイン電極と、
窒化ガリウム系半導体と異なる半導体材料からなる支持基体を含む基板と
を備え、
前記ナノコラム領域は前記基板上に設けられており、
前記チャネル層と前記電子障壁層とはヘテロ接合を形成している、ことを特徴とする高電子移動度トランジスタ。 - 第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域と、
前記ナノコラム領域上に設けられており、第2の窒化ガリウム系半導体からなるチャネル層と、
前記ナノコラム領域上に設けられており、前記第2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有する第3の窒化ガリウム系半導体からなる電子障壁層と、
前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極と
を備え、
前記チャネル層と前記電子障壁層とはヘテロ接合を形成している、ことを特徴とする高電子移動度トランジスタ。 - 前記支持基体はSiまたはGaAsからなる、ことを特徴とする請求項1に記載された高電子移動度トランジスタ。
- 前記第1の窒化ガリウム系半導体はAlX1Ga1−X1−Y1InY1N(0≦X1<1、0≦Y1<1)からなり、
前記第2の窒化ガリウム系半導体はAlX2Ga1−X2−Y2InY2N(0≦X2<1、0≦Y2<1)からなり、
前記第3の窒化ガリウム系半導体はAlX3Ga1−X3−Y3InY3N(0≦X3<1、0≦Y3<1)からなる、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された高電子移動度トランジスタ。 - 高電子移動度トランジスタを作製する方法であって、
窒化ガリウム系半導体とは異なる材料からなる支持体を含む基板上に、第1の窒化ガリウム系半導体からなる複数のナノコラムを有するナノコラム領域を形成する工程と、
前記ナノコラム領域の前記複数のナノコラムの一端を互いに結合するように窒化ガリウム系半導体膜を成長する工程と、
前記窒化ガリウム系半導体膜を成長した後に、第2の窒化ガリウム系半導体からなりチャネル層のための第1の半導体膜を成長する工程と、
前記窒化ガリウム系半導体膜を成長した後に、第3の窒化ガリウム系半導体からなり電子障壁層のための第2の半導体膜を成長する工程と、
を備える、ことを特徴とする方法。 - 前記高電子移動度トランジスタのためのソース電極、ドレイン電極およびゲート電極を前記第1の半導体膜上に形成する工程と、
前記ソース電極、ドレイン電極およびゲート電極を形成した後に、前記支持体を除去する工程と
を更に備える、ことを特徴とする請求項5に記載された方法。 - 前記支持体はシリコンまたはGaAsからなる、ことを特徴とする請求項5または請求項6に記載された方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006134117A JP2007305869A (ja) | 2006-05-12 | 2006-05-12 | 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006134117A JP2007305869A (ja) | 2006-05-12 | 2006-05-12 | 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305869A true JP2007305869A (ja) | 2007-11-22 |
Family
ID=38839523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006134117A Pending JP2007305869A (ja) | 2006-05-12 | 2006-05-12 | 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305869A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201572A (ja) * | 2016-08-22 | 2016-12-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
CN113809152A (zh) * | 2021-08-11 | 2021-12-17 | 浙江芯国半导体有限公司 | 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 |
-
2006
- 2006-05-12 JP JP2006134117A patent/JP2007305869A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201572A (ja) * | 2016-08-22 | 2016-12-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
CN113809152A (zh) * | 2021-08-11 | 2021-12-17 | 浙江芯国半导体有限公司 | 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6196987B2 (ja) | 窒化ガリウムナノワイヤに基づくエレクトロニクス | |
US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP4786730B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP6152124B2 (ja) | 半導体装置の製造方法 | |
JP2008205146A (ja) | 化合物半導体装置及びその製造方法 | |
JP2006279032A (ja) | 半導体装置及びその製造方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP2005167275A (ja) | 半導体素子 | |
JP2007088185A (ja) | 半導体装置及びその製造方法 | |
JP2007158143A (ja) | ヘテロ接合型電界効果トランジスタ | |
TWI675480B (zh) | 異質接面場效電晶體及其製造方法 | |
JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP2004235473A (ja) | 化合物半導体素子及びその製造方法 | |
JP7092051B2 (ja) | 電界効果トランジスタの作製方法 | |
JP2004140317A (ja) | 積層体の製造方法及び半導体装置の製造方法 | |
JP2018117064A (ja) | 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 | |
JP2010199597A (ja) | 化合物半導体装置の製造方法 | |
JP2005005657A (ja) | 電界効果トランジスタの結晶層構造 | |
JP2007095873A (ja) | 電界効果トランジスタ用エピタキシャル基板 | |
JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2008072083A (ja) | 窒化物半導体デバイス及びその作製方法 | |
JP2007129203A (ja) | 半導体デバイスの製造方法 | |
JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 |