JP2007129203A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2007129203A
JP2007129203A JP2006266455A JP2006266455A JP2007129203A JP 2007129203 A JP2007129203 A JP 2007129203A JP 2006266455 A JP2006266455 A JP 2006266455A JP 2006266455 A JP2006266455 A JP 2006266455A JP 2007129203 A JP2007129203 A JP 2007129203A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
manufacturing
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006266455A
Other languages
English (en)
Inventor
Robert Beach
ビーチ ロバート
Paul Bridger
ブリッジャー ポール
Michael A Briere
エイ ブリエール マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2007129203A publication Critical patent/JP2007129203A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 パワー半導体デバイスにおいて、漏れ電流路が形成されることを防止する製造方法を提供する。
【解決手段】 III族窒化物パワー半導体デバイスの製造方法において、少なくとも２つの異なる成長方法により、遷移層を基板上で成長させる。
【選択図】 図２

Description

本願は、2005年9月30日付け米国特許仮出願第60/722,510号「III族窒化物半導体デバイスにおける窒化アルミニウム層の品質を改良する方法」に基づく優先権を主張するものであり、その内容を、ここに組み込むものである。
本発明は、半導体デバイスの製造方法に関する。
本発明は、半導体デバイスに関し、より詳しく言うと、III族窒化物半導体デバイス及びその製造方法に関する。
III-V族半導体は、III族元素及びV族元素を含む半導体材料で形成されている。III-V族半導体は、パワーデバイスとして望ましいものであるが、製造が困難であるので、広範な開発は行われていない。
例えば、実用的に望まれる１つのIII-V族半導体は、III族窒化物半導体である。III族窒化物半導体またはGaN系半導体は、InAlGaN系の半導体合金に関連するものである。InAlGaN系の半導体合金の例は、GaN、AlGaN、AlN、InN、InGaN及びInAlGaNを含んでいる。窒素は、各合金に含まれており、InAlGaN系の合金を得るために、In、AlまたはGaの比率は変えられる。
III族窒化物半導体デバイスは、材料の高いバンドギャップのために、パワーデバイスに用いられることが望ましい。III族窒化物半導体を製造する場合、少なくとも１つのIII族窒化物半導体合金（すなわち、InAlGaN系合金）を、基板上に形成する必要がある。III族窒化物半導体の３つの公知の基板材料は、サファイア、SiC及びSiである。
商業的には、低コスト及び高熱伝導性のため、シリコン基板がより好ましい。しかしながら、III族窒化物半導体合金とシリコンとの格子の不整合、及び熱膨張特性の違いのために、III族窒化物半導体の厚膜層（例えば１ミクロン厚以上）は、クラッキングを発生したり、シリコンウェハーを湾曲させてしまったりする。III族窒化物半導体の厚膜層におけるクラッキングは、シリコン基板を用いた時には発生しないので、この問題は、シリコン基板上に形成されたIII族窒化物半導体に限定されるものではない。
クラッキングを防止するために、デバイスの活性領域と基板との間に、遷移層が設けられる。図１には、基板１４上に形成された遷移層１２上に設けられた活性領域１０を有する公知のIII族窒化物半導体を示してある。基板１４は、例えばシリコンダイオードである。
活性領域１０は、第１のバンドギャップである第１のIII族窒化物半導体層１６と、III族窒化物半導体層１６とヘテロ接合され、第２のバンドギャップである第２のIII族窒化物半導体層１８とを備えている。
２次元電子ガス（2DEG）は、III族窒化物半導体層１６及び１８間のヘテロ接合部に形成され、それにより、第２のIII族窒化物半導体層１８に電気的に接続された第１のパワー電極２０（例えばソース電極）と第２のパワー電極２２（例えばドレイン電極）との間に電流が流れる。
公知のように、ゲート電極２４に適切な電圧を印加すると、2DEGが断続的に形成され、ソース電極２０とドレイン電極２２との間の電流が制御される。
ソース電極２０と、ドレイン電極２２との間の電流を、好適に制御するために、2DEG以外に、電流路が形成されないことが望ましい。しかし、基板１４が導電性である場合、遷移層１２及び基板１４には、漏れ電流路が形成される。
III族窒化物パワー半導体デバイスのスイッチング特性を改善するために、遷移層１２の漏れ電流路を小さくするか、または除去することが望まれている。
遷移層にある漏れ電流路を小さくするか、または除去するために、本発明による方法では、第１の成長方法を用いて、少なくとも第１のIII族窒化物半導体層を基板上に成長させ、次いで、第１の成長方法とは異なる第２の成長方法を用いて、前記した少なくとも第１のIII族窒化物半導体層上に、少なくとも第２のIII族窒化物半導体層を成長させることを含んでいる。
本発明の他の実施例によれば、遷移層を形成するために、第１及び第２の成長方法とは異なる第３の成長方法を用いて、第３のIII族窒化物半導体層を、第２のIII族窒化物半導体層上で成長させる。
本発明による製造方法で用いられる成長方法は、例えば、分子線エピタキシー（ＭＢＥ）法、ハイドライド気相成長（ＨＶＰＥ）法及び有機金属気相成長（ＭＯＣＶＤ）法である。II族窒化物半導体層を交互に形成するために、所望の厚さになるまで、これらの成長方法を、いかなる順序でも適用することができる。
本発明のその他の特徴及び利点は、図面を用いて行う詳細な説明から明らかになると思う。
本発明によれば、遷移層の漏れ電流路を小さくするために、遷移層は、少なくとも２つの別々の成長方法により、最終的な厚さに成長される。
図２に示す本発明の第１の実施例において、第１の成長方法を用いて、第１のIII族窒化物半導体層２６を成長させ、次いで、異なる第２の成長方法を用いて、第１のIII族窒化物半導体層２６上に第２のIII族窒化物半導体層２８を成長させることにより、導電性の基板１４（例えばSiまたはSiC）上に遷移層１３を成長させる。その後、活性領域を、本発明により製造された遷移層１３上で成長させる。
本発明による製造方法で用いられる成長方法は、例えば、ＭＢＥ（分子線エピタキシー）法、ＨＶＰＥ（ハイドライド気相成長）法、及びＭＯＣＶＤ（有機金属気相成長）法である。これらの方法を、所望に応じて、交互に採用することができる。いくつかの可能な組み合わせを、表１に示す。
Figure 2007129203
本発明により製造される遷移層１３は、２つの層に限定されるものではない。遷移層１３を、異なる成長技術により交互に形成された第１のIII族窒化物半導体層２６、及び第２のIII族窒化物半導体層２８の複数の層とすることができる（図３参照）。
図４に示す本発明の第２の実施例による製造方法において、遷移層１３は、第１の成長方法を用いて成長された第１のIII族窒化物半導体層２６と、第１の成長方法とは異なる第２の成長方法を用いて、第１のIII族窒化物半導体層２６上に形成された第２のIII族窒化物半導体層２８と、第１及び第２の成長方法とは異なる成長方法を用いて、第２のIII族窒化物半導体層２８上に形成された、第３のIII族窒化物半導体層３０とを備えている。
本発明による遷移層１３を形成するのに用いられる異なる成長方法は、例えば、ＭＢＥ（分子線エピタキシー）法、ＨＶＰＥ（ハイドライド気相成長）法及びＭＯＣＶＤ（有機金属気相成長）法である。これらの成長方法を、所望の順序で交互に用いることができる。いくつかの可能な組み合わせを、表２に示す。
Figure 2007129203
遷移層１３は、第１のIII族窒化物半導体層２６、第２のIII族窒化物半導体層２８及び第３のIII族窒化物半導体層３０に限定されるものではない。
図５に示すように、遷移層１３は、例えば、複数の第１のIII族窒化物半導体層２６、複数の第２のIII族窒化物半導体層２８及び複数の第３のIII族窒化物半導体層３０を、交互に備えている。
図５では、遷移層１３を、第１のIII族窒化物半導体層２６、第２のIII族窒化物半導体層２８、第３のIII族窒化物半導体層３０、第１のIII族窒化物半導体層２６、第２のIII族窒化物半導体層２８及び第３のIII族窒化物半導体層３０の順で形成してあるが、本発明による遷移層は、いかなる順序でも成長可能である。例えば、遷移層１３を、半導体層２６、２８、３０、２６、２８、３０・・・の順で形成することができる。
本発明による遷移層１３の好適な材料は、AlNである。従って、本発明による遷移層１３における各III族窒化物半導体層は、異なる方法により成長されたAlNを含んでいる。
また、遷移層１３における各III族窒化物半導体層は、均一組成であるか、または変化する組成（例えば傾斜組成）である。さらに、各III族窒化物半導体層は、異なる組成を有することもできる。例えば、遷移層１３において、第１のIII族窒化物半導体層２６を均一組成とし、第２のIII族窒化物半導体層２８を傾斜組成とし、第３のIII族窒化物半導体層３０を、傾斜組成の場合のように滑らかにかつ漸進的にではなく、段階的に変化する組成とすることもできる。
本発明により製造されたデバイスは、本発明により成長された遷移層１３上に形成された活性領域を備えている。活性領域は、図１に示したヘテロ接合層と同様のIII族窒化物ヘテロ接合層を含んでいることもあれば、その他の層となっていることもある。
以上、本発明を、特定の実施例に基づいて説明したが、上記した以外の変更、修正、及び用途を、当業者であれば、容易に思いつくと思う。従って、本発明は、上述した実施例に限定されるものではなく、特許請求の範囲の記載にのみ限定されるものである。
従来のIII族窒化物半導体デバイスの断面図である。 本発明の第１の実施例におけるIII族窒化物半導体デバイスの部分断面図である。 第１の実施例の変形例におけるIII族窒化物半導体デバイスの部分断面図である。 本発明の第２の実施例におけるIII族窒化物半導体デバイスの部分断面図である。 第２の実施例の変形例におけるIII族窒化物半導体デバイスの部分断面図である。
符号の説明
１０ 活性領域
１２ 遷移層
１３ 遷移層
１４ 基板
１６ 第１のIII族窒化物半導体層
１８ 第２のIII族窒化物半導体層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
２６ 第１のIII族窒化物半導体層
２８ 第２のIII族窒化物半導体層
３０ 第３のIII族窒化物半導体層

Claims (22)

  1. パワー半導体デバイスの製造方法であって、
    導電性の基板を用意し、
    第１の成長方法を用いて、前記基板の主たる表面上に、少なくとも第１のIII族窒化物半導体層を成長させ、第２の成長方法を用いて、前記少なくとも第１のIII族窒化物半導体層上に、少なくとも第２のIII族窒化物半導体層を成長させることにより、前記基板上に、III族窒化物遷移層を成長させて、
    前記遷移層上に、活性領域を形成することを特徴とする製造方法。
  2. 前記基板は、珪素を含んでいる、請求項１記載の製造方法。
  3. 前記基板は、炭化珪素を含んでいる、請求項１記載の製造方法。
  4. 前記第１の成長方法は、ＭＢＥ法であり、前記第２の成長方法は、ＨＶＰＥ法である、請求項１記載の製造方法。
  5. 前記第１の成長方法は、ＭＢＥ法であり、前記第２の成長方法は、ＭＯＣＶＤ法である、請求項１記載の製造方法。
  6. 前記第１の成長方法は、ＨＶＰＥ法であり、前記第２の成長方法は、ＭＢＥ法である、請求項１記載の製造方法。
  7. 前記第１の成長方法は、ＨＶＰＥ法であり、前記第２の成長方法は、ＭＯＣＶＤ法である、請求項１記載の製造方法。
  8. 前記第１の成長方法は、ＭＯＣＶＤ法であり、前記第２の成長方法は、ＨＶＰＥ法である、請求項１記載の製造方法。
  9. 前記第１の成長方法は、ＭＯＣＶＤ法であり、前記第２の成長方法は、ＭＢＥ法である、請求項１記載の製造方法。
  10. 第３の成長方法を用いて、前記第２のIII族窒化物半導体層上に、第３のIII族窒化物半導体層を成長させることを特徴とする、請求項１記載の製造方法。
  11. 前記第１の成長方法は、ＭＢＥ法であり、前記第２の成長方法は、ＨＶＰＥ法であり、前記第３の成長方法は、ＭＯＣＶＤ法である、請求項１０記載の製造方法。
  12. 前記第１の成長方法は、ＭＢＥ法であり、前記第２の成長方法は、ＭＯＣＶＤ法であり、前記第３の成長方法は、ＨＶＰＥ法である、請求項１０記載の製造方法。
  13. 前記第１の成長方法は、ＨＶＰＥ法であり、前記第２の成長方法は、ＭＢＥ法であり、前記第３の成長方法は、ＭＯＣＶＤ法である、請求項１０記載の製造方法。
  14. 前記第１の成長方法は、ＨＶＰＥ法であり、前記第２の成長方法は、ＭＯＣＶＤ法であり、前記第３の成長方法は、ＭＢＥ法である、請求項１０記載の製造方法。
  15. 前記第１の成長方法は、ＭＯＣＶＤ法であり、前記第２の成長方法は、ＨＶＰＥ法であり、前記第３の成長方法は、ＭＢＥ法である、請求項１０記載の製造方法。
  16. 前記第１の成長方法は、ＭＯＣＶＤ法であり、前記第２の成長方法は、ＭＢＥ法であり、前記第３の成長方法は、ＨＶＰＥ法である、請求項１０記載の製造方法。
  17. 複数の第１のIII族窒化物半導体層と、複数の第２のIII族窒化物半導体層と、複数の第３のIII族窒化物半導体層とを有し、前記第１、第２及び第３のIII族窒化物半導体層を、交互に設けてある、請求項１０記載の製造方法。
  18. 前記遷移層は、AlNを含んでいる、請求項１記載の製造方法。
  19. 前記遷移層の組成は、厚さ方向に均一である、請求項１記載の製造方法。
  20. 前記遷移層の組成は、厚さ方向において傾斜している、請求項１記載の製造方法。
  21. 前記第１のIII族窒化物半導体層の組成は、前記第２のIII族窒化物半導体層の組成と異なっている、請求項１記載の製造方法。
  22. 前記第１のIII族窒化物半導体層の組成は、前記第２及び第３のIII族窒化物半導体層の組成とは異なっており、前記第２のIII族窒化物半導体層の組成は、前記第３のIII族窒化物半導体層の組成とは異なっている、請求項１０記載の製造方法。
JP2006266455A 2005-09-30 2006-09-29 半導体デバイスの製造方法 Pending JP2007129203A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72251005P 2005-09-30 2005-09-30
US11/534,855 US8614129B2 (en) 2005-09-30 2006-09-25 Method for fabricating a semiconductor device

Publications (1)

Publication Number Publication Date
JP2007129203A true JP2007129203A (ja) 2007-05-24

Family

ID=37882467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266455A Pending JP2007129203A (ja) 2005-09-30 2006-09-29 半導体デバイスの製造方法

Country Status (3)

Country Link
US (4) US8614129B2 (ja)
JP (1) JP2007129203A (ja)
FR (1) FR2891663B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614129B2 (en) * 2005-09-30 2013-12-24 International Rectifier Corporation Method for fabricating a semiconductor device
US20100244203A1 (en) * 2007-11-15 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US20120103419A1 (en) * 2010-10-27 2012-05-03 The Regents Of The University Of California Group-iii nitride solar cells grown on high quality group-iii nitride crystals mounted on foreign material
US11217722B2 (en) 2015-07-10 2022-01-04 The Regents Of The University Of California Hybrid growth method for III-nitride tunnel junction devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
US6566256B1 (en) 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
JP4034015B2 (ja) 1999-09-01 2008-01-16 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
JP3946969B2 (ja) 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
US6831293B2 (en) * 2002-03-19 2004-12-14 Showa Denko Kabushiki Kaisha P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
US8614129B2 (en) * 2005-09-30 2013-12-24 International Rectifier Corporation Method for fabricating a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置

Also Published As

Publication number Publication date
US20150037965A1 (en) 2015-02-05
US20140106548A1 (en) 2014-04-17
US9117671B2 (en) 2015-08-25
US8865575B2 (en) 2014-10-21
US20150357182A1 (en) 2015-12-10
US20070077714A1 (en) 2007-04-05
FR2891663B1 (fr) 2010-11-26
US8614129B2 (en) 2013-12-24
FR2891663A1 (fr) 2007-04-06

Similar Documents

Publication Publication Date Title
JP5731367B2 (ja) 応力変調ｉｉｉ−ｖ族半導体装置および関連方法
JP3960957B2 (ja) 半導体電子デバイス
JP6152124B2 (ja) 半導体装置の製造方法
JP2010232377A (ja) 半導体素子
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US9117671B2 (en) Fabrication of III-nitride semiconductor device and related structures
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
US8637902B2 (en) Semiconductor device and method of manufacturing the same
JP2018190959A (ja) 半導体のヘテロ構造およびその形成方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US8148751B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
JP2005277047A (ja) 半導体積層構造およびトランジスタ素子
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP2008186952A (ja) 半導体基板及び半導体装置
JP2006004976A (ja) 半導体の結晶成長方法及び半導体デバイス
JP4729872B2 (ja) 電界効果トランジスタの製造方法
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6654409B2 (ja) Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101125

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120229

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120402