JP2010232377A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2010232377A
JP2010232377A JP2009077541A JP2009077541A JP2010232377A JP 2010232377 A JP2010232377 A JP 2010232377A JP 2009077541 A JP2009077541 A JP 2009077541A JP 2009077541 A JP2009077541 A JP 2009077541A JP 2010232377 A JP2010232377 A JP 2010232377A
Authority
JP
Japan
Prior art keywords
layer
composition
algan
buffer layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009077541A
Other languages
English (en)
Other versions
JP5634681B2 (ja
Inventor
Isao Makabe
勇夫 眞壁
Takeshi Nakada
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2009077541A priority Critical patent/JP5634681B2/ja
Priority to US12/731,728 priority patent/US8247796B2/en
Publication of JP2010232377A publication Critical patent/JP2010232377A/ja
Application granted granted Critical
Publication of JP5634681B2 publication Critical patent/JP5634681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

【課題】バッファ層を介した電極間のリーク電流を抑制した半導体素子を提供する。
【解決手段】本半導体素子は、基板１０に形成された第１のＡｌＸＧａ１−ＸＮ層１４ａ及び第１のＡｌＸＧａ１−ＸＮ層１４ａよりＡｌ組成Ｘの大きい第２のＡｌＸＧａ１−ＸＮ層１４ｂが交互に積層して形成された超格子バッファ層１４を有する。そして、第１のＡｌＸＧａ１−ＸＮ層１４ａ及び第２のＡｌＸＧａ１−ＸＮ層１４ｂのＡｌ組成Ｘは共に０．３より大きく、かつ第１のＡｌＸＧａ１−ＸＮ層１４ａ及び第２のＡｌＸＧａ１−ＸＮ層１４ｂのＡｌ組成Ｘの差は０より大きく０．６より小さい。この構成によれば、バッファ層を介したリーク電流を低減することができる。
【選択図】図１

Description

本発明は半導体素子に関し、特にＧａＮ系半導体層が形成された半導体素子に関する。
Ｇａ（ガリウム）とＮ（窒素）とを含む化合物半導体（ＧａＮ系半導体）層を用いた半導体素子は、高周波数かつ高出力で動作する高周波高出力増幅用素子として注目されている。ＧａＮ系半導体は窒化ガリウム（ＧａＮ）を含む半導体であり、例えばＧａＮ、ＧａＮと窒化アルミニウム（ＡｌＮ）との混晶であるＡｌＧａＮ、ＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等がある。
例えば、シリコン基板上にＧａＮ系半導体層を成長させる場合、両者の結晶構造の違いに起因する応力を低減するために、下地となるバッファ層を作製することが好ましい。バッファ層としては例えば、ＡｌＮ及びＧａＮを交互に積層して形成されたバッファ層が知られている（特許文献１）。また、ＡｌＸＧａ１−ＸＮにおけるＡｌ組成Ｘが０．１の低組成ＡｌＧａＮ層と、Ａｌ組成Ｘが０．７５の高組成ＡｌＧａＮ層とを交互に積層して形成されたバッファ層が知られている（特許文献２）。なお、以下の説明において、Ａｌ組成Ｘとは、ＡｌＸＧａ１−ＸＮの条件におけるＸ値を指すものとする。
特開２００５−１５８８８９号公報 特開２００７−０６７０７７号公報
バッファ層としてＡｌ組成の異なる２種類のＡｌＧａＮ層を交互に形成した構造を用いた場合、バッファ層を介したリーク電流が発生し、素子の特性に影響を及ぼす場合があった。例えば、このようなバッファ層上に設けられたＧａＮ系半導体層に電界効果型トランジスタを形成した場合には、このバッファ層を介したリーク電流により、ソースドレイン間リークが増大するなどの特性劣化が生じてしまう。
本発明は、上記課題に鑑みなされたものであり、バッファ層を介したリーク電流を抑制可能な半導体素子を提供することを目的とする。
本半導体素子は、基板に形成された第１のＡｌＸＧａ１−ＸＮ層及び前記第１のＡｌＸＧａ１−ＸＮ層よりＡｌ組成Ｘの大きい第２のＡｌＸＧａ１−ＸＮ層が交互に積層して形成された超格子バッファ層を有する。そして、前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層のＡｌ組成Ｘは共に０．３より大きく、かつ前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層のＡｌ組成Ｘの差は０より大きく０．６より小さい。この構成によれば、Ａｌ組成Ｘの差が大きい２種類のＡｌＧａＮ層を用いてバッファ層を形成する場合に比べ、バッファ層を介したリーク電流を低減することができる。また、Ａｌ組成Ｘを共に０．３以上とすることで、バッファ層の上にＧａＮ層等の半導体層を形成する場合に、当該半導体層の結晶性を良好に保つことができる。
上記構成において、前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層の厚みは、実質的に同じである構成とすることができる。Ａｌ組成Ｘの差が大きい従来のバッファ層では、高組成ＡｌＧａＮ層を低組成ＡｌＧａＮ層に比べて薄く形成することが一般的である。これに対し、Ａｌ組成Ｘの差が小さい本半導体素子のバッファ層では、高組成ＡｌＧａＮ層と低組成ＡｌＧａＮ層の厚みの差を小さくすることができ、それにより超格子バッファ層の応力低減効果を向上させることができる。特に、第１のＡｌＸＧａ１−ＸＮ層及び第２のＡｌＸＧａ１−ＸＮ層の厚みを実質的に同じにすることで、大きな応力低減効果を得ることができる。
上記構成において、前記超格子バッファ層において交互に積層された前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層の層数は、それぞれ１０以下である構成とすることができる。本半導体素子のバッファ層は、従来のものよりも応力低減効果が大きいため、ＡｌＸＧａ１−ＸＮ層の層数を小さくして薄型化を図ることができる。例えば、第１及び第２のＡｌＸＧａ１−ＸＮ層の層数をそれぞれ１０以下とすることで、従来に比べて十分に薄型化された半導体素子を得ることができる。
上記構成において、前記超格子バッファ層は、ＭＯＣＶＤ法により形成されている構成とすることができる。
上記構成において、前記超格子バッファ層に設けられたＧａＮ系半導体層に電界効果型トランジスタが設けられてなる構成とすることができる。
上記構成において、前記基板は、シリコン基板、炭化シリコン基板、あるいはサファイア基板の何れかである構成とすることができる。
本半導体素子によれば、バッファ層を介したリーク電流を抑制することができる。
図１は、実施例１に係る半導体素子の断面模式図である。 図２（ａ）及び（ｂ）は、実施例１及び比較例に係る半導体素子のバンド構造を示すグラフである。 図３は、超格子ＡｌＧａＮバッファ層におけるＡｌ組成差とリーク電流の関係を示したグラフである。 図４は、超格子ＡｌＧａＮバッファ層におけるＡｌ組成とＧａＮ層における結晶性の関係を示したグラフである。 図５（ａ）から図５（ｃ）は、実施例２に係るＦＥＴの製造工程を示す断面図（その１）である。 図６（ａ）から図６（ｃ）は、実施例２に係るＦＥＴの製造工程を示す断面図（その２）である。
以下、図面を用い本発明に係る実施例について説明する。
図１は、本実施例に係る半導体素子１００の断面模式図である。シリコン基板１０の上面に、ＡｌＮ層１２のバッファ層が形成されている。なお、このバッファ層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ｘ＋ｙ≦１）の条件であれば、ＡｌＮ以外でもよく、また、この条件を満たす層が複数積層されていてもよい。ＡｌＮ層１２の上面には、超格子バッファ層１４が形成されている。超格子バッファ層１４は、Ａｌ組成の低いＬ−ＡｌＧａＮ層１４ａ（第１のＡｌＧａＮ層）と、Ａｌ組成の高いＨ−ＡｌＧａＮ層１４ｂ（第２のＡｌＧａＮ層）とが交互に積層して形成されている。
超格子バッファ層１４の上面には、ＧａＮ層１６が形成されている。前述のＡｌＮ層１２及びＧａＮ層１６の間では、シリコン基板１０及びＡｌＮ層１２の間に比べ結晶構造が大きく異なる。このため、ＡｌＮ層１２及びＧａＮ層１６の間の応力を緩和するために超格子バッファ層１４が設けられている。ＧａＮ層１６のさらに上面には、ＡｌＧａＮ層１８が形成されている。ＧａＮ層１６の上に形成される層は、ＧａＮ系の半導体層であればよく、ＡｌＧａＮ層１８以外のＧａＮ系半導体層を用いてもよい。また、図１には示されていないが、ＡｌＧａＮ層１８の上には図示しない電極が形成されている。
図１の半導体素子１００では、超格子バッファ層１４を介して電極間にリーク電流が発生する場合がある。本実施例では、超格子バッファ層１４を形成するＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成を調節することにより、リーク電流の抑制を図る。以下、詳細について説明する。
図２（ａ）及び図２（ｂ）は、本実施例及び比較例に関する半導体素子１００のバンド構造を示す図である。図２（ａ）は実施例１のサンプル（サンプルＡ）を、図２（ｂ）は比較例のサンプル（サンプルＢ）をそれぞれ示す。サンプルＡ及びＢでは、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成がそれぞれ異なり、その他の条件は同じである。詳細は以下の通りである。
なお、ＡｌＧａＮ層１８として、Ａｌ組成が２０％のＡｌＧａＮ層を用いた。また、サンプルＡ、Ｂともに同じシリコン基板１０を用いている。
（各層の厚み）
ＡｌＮ層１２：１００ｎｍ
Ｌ−ＡｌＧａＮ層１４ａ：２５ｎｍ
Ｈ−ＡｌＧａＮ層１４ｂ：２５ｎｍ
超格子バッファ層１４：５００ｎｍ（Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂをそれぞれ１０層ずつ含む）
ＧａＮ層１６：５００ｎｍ
ＡｌＧａＮ層１８：３０ｎｍ
サンプルＡ及びＢの超格子バッファ層１４のＡｌＸＧａ１−ＸＮ中のＡｌ組成Ｘは以下の通りである。
（サンプルＡのＡｌ組成）
Ｌ−ＡｌＧａＮ層１４ａ：０．５
Ｈ−ＡｌＧａＮ層１４ｂ：０．６５
（サンプルＢのＡｌ組成）
Ｌ−ＡｌＧａＮ層１４ａ：０．１
Ｈ−ＡｌＧａＮ層１４ｂ：０．７５
各層の界面には、Ａｌ組成差に依存したピエゾ電荷が生成されている。グラフの横軸は、半導体素子１００の表面からの深さを、縦軸はポテンシャル電位をそれぞれ示す。また、グラフ中の実線Ｅｃは伝導帯のポテンシャル電位を、破線Ｅｖは価電子帯のポテンシャル電位をそれぞれ示し、Ｅ＝０ｅＶがフェルミレベルに対応している。図中の２ＤＥＧは二次元電子ガスの位置を示しており、該当領域ではＥｃ＜０となっている。図の中央部におけるグラフが波打つ領域が、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂを含む超格子バッファ層１４に相当する。
サンプルＡのＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成Ｘの差は０．１５であり、サンプルＢのＡｌ組成Ｘの差０．６５に比べて小さい。なお、サンプルＢの各Ａｌ組成は、前述の特許文献２におけるＡｌＧａＮバッファ層のものである。
図２（ａ）及び図２（ｂ）において、各サンプルの超格子ＡｌＧａＮバッファ層におけるバンド構造を比較すると、サンプルＢではサンプルＡに比べて、楕円５０で囲まれた領域に深いポテンシャル井戸が形成されていることが分かる。楕円５０の中では、伝導体Ｅｃのポテンシャルが部分的にフェルミレベルを下回っており（Ｅ＜０）、リーク電流が発生しやすくなっている。
一方サンプルＡでは、超格子バッファ層１４のポテンシャル井戸が浅く、伝導体Ｅｃがフェルミレベルより持ち上がっている（Ｅ＞０）。このため、超格子バッファ層１４への電子の移動が妨げられ、リーク電流が抑制される。ポテンシャル井戸の深さは、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成差に起因する。以上のことから、超格子バッファ層１４内における２つのＡｌＧａＮ層のＡｌ組成差が小さくなるようにＡｌ組成を調節することで、リーク電流の抑制を図ることができる。
続いて、超格子バッファ層１４におけるＡｌ組成の適切な範囲について検討する。本実施例では、実際に図１と同じ構造の半導体素子１００を作製し、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成を様々に変化させて、超格子バッファ層１４内を流れるリーク電流の値を測定した（図３）。また、超格子バッファ層１４におけるＡｌ組成と、その上層のＧａＮ層１６における結晶性の関係についても測定を行った（図４）。
本測定に用いる半導体素子１００（図１参照）は、有機金属気相堆積法（ＭＯＣＶＤ法）を用い、以下のようにして作製した。最初に、シリコン基板１０の表面酸化膜をフッ化水素酸（ＨＦ）により除去し、ＭＯＣＶＤ装置内に導入する。次に、シリコン基板１０に対し水素キャリアガス（窒素ガスまたは水素と窒素の混合ガスでもよい）を吹き付け、１０５０℃まで昇温させてサーマルクリーニングを行う。次に、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を供給し、２５０ｎｍの窒化アルミニウム（ＡｌＮ）層を成長させる。
続いて、Ａｌ組成Ｘが０．４の窒化アルミニウムガリウム（Ａｌ０．４Ｇａ０．６Ｎ）とＡｌ組成Ｘが０．６の窒化アルミニウムガリウム（Ａｌ０．６Ｇａ０．４Ｎ）とを、成長温度１１００℃にてＡｌＮ層上に５ｎｍずつ交互に計２５０ｎｍ積層する。次に、成長温度を１１５０℃まで上昇させ、トリメチルガリウム（ＴＭＧ）及びＮＨ３を供給し、窒化ガリウム（ＧａＮ）を１０００ｎｍ成長させる。その後、成長温度を１０５０℃まで下げて、Ａｌ組成Ｘが０．２５の窒化アルミニウムガリウム（Ａｌ０．２５Ｇａ０．７５Ｎ）を３０ｎｍ成長させる。
図３は、半導体素子１００の超格子バッファ層１４におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成差と、超格子バッファ層１４を介して流れる電極間のリーク電流との関係を示したグラフである。このリーク電流の測定は、ＡｌＧａＮ層１８上に離間して２つの電極を形成し、その電極間をＧａＮ層１６まで達する深さの分離溝で分離した構造を利用して測定している。グラフの横軸はＡｌ組成差を示し、縦軸はリーク電流の大きさを示している。図示するように、Ａｌ組成差が大きくなるほど、リーク電流の値は増大している。これは、図２（ｂ）の説明でも述べたように、深いポテンシャル井戸に電荷が蓄積されて電流が流れやすくなるためである。
図３に示すように、リーク電流の値はＡｌ組成Ｘの差０．６付近を境に急激に増大している。従って、リーク電流を十分に抑制するためには、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘの差を０．６より小さくすることが好ましい。さらに、グラフに示すように、リーク電流抑制の観点からはＡｌ組成Ｘの差は０．４より小さいことがより好ましく、０．２より小さいことがさらに好ましい。また、Ａｌ組成Ｘの差を０．１より小さくすることがさらに好ましい。
ところで、超格子バッファ層１４の結晶性が低い場合、その低い結晶性を引き継いで成長される半導体層（層１６あるいは１８）におけるリーク電流が増大してしまう。このことは、Ｌ−ＡｌＧａＮ層１４ａとＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘの差を０．６よりも小さくすることで目指した、リーク電流の低減の効果が低くなってしまうことを意味する。本発明は、この点についても考慮してＡｌ組成の適正な範囲を定めた。
図４は、半導体素子の超格子バッファ層１４におけるＡｌ組成と、その上層に形成されるＧａＮ層１６の結晶性との関係を示したグラフである。グラフの横軸はＡｌ組成を示し、縦軸は図１のＧａＮ層１６の表面におけるＸ線回折におけるロッキングカーブの半値全幅ＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を示す。ＦＷＨＭ（ＧａＮ）はＧａＮ層１６の結晶性の良否を示す指標であり、値が大きいほど結晶性が悪く転移等の欠陥が多いことを示し、値が小さいほど結晶性が良好であることを示す。図示するように、Ａｌ組成が大きくなるほどＦＷＨＭの値は小さくなり、結晶性は向上する。なお、本測定はＧａＮ層１６の上にＡｌＧａＮ層１８を形成する前の段階で行った。
図４に示すように、ＦＷＨＭの値はＡｌＸＧａ１−ＸＮにおけるＡｌ組成Ｘが０．３の付近を境に急激に低下している。従って、超格子バッファ層１４の結晶性を向上させて十分なリーク低減効果を得るためには、ＡｌＧａＮ層のＡｌ組成Ｘは０．３より大きいことが重要である。さらに、ＦＷＨＭの値はＡｌ組成Ｘが０．３を過ぎてからも緩やかに低下することから、ＡｌＧａＮ層のＡｌ組成Ｘは０．４より大きいことがより好ましく、０．５より大きいことがさらに好ましい。また、Ａｌ組成Ｘを０．６より大きくすることがさらに好ましい。
以上、図３及び図４から分かるように、半導体素子１００の超格子バッファ層１４におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの各Ａｌ組成は、以下の条件を満たすことが重要である。すなわち、第１の条件としてＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成Ｘ（ＡｌＸＧａ１−ＸＮ）の差は、０より大きく、０．６より小さいことが重要である。また、第２の条件としてＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘは、共に０．３よりも大きいことが重要である。
以上の条件を成立させるための典型的な例は、Ｌ−ＡｌＧａＮ層１４ａのＡｌ組成Ｘを０．４〜０．６とし、Ｈ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘを０．５〜０．７とすることである。
本実施例の半導体素子１００は、上記第１の条件及び第２の条件を満たすことにより、効果的にリークが抑制される。一般に、Ａｌ組成の異なるＡｌＧａＮバッファ層を用いる場合、Ａｌ組成差が小さいと応力低減の効果が小さくなり、ＧａＮ層１６の結晶性も悪化すると考えられてきた。しかし、実際に製作した本実施例の半導体素子１００では、結晶性を十分良好な状態に保つことができた。
超格子バッファ層１４内におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂは、必ずしも同じ厚みである必要はない。しかし、Ａｌ組成差の大きい従来のＡｌＧａＮ層では、Ｈ−ＡｌＧａＮ層をＬ−ＡｌＧａＮ層に比べて薄く形成する必要があったのに対し、Ａｌ組成差の小さい本半導体素子のＡｌＧａＮ層では、Ｌ−ＡｌＧａＮ層１４ａとＨ−ＡｌＧａＮ層１４ｂとの厚みの差を小さくすることができる。２つのＡｌＧａＮ層の厚みの差が小さいほど、応力低減効果は大きくなるためより好ましい。特に、本実施例のようにＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの厚みを実質的に同じにすることで、大きな応力低減効果を得ることができる。なお、実質的に同じとは、誤差の範囲の違いを除いて２層の厚みが同じであることを意味する。
超格子バッファ層１４内において、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂは交互に積層されているが、その層数については任意に設定可能である。しかし、本実施例の超格子バッファ層１４は従来のものよりも応力低減効果が大きいため、積層されるＬ／Ｈ−ＡｌＧａＮ層の層数を小さくすることにより、半導体素子１００全体の薄型化を図ることができる。例えば、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの層数をそれぞれ１０以下とすることで、従来に比べて十分に薄型化された半導体素子１００を得ることができる。
上述した半導体素子１００の製造方法は一例であり、各層の厚みやＡｌＧａＮ層のＡｌ組成に関しては適宜変更可能である。また、各段階の成長温度もこれに限定されるものではない。また、使用する基板もシリコン基板のほか、炭化シリコン（ＳｉＣ）基板やサファイア基板などを採用することもできる。
実施例２は、実施例１で説明した超格子バッファ層１４を備えた半導体素子を、横型の電界効果型トランジスタ（ＦＥＴ）に適用する例である。図５（ａ）から図６（ｃ）は、実施例２に係る半導体素子２００の製造方法を示す断面図である。最初に、図５（ａ）のように、シリコン基板１０上にＭＯＣＶＤ法を用いてＡｌＮ層１２及び超格子バッファ層１４を形成する。次に、超格子バッファ層１４上に膜厚が１０００ｎｍのＧａＮ電子走行層１６を形成する。次に、ＧａＮ電子走行層１６上に膜厚が３０ｎｍのＡｌＧａＮ電子供給層１８を形成する。ＡｌＧａＮ電子供給層１８のＡｌ組成は２０％である。ＡｌＧａＮ電子供給層１８上に、膜厚が３ｎｍのＧａＮキャップ層２０を形成する。以上により、基板１０上に、ＡｌＮ層１２、超格子バッファ層１４、ＧａＮ電子走行層１６、ＡｌＧａＮ電子供給層１８、及びＧａＮキャップ層２０からなるＧａＮ系半導体層２２が形成される。
次に、図５（ｂ）のように、ＧａＮ系半導体層２２上にＡｌ２Ｏ３膜からなる膜厚が４０ｎｍのゲート絶縁膜２４を形成する。ゲート絶縁膜２４は、トリメチルアルミニウム（ＴＭＡ）及びＯ３用いて、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。その後、窒素ガス雰囲気中において７００℃で５分間の熱処理を行う。次に、ＢＣｌ３／Ｃｌ２ガスによるエッチングにより素子間分離（不図示）を行い、ゲート絶縁膜２４に開口部を設ける。続いて、図５（ｃ）のように、開口部に上からＴｉ／Ａｌからなるソース電極２６およびドレイン電極２８を形成する。
次に、図６（ａ）のように、ゲート絶縁膜２４上にＮｉ／Ａｕからなるゲート電極３０を形成する。次に、図６（ｂ）のように、ソース電極２６及びドレイン電極２８にそれぞれ接続するＡｕ系の配線３２を形成する。最後に、図６（ｃ）のように、ゲート絶縁膜２４、ゲート電極３０および配線３２を覆う保護膜３４を形成する。以上により、実施例２に係る半導体素子２００が完成する。
実施例２の半導体素子２００は、ＧａＮ系半導体層であるＡｌＧａＮ電子供給層１８の上にゲート電極３０が形成され、さらにゲート電極３０を挟んでオーミック電極であるソース電極２６及びドレイン電極２８が形成された電界効果型トランジスタである。半導体装置２００では、実施例１と同じ超格子バッファ層１４を用いることにより、ソース電極２６、ドレイン電極２８、及びゲート電極３０間におけるリーク電流を抑制することができる。
実施例２では、ゲート絶縁膜２４として酸化アルミニウム（Ａｌ２Ｏ３）膜を用いる例について説明したが、ゲート絶縁膜２４は、酸化アルミニウム膜を含む複数の絶縁膜が積層された構成であってもよい。このとき、ゲート絶縁膜のＧａＮ系半導体層と接する膜は、酸化アルミニウムであることが好ましい。これにより、界面準位密度を低減し、良好なゲート絶縁膜を得ることができる。酸化アルミニウムに積層する膜としては、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化シリコンおよび窒化シリコン等を用いることができる。また、これらの絶縁体を混合した膜を用いてもよい。
実施例１および実施例２では、ＧａＮ系半導体層はＭＯＣＶＤ法により形成されている。ＧａＮ系半導体層を形成した後、ＭＯＣＶＤ装置内の材料ガスをＴＭＡとＯ３（またはＯ２）に切り替えることにより、ＡＬＤ法によりゲート絶縁膜を形成することもできる。これにより、より良好なゲート絶縁膜を得ることができる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ シリコン基板
１２ バッファ層
１４ 超格子バッファ層
１４ａ Ｌ−ＡｌＧａＮ層
１４ｂ Ｈ−ＡｌＧａＮ層
１６ ＧａＮ層
１８ ＡｌＧａＮ層
１００ 半導体素子

Claims (6)

  1. 基板に形成された第１のＡｌＸＧａ１−ＸＮ層及び前記第１のＡｌＸＧａ１−ＸＮ層よりＡｌ組成の大きい第２のＡｌＸＧａ１−ＸＮ層が交互に積層して形成された超格子バッファ層を有し、
    前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層のＡｌ組成Ｘは共に０．３より大きく、
    かつ前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層のＡｌ組成Ｘの差は０より大きく０．６より小さいことを特徴とする半導体素子。
  2. 前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層の厚みは、実質的に同じであることを特徴とする請求項１記載の半導体素子。
  3. 前記超格子バッファ層において交互に積層された前記第１のＡｌＸＧａ１−ＸＮ層及び前記第２のＡｌＸＧａ１−ＸＮ層の層数は、それぞれ１０以下であることを特徴とする請求項１または２記載の半導体素子。
  4. 前記超格子バッファ層は、ＭＯＣＶＤ法により形成されていることを特徴とする請求項１から３いずれか１項記載の半導体素子。
  5. 前記超格子バッファ層に設けられたＧａＮ系半導体層に電界効果型トランジスタが設けられてなることを特徴とする請求項１から４いずれか１項記載の半導体素子。
  6. 前記基板は、シリコン基板、炭化シリコン基板、あるいはサファイア基板の何れかであることを特徴とする請求項１記載の半導体素子。
JP2009077541A 2009-03-26 2009-03-26 半導体素子 Active JP5634681B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009077541A JP5634681B2 (ja) 2009-03-26 2009-03-26 半導体素子
US12/731,728 US8247796B2 (en) 2009-03-26 2010-03-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077541A JP5634681B2 (ja) 2009-03-26 2009-03-26 半導体素子

Publications (2)

Publication Number Publication Date
JP2010232377A true JP2010232377A (ja) 2010-10-14
JP5634681B2 JP5634681B2 (ja) 2014-12-03

Family

ID=42782973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077541A Active JP5634681B2 (ja) 2009-03-26 2009-03-26 半導体素子

Country Status (2)

Country Link
US (1) US8247796B2 (ja)
JP (1) JP5634681B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134479A (ja) * 2010-12-21 2012-07-12 Internatl Rectifier Corp 応力変調ｉｉｉ−ｖ族半導体装置および関連方法
JP2012156245A (ja) * 2011-01-25 2012-08-16 Tohoku Univ 半導体装置の製造方法、および半導体装置
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013197220A (ja) * 2012-03-16 2013-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2013214692A (ja) * 2012-04-04 2013-10-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8653563B2 (en) 2011-09-27 2014-02-18 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2014049674A (ja) * 2012-09-03 2014-03-17 Hitachi Metals Ltd 窒化物半導体ウェハ
JP5462377B1 (ja) * 2013-01-04 2014-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US9111839B2 (en) 2012-01-16 2015-08-18 Sharp Kabushiki Kaisha Epitaxial wafer for heterojunction type field effect transistor
KR20150097210A (ko) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 반도체 소자
JPWO2015166572A1 (ja) * 2014-05-01 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498293B1 (en) * 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
JPWO2011135963A1 (ja) * 2010-04-28 2013-07-18 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric
US20160293399A1 (en) * 2015-04-03 2016-10-06 Hermes-Epitek Corp. Semiconductor multilayer structure and fabrication method thereof
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
TWI631668B (zh) 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085852A (ja) * 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005217049A (ja) * 2004-01-28 2005-08-11 Sanken Electric Co Ltd 半導体装置
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP2008166349A (ja) * 2006-12-27 2008-07-17 Eudyna Devices Inc 半導体基板および半導体装置
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008171842A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311097B2 (ja) 2003-06-27 2009-08-12 Ｊｆｅスチール株式会社 転炉内スラグの流出防止方法
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085852A (ja) * 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005217049A (ja) * 2004-01-28 2005-08-11 Sanken Electric Co Ltd 半導体装置
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP2008166349A (ja) * 2006-12-27 2008-07-17 Eudyna Devices Inc 半導体基板および半導体装置
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008171842A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134479A (ja) * 2010-12-21 2012-07-12 Internatl Rectifier Corp 応力変調ｉｉｉ−ｖ族半導体装置および関連方法
JP2012156245A (ja) * 2011-01-25 2012-08-16 Tohoku Univ 半導体装置の製造方法、および半導体装置
US9230799B2 (en) 2011-01-25 2016-01-05 Tohoku University Method for fabricating semiconductor device and the semiconductor device
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2013021124A (ja) * 2011-07-11 2013-01-31 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same
US8653563B2 (en) 2011-09-27 2014-02-18 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9111839B2 (en) 2012-01-16 2015-08-18 Sharp Kabushiki Kaisha Epitaxial wafer for heterojunction type field effect transistor
US10043897B2 (en) 2012-03-16 2018-08-07 Fujitsu Limited Semiconductor device and method of fabricating semiconductor device
JP2013197220A (ja) * 2012-03-16 2013-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2013214692A (ja) * 2012-04-04 2013-10-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2014049674A (ja) * 2012-09-03 2014-03-17 Hitachi Metals Ltd 窒化物半導体ウェハ
JP5462377B1 (ja) * 2013-01-04 2014-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
WO2014106875A1 (ja) * 2013-01-04 2014-07-10 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2014132607A (ja) * 2013-01-04 2014-07-17 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
KR20150097210A (ko) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 반도체 소자
KR102170215B1 (ko) * 2014-02-18 2020-10-26 엘지이노텍 주식회사 반도체 소자
JPWO2015166572A1 (ja) * 2014-05-01 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US8247796B2 (en) 2012-08-21
JP5634681B2 (ja) 2014-12-03
US20100243989A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP4530171B2 (ja) 半導体装置
JP4381380B2 (ja) 半導体装置及びその製造方法
TWI487036B (zh) 化合物半導體裝置及其製造方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US8754419B2 (en) Semiconductor device
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP2013004750A (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2013008836A (ja) 窒化物半導体装置
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP6233476B2 (ja) 化合物半導体装置
JP2007088252A (ja) 電界効果トランジスタ
JP2007088252A5 (ja)
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP5776344B2 (ja) 半導体装置
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP6707837B2 (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
US11646357B2 (en) Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141015

R150 Certificate of patent or registration of utility model

Ref document number: 5634681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250