JPWO2011135963A1 - エピタキシャル基板およびエピタキシャル基板の製造方法 - Google Patents

エピタキシャル基板およびエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JPWO2011135963A1
JPWO2011135963A1 JP2012512735A JP2012512735A JPWO2011135963A1 JP WO2011135963 A1 JPWO2011135963 A1 JP WO2011135963A1 JP 2012512735 A JP2012512735 A JP 2012512735A JP 2012512735 A JP2012512735 A JP 2012512735A JP WO2011135963 A1 JPWO2011135963 A1 JP WO2011135963A1
Authority
JP
Japan
Prior art keywords
layer
composition
underlayer
substrate
epitaxial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012512735A
Other languages
English (en)
Inventor
実人 三好
実人 三好
角谷　茂明
茂明 角谷
幹也 市村
幹也 市村
宗太 前原
宗太 前原
田中　光浩
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2011135963A1 publication Critical patent/JPWO2011135963A1/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

シリコン基板を下地基板とし、クラックフリーでありかつ耐電圧性の優れたエピタキシャル基板を提供する。（１１１）方位の単結晶シリコンである下地基板の上に、下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板を、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）からなる第２組成層とを交互に積層してなる組成変調層を備えるバッファ層と、バッファ層の上に形成された結晶層と、を備え、第１組成層と第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、下地基板の側からｉ番目の第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）をみたすように形成することで、下地基板から離れるほど大きな圧縮歪を内在するようにする。

Description

本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、ＨＥＭＴなど高周波／ハイパワーの電子デバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなるバリア層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
ＨＥＭＴ素子用エピタキシャル基板に用いる下地基板として、ＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上にバリア層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、バリア層とチャネル層の間に、２次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、バリア層の上に形成される場合もある。
ＨＥＭＴ素子およびＨＥＭＴ素子用の基板に対しては、電力密度の増大、高効率化などの性能向上に関する課題、ノーマリーオフ動作化などの機能性向上に関する課題、高信頼性や低コスト化などの基本的な課題など、様々な課題があり、各々について活発な取り組みが行われている。
一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献３、および非特許文献２参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
また、ＨＥＭＴ素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層とバリア層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である（例えば、非特許文献２参照）。
また、Ｓｉ下地基板の上にＡｌＮからなる介在層を形成し、続いて、ＧａＮからなる第１半導体層とＡｌＮからなる第２半導体層とを交互に、ただし全体として凸の反りが生じるように形成し、その後の降温時においてこれらの層が収縮した結果として基板全体の反りが打ち消されるようにした、半導体デバイスの製法も公知である（例えば、特許文献４参照）。
しかしながら、サファイア基板やＳｉＣ基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。
まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで３次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。
また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。
このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム（ＴＭＧ）は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。
特許文献１ないし特許文献３および非特許文献１に開示された従来技術を用いた場合、シリコン基板上にＧａＮ膜をエピタキシャル成長することは可能である。しかしながら、得られたＧａＮ膜の結晶品質は、ＳｉＣやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばＨＥＭＴのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
また、特許文献４に開示された方法は、デバイス作製の途中で大きな凸の反りを意図的に生じさせているため、層形成条件によってはデバイス作製途中においてクラックが生じてしまうおそれがある。
本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、クラックフリーでありかつ耐電圧性の優れたエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層してなる組成変調層を備えるバッファ層と、前記バッファ層の上に形成された結晶層と、を備え、前記組成変調層は、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）であるように形成されることで、前記下地基板から離れるほど大きな圧縮歪を内在するようにした。
本発明の第２の態様では、第１の態様に係るエピタキシャル基板が、それぞれの前記第２組成層は前記第１組成層に対してコヒーレントな状態に形成されてなるようにした。
本発明の第３の態様では、第１または第２の態様に係るエピタキシャル基板が、前記下地基板の上に形成された、ＡｌＮからなる第１の下地層と、前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、をさらに備え、前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、前記第２の下地層の直上に前記バッファ層が形成されてなるようにした。
本発明の第４の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、バッファ層を形成するバッファ層形成工程と、前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記バッファ層形成工程が、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層することによって組成変調層を形成する組成変調層形成工程を含み、前記組成変調層形成工程においては、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）であるように、かつ、それぞれの前記第２組成層が前記第１組成層に対してコヒーレントな状態になるように、前記組成変調層を形成するようにした。
本発明の第５の態様では、第４の態様に係るエピタキシャル基板の製造方法が、前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、をさらに備え、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記組成変調層形成工程においては、前記第２の下地層の直上に前記組成変調層を形成するようにした。
本発明の第１ないし第５の態様によれば、バッファ層に圧縮歪が内在されるので、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が該圧縮歪によって相殺される。これにより、シリコン基板を下地基板に用いた場合であっても、クラックフリーで反りが少なく、結晶品質が優れてなり、かつ、耐電圧性の優れたエピタキシャル基板を、得ることができる。
特に、第３および第５の態様によれば、低転位かつ表面平坦性に優れた下地層の上にバッファ層が設けられるので、バッファ層や結晶層などが良好な結晶品質を有するものとなる。その一方で、第２の下地層における歪みエネルギーの蓄積は抑制されるので、バッファ層に含まれる圧縮歪による引張応力の相殺効果が、下地層に歪みエネルギーが蓄積されることによって阻害されることはない。
本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。 組成変調層３において第１組成層３１の上に第２組成層３２が形成されるときの結晶格子の様子を示すモデル図である。 実施例に係る主な試料におけるＡｌモル分率の変化の様子を例示する図である。
＜エピタキシャル基板の概略構成＞
図１は、本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。エピタキシャル基板１０は、下地基板１と、下地層２と、組成変調層３と終端層４とを備えるバッファ層５と、機能層６とを主として備える。なお、以降においては、下地基板１の上に形成した各層を、エピタキシャル膜と総称することがある。また、III族元素中のＡｌの存在比率のことを、便宜上、Ａｌモル分率とも称する場合がある。
下地基板１は、ｐ型の導電型を有する（１１１）面の単結晶シリコンウェハーである。下地基板１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する下地基板１を用いるのが好ましい。
下地層２と、組成変調層３と、終端層４と、機能層６とは、それぞれ、ウルツ鉱型のIII族窒化物を（０００１）結晶面が下地基板１の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
下地層２は、その上に上述の各層を良好な結晶品質で形成することを可能とするべく設けられる層である。具体的には、下地層２は、少なくともその表面近傍において（組成変調層３との界面近傍において）、転位密度が好適に低減されてなるとともに良好な結晶品質を有するように設けられる。これにより、組成変調層３さらにはその上に形成される各層においても、良好な結晶品質が得られる。
本実施の形態においては、係る目的をみたすべく、以下に示すように、下地層２が、第１下地層２ａと第２下地層２ｂとからなるものとする。
第１下地層２ａは、ＡｌＮからなる層である。第１下地層２ａは、下地基板１の基板面に略垂直な方向（成膜方向）に成長した多数の微細な柱状結晶等（柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種）から構成される層である。換言すれば、第１下地層２ａは、エピタキシャル基板１０の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。第１下地層２ａにおける結晶粒界の間隔は大きくても数十ｎｍ程度である。
係る構成を有する第１下地層２ａは、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０−１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
一方、第２下地層２ｂは、第１下地層２ａの上に形成された、ＡｌpＧａ1-pＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層である。
また、第１下地層２ａと第２下地層２ｂとの界面Ｉ１（第１下地層２ａの表面）は、第１下地層２ａを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面Ｉ１がこのような形状を有することは、例えば、エピタキシャル基板１０のＨＡＡＤＦ（高角散乱電子）像において、明瞭に確認される。なお、ＨＡＡＤＦ像とは、走査透過電子顕微鏡（ＳＴＥＭ）によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。ＨＡＡＤＦ像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく（白く）観察されるので、Ｇａを含む第２下地層２ｂが相対的に明るく、Ｇａを含まない第１下地層２ａが相対的に暗く観察される。これにより、両者の界面Ｉ１が、三次元的凹凸面となっていることが容易に認識される。
なお、図１の模式断面においては、第１下地層２ａの凸部２ｃが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部２ｃが位置するわけではない。好ましくは、第１下地層２ａは、凸部２ｃの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり、凸部２ｃの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層６の形成が可能となる。なお、本実施の形態において、第１下地層２ａの凸部２ｃとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部２ｃの側壁を形成しているのは、ＡｌＮの（１０−１１）面もしくは（１０−１２）面であることが確認されている。
第１下地層２ａの表面に上記の密度および平均間隔を満たす凸部２ｃが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように第１下地層２ａを形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部２ｃを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部２ｃを形成することが難しくなる。
なお、第１下地層２ａの形成は、所定のエピタキシャル成長条件のもとで実現されるが、第１下地層２ａをＡｌＮにて形成することは、シリコンと液相化合物を形成するＧａを含まないという点、および、横方向成長が比較的進みにくいので界面Ｉ１が三次元的凹凸面として形成されやすいという点において好適である。
エピタキシャル基板１０においては、下地基板１と第２下地層２ｂとの間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である第１下地層２ａを介在させることにより、下地基板１と第２下地層２ｂとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した第１下地層２ａについての（０００２）面および（１０−１０）面のＸ線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
ただし、係る第１下地層２ａが介在することで、第２下地層２ｂには、第１下地層２ａの柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、第１下地層２ａと第２下地層２ｂとの界面Ｉ１を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。
第１下地層２ａと第２下地層２ｂとの界面Ｉ１が三次元的凹凸面として形成されていることにより、第１下地層２ａで発生した転位のほとんどは、第１下地層２ａから第２下地層２ｂへと伝播する（貫通する）際に、界面Ｉ１で屈曲され、第２下地層２ｂの内部において合体消失する。結果として、第１下地層２ａを起点とする転位のうち、第２下地層２ｂを貫通する転位はごく一部となる。
また、第２下地層２ｂは、好ましくは、その成長初期こそ第１下地層２ａの表面形状（界面Ｉ１の形状）に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。ちなみに、第２下地層２ｂが、横方向成長が比較的進みやすい、少なくともＧａを含む組成のIII族窒化物にて形成されることは、第２下地層２ｂの表面平坦性を良好なものとするうえで好適である。
また、第２下地層２ｂの平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、第１下地層２ａに由来する凹凸が十分に平坦化しきれないことや、第２下地層２ｂに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第２下地層２ｂの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
以上のように、第２下地層２ｂの表面は、低転位でかつ優れた平坦性を有するものとなっているので、その上に形成される各層は、良好な結晶品質を有するものとなる。
組成変調層３は、ＡｌＮからなる第１組成層３１とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層３２とを、交互に積層することにより形成されてなる部位である。なお、本実施の形態においては、下地基板１の側からｉ番目の第１組成層３１を「３１＜ｉ＞」と表記し、下地基板１の側からｉ番目の第２組成層３２を「３２＜ｉ＞」と表記する。
ただし、第２組成層３２は、第１組成層３１と第２組成層３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、下地基板１の側からｉ番目の第２組成層３２＜ｉ＞における第２組成層３２におけるＡｌモル分率ｘをｘ（ｉ）とするときに、
ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）・・（式１）
かつ、
ｘ（１）＞ｘ（ｎ） ・・（式２）
であるように形成される。すなわち、組成変調層３は、第２組成層３２＜１＞よりも第２組成層３２＜ｎ＞におけるＡｌモル分率が小さく、かつ、少なくとも一部において、下地基板１から離れるほど第２組成層３２におけるＡｌモル分率ｘが段階的に小さくなるように、構成されてなる。より好ましくは、ｘ（１）≧０．８かつｘ（ｎ）≦０．２である。
式１および式２は、典型的には、下地基板１から離れた第２組成層３２ほど小さいＡｌモル分率を有するように（つまりはＧａリッチであるように）組成変調層３が形成されることで満たされる。そこで、本実施の形態においては、以降、同じＡｌモル分率ｘを有する第２組成層３２＜ｉ−１＞と第２組成層３２＜ｉ＞とが存在する場合も含めて、下地基板１から離れた第２組成層３２ほどＡｌモル分率が小さくなるように形成されてなるとみなすものとする。また、このような第２組成層３２の形成態様を、第２組成層３２に組成傾斜を与えるなどとも称する。
なお、第１組成層３１がＡｌＮからなり第２組成層３２がＡｌxＧａ1-xＮなる組成のIII族窒化物からなることで、第１組成層３１と第２組成層３２とは、前者を構成するIII族窒化物（ＡｌＮ）よりも後者を構成するIII族窒化物ＡｌxＧａ1-xＮの方が無歪の状態（バルク状態）における面内格子定数（格子長）が大きい、という関係をみたすように形成されてなる。
加えて、組成変調層３においては、第２組成層３２が、第１組成層３１に対してコヒーレントな状態に形成されてなる。
それぞれの第１組成層３１は、３ｎｍ〜２０ｎｍ程度の厚みに形成されるのが好ましい。典型的には５ｎｍ〜１０ｎｍである。一方、第２組成層３２は、１０ｎｍ〜２５ｎｍ程度の厚みに形成されるのが好適である。典型的には、１５ｎｍ〜３５ｎｍである。また、ｎの値は、４０〜１００程度である。
終端層４は、組成変調層３の第１組成層３１と同じ組成および厚みで形成される層である。すなわち、終端層４は、実質的には組成変調層３の一部である（ｎ＋１層目の第１組成層３１＜ｎ＋１＞である）ともいえる。以降においては、特に断らない限り、組成変調層３は終端層４を含むものとする。よって、バッファ層５は、ＡｌＮからなる層（第１組成層３１および終端層４）を第１の積層単位であるとし、第２組成層３２を第２の積層単位とした場合に、最下部と最上部とを第１の積層単位にて構成する態様にて第１の積層単位と第２の積層単位とが繰り返し交互に積層された構成を有するともいえる。
機能層６は、バッファ層５の上に形成された、III族窒化物により形成される少なくとも１つの層であり、エピタキシャル基板１０の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層６は、当該機能に応じた組成および厚みを有する１または複数の層にて形成される。図１においては、機能層６が単一の層からなる場合を例示しているが、機能層６の構成はこれに限られるものではない。
例えば、高抵抗のＧａＮからなる数μｍ厚のチャネル層と、ＡｌＧａＮやＩｎＡｌＮなどからなる数十ｎｍ厚のバリア層とを機能層６として積層すれば、ＨＥＭＴ素子用のエピタキシャル基板１０が得られる。すなわち、バリア層の上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、ＨＥＭＴ素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。また、係る場合において、チャネル層とバリア層との間にＡｌＮからなる１ｎｍ程度の厚みのスペーサ層を設ける態様であってもよい。
あるいは、機能層６として、１つのIII族窒化物層（例えばＧａＮ層）を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
＜エピタキシャル基板の製造方法＞
次に、ＭＯＣＶＤ法を用いる場合を例として、エピタキシャル基板１０を製造する方法について概説する。
まず、下地基板１として（１１１）面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる第１下地層２ａは、基板温度を８００℃以上、１２００℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ3ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
第２下地層２ｂの形成は、第１下地層２ａの形成後、基板温度を８００℃以上１２００℃以下の所定の第２下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ3ガスとを、作製しようとする第２下地層２ｂの組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡおよびＴＭＧとを反応させることにより実現される。
バッファ層５を構成する各層、すなわち、組成変調層３を構成する第１組成層３１および第２組成層３２と終端層４との形成は、第２下地層２ｂの形成に続いて、基板温度を８００℃以上１２００℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａの各層に応じた所定の値に保った状態で、ＮＨ3ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。
機能層６の形成は、バッファ層５の形成後、基板温度を８００℃以上１２００℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ＴＭＩバブリングガス、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ3ガスとを、作製しようとする機能層６の組成に応じた流量比にてリアクタ内に導入し、ＮＨ3とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。
機能層６が形成された後、エピタキシャル基板１０は、リアクタ内で常温まで降温される。その後、リアクタから取り出されたエピタキシャル基板１０は、適宜、後段の処理（電極層のパターニングなど）に供される。
＜バッファ層の作用効果＞
本実施の形態もそうであるように、一般に、単結晶シリコンウェハーの上にIII族窒化物からなる結晶層を所定の形成温度でエピタキシャル成長させてエピタキシャル基板を得ようとする場合、III族窒化物の方がシリコンよりも熱膨張係数が大きい（例えば、シリコン：３．４×１０-6／Ｋ、ＧａＮ：５．５×１０-6／Ｋ）ことから、結晶成長後、常温にまで降温される過程において、結晶層には面内方向に引張応力が生じる。この引張応力は、エピタキシャル基板におけるクラック発生や、反りの要因となる。本実施の形態においては、係る引張応力を低減させ、クラック発生や反りを抑制する目的で、エピタキシャル基板１０にバッファ層５が設けられている。より具体的には、バッファ層５を構成する組成変調層３が奏する作用効果によって、エピタキシャル基板１０におけるクラックの発生と反りとが抑制されてなる。以下、詳細に説明する。
図２は、組成変調層３において第１組成層３１の上に第２組成層３２が形成されるときの結晶格子の様子を示すモデル図である。いま、第２組成層３２を構成するＡｌxＧａ1-xＮの無歪状態における面内方向の格子長をａ0、実際の格子長をａとする。本実施の形態においては、図２（ａ）、（ｂ）に示すように、第２組成層３２は第１組成層３１の結晶格子に対して整合を保ちつつ結晶成長していく。このことは、結晶成長時に、第２組成層３２の面内方向にｓ＝ａ0−ａだけの圧縮歪が生じることを意味している。すなわち、第２組成層３２の結晶成長は歪みエネルギーを保持した状態で進行する。
ただし、成長が進むにつれて、エネルギー的な不安定さが増していくため、第２組成層３２には歪みエネルギーを解放するべく徐々にミスフィット転位が導入されていく。やがて、ある臨界状態に達すると、第２組成層３２に保持されていた歪みエネルギーは全て解放されてしまうことになる。このとき、図２（ｃ）に示すようにａ＝ａ0となる。
ところが、この図２（ｃ）に示す状態に達するまでの、図２（ｂ）に示すようなａ0＞ａの状態で第２組成層３２の形成を終了させてしまえば、第２組成層３２は歪みエネルギーを保持したまま（圧縮歪を含んだまま）となる。本実施の形態においては、このような歪みエネルギーを含んだままの結晶成長を、コヒーレントな状態での結晶成長と称する。換言すれば、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第２組成層３２を形成する限りにおいては、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるといえる。あるいは、第２組成層３２の最上面（直上の第１組成層３１と接する面）の格子長ａについてａ0＞ａが成り立つ限りにおいては、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるということもできる。なお、第２組成層３２が上述した態様にて歪みエネルギーを含んでいる限りにおいては、第２組成層３２において部分的にａ0＝ａになっていたとしても、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるといえる。
第１組成層３１を構成するＡｌＮの面内格子定数は第２組成層３２を構成するＡｌxＧａ1-xＮの面内格子定数よりも小さいので、この歪みエネルギーを保持したままの第２組成層３２の上に第１組成層３１を形成させたとしても、コヒーレントな状態は保たれ、直下の第１組成層３１に保持された歪みエネルギーが解放されることもない。そして、この第１組成層３１の上に再び、第２組成層３２をコヒーレントな状態に成長させれば、係る第２組成層３２においても、上述と同様の圧縮歪が生じることとなる。
以降、同様に、コヒーレントな状態での成長を維持したままで第１組成層３１と第２組成層３２の形成を交互に行うと、それぞれの第２組成層３２に歪みエネルギーが保持される。しかも、本実施の形態においては、（式１）および（式２）を満たすように、すなわち、下地基板１から離れた第２組成層３２＜ｉ＞ほどＡｌモル分率ｘ（ｉ）が小さくなるように組成変調層３を形成してなる。それゆえ、下地基板１から離れるほど、第２組成層３２を構成するＡｌxＧａ1-xＮの面内格子定数と当該第２組成層３２を挟む第１組成層３１を構成するＡｌＮの面内格子定数との差が大きいので、上方に形成される第２組成層３２ほど、大きな圧縮歪を内在してなる。それゆえ、組成変調層３は、下地基板１から離れるほど大きな圧縮歪を内在するように構成された歪導入層であるともいえる。
係る圧縮歪は、熱膨張係数差に起因して生じる引張応力とは正反対の向きに作用するので、降温時において、該引張応力を相殺する作用がある。概略的にいえば、ｎ個の第２組成層３２における圧縮歪の大きさの総和に比例する力で、引張応力が相殺されることになる。
なお、第１組成層３１は、２つの第２組成層３２の間に介在することになるが、その厚みが小さすぎる場合は、第２組成層３２に生じる圧縮歪が小さくなって逆に第１組成層３１自体に引張応力を内在しやすくなり好ましくない。一方、厚みが大きすぎる場合は、第２組成層３２自体が引張方向の力を受けやすくなってやはり好ましくない。上述した、３ｎｍ〜２０ｎｍ程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
以上のような態様にて構成されたバッファ層５を備えるエピタキシャル基板１０においては、バッファ層５に設けた組成変調層３が大きな圧縮歪を内在していることで、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、エピタキシャル基板１０においては、クラックフリーが実現され、かつ、反り量が１００μｍ以下にまで抑制されてなる。
なお、上述した、第１組成層３１および第２組成層３２の積層数であるｎの値が４０〜１００程度であり、ｘ（１）≧０．８かつｘ（ｎ）≦０．２であるという要件は、組成変調層３において充分な圧縮歪を得て、熱膨張係数差に起因して生じる引張応力を相殺するうえにおいて好適なものである。
すなわち、本実施の形態に係るエピタキシャル基板１０においては、歪導入層である組成変調層３を有するバッファ層５を設けることで、バッファ層５に大きな圧縮歪を内在させ、シリコンとIII族窒化物との熱膨張係数差に起因してエピタキシャル基板１０に生じる引張応力を、好適に低減させてなる。これにより、エピタキシャル基板１０においては、クラックフリーが実現され、かつ、反りが低減されてなる。
なお、バッファ層５は、上述したように歪みエネルギーの蓄積が抑制された状態の第２下地層２ｂの上に形成されることから、引張応力の相殺効果が、第２下地層２ｂに蓄積された歪みエネルギーを原因として阻害されることはない。
また、第１組成層３１と第２組成層３２とを繰り返し積層することは、エピタキシャル膜自体の総膜厚を増大させることになる。一般に、エピタキシャル基板１０を用いてＨＥＭＴ素子を作製する場合、その総膜厚が大きいほど該ＨＥＭＴ素子の絶縁破壊電圧が大きくなるので、本実施の形態に係るエピタキシャル基板１０の構成は、係る絶縁破壊電圧の増大にも資するものである。
＜エピタキシャル基板の高耐電圧化＞
本実施の形態に係るエピタキシャル基板１０は、また、上述した態様のバッファ層５を（より具体的には組成変調層３を）有することで、高い耐電圧性を有する点でも特徴的である。
ｘ（１）≧０．８かつｘ（ｎ）≦０．２であるように組成変調層３を形成してなり、下地基板１を除いたエピタキシャル膜全体の総膜厚が４．０μｍ以下であるエピタキシャル基板１０において、６００Ｖ以上という高い耐電圧が実現される。係るエピタキシャル基板１０においては、クラックフリーが実現されてなるとともに、反り量が６０μｍ〜７０μｍ程度にまで低減されてなる。なお、本実施の形態において、耐電圧とは、エピタキシャル基板１０に対し、０Ｖから値を増大させつつ電圧を印加したときに、１ｍＡ／ｃｍ2の漏れ電流が生じた電圧値であるとする。
組成変調層３の繰り返し積層数や、エピタキシャル膜全体の総膜厚および第２組成層３２の総膜厚を適宜に設定することで、さらに高い耐電圧を有するエピタキシャル基板１０を得ることも可能である。例えば、エピタキシャル膜全体の総膜厚が５μｍで耐電圧が１０００Ｖ以上のエピタキシャル基板や、エピタキシャル膜全体の総膜厚が７μｍで耐電圧が１４００Ｖ以上のエピタキシャル基板なども、実現可能である。
以上、説明したように、本実施の形態によれば、下地基板と機能層との間に、第１組成層と第２組成層とを交互に、かつ上方ほど第２組成層におけるＡｌモル分率が小さくなる態様にて積層してなる組成変調層を含んだバッファ層を設けるようにしたことで、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、クラックフリーで結晶品質の優れてなるとともに、耐電圧性の優れたエピタキシャル基板を、得ることができる。また、係るエピタキシャル基板は、反り量が１００μｍ以下にまで抑制されたものとなっている。
＜変形例＞
エピタキシャル基板１０は、下地基板１と第１下地層２ａの間に図示しない界面層を備える態様であってもよい。界面層は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌuＯvＮwからなるのが好適な一例である。
下地基板１と第１下地層２ａとの間に界面層を備える場合、下地基板１と第２下地層２ｂなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。すなわち、界面層を備える場合には、第１下地層２ａであるＡｌＮ層が、界面層を備えない場合と同様の凹凸形状を有しかつ界面層を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に（０００２）面でのＸ線ロッキングカーブ半値幅の値が改善された第１下地層２ａが得られる。これは、下地基板１の上に直接に第１下地層２ａを形成する場合に比して、界面層の上に第１下地層２ａを形成する場合の方が第１下地層２ａとなるＡｌＮの核形成が進みにくく、結果的に、界面層が無い場合に比べて横方向成長が促進されることによる。なお、界面層の膜厚は５ｎｍを超えない程度で形成される。このような界面層を備えた場合、第１下地層２ａを、（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上０．８度以下の範囲となるように形成することができる。この場合、（０００２）面のＸ線ロッキングカーブ半値幅が８００ｓｅｃ以下であり、らせん転位密度が１×１０9／ｃｍ2以下であるという、さらに結晶品質の優れた機能層６を形成することができる。
なお、界面層の形成は、シリコンウェハーが第１下地層形成温度に達した後、第１下地層２ａの形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようすることによって実現される。
また、第１下地層２ａの形成時に、Ｓｉ原子とＯ原子の少なくとも一方が第１下地層２ａに拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が下地基板１に拡散固溶してなる態様であってもよい。
実施例として、バッファ層５の層構成が異なる複数種のエピタキシャル基板１０を作製した。実施例に係るエピタキシャル基板１０の基本構成、具体的には各層の形成材料および膜厚を、表１に示している。
Figure 2011135963
表１に示すように、本実施例においては、下地基板１、下地層２（第１下地層２ａおよび第２下地層２ｂ）、機能層６は全てのエピタキシャル基板１０について同じ材料および膜厚にて形成した。なお、機能層６はチャネル層とバリア層との２層構成とした。
一方、第１組成層３１と終端層４とはいずれもＡｌＮにて形成したが、膜厚は試料によって違えた。表１においてはこれを変数Ａ（ｎｍ）として示している。同様に、第２組成層３２の膜厚を変数Ｂ（ｎｍ）として示している。また、ｎは、第１組成層３１と第２組成層３２の層数である。
本実施例では、Ａ、Ｂ、およびｎの値と、組成傾斜の態様とを種々に違えることで、計１４種のエピタキシャル基板１０（試料Ｎｏ．１〜Ｎｏ．１４）を作製した。
また、比較例として、ｎ個の第２組成層３２におけるＡｌモル分率を全て同じとすることで、第２組成層３２が組成傾斜を有さないエピタキシャル基板１０を８種（試料Ｎｏ．１５〜Ｎｏ．２２）作製した。なお、比較例においては、第２組成層３２以外の作製条件は全て実施例と同様とした。
それぞれの試料についてのＡ，Ｂ、およびｎの値、下地基板１の側からｉ番目の第２組成層３２におけるＡｌモル分率ｘ（ｉ）の値、組成変調層３の総厚、およびエピタキシャル膜の総厚を表２に示す。
Figure 2011135963
それぞれのエピタキシャル基板１０の具体的な作製プロセスは以下の通りである。
まず、第２下地層２ｂの形成まではいずれの試料についても同様の手順で行った。まず、下地基板１として基板厚みが５２５μｍのｐ型の導電型を有する４インチ（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意した。用意したシリコンウェハーに、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が第１下地層形成温度である１１００℃となるまで加熱した。
基板温度が１１００℃に達すると、リアクタ内にＮＨ3ガスを導入し、１分間、基板表面をＮＨ3ガス雰囲気に晒した。
その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する第１下地層２ａを形成した。その際、第１下地層２ａの成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、第１下地層２ａの目標平均膜厚は１００ｎｍとした。
第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ3とＴＭＡならびにＴＭＧとの反応により、第１下地層２ｂとしてのＡｌ0.1Ｇａ0.9Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。
第２下地層２ｂの形成に続き、表２に示すＡ、Ｂ、ｎ、およびｘ（ｉ）の値に従って、バッファ層５つまりは組成変調層３および終端層４を形成した。
実施例および比較例におけるＡ、Ｂ、およびｎの具体的な設定値をまとめると、以下のようになる。
Ａ：実施例（５ｎｍ、７．５ｎｍ、１０ｎｍ）、比較例（５ｎｍ）；
Ｂ：実施例（１５ｎｍ、２０ｎｍ、２５ｎｍ、３５ｎｍ）、比較例（１５ｎｍ、２０ｎｍ、２５ｎｍ、３５ｎｍ）；
ｎ：実施例（４５、５０、６０、７０、８０、９０、１００）、比較例（５０、７０、８０、１００）。
なお、バッファ層５の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。用いた原料ガスは下地層２の形成に用いたものと同じである。
また、実施例に係る試料での第２組成層３２における組成傾斜の与え方、すなわち、第２組成層３２＜１＞から第２組成層３２＜ｎ＞までのそれぞれの第２組成層３２＜ｉ＞におけるＡｌモル分率の与え方は、以下の３通りに大別される。また、図３は、主な試料におけるＡｌモル分率の変化の様子を例示する図である。ただし、いずれの試料も、ｘ（１）≧０．８かつｘ（ｎ）≦０．２となるように形成した。
Ｎｏ．１〜８：Ａｌモル分率ｘ（ｉ）が一定の割合で単調に減少するようにした；
Ｎｏ．９〜１２：単調減少しつつも途中でＡｌモル分率ｘ（ｉ）の変化の割合が異なるようにした；
Ｎｏ．１３〜１４：Ａｌモル分率ｘ（ｉ）がステップ状に変化するようにした。
一方、比較例に係る試料においては、第２組成層３２におけるＡｌモル分率ｘの値は０、０．１、０．２、０．３、０．４のいずれかとした。
実施例、比較例のいずれの試料においても、バッファ層５の形成後、機能層６としてＧａＮからなるチャネル層を７００ｎｍの厚みに形成し、さらにＡｌ0.2Ｇａ0.8Ｎからなるバリア層を２５ｎｍの厚みに形成した。機能層６の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。いずれも、用いた原料ガスは下地層２の形成に用いたものと同じである。
以上により、計２２種のエピタキシャル基板１０が得られた。
得られたエピタキシャル基板１０について、クラック発生の有無を目視により確認した。また、レーザー変位計によって反り量を測定した。さらに、耐電圧を測定した。なお、クラックの発生したエピタキシャル基板１０についての耐電圧の測定は、クラックのない領域で行った。それぞれの測定結果を表３に示す。
Figure 2011135963
表３に示したように、比較例に係る全ての試料においては、外周２０ｍｍのところにクラックが発生していた。一方、実施例に係る試料においては、第２組成層３２に対する組成傾斜の与え方によらず、いずれもクラックは確認されなかった。
また、クラックが発生した比較例に係る試料では反り量が最低でも１３５μｍと１００μｍを大きく上回っていたのに対して、クラックが発生していなかった実施例に係る試料では反り量が６０μｍ〜７０μｍ程度に抑制されていた。
以上の結果は、実施例のように第２組成層３２に組成傾斜を与える態様にて第１組成層３１と第２組成層３２とを交互に積層して組成変調層３を形成することが、エピタキシャル基板１０のクラックフリー化および反りの抑制に有効であることを示している。
なお、比較例に係る試料の場合、第２組成層の厚みは比較的小さいので、第２組成層自体はコヒーレントな状態で成長しているものと推察される。それにも関わらず比較例においてはクラックが発生していることから、比較例のように第２組成層に組成傾斜を与えることなく第１組成層と第２組成層とを交互に積層するのみである場合、個々の第２組成層３２に圧縮歪は導入されるものの、その総和は引張応力を相殺するには十分ではないと考えられる。
また、耐電圧については、比較例に係る試料の場合、最大でも６００Ｖを下回ったのに対して、実施例に係る試料の耐電圧は全て６００Ｖ以上であった。係る結果は、少なくともｘ（１）≧０．８かつｘ（ｎ）≦０．２であるように組成変調層３を形成することで、耐電圧の高いエピタキシャル基板１０が得られることを示している。
第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ3とＴＭＡならびにＴＭＧとの反応により、第２下地層２ｂとしてのＡｌ0.1Ｇａ0.9Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。
Figure 2011135963

Claims (5)

  1. （１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板であって、
    ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層してなる組成変調層を備えるバッファ層と、
    前記バッファ層の上に形成された結晶層と、
    を備え、
    前記組成変調層は、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、
    ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）
    かつ、
    ｘ（１）＞ｘ（ｎ）
    であるように形成されることで、前記下地基板から離れるほど大きな圧縮歪を内在する、
    ことを特徴とするエピタキシャル基板。
  2. 請求項１に記載のエピタキシャル基板であって、
    それぞれの前記第２組成層は前記第１組成層に対してコヒーレントな状態に形成されてなる、
    ことを特徴とするエピタキシャル基板。
  3. 請求項１または請求項２に記載のエピタキシャル基板であって、
    前記下地基板の上に形成された、ＡｌＮからなる第１の下地層と、
    前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、
    をさらに備え、
    前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
    前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、
    前記第２の下地層の直上に前記バッファ層が形成されてなる、
    ことを特徴とするエピタキシャル基板。
  4. （１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、
    バッファ層を形成するバッファ層形成工程と、
    前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、
    を備え、
    前記バッファ層形成工程が、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層することによって組成変調層を形成する組成変調層形成工程を含み、
    前記組成変調層形成工程においては、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、
    ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）
    かつ、
    ｘ（１）＞ｘ（ｎ）
    であるように、かつ、それぞれの前記第２組成層が前記第１組成層に対してコヒーレントな状態になるように、前記組成変調層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
  5. 請求項４に記載のエピタキシャル基板の製造方法であって、
    前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
    前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
    をさらに備え、
    前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
    前記組成変調層形成工程においては、前記第２の下地層の直上に前記組成変調層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
JP2012512735A 2010-04-28 2011-03-29 エピタキシャル基板およびエピタキシャル基板の製造方法 Abandoned JPWO2011135963A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010103213 2010-04-28
JP2010103213 2010-04-28
PCT/JP2011/057826 WO2011135963A1 (ja) 2010-04-28 2011-03-29 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2011135963A1 true JPWO2011135963A1 (ja) 2013-07-18

Family

ID=44861282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012512735A Abandoned JPWO2011135963A1 (ja) 2010-04-28 2011-03-29 エピタキシャル基板およびエピタキシャル基板の製造方法

Country Status (5)

Country Link
US (1) US20130026486A1 (ja)
EP (1) EP2565906A4 (ja)
JP (1) JPWO2011135963A1 (ja)
CN (1) CN102870195A (ja)
WO (1) WO2011135963A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
CN104126223A (zh) 2012-02-23 2014-10-29 日本碍子株式会社 半导体元件及半导体元件的制造方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
KR101972045B1 (ko) * 2012-06-08 2019-04-24 엘지이노텍 주식회사 헤테로 구조 반도체 소자
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5421442B1 (ja) 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate
CN105900241B (zh) 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
JP5833202B2 (ja) * 2014-08-26 2015-12-16 株式会社東芝 窒化物半導体素子及びウェーハ
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9899479B2 (en) 2015-05-15 2018-02-20 Atomera Incorporated Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods
US9553181B2 (en) * 2015-06-01 2017-01-24 Toshiba Corporation Crystalline-amorphous transition material for semiconductor devices and method for formation
US9721790B2 (en) 2015-06-02 2017-08-01 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
US10720520B2 (en) 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
DE102018132263A1 (de) * 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur
NO20230297A1 (en) * 2022-03-22 2023-09-25 Integrated Solar As A method of manufacturing group III-V based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)Si substrates

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
WO2002013245A1 (en) * 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP4482490B2 (ja) * 2005-06-13 2010-06-16 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
EP2498282A4 (en) * 2009-11-04 2014-06-25 Dowa Electronics Materials Co NITRIDE III SUBSTRATE WITH EPITAXIAL STRATIFICATION
JP5689245B2 (ja) * 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
EP2565928A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Also Published As

Publication number Publication date
WO2011135963A1 (ja) 2011-11-03
US20130026486A1 (en) 2013-01-31
EP2565906A1 (en) 2013-03-06
EP2565906A4 (en) 2013-12-04
CN102870195A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2014103400A (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140918