JP5117283B2 - 半導体電子デバイス - Google Patents
半導体電子デバイス Download PDFInfo
- Publication number
- JP5117283B2 JP5117283B2 JP2008140649A JP2008140649A JP5117283B2 JP 5117283 B2 JP5117283 B2 JP 5117283B2 JP 2008140649 A JP2008140649 A JP 2008140649A JP 2008140649 A JP2008140649 A JP 2008140649A JP 5117283 B2 JP5117283 B2 JP 5117283B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- thickness
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
また、本発明の第2の発明に係る半導体電子デバイスは、Si基板と、前記Si基板上に形成された、前記Si基板よりも格子定数が小さく熱膨張係数が大きいGaNからなる第一半導体層と該第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した複合層を6層以上有するバッファ層と、前記Si基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記介在層は、前記Si基板に対し、マイナスの方向の反りを発生し、前記第一半導体層は、層厚が、前記Si基板に対して発生させる反りの方向が反転する臨界厚さより小さい層厚までは、前記Si基板に対して前記マイナスの方向とは反対方向のプラスの方向の反りを発生し、前記臨界厚さ以上になると、前記マイナスの方向の反りを発生し、前記第二半導体層は、前記Si基板に対し、マイナスの方向の反りを発生し、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、前記臨界厚さよりも厚い層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置し、層厚が1500nm以上3000nm以下であることを特徴とする。
図1は、本発明の実施の形態1に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ100は、高電子移動度トランジスタ(HEMT)であって、主表面が(111)面のSi単結晶からなる基板10と、基板10上に形成されたバッファ層20と、基板10とバッファ層20との間に形成された介在層30と、バッファ層20上に形成された半導体動作層40と、半導体動作層40上に形成されたソース電極51とドレイン電極52とゲート電極53とを備えている。
つぎに、本発明の実施の形態2について説明する。実施の形態1では、第一半導体層が、積層方向に向かって厚さが増加するように形成されていたが、本実施の形態2では、臨界厚さ以上の層厚を有する第一半導体層が、バッファ層において複合層の層数の三分の二より上層に位置する。
図8は、実施の形態の変形例1に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図8に示すように、この変形例1では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては2200nmであり、4〜8層目においては140nmである。したがって、このバッファ層の厚さは、7.30μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は8.65μmである。
図10は、実施の形態の変形例2に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図10に示すように、この変形例2では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては240nmであり、4、5層目の中間層においては2140nmであり、6〜8層目の上層においては240nmである。したがって、このバッファ層の厚さは、6.20μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.55μmである。
図12は、実施の形態の変形例3に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図12に示すように、この変形例3では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から2、5、8層目においては2000nmであり、その他においては90nmである。すなわち、バッファ層の下層、中間層、上層において層厚が臨界厚さより厚い第一半導体層が形成されている。また、このバッファ層の厚さは6.45μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.80μmである。
図14は、実施の形態の変形例4に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図14に示すように、この変形例4では、バッファ層は複合層を6層有している。また、第一半導体層の層厚は、基板から1層目において186nmであり、積層方向に向かって350nmずつ増加し、基板から6層目においては1936nmである。また、第二半導体層の層厚はいずれも64nmである。したがって、このバッファ層の厚さは6.75μmとなる。また、この変形例4においては、基板から2〜6層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例4のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図15は、実施の形態の変形例5に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図15に示すように、この変形例5では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において240nmであり、積層方向に向かって2層おきに300nmずつ階段状に増加し、基板から8層目においては1140nmである。したがって、このバッファ層の厚さは6.0μmとなる。また、この変形例5においては、基板から1、3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例5のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図16は、実施の形態の変形例6に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図16に示すように、この変形例6では、バッファ層は複合層を7層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、積層方向に向かって不規則な階段状に増加し、基板から7層目においては2040nmである。このバッファ層の厚さは5.15μmである。また、この変形例6においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例6のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図17は、実施の形態の変形例7に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図18は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L10は、エピタキシャル成長中の反り量を示している。図17、18に示すように、この変形例7では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において385nmであり、積層方向に向かって不規則に増加するが、4、7層目において、反りの微調整のために層厚の薄い第一半導体層が形成されている。基板から8層目における層厚は1872nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例7においては、基板から1〜3、5、6、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例7のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図18の点P7に示すように小さいものとなる。
図19は、実施の形態の変形例8に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図19に示すように、この変形例8では、バッファ層は複合層を9層有している。また、第一半導体層の層厚は、基板から1〜4層目において同一の140nmであり、それより上層では積層方向に向かって増加する。基板から9層目における層厚は1696nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例8においては、基板から5〜9層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例8のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図20は、実施の形態の変形例9に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図21は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L11は、エピタキシャル成長中の反り量を示している。図20、21に示すように、この変形例9では、バッファ層は複合層を10層有している。また、第一半導体層の層厚は、基板から1層目において300nmであり、積層方向に向かって増加し、8層目において2237.709nmまで増加するが、9、10層目においては50nmになっている。このバッファ層の厚さは7.40μmである。また、この変形例9においては、基板から1〜8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例9のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図21の点P8に示すように小さいものとなる。
図22は、実施の形態の変形例10に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図22に示すように、この変形例10では、バッファ層は、実施の形態1に係るバッファ層において、第一半導体層の5層目と6層目の層厚を入れ替えたものである。したがって、この変形例10のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図23は、実施の形態の変形例11に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図24は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L12は、エピタキシャル成長中の反り量を示している。図23、24に示すように、この変形例11では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において440nmであり、それより上層では、反りの微調整のためにジグザクに変化しており、基板から7層目における層厚は2140nmである。また、このバッファ層の厚さは5.74μmである。また、この変形例11においては、基板から1、3、5、7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例11のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図24の点P9に示すように小さいものとなる。
図25は、実施の形態の変形例12に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図26は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L13は、エピタキシャル成長中の反り量を示している。図25、26に示すように、この変形例12では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、それより上層では、反りの微調整のために、ジグザクに増加するように変化しており、基板から7層目における層厚は1440nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例12においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例12のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図26の点P10に示すように小さいものとなる。
図27は、実施の形態の変形例13に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図27に示すように、この変形例13では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜6層目において同一の190nmであり、それより上層では積層方向に向かって増加する。基板から8層目における層厚は2040nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例13においては、基板から7、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例13のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図28は、実施の形態の変形例14に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図28に示すように、この変形例14では、バッファ層は複合層を12層有している。また、第一半導体層の層厚は、基板から11層目において2040nmであり、それ以外においては290nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例14においては、基板から1、2、11層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例14のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図29は、実施の形態の変形例15に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図29に示すように、この変形例15では、バッファ層は複合層を27層有している。また、第一半導体層の層厚は、基板から1〜17層目において5nmであり、19〜27層目において290nmであり、18層目において2140nmである。また、第二半導体層の層厚は、基板から1〜18層目において5nmであり、19〜27層目において60nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例15においては、基板から18層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例15のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
図30は、実施の形態の変形例16に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図30に示すように、この変形例16では、バッファ層は複合層を29層有している。また、第一半導体層の層厚は、基板から1〜5、7〜11、13〜19層目において5nmであり、21〜29層目において140nmであり、6、12、20層目においてそれぞれ1495nm、295nm、2140nmである。また、第二半導体層の層厚は、基板から1〜19層目において5nmであり、20〜29層目において60nmである。また、このバッファ層の厚さは5.97μmである。また、この変形例16においては、基板から6、20層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例16のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
20、60 バッファ層
22、62 第二半導体層
30 介在層
40 半導体動作層
41 電子走行層
42 電子供給層
43 コンタクト層
43a 開口部
51 ソース電極
52 ドレイン電極
53 ゲート電極
100、200 電界効果トランジスタ
211〜218、611、612 第一半導体層
L1〜L13 線
L61、L62 線分
P1〜P10 点
Claims (4)
- Si基板と、
前記Si基板上に形成された、前記Si基板よりも格子定数が小さく熱膨張係数が大きいGaNからなる第一半導体層と該第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した複合層を6層以上有するバッファ層と、
前記Si基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、
前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、
前記介在層は、前記Si基板に対し、マイナスの方向の反りを発生し、
前記第一半導体層は、層厚が、前記Si基板に対して発生させる反りの方向が反転する臨界厚さより小さい層厚までは、前記Si基板に対し、前記マイナスの方向とは反対方向のプラスの方向の反りを発生し、前記臨界厚さ以上になると、前記マイナスの方向の反りを発生し、
前記第二半導体層は、前記Si基板に対し、マイナスの方向の反りを発生し、
前記バッファ層において、前記各第一半導体層の層厚が積層方向に向かって増加するように形成されているとともに、該各第一半導体層が、前記臨界厚さよりも厚い層厚を有し、該第一半導体層のうちの少なくとも一つの層厚が、1500nm以上3000nm以下である
ことを特徴とする半導体電子デバイス。 - Si基板と、
前記Si基板上に形成された、前記Si基板よりも格子定数が小さく熱膨張係数が大きいGaNからなる第一半導体層と該第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した複合層を6層以上有するバッファ層と、
前記Si基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記Si基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、
前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、
前記介在層は、前記Si基板に対し、マイナスの方向の反りを発生し、
前記第一半導体層は、層厚が、前記Si基板に対して発生させる反りの方向が反転する臨界厚さより小さい層厚までは、前記Si基板に対して前記マイナスの方向とは反対方向のプラスの方向の反りを発生し、前記臨界厚さ以上になると、前記マイナスの方向の反りを発生し、
前記第二半導体層は、前記Si基板に対し、マイナスの方向の反りを発生し、
前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、前記臨界厚さよりも厚い層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置し、層厚が1500nm以上3000nm以下である
ことを特徴とする半導体電子デバイス。 - 前記介在層及び前記第二半導体層はAlxGa1-xN(ただし、0<x≦1)からなることを特徴とする請求項1または2に記載の半導体電子デバイス。
- 前記第二半導体層は、層厚が0.5nm以上、200nm以下であることを特徴とする請求項1〜3のいずれか1項に記載の半導体電子デバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140649A JP5117283B2 (ja) | 2008-05-29 | 2008-05-29 | 半導体電子デバイス |
US12/364,966 US8067787B2 (en) | 2008-02-07 | 2009-02-03 | Semiconductor electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140649A JP5117283B2 (ja) | 2008-05-29 | 2008-05-29 | 半導体電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009289956A JP2009289956A (ja) | 2009-12-10 |
JP5117283B2 true JP5117283B2 (ja) | 2013-01-16 |
Family
ID=41458894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008140649A Active JP5117283B2 (ja) | 2008-02-07 | 2008-05-29 | 半導体電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5117283B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5545781B2 (ja) | 2010-02-16 | 2014-07-09 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
EP2538434B1 (en) * | 2010-02-16 | 2018-05-02 | NGK Insulators, Ltd. | Epitaxial substrate and method for producing same |
JP2011187654A (ja) * | 2010-03-08 | 2011-09-22 | Toyoda Gosei Co Ltd | Iii族窒化物半導体からなるhemt、およびその製造方法 |
WO2011122322A1 (ja) | 2010-03-31 | 2011-10-06 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
EP2565907A4 (en) | 2010-04-28 | 2013-12-04 | Ngk Insulators Ltd | EPITAXIAL SUBSTRATE AND METHOD FOR PRODUCING EPITAXIAL SUBSTRATE |
CN102870195A (zh) | 2010-04-28 | 2013-01-09 | 日本碍子株式会社 | 外延基板以及外延基板的制造方法 |
EP2565928A4 (en) | 2010-04-28 | 2013-12-04 | Ngk Insulators Ltd | EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE |
JP5706102B2 (ja) * | 2010-05-07 | 2015-04-22 | ローム株式会社 | 窒化物半導体素子 |
JP5616443B2 (ja) | 2010-06-08 | 2014-10-29 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
CN103109351A (zh) | 2010-09-10 | 2013-05-15 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件 |
JP6018360B2 (ja) * | 2010-12-02 | 2016-11-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5804768B2 (ja) | 2011-05-17 | 2015-11-04 | 古河電気工業株式会社 | 半導体素子及びその製造方法 |
JP5917849B2 (ja) * | 2011-07-29 | 2016-05-18 | 住友化学株式会社 | 半導体基板および電子デバイス |
JP5127978B1 (ja) * | 2011-09-08 | 2013-01-23 | 株式会社東芝 | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
JP5546514B2 (ja) | 2011-09-20 | 2014-07-09 | 古河電気工業株式会社 | 窒化物半導体素子及び製造方法 |
US20130082274A1 (en) * | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
US9165766B2 (en) * | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
JP6052570B2 (ja) * | 2012-02-28 | 2016-12-27 | エア・ウォーター株式会社 | 半導体基板の製造方法 |
JP5319810B2 (ja) | 2012-03-08 | 2013-10-16 | 株式会社東芝 | 窒化物半導体層の製造方法 |
WO2013137476A1 (ja) | 2012-03-16 | 2013-09-19 | 次世代パワーデバイス技術研究組合 | 半導体積層基板、半導体素子、およびその製造方法 |
JP5667136B2 (ja) * | 2012-09-25 | 2015-02-12 | 古河電気工業株式会社 | 窒化物系化合物半導体素子およびその製造方法 |
KR102098250B1 (ko) | 2013-10-21 | 2020-04-08 | 삼성전자 주식회사 | 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법 |
JP6484489B2 (ja) * | 2015-04-09 | 2019-03-13 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハおよびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3286921B2 (ja) * | 1992-10-09 | 2002-05-27 | 富士通株式会社 | シリコン基板化合物半導体装置 |
JP3237458B2 (ja) * | 1995-05-12 | 2001-12-10 | 日立電線株式会社 | 半導体ウェハ及び半導体装置 |
JPH1168158A (ja) * | 1997-08-20 | 1999-03-09 | Sanyo Electric Co Ltd | 窒化ガリウム系化合物半導体装置 |
JP3751791B2 (ja) * | 2000-03-28 | 2006-03-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP4449467B2 (ja) * | 2004-01-28 | 2010-04-14 | サンケン電気株式会社 | 半導体装置 |
JP2006179861A (ja) * | 2004-11-26 | 2006-07-06 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
US8853666B2 (en) * | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
JP5309451B2 (ja) * | 2007-02-19 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
JP5309452B2 (ja) * | 2007-02-28 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
JP5100427B2 (ja) * | 2008-02-07 | 2012-12-19 | 古河電気工業株式会社 | 半導体電子デバイス |
-
2008
- 2008-05-29 JP JP2008140649A patent/JP5117283B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009289956A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5117283B2 (ja) | 半導体電子デバイス | |
JP5100427B2 (ja) | 半導体電子デバイス | |
JP5053220B2 (ja) | 半導体電子デバイスおよび半導体電子デバイスの製造方法 | |
JP5309452B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
JP5309451B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
TWI528581B (zh) | Group III nitride epitaxial substrate and its manufacturing method | |
JP5891650B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2012109345A (ja) | 窒化物半導体素子および窒化物半導体パッケージ | |
JPWO2013137476A1 (ja) | 半導体積層基板、半導体素子、およびその製造方法 | |
JP2010199441A (ja) | 半導体電子デバイスおよび半導体電子デバイスの製造方法 | |
WO2011024754A1 (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
CN107004579B (zh) | 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法 | |
JP2014132607A (ja) | Iii族窒化物エピタキシャル基板およびその製造方法 | |
JP5543866B2 (ja) | Iii族窒化物エピタキシャル基板 | |
JP5689245B2 (ja) | 窒化物半導体素子 | |
JP4897956B2 (ja) | 半導体電子デバイス | |
JP2019134153A (ja) | 窒化物半導体装置 | |
TW202016977A (zh) | 高電子遷移率電晶體裝置及其製造方法 | |
JP5064808B2 (ja) | 半導体電子デバイス | |
JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
JP6142893B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5546133B2 (ja) | 半導体電子デバイス | |
JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
JP2017108174A (ja) | 化合物半導体装置及びその製造方法 | |
KR102170215B1 (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110623 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5117283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |