CN103109351A - 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件 - Google Patents

半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件 Download PDF

Info

Publication number
CN103109351A
CN103109351A CN2011800433854A CN201180043385A CN103109351A CN 103109351 A CN103109351 A CN 103109351A CN 2011800433854 A CN2011800433854 A CN 2011800433854A CN 201180043385 A CN201180043385 A CN 201180043385A CN 103109351 A CN103109351 A CN 103109351A
Authority
CN
China
Prior art keywords
layer
basalis
iii nitride
substrate
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800433854A
Other languages
English (en)
Inventor
三好实人
市村干也
前原宗太
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN103109351A publication Critical patent/CN103109351A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种将硅基板作为基底基板、低位错且无裂纹的外延基板。一种外延基板，在（111）单晶硅基板上，以（0001）结晶面与基板面大致平行的方式形成III族氮化物层组，所述外延基板具有由多个基底层层叠而成的基底层组，所述基底层分别包括由AlN构成的第一III族氮化物层、和在第一III族氮化物层上形成的、由AlyyGazzN构成的第二III族氮化物层构成。第一III族氮化物层为多结晶含有缺陷层，第一和第二III族氮化物层的界面呈三维凹凸面，并且，在多个基底层中，构成基底基板正上方以外的基底层的第一III族氮化物层的厚度为50nm以上且100nm以下，第二III族氮化物层满足0≦yy≦0.2。

Description

半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
技术领域
本发明涉及一种半导体元件用外延基板，尤其涉及一种使用III族氮化物而构成的外延基板。
背景技术
氮化物半导体由于具有直接迁移型的宽带隙（band gap）、高绝缘击穿电场和高饱和电子速度，因此作为LED或LD等发光器件、或HEMT（High Electron Mobility Transistor）等高频率/大功率的电子器件用半导体材料而受到关注。例如，将由AlGaN构成的势垒层和由GaN构成的沟道层层叠而成的HEMT（高电子迁移率晶体管）元件是利用以下特征的元件：根据氮化物材料特有的强极化效应（自发极化效应和压电极化效应）在层叠界面（异质界面）生成高浓度二维电子气（2DEG）（例如，参照非专利文献1）。
作为在HEMT元件用外延基板中采用的基底基板，有时使用如SiC这样的、与III族氮化物不同的组成的单晶（异种单晶）。此时，通常应变超晶格层或低温生长缓冲层等缓冲层作为初始生长层在基底基板上形成。由此，在基底基板上外延形成势垒层、沟道层、以及缓冲层，成为使用了由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成方式。除此之外，为了促进二维电子气的空间封闭性，有时还在势垒层和沟道层之间设臵厚度为1nm左右的隔离层。隔离层由例如AlN等构成。进而，为了控制HEMT元件用基板的最表面的能级和改善与电极的接触特性，有时还在势垒层之上形成例如由n型GaN层或超晶格层构成的保护层。
对HEMT元件和HEMT元件用基板而言，有着功率密度增大、高效率化等与性能提高相关的课题、常闭动作化等与功能性增强相关的课题、高可靠性和低成本化这些基本课题等各种课题，并针对每个课题做了不懈的努力。
另一方面，为了实现外延基板的低成本化，进而实现硅系电路器件之间的集成化等，进行着在制作如上所述的氮化物器件时将单晶硅用作基底基板（例如，参照专利文献1至专利文献3，以及非专利文献2）的研究和开发。作为HEMT元件用外延基板的基底基板选择了如硅这样的导电性的材料的情形下，从基底基板的背面赋予场板（field plate）效果，因此可设计能够实现高耐电压和高速开关的HEMT元件。
另外，如果要将HEMT元件用外延基板做成高耐电压结构，则增加沟道层和势垒层的总膜厚或提高两层的绝缘击穿强度是有效的，这是已经公知的技术（例如，参照非专利文献2）。
另外，还公知如下的半导体器件的制造方法：在Si基底基板上形成由AlN构成的夹层，接着，交替形成由GaN构成的第一半导体层和由AlN构成的第二半导体层，以在整体上产生凸弯曲的方式形成，并在之后降温时使这些层收缩，其结果，消除基板整体上的弯曲（例如，参照专利文献4）。
然而，与使用蓝宝石基板或SiC基板的情形相比较，已知由于如下原因而在硅基板上形成优质的氮化物膜是非常困难的。
首先，在硅和氮化物材料中，在晶格常数的值上存在很大差异。这成为在硅基板和生长膜的界面上发生失配位错（misfitdislocation），或在从核形成到生长的时机中促进三维生长模式的主要原因。换言之，成为阻碍形成位错密度小且表面平坦的良好的氮化物外延膜的主要原因。
另外，与硅相比，氮化物材料的热膨胀系数的值更大，因此在硅基板上以高温使氮化物膜外延生长后，在使温度降低至室温附近的过程中，拉伸应力在氮化物膜内起作用。其结果，在膜表面上容易产生裂纹，并且基板容易产生较大弯曲。
除此之外，还已知在气相生长中的作为氮化物材料的原料气体的三甲基镓（TMG：Trimethylgallium）容易形成硅和液相化合物，从而成为妨碍外延生长的主要原因。
在使用专利文献1至专利文献3以及非专利文献1中所公开的现有技术的情形下，能够使GaN膜在硅基板上外延生长。然而，所得到的GaN膜的结晶质量决不比将SiC或蓝宝石用作基底基板的情形良好。因此，在使用现有技术来制作例如HEMT这样的电子器件的情形下，存在电子迁移率低、断开时产生漏电流或耐压降低等问题。
另外，在专利文献4中所公开的方法中，由于特意在器件制作的途中产生较大的凸弯曲，所以因层形成条件的不同而有可能会在器件制作途中产生裂纹。
现有技术文献
专利文献
专利文献1:特开平10-163528号公报
专利文献2:特开2004-349387号公报
专利文献3:特开2005-350321号公报
专利文献4:特开2009-289956号公报
非专利文献
非专利文献1:"Highly Reliable250W GaN High ElectronMobility Transistor Power Amplifier"Toshihide Kikkawa,Jpn.J.Appl.Phys.44,(2005),pp.4896-4901.
非专利文献2:"High power AlGaN/GaN HFET with a highbreakdown voltage of over1.8kV on4inch Si substrates and thesuppresion of current collapse",Nariaki Ikeda,Syuusuke Kaya,JiangLi,Yoshihiro Sato,Sadahiro Kato,Seikoh Yoshida,Proceedings ofthe20th International Symposium on Power Semicoductor Devices&IC's May18-22,2008Oralando,FL",pp.287-290
发明内容
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板、低位错且无裂纹的外延基板。
为解决上述问题，在本发明第一方案的半导体元件用外延基板，在由（111）取向的单晶硅所组成的基底基板上，以（0001）结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组，其特征在于，所述外延基板具有：基底层组，其在所述基底基板上形成，并由多个基底层重复层叠而成，所述基底层分别包括由AlN构成的第一III族氮化物层，和在所述第一III族氮化物层上形成、且由AlyyGazzN构成的第二III族氮化物层，其中y、z满足yy＋zz＝1、0≦yy＜1、0＜zz≦1；其中，所述第一III族氮化物层是由柱状或粒状的结晶或畴体中的至少一种构成的多结晶含有缺陷层；所述第一III族氮化物层和所述第二III族氮化物层的界面是三维凹凸面；在所述多个基底层中，将在所述基底基板的正上方形成的基底层作为第一基底层，并将所述第一基底层以外的基底层作为第二基底层时，构成所述第二基底层的所述第一III族氮化物层的厚度在50nm以上且100nm以下，所述第二III族氮化物层由AlyyGazzN（yy＋zz＝1、0≦yy≦0.2、0.8≦zz≦1）构成。
本发明第二方案中，在第一方案的半导体元件用外延基板的基础上，在所述基底基板和所述第一基底层之间形成非晶质的界面层。
本发明第三方案中，在第二方案的半导体元件用外延基板的基础上，所述界面层由SiAlxOyNz构成。
本发明第四方案中，在第一至第三方案中任一方案的半导体元件用外延基板的基础上，所述至少一个第三III族氮化物层包括超晶格结构层，该超晶格结构层是在所述基底层组的正上方周期性地层叠不同组成的两种以上III族氮化物层而形成的。
本发明第五方案中，在第一至第四方案中任一方案的半导体元件用外延基板上，所述至少一个第三III族氮化物层包括半导体元件的功能层。
本发明的第六方案中，采用第一至第五的任一方案的外延基板而制作半导体元件。
本发明的第七方案中，在作为（111）取向的单晶硅的基底基板上形成（0001）结晶面与所述基底基板的基板面大致平行的III族氮化物层组，其中，在所述基底基板上重复层叠多个基底层来形成基底层组的工序中，形成各个所述多个基底层的工序包括：基底层组形成工序，其包括形成由AlN构成的第一III族氮化物层的第一形成工序、和在所述第一III族氮化物层上形成由AlyyGazzN（yy＋zz＝1、0≦yy＜1、0＜zz≦1）构成的第二III族氮化物层的第二形成工序，第三形成工序，在所述基底层组上外延形成至少一个第三III族氮化物层；在所述第一形成工序中，将所述第一III族氮化物层形成为表面呈三维凹凸面的多结晶含有缺陷层，所述多结晶含有缺陷层由柱状或者粒状的结晶或畴体中的至少一种构成；在所述多个基底层中，将在所述基底基板的正上方形成的基底层作为第一基底层，并将所述第一基底层之外的基底层作为第二基底层时，将构成所述第二基底层的所述第一III族氮化物层在20kPa以上的形成压力下形成为50nm以上且100nm以下的平均厚度，并由AlyyGazzN（yy＋zz＝1、0≦yy≦0.2、0.8≦zz≦1）形成所述第二III族氮化物层。
本发明第八方案中，在第七方案的半导体元件用外延基板的制造方法的基础上，进一步包括在所述基底基板和所述第一基底层之间形成非晶质的界面层的界面层形成工序。
本发明第九方案中，在第八方案的半导体元件用外延基板的制造方法的基础上，所述界面层由SiAlxOyNz构成。
本发明第十方案中，在第七至第九方案中任一方案的半导体元件用外延基板的制造方法的基础上，所述第三形成工序包括在所述基底层组的正上方周期性地层叠不同组成的两种以上III族氮化物层的工序。
本发明第十一方案中，在第七至第十方案中任一方案的半导体元件用外延基板的制造方法的基础上，所述第三形成工序包括形成半导体元件的功能层的工序。
本发明的第十二方案中，采用第七至第十一方案中任一方案的外延基板的制造方法而制作半导体元件用外延基板。
本发明的第十三方案中，半导体元件具有采用第七至第十一方案中任一方案的外延基板的制造方法而制作的半导体元件用外延基板。
根据本发明第一至第十三方案，将第一III族氮化物层设臵为结晶性差的多结晶含有缺陷层，由此缓和了外延基板的晶格失配，并抑制由该晶格失配引起的应变能量的积累。另外，通过使第一III族氮化物层和第二III族氮化物层的界面形成为三维凹凸面，从而使在第一III族氮化物层中发生的位错在该界面中弯曲，从而在第二III族氮化物层中合体消失。由此，即使在将单晶硅基板用作基底基板的情形下，也能实现无裂纹且位错密度小的外延基板。其结果，通过使用该外延基板，与采用蓝宝石基板或SiC基板的情形相比，能以更低成本提供如HEMT这样的半导体元件。
附图说明
图1是示意性地表示本发明实施方案的外延基板10的构成的示意剖面图。
图2是外延基板10的HAADF（高角度散射电子）像。
图3是示意性地表示外延基板10的位错消失的情况的图。
具体实施方式
＜外延基板的概略结构＞
图1是示意性地表示本发明实施方案外延基板10的结构的示意剖面图。
外延基板10主要具有基底基板1、多个基底层7、功能层5。在本实施方案中主要对如图1所示的外延基板10作为基底层7具有第一基底层71和第二基底层72的情形进行了说明，但也可以采用层叠更多的基底层7的方式。此外，在外延基板10中，将层叠有多个基底层7的部分也称为基底层组。另外，如图1所示，外延基板10可以采用在基底基板1和作为最下部的基底层7的第一基底层71之间具有界面层2的方式，或也可以采用在基底层7和功能层5之间具有超晶格结构层6的方式。对于界面层2和超晶格结构层6将在下面进行说明。
另外，各基底层7由凹凸层3和平坦化层4构成。将构成第一基底层71的凹凸层3和平坦化层4分别称为第一凹凸层31和第一平坦化层41。将构成第二基底层72的凹凸层3和平坦化层4分别称为第二凹凸层32和第二平坦化层42。
基底基板1是（111）面的单晶硅晶片。对基底基板1的厚度并无特殊限制，但从操作上的方便起见，优选使用具有数百μm到数mm厚度的基底基板1。
平坦化层4、功能层5、超晶格结构层6分别是通过外延生长方法使纤锌矿型的III族氮化物以（0001）结晶面与基底基板1的基板面大致平行的方式形成的层。通过有机金属化学气相生长法（MOCVD法：metal-organic chemical vapor deposition）来形成这些层是优选的一个例子。
凹凸层3（第一凹凸层31和第二凹凸层32）是由AlN构成的层（第一III族氮化物层）。更具体而言，凹凸层3是由在与基底基板1的基板面大致垂直的方向（成膜方向）上生长的多个微细柱状结晶等（柱状结晶、粒状结晶、柱状畴体或粒状畴体的至少一种）构成的层。换句话说，凹凸层3是结晶性差的多含有缺陷层，其在外延基板10的层叠方向上呈单轴取向，但含有沿层叠方向的多个晶界或位错。但是，与在基底基板1的正上方形成的第一凹凸层31相比，在第一平坦化层41上形成的第二凹凸层32内部存在的晶界更少。此外，在本实施方案中，为了便于说明，有时也包括晶界或位错在内统称为晶界。即使凹凸层3的晶界的间隔大也就数十nm左右而已。
此外，第一凹凸层31以如下方式形成：（0002）面的X射线摇摆曲线半辐值在0.5度以上且1.1度以下，（10-10）面的X射线摇摆曲线半辐值在0.8度以上且1.1度以下，其中，该（0002）面的X射线摇摆曲线半辐值成为关于c轴倾斜成分的镶嵌性（mosaicity）的大小或螺旋位错的多少的指标，并且，该（10-10）面的X射线摇摆曲线半辐值成为关于将c轴作为旋转轴的结晶的旋转成分的镶嵌性的大小或刃型位错的多少的指标。
另一方面，平坦化层4（第一平坦化层41和第二平坦化层42）是在凹凸层3上形成的、用Alyy(i)Gazz(i)N（yy（i）＋zz（i）＝1、0≦yy（i）＜1、0＜zz（i）≦1）组成式表达的III族氮化物构成的层（第二III族氮化物层）。此外，下角标（i）是指第i个平坦化层4的值。但是，就第二平坦化层42或在其上形成的平坦化层4（即满足i≧2的平坦化层4）而言，由0≦yy（i）≦0.2的组成范围的III族氮化物构成。
功能层5是由III族氮化物形成的至少一个层的层，并且通过在外延基板10上进一步形成规定的半导体层或电极等来构成半导体元件的情形下，发挥规定功能的层。因此，功能层5由具有与该功能相应的组成和厚度的一个或者多个层形成。
＜凹凸层和平坦化层的详细构成和其效果＞
第一凹凸层31和第一平坦化层41的界面I1（第一凹凸层31的表面）、以及第二凹凸层32和第二平坦化层42的界面I2（第二凹凸层32的表面）呈，反映了构成第一凹凸层31和第二凹凸层32的柱状结晶等的外形形状的三维凹凸面。如图2所示，在外延基板10的HAADF（高角度散射电子）像中能明确确认界面I1和界面I2具有这种形状。此外，HAADF像是，通过扫描透射电子显微镜（STEM：scanning transmission electronmicroscopy）得到的以被高角度非弹性散射的电子的累积强度的映射像。在HAADF像中观察到，像强度与原子序数的平方成比例，越是存在原子序数大的原子的部分就越明亮（白）。
在外延基板10中，凹凸层3由AlN构成，相对于此，平坦化层4如上述组成式所示，是具有至少含有Ga的、不同于AlN的组成的层。与Al相比Ga的原子序数更大，因此，在图2中观察到，平坦化层4相对较明亮，而凹凸层3相对较暗。由此，从图2中容易识别出二者的界面I1和I2呈三维凹凸面。
此外，图1的示意剖面图中，示出了凹凸层3的凸部3a大致以等间隔配臵的情况，但这只不过是为了便于图示，实际上凸部3a未必以等间隔配臵。优选凹凸层3形成为凸部3a的密度在5×109／cm2以上且5×1010／cm2以下，凸部3a的平均间隔在45nm以上且140nm以下。在满足这些范围的情况下，可以形成尤其是结晶质量优良的功能层5。此外，在本实施方案中，凹凸层3的凸部3a是指在表面（界面I1、I2）上向上凸的部分的大致顶点位臵。此外，通过本发明发明者的实验以及观察的结果确认到，形成凸部3a的侧壁的是AlN的（10-11）面或（10-12）面。
要在第一凹凸层31的表面形成满足上述密度和平均间隔的凸部3a，优选以平均膜厚在40nm以上且200nm以下的方式形成第一凹凸层31。在平均膜厚小于40nm的情况下，难以实现形成如上所述的凸部3a的同时AlN完全覆盖基板表面的状态。另一方面，若平均膜厚大于200nm，则由于开始进行AlN表面的平坦化，导致难以形成如上所述的凸部3a。
另一方面，第二凹凸层32优选以平均膜厚在50nm以上且100nm以下的方式形成。在平均膜厚小于50nm的情况下，难以实现形成如上所述的凸部3a的同时AlN完全覆盖正下方平坦化层4的状态。另一方面，若平均膜厚大于100nm，则由于开始进行AlN表面的平坦化，导致难以形成如上所述的凸部3a。
此外，虽然凹凸层3的形成能在规定的外延生长条件下实现，但由AlN形成凹凸层3在以下两点上是优选的，第一点是不含有形成硅和液相化合物的Ga，第二点是由于横向生长比较难以进行，所以界面I1和I2容易形成为三维凹凸面。
以上述方式，具有第一基底层71（第一凹凸层31和第一平坦化层41）的外延基板10的构成如下：在基底基板1和第一平坦化层41之间设臵第一凹凸层31，该第一凹凸层31作为内部存在晶界的多含有缺陷层。由此，基底基板1和第一平坦化层41之间的晶格失配得到缓和，并抑制由所述晶格失配引起的应变能量的积累。而且，这些对晶格失配的缓和以及对应变能量积累的抑制效果，通过在第一平坦化层41上层叠第二基底层72（第二凹凸层32和第二平坦化层42），被进一步强化。其原因如下：外延基板10通过具有第二基底层2，具有在第一平坦化层41和第二平坦化层42之间设臵多含有缺陷层的第二凹凸层32的结构。其结果，外延基板10变为残留应力减少，无裂纹且弯曲少。此外，将上述第一凹凸层31的（0002）面和（10-10）面的X射线摇摆曲线半辐值范围确定为适宜抑制由该晶界引起的应变能量的积累的范围。
但是，由于凹凸层3的存在，以凹凸层3的柱状结晶等的晶界为起点的非常多的位错向其正上方的平坦化层4传播。在形成于作为异种材料的基底基板1的正上方的第一凹凸层31、和其正上方的第一平坦化层41之间，该位错的传播尤其明显。在本实施方案中，通过以上述的方式将凹凸层3和平坦化层4的界面I1和I2形成为三维凹凸面，从而能够有效降低所述位错。图3是作为第一凹凸层31和第一平坦化层41的界面I1的前后状态的例子，示意性地表示外延基板10的位错消失的情况的图。此外，在图3中省略了下述的界面层2。
由于第一凹凸层31和第一平坦化层41的界面I1形成为三维凹凸面，从而如图3所示，在第一凹凸层31上发生的大部分位错d在从第一凹凸层31向第一平坦化层41传播（贯通）时，在界面I1弯曲。更具体而言，在界面I1中大致平行于基底基板1的位臵上传播的位错d（d0）能够到达第一平坦化层41的上方，但在界面I1中相对基底基板1倾斜的位臵上传播的位错d（d1）在第一平坦化层41的内部合体消失。其结果，在以第一凹凸层31为起点的位错中，贯通第一平坦化层41而向其正上方的第二凹凸层32传播的位错是极少的一部分。
进一步来说，在第二凹凸层32中也存在以晶界为起点的位错，但由于内部存在的晶界数量少，所以与第一凹凸层31相比位错数量更少。因此，即使与从第一平坦化层41传播的位错合并，贯通第二凹凸层32而向第二平坦化层42传播的位错比第一平坦化层41中存在的位错更少。而且，在第二平坦化层42中也会根据与图3所示的相同的机制引起位错的合体消失，因此贯通第二平坦化层42而传播到其正上方的位错会变得更少。在第二平坦化层42上进而形成基底层7的情况下可以期待更好的位错降低效果。即，在本实施方案的外延基板10中，通过具有多个基底层7来适宜地抑制位错向其上方的传播。
另外，正如在图3中示意性地表示，第一平坦化层41优选以如下方式形成：在其生长初期沿着第一凹凸层31的表面形状形成，但随着生长的进行，其表面渐渐被平坦化，最终具有10nm以下的表面粗糙度。这对第二平坦化层42来说也是相同的。此外，在本实施方式中，表面粗糙度用通过AFM（原子力显微镜）测得的针对5μm×5μm区域的平均粗糙度ra来表示。顺便说一下，在使平坦化层4的表面平坦性良好的方面，优选由横向生长比较容易进行、且至少含有Ga组成的III族氮化物来形成平坦化层4。
此外，平坦化层4的平均厚度优选在40nm以上。这是因为，如果比40nm更薄，将会产生如下等问题：凹凸层3引起的凹凸不能充分被平坦化，或基于向平坦化层4传播的位错的相互合体的消失发生得不够充分。此外，如果平均厚度为40nm以上，则能够有效降低位错密度、以及有效使表面平坦化，因此对平坦化层4的厚度的上限在技术上没有特殊限制，但在生产性的观点上，优选以数μm以下左右的厚度形成。
通过以上述方式形成，至少在最上部的平坦化层4（第二平坦化层42）的表面附近（即，功能层5或超晶格结构层6的界面附近），会适宜地降低位错密度并具有良好的结晶质量。由此，功能层5也能得到良好的结晶质量。或者，根据平坦化层4和功能层5的组成或形成条件，也可以将功能层5形成为低于平坦化层4的位错。例如，能够形成位错密度为约2.5×109／cm2以下的、低位错的功能层5。此外，本发明的发明者确认了，在不设臵第二基底层72或进一步的基底层7、仅形成第一基底层71的外延基板的位错密度最低也为约5×109／cm2左右。
通过MOCVD法，在蓝宝石基板或SiC基板上经由低温GaN缓冲层等而形成相同总膜厚的III族氮化物层组时的位错密度值大概在5×108—1×1010／cm2的范围内，因此上述结果意味着：通过将比蓝宝石基板更廉价的单晶硅晶片用作基底基板1，实现了具有与使用蓝宝石基板时相同质量的外延基板。
＜界面层＞
如上所述，外延基板10可以采用在基底基板1和第一基底层71之间（更具体而言，在与第一凹凸层31之间）具有界面层2的方式。界面层2具有数nm左右的厚度，由非晶质的SiAlxOyNz构成是一个优选的例子。
在基底基板1和第一凹凸层31之间具有界面层2的情形下，更有效地缓和了使基底基板1和第一平坦化层41等之间的晶格失配，且进一步提高了各平坦化层4和功能层5的结晶质量。即，在具有界面层2的情形下，第一凹凸层31即AlN层形成为，具有与不具备界面层2的情形相同的凹凸形状，且与不具备界面层2的情形相比存在的晶界更少。尤其得到改善了在（0002）面的X射线摇摆曲线半辐值的值的第一凹凸层31。这是因为，与直接在基底基板1上形成第一凹凸层31的情形相比，在界面层2上形成第一凹凸层31的情形下，第一凹凸层31的AlN的核形成难以进行，结果，与没有界面层2的情形相比促进了横向生长。此外，界面层2的膜厚以不超过5nm的程度形成。当具有这种界面层2时，能够将第一凹凸层31以（0002）面的X射线摇摆曲线半辐值在0.5度以上且0.8度以下范围的方式形成。此时，能够形成位错密度约为1.5×109／cm2以下的、具有更低位错的功能层5。此外，以已由本发明的发明者确认：在设臵界面层2的同时不设臵第二基底层72或进一步的基底层7、而仅形成第一基底层71的外延基板的位错密度最低也为约3×109／cm2左右。
此外，形成第一凹凸层31时，可以采用Si原子和O原子中的至少一个扩散固溶在第一凹凸层31中的方式，或者也可以采用N原子和O原子中的至少一个扩散固溶在基底基板1中的方式。
＜超晶格结构层＞
如上所述，外延基板10可以是在平坦化层4和功能层5之间具有超晶格结构层6的方式。若为图1所示的例子，则超晶格结构层6在第二平坦化层42上将不同组成的两种III族氮化物层即第一单位层6a和第二单位层6b重复交替层叠而形成。在此，还将一个第一单位层6a和一个第二单位层6b称为配对层。
在外延基板10中，在作为基底基板1的单晶硅晶片和III族氮化物之间热膨胀系数的值存在大的差异，由于该原因，虽然在平坦化层4的面内方向上产生应变，但超晶格结构层6具有缓和所述应变并抑制应变向功能层5传播的作用。
超晶格结构层6并不是在外延基板10中必要的构成要素，但通过具有超晶格结构层6，增加外延基板10的III族氮化物层组的总膜厚，其结果，能够得到半导体元件的耐电压提高的效果。此外，即使在平坦化层4和功能层5之间设臵超晶格结构层6，只要适宜地设定形成条件，便能够以十分良好的程度（与不具有超晶格结构层6的情形相同的程度）确保功能层5的结晶质量。
若为图1所示的HEMT元件用外延基板10的情形，超晶格结构层6的一个优选的例子如下：第一单位层6a由GaN以数十nm左右的厚度形成，第二单位层6b由AlN以数nm左右的厚度形成。此外，在图1中，例示了将配对层重复形成15次的情形。
以充分释放平坦化层4内部存在的应变的程度，重复配对层的形成的基础上，形成功能层5，由此实现适宜地抑制产生由基底基板1和III族氮化物层组的热膨胀系数差引起的裂纹或弯曲的外延基板10。换言之，可以说在外延基板10中，超晶格结构层6具有缓和对功能层5的应变传播的应变缓和能。具有该超晶格结构层6的外延基板10能更好的抑制裂纹的产生。
＜功能层的具体方案＞
在图1中，假设HEMT元件基板用作外延基板10的情形，例示了作为功能层5形成由高电阻的GaN构成的沟道层5a、由AlN构成的隔离层5b、以及由AlGaN或InAlN等构成的势垒层5c的情形。沟道层5a优选以数μm左右的厚度形成。隔离层5b优选以1nm左右的厚度形成。但是，对构成HEMT元件而言隔离层5b并不是必须的构成要素。势垒层5c优选以数十nm左右的厚度形成。通过具有该层构成，在与沟道层5a的势垒层5c（或隔离层5b）的异质接合界面附近，根据自发极化效应和压电极化效应等而形成二维电子气的区域。
或者，若为外延基板10用作肖特基二极管的基板而使用的情形，则作为功能层5形成一个III族氮化物层（例如GaN层）。
进而，若为将发光二极管的基板用作外延基板10的情形，则作为功能层5形成n型氮化物层（例如GaN层）、与目标的发光波长相应的组成比构成的由InAlGaN混合晶构成的发光层、p型氮化物层（例如GaN层）等。
通过使用具有如上所述的构成的外延基板10，能够更廉价地实现具有与在蓝宝石基板或SiC基板上形成III族氮化物层组的半导体元件（例如肖特基二极管或HEMT元件等）相同程度的特性的半导体元件。
例如、在由GaN形成功能层5的外延基板10上配臵阳极和阴极的同心圆型肖特基二极管中，能够实现小的漏电流和高的耐电压。
或者，如果在将功能层5以AlGaN／GaN层叠结构来构成以使适用于HEMT元件的情形下，则能够得到结晶质量优良，电子迁移率高的功能层5。
＜外延基板的制造方法＞
接着，将采用MOCVD法的情形作为例子，对制造外延基板10的方法进行概述。
首先，作为基底基板1准备（111）面的单晶硅晶片，并通过稀氢氟酸清洗来除去自然氧化膜，之后，实施SPM（Sulfuric-peroxidemix：硫酸双氧水）清洗，在晶片表面上形成厚度为数
Figure BDA00002897971100131
左右的氧化膜。并将其放臵在MOCVD装臵的反应器内。
然后，在规定的加热条件和气氛下形成各层。首先，由AlN构成的第一凹凸层31能以如下方式形成：在将基板温度保持在800℃以上且1200℃以下的规定的凹凸层形成温度，并使反应器内压力（也称为生长压力）处于0.1kPa-30kPa左右的状态下，按适当的摩尔流量比将作为铝原料的TMA（trimethylaluminum：三甲基铝）鼓泡气体和NH3气体导入反应器内，并且使成膜速度在20nm/min以上。第一凹凸层31以满足平均膜厚在40nm以上且200nm以下范围的方式形成。
此外，由SiAlxOyNz构成的界面层2以如下方式形成：在硅晶片达到凹凸层形成温度之后，且在形成第一凹凸层31之前，只将TMA鼓泡气体导入反应器内，并将晶片臵于TMA鼓泡气体气氛中。
第一平坦化层41的形成以如下方式实现：在形成第一凹凸层31后，保持基板温度以800℃以上且1200℃以下的规定的平坦化层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，以与要制作的第一平坦化层41的组成相应的规定的流量比，将作为镓原料的TMG（trimethylgallium：三甲基镓）鼓泡气体和NH3气体，或进而将TMA鼓泡气体导入反应器内，使至少NH3、TMA以及TMG中的一种发生反应。
除了使反应器内压力在20kPa以上，并且平均膜厚满足50nm以上且100nm以下的范围之外，第二凹凸层32的形成可以以与第一凹凸层31的形成相同的方式进行。此外，在使反应器内压力小于20kPa的情形下，由于界面I2不呈三维凹凸面，所以无法适宜地形成第二凹凸层32。
第二平坦化层42的形成能通过设定第一平坦化层41相同的形成条件而进行。
另外，使在第二平坦化层42上进一步层叠凹凸层3和平坦化层4的情形下的形成条件与第二凹凸层32和第二平坦化层42的形成条件相同便可。这意味着，对在第二基底层72上形成的基底层7实质上也以与第二基底层72相同的方式形成。换言之，可以说外延基板10具有在一个第一基底层71上层叠至少一个第二基底层72的构成。
超晶格结构层6的形成以如下方式进行：形成最上部的平坦化层4后，将基板温度保持在800℃以上且1200℃以下的规定的超晶格结构层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，与第一单位层6a和第二单位层6b的组成和膜厚相应地，交替变化导入反应器内的NH3气体和III族氮化物原料气体（TMI（Trimethylindium：三甲基铟）、TMA、TMG的鼓泡气体）的流量比。
功能层5的形成以如下方式实现：形成超晶格结构层6后，将基板温度保持在800℃以上且1200℃以下的规定的功能层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，以与要制作的功能层5的组成相应的流量比，将TMI鼓泡气体、TMA鼓泡气体、或TMG鼓泡气体的至少一种和NH3气体导入反应器内，以使NH3和TMI，TMA、和TMG的至少一种反应。如图1，在由不同组成的多个层构成功能层5的情形下，能适用与每个层组成相应的制作条件。
实施例
（实施例1）
在本实施例中，制作了第二基底层72的形成条件不同的十二种外延基板10（试料No.a-1至a-12），进行了功能层5的外观检查（检查是否产生裂纹的检查）和对位错密度的评价。具体而言，制作了不形成第二基底层72的外延基板10（试料No.a-1），和第二凹凸层32的厚度和形成压力、以及第二平坦化层42的Al摩尔分数yy（2）的值各不相同的十一种外延基板10（试料No.a-2至a-12）。但是，在任一试料中，均省略了界面层2和超晶格结构层6的形成。在表1中示出，在每个试料中固有的第二基底层72（第二凹凸层32和第二平坦化层42）的形成条件和各自的评价结果。
[表1]
Figure BDA00002897971100151
首先，作为基底基板1，准备直径4英寸、厚度525μm的（111）面单晶硅晶片（下面称为硅晶片）。对所准备的硅晶片利用氢氟酸/纯水＝1/10（体积比）组成的稀氢氟酸实施稀氢氟酸清洗和利用硫酸/双氧水＝1/1（体积比）组成的清洗液实施SPM清洗，在晶片表面上形成厚度为数
Figure BDA00002897971100161
的氧化膜，然后将硅晶片设臵在MOCVD装臵的反应器内。接着，使反应器内处于氢和氮的混合气氛，并加热至基板温度到达作为凹凸层形成温度的1050℃。
若基板温度达到1050℃，便向反应器内导入NH3气体，将基板表面在NH3气氛中暴露一分钟。
之后，将反应器内压力设为10kPa，以规定的流量比向反应器内导入TMA鼓泡气体，使NH3和TMA反应来形成表面具有三维凹凸形状的第一凹凸层31。此时，第一凹凸层31的生长速度（成膜速度）为20nm／min，目标平均膜厚为40nm。
若形成了第一凹凸层3，便接着在将基板温度保持在1050℃的状态下，使反应器内压力为20kPa，进而向反应器内导入TMG鼓泡气体，通过NH3、TMA以及TMG的反应，将作为第一平坦化层41的Al0.3Ga0.7N层的平均膜厚形成在50nm左右。
形成第一平坦化层41后，对于除了不形成第二基底层72的试料（a－1）的其他试料，根据每个试料采用不同的目标平均膜厚和反应器内压力之外，均以与第一凹凸层31相同的条件，形成了表面具有三维凹凸形状的第二凹凸层32。此外，使目标平均膜厚分为50nm、75nm、100nm、200nm这四种。另外，使反应器内压力分为10kPa、20kPa、30kPa、40kPa这四种。接着，以与第一平坦化层41的相同制作条件形成了第二平坦化层42。但是，使Al摩尔分数yy（2）的值分别为0.05、0.1、0.2、0.3的四个不同水平。
接着，使基板温度为1050℃，使反应器内压力为30kPa，通过使TMG与NH3发生反应来以800nm的厚度形成了作为功能层5的GaN层。由此得到了各外延基板10。
对得到的每个外延基板10，用肉眼和显微镜进行外观检查的结果，确认出在任一试料中的GaN层（功能层5）都没有裂纹。
另外，对每个外延基板10的GaN层（功能层5），测定了位错密度。如表1所示，未设臵第二基底层72的试料a-1的位错密度为5.7×109／cm2。另一方面，在设臵第二基底层72的试料中，a-3至a-5、和a-8至a-11的位错密度为1.9×109／cm2—2.3×109／cm2，是试料a-1的1／2程度。与此相比，使第二凹凸层32的平均膜厚为40nm的试料a-2、使第二凹凸层32的平均膜厚为200nm的试料a-6、使第二凹凸层32的生长压力为10kPa的试料a-7、以及使第二平坦化层42的Al摩尔分数yy（2）为0.3的试料a-12的位错密度最小也有3.9×1019／cm2，与前者之间存在十位数（order）以上的差距。
（实施例2）
除了设臵界面层2之外，以与实施例1相同的条件和顺序制作了十二种外延基板10（试料名b-1至b-12）。
具体而言，在基板温度达到凹凸层形成温度的1050℃那一刻，向反应器内导入NH3气体，将基板表面臵于NH3气氛一分钟，之后与实施例1不同地，暂时停止NH3气体供给，取而代之将TMA鼓泡气体导入反应器内并臵于TMA鼓泡气体气氛中一分钟。之后，再次将NH3气体导入反应器内，然后以与实施例1的相同的方式形成了各层。表2中示出了在每个试料中固有的第二基底层72（第二凹凸层32和第二平坦化层42）的形成条件和各自的评价结果。
[表2]
Figure BDA00002897971100171
对已形成第一凹凸层31的试料，根据TEM和HAADF像进行结构分析，进而SIMS(secondary ion mass spectrometry：二次离子质谱法)、和EDS（Energy Dispersive Spectroscopy：X射线能量色散谱）进行组成分析的结果，确认了：在AlN／Si界面形成有以3nm左右的膜厚由SiAlxOyNz（也简写为SiAlON）构成的非晶质状的界面层2，在该界面层2上作为第一凹凸层31的AlN层以具有三维的表面凹凸形状的方式堆积，N、O扩散固溶在硅晶片中，以及Si、O扩散固在AlN层中溶。
对最终得到的每个外延基板10，用肉眼和显微镜进行外观检查的结果，确认出在任一试料中的GaN层（功能层5）都没有裂纹。
另外，对每个外延基板10的GaN层（功能层5）测定了位错密度。如表2所示，未设臵第二基底层72的试料b-1的位错密度为2.9×109／cm2。另外，在实施例1中以与实现了低位错密度的条件相同的条件形成第二基底层72的试料b-3至b-5、和b-8至b-11的位错密度为1.0×109／cm2-1.2×109／cm2、是试料b-1的1／3程度。与此相比，在实施例1中只得到高位错密度的条件下形成第二基底层72的试料b-2、b-6、b-7、以及b-12的位错密度最小也有2.8×1019／cm2，与前者存在十位数以上的差距。
实施例1和实施例2的结果表示：使第二凹凸层32的平均膜厚为50nm以上且100mn以下，并使第二平坦化层42的Al摩尔分数yy（2）为0.2以下，由此能够实现具有适宜地降低了位错密度的功能层的外延基板10，该外延基板10的制作通过使第二凹凸层32的生长压力为20kPa以上来实现，进而通过设臵界面层2能进一步降低位错密度。

Claims (13)

1.一种半导体元件用外延基板，在由（111）取向的单晶硅所组成的基底基板上，以（0001）结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组，其特征在于，
所述外延基板具有：
基底层组，其在所述基底基板上形成，并由多个基底层重复层叠而成，所述基底层分别包括由AlN构成的第一III族氮化物层，和在所述第一III族氮化物层上形成、且由AlyyGazzN构成的第二III族氮化物层，其中y、z满足yy＋zz＝1、0≦yy＜1、0＜zz≦1，
在所述基底层组上外延形成的至少一个第三III族氮化物层；
所述第一III族氮化物层是由柱状或粒状的结晶或畴体中的至少一种构成的多结晶含有缺陷层；
所述第一III族氮化物层和所述第二III族氮化物层的界面是三维凹凸面；
在所述多个基底层中，将在所述基底基板的正上方形成的基底层作为第一基底层，并将所述第一基底层以外的基底层作为第二基底层时，
构成所述第二基底层的所述第一III族氮化物层的厚度在50nm以上且100nm以下，所述第二III族氮化物层由AlyyGazzN构成，其中y、z满足yy＋zz＝1、0≦yy≦0.2、0.8≦zz≦1。
2.权利要求1所述的半导体元件用外延基板，其特征在于，
在所述基底基板和所述第一基底层之间形成非晶质的界面层。
3.权利要求2所述的半导体元件用外延基板，其特征在于，所述界面层由SiAlxOyNz构成。
4.权利要求1-3中任一项所述的半导体元件用外延基板，其特征在于，
所述至少一个第三III族氮化物层包括超晶格结构层，该超晶格结构层是在所述基底层组的正上方周期性地层叠不同组成的两种以上III族氮化物层而形成的。
5.权利要求1-4中任一项所述的半导体元件用外延基板，其特征在于，所述至少一个第三III族氮化物层包括半导体元件的功能层。
6.一种半导体元件，采用权利要求1-5中任一项所述的外延基板而制作。
7.一种外延基板的制造方法，在作为（111）取向的单晶硅的基底基板上形成（0001）结晶面与所述基底基板的基板面大致平行的III族氮化物层组，其特征在于，
在所述基底基板上重复层叠多个基底层来形成基底层组的工序中，形成各个所述多个基底层的工序包括：
基底层组形成工序，其包括形成由AlN构成的第一III族氮化物层的第一形成工序、和在所述第一III族氮化物层上形成由AlyyGazzN构成的第二III族氮化物层的第二形成工序，其中y、z满足yy＋zz＝1、0≦yy＜1、0＜zz≦1，
第三形成工序，在所述基底层组上外延形成至少一个第三III族氮化物层；
在所述第一形成工序中，将所述第一III族氮化物层形成为表面呈三维凹凸面的多结晶含有缺陷层，所述多结晶含有缺陷层由柱状或者粒状的结晶或畴体中的至少一种构成；
在所述多个基底层中，将在所述基底基板的正上方形成的基底层作为第一基底层，并将所述第一基底层之外的基底层作为第二基底层时，
将构成所述第二基底层的所述第一III族氮化物层在20kPa以上的形成压力下形成为50nm以上且100nm以下的平均厚度，并由AlyyGazzN形成所述第二III族氮化物层，其中y、z满足yy＋zz＝1、0≦yy≦0.2、0.8≦zz≦1。
8.权利要求7所述的半导体元件用外延基板的制造方法，其特征在于，
进一步包括在所述基底基板和所述第一基底层之间形成非晶质的界面层的界面层形成工序。
9.权利要求8所述的半导体元件用外延基板的制造方法，其特征在于，所述界面层由SiAlxOyNz构成。
10.权利要求7-9中任一项所述的半导体元件用外延基板的制造方法，其特征在于，
所述第三形成工序包括在所述基底层组的正上方周期性地层叠不同组成的两种以上III族氮化物层的工序。
11.权利要求7-10中任一项所述的半导体元件用外延基板的制造方法，其特征在于，所述第三形成工序包括形成半导体元件的功能层的工序。
12.一种半导体元件用外延基板，采用权利要求7-11中任一项所述的外延基板的制造方法而制作。
13.一种半导体元件，具有采用权利要求7-11中任一项所述的外延基板的制造方法而制作的半导体元件用外延基板。
CN2011800433854A 2010-09-10 2011-08-19 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件 Pending CN103109351A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010203062 2010-09-10
JP2010-203062 2010-09-10
PCT/JP2011/068743 WO2012032915A1 (ja) 2010-09-10 2011-08-19 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子

Publications (1)

Publication Number Publication Date
CN103109351A true CN103109351A (zh) 2013-05-15

Family

ID=45810518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800433854A Pending CN103109351A (zh) 2010-09-10 2011-08-19 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件

Country Status (6)

Country Link
US (1) US8853829B2 (zh)
EP (1) EP2615629A4 (zh)
JP (1) JP5937513B2 (zh)
KR (1) KR20130112868A (zh)
CN (1) CN103109351A (zh)
WO (1) WO2012032915A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465749A (zh) * 2014-12-05 2015-03-25 中山大学 一种厚膜高耐压氮化物半导体外延结构及其生长方法
CN105895585A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN113990940A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
TWI657169B (zh) 2013-04-22 2019-04-21 傲思丹度科技公司 半極性ｉｉｉ氮化物膜及製造該膜之材料及方法
US9691680B2 (en) 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
US9954089B2 (en) 2016-06-20 2018-04-24 Infineon Technologies Americas Corp. Low dislocation density III-nitride semiconductor component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP2000311863A (ja) * 1999-02-26 2000-11-07 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2006005331A (ja) * 2004-05-18 2006-01-05 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
CN101438429A (zh) * 2006-05-10 2009-05-20 昭和电工株式会社 Ⅲ族氮化物化合物半导体叠层结构体
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
US20100078678A1 (en) * 2008-09-30 2010-04-01 Furukawa Electric Co., Ltd. Semiconductor electronic device and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2004165502A (ja) * 2002-11-14 2004-06-10 Hitachi Cable Ltd 窒化物系化合物半導体結晶成長方法
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
JP4811376B2 (ja) * 2007-09-25 2011-11-09 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275226A (ja) * 1996-02-09 1997-10-21 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体受光素子及びその製造方法
JP2000311863A (ja) * 1999-02-26 2000-11-07 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2006005331A (ja) * 2004-05-18 2006-01-05 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
CN101438429A (zh) * 2006-05-10 2009-05-20 昭和电工株式会社 Ⅲ族氮化物化合物半导体叠层结构体
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
US20100078678A1 (en) * 2008-09-30 2010-04-01 Furukawa Electric Co., Ltd. Semiconductor electronic device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465749A (zh) * 2014-12-05 2015-03-25 中山大学 一种厚膜高耐压氮化物半导体外延结构及其生长方法
CN105895585A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US9997397B2 (en) 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
CN105895585B (zh) * 2015-02-13 2019-07-16 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN113990940A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法

Also Published As

Publication number Publication date
EP2615629A4 (en) 2014-02-26
JPWO2012032915A1 (ja) 2014-01-20
US8853829B2 (en) 2014-10-07
KR20130112868A (ko) 2013-10-14
WO2012032915A1 (ja) 2012-03-15
JP5937513B2 (ja) 2016-06-22
EP2615629A1 (en) 2013-07-17
US20130181327A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN102511075B (zh) 外延基板以及外延基板的制造方法
CN103109351A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102870195A (zh) 外延基板以及外延基板的制造方法
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
CN104126223A (zh) 半导体元件及半导体元件的制造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP5491116B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130515