JP2006005331A - Iii族窒化物半導体結晶およびその製造方法、iii族窒化物半導体デバイスおよびその製造方法ならびに発光機器 - Google Patents

Iii族窒化物半導体結晶およびその製造方法、iii族窒化物半導体デバイスおよびその製造方法ならびに発光機器 Download PDF

Info

Publication number
JP2006005331A
JP2006005331A JP2005117967A JP2005117967A JP2006005331A JP 2006005331 A JP2006005331 A JP 2006005331A JP 2005117967 A JP2005117967 A JP 2005117967A JP 2005117967 A JP2005117967 A JP 2005117967A JP 2006005331 A JP2006005331 A JP 2006005331A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
semiconductor crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005117967A
Other languages
English (en)
Other versions
JP5194334B2 (ja
Inventor
Seiji Nakahata
成二 中畑
Hideaki Nakahata
英章 中幡
Koji Uematsu
康二 上松
Makoto Kiyama
誠 木山
Yoichi Nagai
陽一 永井
Takao Nakamura
孝夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005117967A priority Critical patent/JP5194334B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2005800160353A priority patent/CN1957447B/zh
Priority to PCT/JP2005/008745 priority patent/WO2005112080A1/ja
Priority to KR1020067022342A priority patent/KR101218869B1/ko
Priority to CN2010101712683A priority patent/CN101882571B/zh
Priority to EP05739204A priority patent/EP1748470A4/en
Priority to US10/598,934 priority patent/US7732236B2/en
Priority to TW094116106A priority patent/TWI395341B/zh
Publication of JP2006005331A publication Critical patent/JP2006005331A/ja
Priority to US12/767,783 priority patent/US8362521B2/en
Application granted granted Critical
Publication of JP5194334B2 publication Critical patent/JP5194334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02645Seed materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 半導体デバイス程度の大きさのIII族窒化物半導体結晶およびその製造方法、III族窒化物半導体デバイスおよびその製造方法ならびに発光機器を提供する。
【解決手段】 下地基板1上に1以上のIII族窒化物半導体結晶基板11を成長させる工程と、III族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる工程と、III族窒化物半導体結晶基板11およびIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を下地基板1から分離する工程とを含み、III族窒化物半導体結晶10の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体結晶の製造方法。
【選択図】 図1

Description

本発明は、半導体デバイスに用いられるIII族窒化物半導体結晶およびその製造方法、III族窒化物半導体デバイスおよびその製造方法ならびにそのIII族窒化物半導体デバイスを含む発光機器に関する。
III族窒化物半導体結晶は、発光ダイオード(Light Emitting Diode、以下LEDという)、レーザダイオード(Laser Diode、以下LDという)などの半導体デバイスに広く用いられている。
III族窒化物半導体結晶を含むIII族窒化物半導体デバイスは、従来、以下の多くの工程を経て製造されていた。すなわち、下地基板上に厚いIII族窒化物半導体結晶を形成する工程、この結晶から下地基板を除去する工程、および上記結晶をスライスする工程、スライスされた結晶を研削盤および/または研磨盤の結晶ホルダに取り付ける工程、砥粒径を小さくしながら上記結晶の一方の主面を表面加工する(研削および/または研磨することをいう、以下同じ)工程、結晶ホルダから一方の主面が加工された結晶を取り外す工程、一方の主面が加工された結晶を他方の主面が加工されるように結晶ホルダに取り付ける工程、砥粒径を小さくしながら上記結晶の他方の主面を加工する工程、結晶ホルダから両方の主面が加工された結晶を取り外す工程、両方の主面が加工された結晶を洗浄する工程を経て清浄度の高い所定厚さのIII族窒化物半導体結晶基板を得る。さらに、このIII族窒化物半導体結晶基板上に1層以上のIII族半導体結晶層を形成する工程および所定の大きさのチップに切り出す工程を経て所定の大きさの半導体デバイスを得る(たとえば、特許文献1を参照)。
ここで、下地基板が成長させようとするIII族窒化物以外の材料によって構成されている異種基板である場合に、大きなIII族窒化物半導体結晶を得ようとすると、異種基板上にIII族窒化物半導体結晶を100μm〜200μm程度成長する工程、異種基板の一部を除去する工程、再度III族窒化物半導体結晶を100μm〜200μm程度成長させる工程、残った異種基板を除去する工程、さらにその上にIII族窒化物半導体結晶を成長させる工程などをさらに必要とする(たとえば、特許文献2を参照)。
このように、従来の製造方法は、上記のように製造工程が多く、特に、III族窒化物半導体結晶のスライスおよび研削・研磨工程、チップへの切り出し工程には、長時間を要するため、非効率的なものであった。
そこで、より効率よく所定の大きさのIII族窒化物半導体デバイスを製造することが要望されていた。
特開2002−261014号公報 特開平11−1399号公報
上記の状況に鑑み、本発明は、半導体デバイス程度の寸法のIII族窒化物半導体結晶およびその効率的な製造方法、III族窒化物半導体デバイスおよびその効率的な製造方法ならびにそのIII族窒化物半導体デバイスを含む発光機器を提供することを目的とする。
本発明は、下地基板上に1個以上のIII族窒化物半導体結晶を成長させる工程と、III族窒化物半導体結晶を下地基板から分離する工程とを含み、III族窒化物半導体結晶の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体結晶の製造方法である。
本発明にかかるIII族窒化物半導体結晶の製造方法において、III族窒化物半導体結晶の主面の面積を前記下地基板の主面の面積より小さくすることができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法において、1個以上のIII族窒化物半導体結晶を成長させる工程が、下地基板上に1個以上の開口部を有するマスク層を形成する工程と、少なくともこのマスク層の開口部下に位置する下地基板の開口面上にIII族窒化物半導体結晶を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法において、上記開口部は、2個以上の小開口部の群により形成することができる。すなわち、1個以上のIII族窒化物半導体結晶を成長させる工程が、下地基板上に2個以上の小開口部の群により形成される開口部を1個以上有するマスク層を形成する工程と、少なくともこのマスク層の開口部下に位置する下地基板の開口面上にIII族窒化物半導体結晶を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法において、1個以上のIII族窒化物半導体結晶を成長させる工程が、下地基板上に1個以上の種結晶を配置する工程と、この種結晶を核としてIII族窒化物半導体結晶を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法においては、III族窒化物半導体結晶を下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いることができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法により得られるIII族窒化物半導体結晶の形状を、六角平板状、四角平板状または三角平板状とすることができる。
また、本発明にかかるIII族窒化物半導体結晶の製造方法において、III族窒化物半導体結晶の成長速度を10μm/hr以上300μm/hr以下とすることができる。また、III族窒化物結晶の不純物濃度を5×1019cm-3以下とすることができる。また、III族窒化物結晶の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角を0°以上4°以下とすることができる。
本発明は、上記のIII族窒化物半導体結晶の製造方法を用いて製造されたIII族窒化物半導体結晶である。
本発明は、下地基板上に1個以上のIII族窒化物半導体結晶基板を成長させる工程と、III族窒化物半導体結晶基板上に1層以上のIII族窒化物半導体結晶層を成長させる工程と、III族窒化物半導体結晶基板およびIII族窒化物半導体結晶層から構成されるIII族窒化物半導体結晶を下地基板から分離する工程とを含み、III族窒化物半導体結晶の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体デバイスの製造方法である。
本発明にかかるIII族窒化物半導体デバイスの製造方法において、III族窒化物半導体結晶基板の主面の面積を前記下地基板の主面の面積より小さくすることができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法において、1個以上のIII族窒化物半導体結晶基板を成長させる工程が、下地基板上に1個以上の開口部を有するマスク層を形成する工程と、少なくともマスク層の開口部下に位置する下地基板の開口面上にIII族窒化物半導体結晶基板を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法において、上記開口部は、2個以上の小開口部の群により形成することができる。すなわち、1個以上のIII族窒化物半導体結晶基板を成長させる工程が、下地基板上に2個以上の小開口部の群により形成される開口部を1個以上有するマスク層を形成する工程と、少なくともこのマスク層の開口部下に位置する下地基板の開口面上にIII族窒化物半導体結晶を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法において、1個以上のIII族窒化物半導体結晶基板を成長させる工程が、下地基板上に1個以上の種結晶を配置する工程と、種結晶を核としてIII族窒化物半導体結晶基板を成長させる工程とを含むことができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法においては、III族窒化物半導体結晶基板およびIII族窒化物半導体結晶層から構成されるIII族窒化物半導体結晶を下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いることができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法により得られるIII族窒化物半導体結晶基板およびIII族窒化物結晶層の形状を、六角平板状、四角平板状または三角平板状とすることができる。
また、本発明にかかるIII族窒化物半導体デバイスの製造方法において、III族窒化物半導体結晶基板の成長速度を10μm/hr以上300μm/hr以下とすることができる。また、III族窒化物結晶基板の不純物濃度を5×1019cm-3以下とすることができる。また、III族窒化物結晶基板の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角を0°以上4°以下とすることができる。
また、本発明は、上記のIII族窒化物半導体デバイスの製造方法を用いて製造されたIII族窒化物半導体デバイスである。
本発明にかかるIII族窒化物半導体デバイスにおいて、III族窒化物半導体結晶基板の裏面に凹凸表面を形成することができる。さらに、本発明にかかるIII族窒化物半導体デバイスにおいて、III族窒化物半導体結晶基板の裏面に形成される凹凸表面の表面粗さRP-Vを0.01μm以上50μm以下とすることができる。ここで、III族窒化物半導体基板の裏面とは、III族窒化物半導体基板において、1層以上のIII族窒化物半導体結晶層が形成されている面と反対側の面をいう。
さらに、本発明は、上記III族窒化物半導体デバイスを含む発光機器であって、III族窒化物半導体デバイスは、III族窒化物半導体結晶基板と、III族窒化物半導体結晶基板の第1の主面の側に、n型III族窒化物半導体層と、III族窒化物半導体基板から見てn型III族窒化物半導体結晶層より遠くに位置するp型III族窒化物半導体結晶層と、n型III族窒化物半導体結晶層およびp型III族窒化物半導体結晶層の間に位置する発光層とを備え、III族窒化物半導体結晶基板の比抵抗が0.5Ω・cm以下であり、p型III族窒化物半導体結晶層の側をダウン実装し、III族窒化物半導体結晶基板の第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする発光機器である。
上記のように、本発明によると、半導体デバイス程度の大きさのIII族窒化物半導体結晶およびその効率的な製造方法、III族窒化物半導体デバイスおよびその効率的な製造方法ならびにそのIII族窒化物半導体デバイスを含む発光機器を提供することができる。
(実施形態1)
本発明にかかる一つのIII族窒化物半導体結晶の製造方法は、図1を参照して、図1(a)および図1(b)に示すように、下地基板1上に1個以上のIII族窒化物結晶10を成長させる工程と、図1(c)または図1(d)に示すように、このIII族窒化物結晶10を下地基板1から分離する工程とを含み、III族窒化物半導体結晶の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下という半導体デバイス程度の大きさであるIII族窒化物半導体結晶の製造方法である。ここで、III族窒化物半導体結晶の幅とは、III族窒化物半導体結晶の形状が、円形状の場合はその直径をいい、多角形状の場合は一つの辺と向かい合う辺または角との距離をいう。かかる製造方法により、従来の製造方法のようなIII族窒化物半導体結晶のスライス、表面加工およびチップ化などの工程を得ることなく、直接的かつ効率的に半導体デバイス程度の大きさのIII族窒化物半導体結晶が得られる。
本実施形態におけるIII族窒化物半導体結晶の製造方法においては、図1を参照して、III族半導体結晶の主面(図1における下面10または上面10bに相当)の面積は、下地基板1の主面1hの面積より小さくできる。これにより、大きな下地基板を用いても、直接的かつ効率的に半導体デバイス程度の大きさのIII族窒化物結晶を製造することができる。
本実施形態におけるIII族窒化物半導体結晶の製造方法は、詳しくは、下地基板1上に1個以上のIII族窒化物結晶10を成長させる工程として、図1(a)に示す下地基板1に1個以上の開口部2aを有するマスク層2を形成する工程と、図1(b)に示すマスク層2の開口部2a下に位置する下地基板1の開口面1a上にIII族窒化物半導体結晶10を成長させる工程とを含む。
図1(a)に示す開口部2aを有するマスク層2を形成する工程において、開口部2aの大きさには、特に制限はないが、開口部2aの開口幅Wwは0.2mm以上50mm以下であることが、幅が0.2mm以上50mm以下であるIII族窒化物半導体結晶を容易に得る点から好ましい。また、開口部の分布にも、特に制限はないが、均一に分散していることが、大きさの均一なIII族窒化物半導体結晶を容易に得る点から好ましい。開口部の形状は、特に制限はなく、円形状であると多角形状であるとを問わないが、六方晶系または立方晶系に属するIII族窒化物半導体結晶は、六角平板状、四角平板状または三角平板状の形状をとりやすいことから、六角形状、四角形状または三角形状であることが好ましい。ここで、開口部の開口幅とは、円状の開口部の場合は直径、多角形の場合は一つの辺と向かい合う辺または角との距離をいう。さらに、マスク層は、III族窒化物半導体結晶の成長を抑制するものであれば特に制限はなく、SiO2、Si34、W、Ni、Tiなどが好ましく用いられる。
図1(b)に示す下地基板1の開口面1a上にIII族窒化物半導体結晶を成長させる工程において、成長させられるIII族窒化物半導体結晶10は、1層の結晶層とは限らず、2層以上の結晶層であってもよい。たとえば、III族窒化物半導体結晶10が、III族窒化物半導体結晶基板11およびそのIII族窒化物半導体結晶基板11上に形成された1層以上のIII族窒化物半導体結晶層12から構成されるものであってもよい。この場合は、III族窒化物半導体結晶を成長させる工程は、下地基板1の開口面1a上にIII族窒化物半導体結晶基板11を成長させる工程、III族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる工程を含むことになる。
また、III族窒化物結晶の成長方法には、特に制限がなく、HVPE(Hydride Vapor Phase Epitaxy;ハイドライド気相成長法)法、MOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相堆積法)法、MBE(Molecular Beam Epitaxy;分子線エピタキシ)法などの各種気相成長法が好ましく用いられる。なかでも、III族窒化物半導体結晶基板11のように厚い層を形成する場合は成長速度の大きいHVPE法が、薄くても表面の平坦性が求められるIII族窒化物半導体結晶層12の成長には、MOCVD法が特に好ましく用いられる。
本実施形態においては、III族窒化物半導体結晶10は、下地基板の開口面1a上のみに成長し、マスク層2上には成長しない。このような、III族窒化物半導体結晶の成長は、マスク層において開口部の間隔Pwと開口部の開口幅Wwとの差が小さいとき、マスク層の材質としてSi34またはWを使用したときに起こりやすく、また結晶の成長温度が高く、成長時間が短いときに起こりやすい。
III族窒化物半導体結晶10を上記下地基板1から分離する方法には、特に制限はないが、レーザ、へき開などによって機械的に分離する方法、エッチングなどによって化学的に分離する方法が、III族窒化物半導体結晶10のダメージが少ない点から、好ましく用いられる。
レーザによって機械的に分離する方法とは、図1(c)を参照して、III族窒化物半導体結晶10において下地基板1に接する下面(下地基板側表面)10aと下地基板の開口面1aとをレーザにより切断することにより、III族窒化物半導体結晶10を下地基板1から分離する方法である。
上記のレーザによる分離方法は、たとえばIII族窒化物半導体結晶10のバンドギャップエネルギーが、下地基板1のバンドギャップエネルギーより小さい場合に好ましく用いられる。この場合、下地基板1側からレーザを照射することにより、下地基板にダメージを与えることなくIII族窒化物結晶10と下地基板1とを分離することができるため、下地基板を再度利用することができる。
また、III族窒化物半導体結晶のバンドギャップエネルギーと下地基板のバンドギャップエネルギーとが等しいまたはそれらの差が少ない場合には、III族窒化物半導体結晶および下地基板のバンドギャップエネルギーよりバンドギャップエネルギーの小さい分離層を、マスク層形成後の下地基板とIII族窒化物結晶との間に予め形成し、下地基板側からレーザを照射して分離層を切断することにより、III族窒化物結晶と下地基板とをダメージを与えることなく分離することができる。
へき開によって機械的に分離する方法とは、III族窒化物半導体結晶が特定の指数面(たとえば、(0001)面、(1−100)面、ここで指数面とは、その面指数を有する面をいう、以下同じ)において割れやすい性質を利用してIII族窒化物半導体結晶10を下地基板1から分離する方法である。たとえば、(1−100)面を主面とする下地基板上に(1−100)面を主面とするIII族窒化物半導体結晶を成長させ、下地基板とIII族窒化物半導体結晶の界面をへき開することにより、III族窒化物結晶と下地基板とをダメージを与えることなく分離することができる。
他の機械的に分離する方法として、下地基板1とその上に成長させるIII族窒化物半導体結晶の間に機械的に脆弱な層を挿入させる方法もある。具体的には、下地基板1上に炭素(C)をドーピングした厚さ数μm〜数十μmのIII族窒化物結晶層(機械的に脆弱な層)を成長した後、所望のIII族窒化物結晶を成長させる方法である。すなわち、CをドープしたIII族窒化物結晶は、Cをドープしていない結晶に比べて脆弱であるため、弱い力を加えることで下地基板1から分離することができる。なお、脆弱な層を得るためのドーパントはCだけに限られるものではなく、結晶を脆弱にするドーパントであればよい。
また、エッチングによって化学的に分離する方法としては、図1(d)を参照して、エッチング剤を用いてマスク層2およびIII族窒化物半導体結晶において下地基板1に接する下面10aをエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離する方法がある。ここで、Si34、SiO2などのマスク層2をエッチングするためのエッチング剤としてはフッ酸などの腐食性酸が用いられ、W、Ni、Tiなどのマスク層2をエッチングするためのエッチング剤としては硝酸、フッ酸、硫酸銅などからなる混酸が用いられ、III族窒化物半導体結晶10において下地基板1に接する下面10aをエッチングするためのエッチング剤としてはKOHなどの強塩基が用いられる。
ここで、ウルツ鉱構造を有するIII族窒化物半導体結晶は、結晶の<0001>方向に窒素元素からなる原子層とIII族元素からなる原子層とが交互に配列された結晶構造を有しており、結晶の<0001>方向に垂直な面には、窒素元素からなる原子面と、III族元素からなる原子面とが存在する。下地基板上にIII族窒化物半導体結晶が<0001>方向に成長する際には、通常、下地基板上から結晶の成長方向に窒素元素からなる原子層、III族元素からなる原子層、窒素元素からなる原子層、III族元素からなる原子層・・・の順で結晶成長するため、図1(d)を参照して、III族窒化物半導体結晶10において下地基板1に接する下面10aは窒素元素からなる原子面となり、上面10bはIII族元素からなる原子面となる。III族窒化物半導体結晶は化学的に安定な結晶であり、III族元素からなる原子面である上面10bの方からはエッチングされにくいが、窒素元素からなる原子面である下面10aの方からはKOHなどの強塩基によって容易にエッチングされる。
なお、図示はしないが、エッチングによって化学的に分離する方法としては、下地基板1をエッチングによって除去することもできる。Siなどの下地基板をエッチングするためのエッチング剤としてはフッ酸などの腐食性酸が用いられる。
本実施形態のIII族窒化物半導体結晶の成長速度は、10μm以上300μm以下であることが好ましい。III族窒化物半導体結晶の成長速度が、10μm未満であると製造効率が低下し、300μmを超えるとIII族窒化物半導体結晶に空孔などの欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のIII族窒化物結晶の不純物濃度は、5×1019cm-3以下であることが好ましい。III族窒化物結晶の不純物濃度は、5×1019cm-3を超えると、III族窒化物半導体結晶に欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のIII族窒化物結晶の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角が、0°以上4°以下であることが好ましい。ここで、オフ角が0°とは、III族窒化物結晶の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とが平行であることを意味する。このオフ角が4°を超えると、III族窒化物結晶に欠陥が導入されやすくなりクラックが発生しやすくなる。
ここで、結晶系が六方晶系の下地基板の場合は、通常、下地基板の主面の指数面と同一の指数面を主面とするIII族窒化物結晶が成長しやすい。また、下地基板がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばSi(111)面ならばIII族窒化物結晶は(0001)面が成長しやすい。また、下地基板の主面とある指数面とのオフ角とIII族窒化物結晶の主面とその指数面とのオフ角はおおむね一致する。
(実施形態2)
本発明にかかる別のIII族窒化物半導体結晶の製造方法は、図2を参照して、下地基板1上に1以上のIII族窒化物結晶10を成長させる工程として、図2(a)に示す下地基板1に1以上の開口部2aを有するマスク層2を形成する工程と、図2(b)に示すマスク層2の開口部2a下に位置する下地基板の開口面1aおよび開口部2aを取り囲むマスク層の一部上面2b上にIII族窒化物半導体結晶10を成長させる工程とを含む。
実施形態1はIII族窒化物半導体結晶をマスク層の開口部下に位置する下地基板1の開口面1a上のみに成長させるのに対し、本実施形態はマスク層2の開口部2a下に位置する下地基板1の開口面1a上のみならず開口部2aを取り囲むマスク層2の一部上面2b上にもIII族窒化物半導体結晶10が成長する点で異なる。このような、III族窒化物半導体結晶の成長は、マスク層において開口部の間隔Pwと開口部の開口幅Wwとの差が大きいときに起こりやすく、また結晶の成長温度が高く、原料ガス圧力が低く、成長時間が短いときに起こりやすい。
本実施形態においては、III族窒化物半導体結晶10を上記下地基板1から分離する方法としては、図2(c)および図2(d)に示すようなエッチングによって化学的に分離する方法が好ましい。すなわち、図2(c)に示すように、フッ酸などの腐食性酸を用いてSiO2、Si34などのマスク層2をエッチングした後、図2(d)に示すように、KOHなどの強塩基を用いてIII族窒化物半導体結晶において下地基板1に接する下面10aをエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離する。本実施形態においては、マスク層2がIII族窒化物半導体結晶10における下地基板側の表面の一部に入りこんだ形状となっているため、マスク層2をエッチングにより除去することにより、III族窒化物半導体結晶において下地基板と接する下面10aである窒素元素からなる原子面のエッチングが容易になる。
また、本実施形態におけるIII族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態1と同様である。
(実施形態3)
本発明にかかるまた別のIII族窒化物半導体結晶の製造方法は、図3を参照して、下地基板1上に1以上のIII族窒化物結晶10を成長させる工程として、図3(a)に示す下地基板1に1以上の開口部2aを有するマスク層2を形成する工程と、図3(b)に示すマスク層2の開口部2a下に位置する下地基板の開口面1aにIII族窒化物半導体結晶10を成長させるとともに、マスク層2上に極性が反転したIII族窒化物半導体極性反転結晶3を成長させる工程とを含む。このような、III族窒化物半導体結晶10およびIII族窒化物半導体極性反転結晶3の成長は、マスク層において開口部の間隔Pwと開口部の開口幅Wwとの差が大きいとき、マスク層の材質としてNiまたはTiを使用したときに起こりやすく、また結晶の成長温度が低く、原料ガス圧が高いときに起こりやすい。
ここで、極性が反転するとは、III族窒化物半導体結晶において、<hklu>軸に垂直な対向する2面である(hklu)面と(−h−k−l−u)面とを構成する原子面が反転することをいう(ここで、l=−h−kである)。上記のように、下地基板上にIII族窒化物半導体結晶が成長する際には、通常、下地基板上から結晶の成長方向に、窒素元素からなる原子層、III族元素からなる原子層、窒素元素からなる原子層、III族元素からなる原子層・・・の順で結晶成長するため、図3(b)を参照して、III族窒化物半導体結晶10において下地基板1に接する下面10aは窒素元素からなる原子面となり、上面10bはIII族元素からなる原子面となる。
これに対して、SiO2、Ni、Tiなどのマスク層上にIII族窒化物半導体結晶が成長する際には、マスク層上から結晶の成長方向に、III族元素からなる原子層、窒素元素からなる原子層、III族元素からなる原子層、窒素元素からなる原子層・・・の順で結晶成長するため、図3(b)を参照して、III族窒化物半導体極性反転結晶においてマスク層2に接する下面3aはIII族元素からなる原子面となり、上面3bは窒素元素からなる原子面となる。また、III族窒化物半導体結晶は、上記のように、III族元素からなる原子面の方からはエッチングされにくいが、窒素元素からなる原子面の方からはKOHなどの強塩基によって容易にエッチングされる。
したがって、本実施形態においては、III族窒化物半導体結晶10を上記下地基板1から分離する工程としては、図3(c)に示すように、マスク層2上に成長したIII族窒化物半導体極性反転結晶3を上面3bである窒素元素からなる原子面の方からKOHなどの強塩基を用いてエッチングした後、SiO2、Ni、Tiなどのマスク層2を、フッ酸などの腐食性酸または硝酸、フッ酸、硫酸銅などからなる混酸を用いてエッチングする。さらに、図3(d)に示すように、KOHなどの強塩基を用いてIII族窒化物半導体結晶10において下地基板1に接する下面10aをエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離することができる。
なお、III族窒化物半導体結晶の下面の面積が大きくなって、上記エッチングが困難となる場合は、図示はしないが、III族窒化物半導体結晶と下地基板との界面をレーザなどで切断することにより、III族窒化物半導体結晶を上記下地基板から分離することもできる。
また、本実施形態におけるIII族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態1と同様である。
(実施形態4)
本発明にかかるさらに別のIII族窒化物半導体結晶の製造方法は、下地基板1上に1個以上のIII族窒化物結晶10を成長させる工程として、図4を参照して、図4(a)に示すように下地基板1上に2個以上の小開口部2sの群により形成される開口部2aを1個以上有するマスク層2を形成する工程と、図4(b)に示すように少なくともこのマスク層2の開口部2a下に位置する下地基板1の開口面1a上にIII族窒化物半導体結晶10を成長させる工程とを含む。
開口部2aの大きさが大きくなるほど成長するIII族窒化物結晶にクラックが発生しやすくなる傾向があるが、開口部2aを小開口部2sの群により形成することにより、III族窒化半導体結晶のクラック発生を抑制することができる。小開口部によるIII族窒化物半導体結晶のクラック抑制効果は、III族窒化物結晶の幅(開口部の幅にほぼ等しい)が200μm以上で特に大きく、クラックを発生させずに幅が50000μmのIII族窒化物半導体結晶を成長させることも可能となる。
図5を参照して、マスク層2の開口部2aは、2個以上の小開口部2sの群から形成されている。小開口部2sの配列は特に制限はないが、III族窒化物半導体結晶を均一に成長させる観点から、均一に一定の間隔で、小開口部の中心が正三角形または正四角形の頂点となるように配列されていることが好ましい。また、小開口部の幅WSは0.5μm以上200μm以下が好ましく、小開口部の間隔PSは1μm以上250μm以下が好ましい。小開口部の幅WSが0.5μm未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、200μmを超えるとIII族窒化物半導体結晶のクラックを抑制する効果が低減する。小開口部の間隔PSが1μm未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、250μmを超えるとIII族窒化物半導体結晶のクラックを抑制する効果が低減する。
本実施形態においては、上記のように小開口部の幅WSおよび小開口部の間隔PSが小さいため、開口面1aの領域内の小開口面1s上のみならずマスク部2p上にもIII族窒化物半導体結晶が成長する。また、本実施形態におけるIII族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態1と同様である。また、本実施形態は、実施形態2、実施形態3の場合にも適用可能である。
(実施形態5)
本発明にかかるさらに別のIII族窒化物半導体結晶の製造方法は、図6を参照して、下地基板1上に1個以上のIII族窒化物結晶10を成長させる工程として、図6(a)に示す下地基板1に1個以上の種結晶4を配置する工程と、図6(b)に示す種結晶4を核としてIII族窒化物半導体結晶10を成長させる工程とを含む。なお、種結晶は、特に制限はないが、品質のよい結晶を得る点から、成長させようとするIII族窒化物半導体結晶と同種の結晶であることが好ましい。
種結晶を配置する1つの方法(実施形態5a)として、下地基板1上に種結晶4をおいた場合、種結晶を核として成長したIII族窒化物半導体結晶10が下地基板1に固着することが少なく、図6(c)に示すように、少しの力を加えただけでIII族窒化物半導体結晶10を下地基板1から分離することができる。なお、III族窒化物半導体結晶10が下地基板1から外れにくい場合は、III族窒化物結晶半導体結晶10における下地基板1に接する下面10aを、レーザなどにより切断することにより、またはKOHなどの強塩基によってエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離することもできる。
また、種結晶を配置する別の方法(実施形態5b)として、図7(a)に示すように、下地基板1上に下地III族窒化物結晶9を形成する工程、1個以上の開口部2aを有するマスク層2(マスク部2p)を形成する工程、図7(b)に示すように、開口部2a下に位置する下地III族窒化物結晶9aをエッチングする工程、図7(c)に示すように、マスク部2pを除去する工程を含み、残った下地III族窒化物結晶を種結晶4として、下地基板1上に配置するものである。
実施形態5bにおいては、種結晶4として残った下地III族窒化物結晶を核としてIII族窒化物半導体結晶10を成長させて、成長させたIII族窒化物結晶半導体結晶10における下地基板1の種結晶4に接する下面10aを、レーザなどにより切断することにより、またはKOHなどの強塩基によってエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離することができる。
本実施形態(実施形態5aおよび実施形態5b)においては、下地基板と種結晶の密着度が低い、もしくは接触面積が小さいことから、クラックを発生させることなく幅が50000μmのIII族窒化物半導体結晶を成長させることが可能となる。
本実施形態におけるIII族窒化物半導体結晶の成長速度、不純物濃度に関しては、実施形態1と同様である。III族窒化物半導体結晶の主面および主面と指数面とのオフ角は、種結晶の主面および主面と指数面とのオフ角と密接な関係にある。すなわち、結晶系が六方晶系の種結晶の場合は、通常、種結晶の主面の指数面と同一の指数面を主面とするIII族窒化物結晶が成長しやすい。また、種結晶がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばSi(111)面ならばIII族窒化物結晶は(0001)面が成長しやすい。また、種結晶の主面とある指数面とのオフ角とIII族窒化物結晶の主面とその指数面とのオフ角はおおむね一致する。
ここで、III族窒化物半導体結晶は、六方晶系または立方晶系に属するため、図8に示すように、上記実施形態1〜実施形態5において成長するIII族窒化物半導体結晶10の形状は、下面10aおよび上面10bが六角形状である六角平板状(図8(a))、下面10aおよび上面10bが四角形状である四角平板状(図8(b))または下面10aおよび上面10bが三角形状である三角平板状(図8(c))となりやすい。ここで、四角平板には、四角形の形状が正方形、長方形、ひし形となるものが含まれる。また、図8に示すように、上記六角平板、四角平板または三角平板の下面10aと側面10sとのなす角θは、結晶の成長条件により、30°〜90°の角度をとり得る。特に、上記の角θは、60°および90°付近の値をとることが多い。
なお、図8に示すように、III族窒化物半導体結晶10の幅Wとは下面10aにおける一つの辺と向かい合う辺または角との距離をいい、III族窒化物半導体結晶10の厚さTとは、下面10aと上面10bとの距離をいう。
(実施形態6)
本発明にかかる一つのIII族窒化物半導体デバイスの製造方法は、図1を参照して、図1(a)および図1(b)に示すように、下地基板1上に1個以上のIII族窒化物半導体結晶基板11を成長させる工程と、図1(b)に示すように、III族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる工程と、図1(c)または図1(d)に示すように、III族窒化物半導体結晶基板11およびIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を下地基板1から分離する工程を含み、III族窒化物半導体結晶10の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体デバイスの製造方法である。
本実施形態におけるIII族窒化物半導体デバイスの製造方法においては、図1を参照して、III族半導体結晶基板11の主面(図1における下面10に相当)の面積は、下地基板1の主面1hの面積より小さくできる。これにより、大きな下地基板を用いても、直接的かつ効率的に半導体デバイス程度の大きさのIII族窒化物半導体デバイスを製造することができる。
本実施形態におけるIII族窒化物半導体デバイスの製造方法は、詳しくは、下地基板1上に1個以上のIII族窒化物結晶基板11を成長させる工程として、図1(a)に示す下地基板1に1個以上の開口部2aを有するマスク層2を形成する工程と、図1(b)に示すマスク層2の開口部2a下に位置する下地基板1の開口面1a上にIII族窒化物半導体結晶基板11を成長させる工程とを含む。ここで、III族窒化物半導体結晶基板11を成長させる方法および条件は、実施形態1におけるIII族窒化物半導体結晶10を成長させる方法および条件と同様である。
次に、図1(b)に示すように、上記III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12を成長させる。このように既にチップ状のIII族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる工程を設けることにより、III族窒化物半導体結晶基板11およびIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10の表面加工、さらにはその後のチップ化の工程を省略することができる。ここで、III族窒化物半導体結晶層12の成長方法には、特に制限がなく、HVPE法、MOCVD法、MBE法などの各種気相成長法が好ましく用いられ、結晶層表面の平坦性に優れる点からMOCVD法が特に好ましく用いられる。
ここで、図1(b)に示すように、III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12として、たとえば、n型III族窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型III族窒化物半導体結晶層23であるp型GaN層を順次成長させる。ここで、n型III族窒化物半導体結晶層21、発光層22およびp型III族窒化物半導体結晶層23はいずれもIII族窒化物半導体結晶基板11の主面上、すなわち、下地基板1の主面1hにほぼ平行な面上で成長させる。
次に、図示はしないが、III族窒化物半導体結晶層12の最上面(p型III族窒化物半導体結晶層23の上面に相当)にp側電極を形成した後、図1(c)または図1(d)に示すように、III族窒化物半導体結晶基板11とIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を下地基板1から分離する。このIII族窒化物半導体結晶10を下地基板1から分離する方法は、実施形態1と同様である。以上のように、III族窒化物半導体結晶基板11、III族窒化物半導体結晶層12およびp側電極のいずれの主面も、下地基板1の主面1hとほぼ平行に積層されている。
さらに、図示はしないが、下地基板1から分離したIII族窒化物半導体10の下面10a(III族窒化物半導体基板11の下面に相当)にn側電極を形成することによって半導体デバイスが得られる。
図8を参照して、上記III族窒化物結晶10の形状が、六角平板状、四角平板状または三角平板状の形状をとりやすく、この平板の側面10sと下面10aとのなす角θが、30°以上90°以下の角をとり得ることから、上記実施形態5において得られる半導体デバイスの形状も、六角平板状、四角平板状または三角平板状の形状をとりやすく、この平板の側面と下面とのなす角θも、30°以上90°以下の角をとり得る。したがって、半導体デバイスの上面と下面の大きさは必ずしも一致しないが、半導体デバイスの幅に対して厚さが著しく小さいため、上面と下面との大きさの差は小さく、このまま半導体デバイスとして使用することが可能である。また、半導体デバイスの側面が下面および上面に対して垂直になるように裁断することにより、上面と下面との大きさを一致させることも可能である。なお、このことは、以下の実施形態7〜実施形態10における半導体デバイスについても同様である。
本実施形態のIII族窒化物半導体結晶基板の成長速度は、10μm以上300μm以下であることが好ましい。III族窒化物半導体結晶基板の成長速度が、10μm未満であると製造効率が低下し、300μmを超えるとIII族窒化物半導体結晶基板に空孔などの欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のIII族窒化物結晶基板の不純物濃度は、5×1019cm-3以下であることが好ましい。III族窒化物結晶基板の不純物濃度は、5×1019cm-3を超えると、III族窒化物半導体結晶基板に欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のIII族窒化物結晶基板の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角が、0°以上4°以下であることが好ましい。ここで、オフ角が0°とは、III族窒化物結晶基板の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とが平行であることを意味する。このオフ角が4°を超えると、III族窒化物結晶基板に欠陥が導入されやすくなりクラックが発生しやすくなる。
ここで、結晶系が六方晶系の下地基板の場合は、通常、下地基板の主面の指数面と同一の指数面を主面とするIII族窒化物結晶基板が成長しやすい。また、下地基板がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばSi(111)面ならばIII族窒化物結晶は(0001)面が成長しやすい。また、下地基板の主面とある指数面とのオフ角とIII族窒化物結晶基板の主面とその指数面とのオフ角はおおむね一致する。
(実施形態7)
本発明にかかる別のIII族窒化物半導体デバイスの製造方法は、図2を参照して、下地基板1上に1個以上のIII族窒化物結晶基板11を成長させる工程として、図2(a)に示す下地基板1に1個以上の開口部2aを有するマスク層2を形成する工程と、図2(b)に示すマスク層2の開口部2a下に位置する下地基板の開口面1aおよび開口部2aを取り囲むマスク層の一部上面2b上にIII族窒化物半導体結晶基板11を成長させる工程とを含む。ここで、III族窒化物半導体結晶基板11を成長させる方法および条件は、実施形態2におけるIII族窒化物半導体結晶10を成長させる方法および条件と同様である。
次に、図2(b)に示すように、実施形態5と同様にして、上記III族窒化物半導体結晶基板上に1層以上のIII族窒化物半導体結晶層12を成長させる。次いで、図示はしないが、III族窒化物半導体結晶層12の最上面にp側電極を形成する。次に、図2(c)および図2(d)に示すように、実施形態2と同様にして、III族窒化物半導体結晶基板11およびIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を上記下地基板1から分離する。さらに、図示はしないが、下地基板1から分離したIII族窒化物半導体10の下面10a(III族窒化物半導体基板11の下面に相当)にn側電極を形成することによって半導体デバイスが得られる。
また、本実施形態におけるIII族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態6と同様である。
(実施形態8)
本発明にかかるまた別のIII族窒化物半導体デバイスの製造方法は、図3を参照して、下地基板1上に1個以上のIII族窒化物結晶基板11を成長させる工程として、図3(a)に示す下地基板1に1個以上の開口部2aを有するマスク層2を形成する工程と、図3(b)に示すマスク層2の開口部2a下に位置する下地基板の開口面1aにIII族窒化物半導体結晶基板11を成長させるとともに、マスク層2上に極性が反転したIII族窒化物半導体極性反転結晶3を成長させる工程とを含む。ここで、III族窒化物半導体結晶基板11を成長させる方法および条件は、実施形態3におけるIII族窒化物半導体結晶10を成長させる方法および条件と同様である。
次に、図3(b)に示すように、実施形態5と同様にして、上記III族窒化物半導体結晶基板上に1層以上のIII族窒化物半導体結晶層12を成長させる。次いで、図示はしないが、III族窒化物半導体結晶層12の最上面にp側電極を形成する。次に、図3(c)および図3(d)に示すように、実施形態3と同様にして、III族窒化物半導体結晶基板11とIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を上記下地基板1から分離する。さらに、図示はしないが、下地基板1から分離したIII族窒化物半導体10の下面10a(III族窒化物半導体基板11の下面に相当)にn側電極を形成することによって半導体デバイスが得られる。
また、本実施形態におけるIII族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態6と同様である。
(実施形態9)
本発明にかかるさらに別のIII族窒化物半導体デバイスの製造方法は、下地基板1上に1個以上のIII族窒化物結晶基板11を成長させる工程として、図4を参照して、図4(a)に示すように下地基板1上に2個以上の小開口部2sの群により形成される開口部2aを1個以上有するマスク層2を形成する工程と、図4(b)に示すように少なくともこのマスク層2の開口部2a下に位置する下地基板1の開口面1a上にIII族窒化物半導体結晶基板11を成長させる工程と、同じく図4(b)に示すように、III族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる工程とを含む。
開口部2aの大きさが大きくなるほど成長するIII族窒化物結晶基板11にクラックが発生しやすくなる傾向があるが、開口部2aを小開口部2sの群により形成することにより、III族窒化半導体結晶基板11のクラック発生を抑制することができる。小開口部によるIII族窒化物半導体結晶基板のクラック抑制効果は、III族窒化物結晶基板の幅(開口部の幅にほぼ等しい)が200μm以上で特に大きく、クラックを発生させずに幅が50000μmのIII族窒化物半導体結晶基板を成長させることも可能となる。
図5を参照して、マスク層2の開口部2aは、2以上の小開口部2bの群から形成されている。小開口部2bの配列は特に制限はないが、III族窒化物半導体結晶基板を均一に成長させる観点から、均一に一定の間隔で、開口部の中心が正三角形または正四角形の頂点となるように配列されていることが好ましい。また、小開口部の幅WSは0.5μm以上200μm以下が好ましく、小開口部の間隔PSは1μm以上250μm以下が好ましい。小開口部の幅WSが0.5μm未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、200μmを超えるとIII族窒化物半導体結晶基板のクラックを抑制する効果が低減する。小開口部の間隔PSが1μm未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、250μmを超えるとIII族窒化物半導体結晶基板のクラックを抑制する効果が低減する。
本実施形態においては、上記のように小開口部の幅WSおよび小開口部の間隔PSが小さいため、開口面1aの領域内の小開口面1s上のみならずマスク部2p上にもIII族窒化物半導体結晶基板が成長する。また、本実施形態におけるIII族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態6と同様である。また、本実施例形態は、実施形態7、実施形態8の場合にも適用可能である。
(実施形態10)
本発明にかかるさらに別のIII族窒化物半導体デバイスの製造方法は、図6を参照して、下地基板1上に1以上のIII族窒化物結晶基板11を成長させる工程として、図6(a)に示す下地基板1に1以上の種結晶4を配置する工程と、図6(b)に示す種結晶4を核としてIII族窒化物半導体結晶基板11を成長させる工程とを含む。ここで、種結晶は、特に制限はないが、品質のよい結晶を得る点から、成長させようとするIII族窒化物半導体結晶基板と同種の結晶であることが好ましい。
次に、図6(b)に示すように、実施形態5と同様にして、上記III族窒化物半導体結晶基板11上に1層以上のIII族窒化物半導体結晶層12を成長させる。次いで、図示はしないが、III族窒化物半導体結晶層12の最上面にp側電極を形成する。
次に、図6(c)に示すように、実施形態5と同様にして、III族窒化物半導体結晶基板11およびIII族窒化物半導体結晶層12から構成されるIII族窒化物半導体結晶10を上記下地基板1から分離する。本実施形態において、実施形態5aと同様に、下地基板1上に種結晶2を置いた場合(実施形態10a)には、種結晶4を核として成長したIII族窒化物半導体結晶10が下地基板1に固着することが少なく、少しの力を加えただけでIII族窒化物半導体結晶10を下地基板1から分離することができる。
また、種結晶を配置する別の方法(実施形態10b)として、図7(a)に示すように、下地基板1上に下地III族窒化物結晶9を形成する工程、1個以上の開口部2aを有するマスク層2(マスク部2p)を形成する工程、図7(b)に示すように、開口部2a下に位置する下地III族窒化物結晶9aをエッチングする工程、図7(c)に示すように、マスク部2pを除去する工程を含み、残った下地III族窒化物結晶を種結晶4として、下地基板1上に配置するものである。
実施形態10bにおいては、種結晶4として残った下地III族窒化物結晶を核としてIII族窒化物半導体結晶基板11を成長させて、このIII族窒化物半導体結晶基板11上に1層以上のIII族窒化物結晶層12を成長させてIII族窒化物半導体結晶10を形成し(図7(d)を参照)、このIII族窒化物結晶半導体結晶10における下地基板1の種結晶4に接する下面10aを、レーザなどにより切断することにより、またはKOHなどの強塩基によってエッチングすることにより、III族窒化物半導体結晶10を下地基板1から分離することができる(図7(e)を参照)。
本実施形態(実施形態10aおよび実施形態10b)においては、下地基板と種結晶の密着度が低い、もしくは接触面積が小さいことから、クラックを発生させることなく幅が50000μmのIII族窒化物半導体結晶を成長させることが可能となる。
さらに、図示はしないが、下地基板1から分離したIII族窒化物半導体結晶10の下面10a(III族窒化物半導体結晶基板11の下面に相当)にn側電極を形成することによって半導体デバイスが得られる。
上記実施形態6〜実施形態10においては、下地基板1からIII族窒化物半導体結晶10を、レーザ照射またはエッチングによって分離する際に、分離面となるIII族窒化物半導体結晶基板11の裏面(III族窒化物半導体結晶層が形成されていない面をいう、以下同じ)(図1〜図4および図6、図7において、III族窒化物半導体結晶10の下面10aに相当)には、凹凸表面が形成される。この凹凸表面の存在により、光の取り出し効率が向上する。また、この凹凸表面の表面粗さRP-Vは、0.01μm以上50μm以下であることが好ましい。RP-Vが0.01μm未満であると光の取り出し効率の向上効果が小さくなり、RP-Vが50μmを超えるとn側電極の形成が難しくなる。ここで、凹凸表面の表面粗さRP-Vとは、凹凸表面における凸部と凹部との高低差距離の最大値をいう。なお、凹凸表面の表面粗さRP-Vは、レーザ干渉計などを用いて測定することができる。
(実施形態11)
本発明にかかる一つの半導体デバイスは、図9を参照して、III族窒化物半導体結晶10を含むIII族窒化物半導体デバイスであって、上記III族窒化物半導体結晶10はIII族窒化物半導体結晶基板11とその上に成長させられた1層以上のIII族窒化物半導体結晶層12とから構成されている。かかる構成を有するIII族窒化物半導体デバイスは、従来よりも少ない工程で効率よく製造することができる。
上記半導体デバイスは、より具体的には、図9を参照して、III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12として、n型窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型窒化物半導体結晶層23であるp型GaN層が順次形成され、さらにIII族窒化物半導体結晶10の下面(III族窒化物半導体結晶基板11の下面に相当)にn側電極51、III族窒化物半導体結晶10の上面(p型窒化物半導体結晶層23の上面に相当)にはp側電極が形成されたLEDとして機能するIII族窒化物半導体デバイス90であり、発光98を発する。なお、発光層22を、たとえばGaN層とIn0.2Ga0.8N層の2層構造を多層重ねたMQW(Multi-Quantum Well)構造としてもよい。
(実施形態12)
本発明にかかる別の半導体デバイスは、具体的には、図10を参照して、III族窒化物半導体結晶基板11であるGaN基板上に、1層以上のIII族窒化物半導体結晶層12として、i型GaN層12a、i型AlxGa1-xN層(0≦x≦1)12bが順次形成され、さらにi型AlxGa1-xN層12bの上面にソース電極53、ゲート電極54およびドレイン電極55が形成されたHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)として機能する半導体デバイス100である。
(実施形態13)
本発明にかかるさらに別の半導体デバイスは、具体的には、図11を参照して、III族窒化物半導体結晶基板11であるGaN基板上に、1層以上のIII族窒化物半導体結晶層12としてn-型GaN層が形成され、さらにIII族窒化物半導体結晶基板11の下面にオーミック電極56、n-型GaN層の上面にショットキー電極57が形成されたショットキーダイオードとして機能する半導体デバイス110である。
(実施形態14)
本発明にかかるさらに別の半導体デバイスは、具体的には、図12を参照して、III族窒化物半導体結晶基板11であるGaN基板上に、1層以上のIII族窒化物半導体結晶層12としてn-型GaN層12cが形成され、このn-型GaN層12cの一部領域にp型層12dおよびn+型層12eを形成し、さらにIII族窒化物半導体結晶基板11の下面にドレイン電極55、n-型GaN層の上面にゲート電極54、n+型層12eの上面にソース電極53が形成された縦型MIS(Metal Insulator Semiconductor;金属−絶縁体−半導体)トランジスタとして機能する半導体デバイス120である。
(実施形態15)
本発明にかかる一つの発光機器は、図13を参照して、上記の一つのIII族窒化物半導体デバイスを含む発光機器130であって、このIII族窒化物半導体デバイスは、III族窒化物半導体結晶基板11と、III族窒化物半導体結晶基板の第1の主面11aの側に、n型III族窒化物半導体層21と、III族窒化物半導体基板11から見てn型III族窒化物半導体結晶層21より遠くに位置するp型III族窒化物半導体結晶層23と、n型III族窒化物半導体結晶層21およびp型III族窒化物半導体結晶層23の間に位置する発光層22とを備え、III族窒化物半導体結晶基板11の比抵抗が0.5Ω・cm以下であり、p型III族窒化物半導体結晶層23の側をダウン実装し、III族窒化物半導体結晶基板11の第1の主面と反対側の主面である第2の主面11bから光を放出することを特徴とする。
この構成では、電気抵抗の低い窒化物半導体基板の裏面(第2の主面11b)にn側電極を設けるので、小さな被覆率すなわち大きな開口率でn側電極を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第2の主面だけでなく側面からなされてもよいことは言うまでもない。以下の発光機器においても同様である。
また、電気抵抗が高いp型窒化物半導体結晶層23の側は光放出面にならないので、p型窒化物半導体結晶層23の全面にp側電極52を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、p側電極とn側電極とを入り組ませた櫛型形状などにする必要がない。
(実施形態16)
本発明にかかる別の発光機器は、図13を参照して、上記の一つのIII族窒化物半導体デバイスを含む発光機器130であって、このIII族窒化物半導体デバイスは、III族窒化物半導体結晶基板11のGaN基板と、GaN基板の第1の主面の側に、n型III族窒化物半導体結晶層21であるn型AlxGa1-xN層(0≦x≦1)と、GaN基板から見てn型AlxGa1-xN層より遠くに位置するp型III族窒化物半導体結晶層23であるp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層22とを備え、GaN基板の転位密度が、108/cm2以下であり、p型AlxGa1-xN層の側をダウン実装し、GaN基板の前記第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする。
この構成によれば、上記本発明におけるGaN基板は導電性を有することを前提とし、電気抵抗を低減することは容易なので、上記の発光装置における作用効果に加えて、GaN基板の転位密度が、108/cm2以下であるので結晶性が高いこと、および高い開口率により第2の主表面からの光出力を高めることができる。また、側面からも光を放出する。
さらに、GaN基板が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
本実施形態の発光機器において、III族窒化物結晶基板であるGaN基板は、Si(シリコン)および/またはO(酸素)ドープによりn型化されており、O原子濃度が、1×1017cm-3〜5×1019cm-3の範囲にあり、GaN基板の厚さが100μm以上600μm以下であることが好ましい。基板のSi原子および/またはO原子濃度は基板の比抵抗と光透過率に大きな影響を与え、基板の厚さは基板の光透過率に大きな影響を与える。Si原子および/またはO原子濃度が1×1017cm-3未満であると光透過率は大きいが比抵抗が大きくなり、5×1019cm-3を超えると比抵抗は小さくなるが光透過率が小さくなるため、結果的に発光効率が低下する。また、基板の厚さが10μm未満であると機械的強度が低下し、600μmを超えると光透過率が低下し発光効率が低下する。
さらに、発効効率を高める観点から、基板のSi原子および/またはO原子濃度が5×1018cm-3以上2×1019cm-3以下、基板の厚さが200μm以上600μm以下および第2の主面の光を放出する矩形状の面の両方の幅が50mm以下であること、基板のSi原子および/またはO原子濃度が3×1018cm-3以上5×1018cm-3以下、基板の厚さが400μm以上600μm以下および第2の主面の光を放出する矩形状の面の両方の幅が3mm以下であること、基板のSi原子および/またはO原子濃度が5×1018cm-3以上5×1019cm-3以下、基板の厚さが100μm以上200μm以下および第2の主面の光を放出する矩形状の面の両方の幅が3mm以下であることがより好ましい。
また、本実施形態の発光機器において、上記p型AlxGa1-xN層(0≦x≦1)に接してダウン側に位置するp型GaNバッファ層と、そのp型GaNバッファ層に接して位置するp型InyGa1-yNコンタクト層(0≦y≦1)とを備えることが好ましい。p型GaNバッファ層を備えることにより、p型GaNバッファ層でホール濃度を高めて発効効率を高めることができ、p型InyGa1-yNコンタクト層を備えることにより、p側電極の接触抵抗を低減することができる。さらに、上記p型InyGa1-yNコンタクト層のMg原子濃度は1×1018cm-3以上1×1021cm-3以下であることが好ましい。Mg原子濃度が1×1018cm-3未満であると接触抵抗低減効果が小さくなり、1×1021cm-3を超えるとp型InyGa1-yNコンタクト層の結晶性が悪くなり、接触抵抗低減効果が小さくなる。また、上記p型InyGa1-yNコンタクト層に接するp側電極は、Ag、AlおよびRhのいずれかから形成されることが好ましい。p側電極をAg、AlおよびRhのいずれかから形成することにより、搭載部、すなわち発光素子底部からの反射率を大きくしてロスされる光を少なくでき、光出力を大きくできる。
(実施形態17)
本発明にかかる別の発光機器は、図13を参照して、上記の一つのIII族窒化物半導体デバイスを含む発光機器130であって、このIII族窒化物半導体デバイスは、III族窒化物半導体結晶基板11であるAlN基板と、AlN基板の第1の主面の側に、n型III族窒化物半導体結晶層21であるn型AlxGa1-xN層(0≦x≦1)と、AlN基板から見てn型AlxGa1-xN層より遠くに位置するp型III族窒化物半導体結晶層23であるp型AlxGa1-xN層(0≦x≦1)と、n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備え、AlN基板の熱伝導率が、100W/(m・K)以上であり、p型AlxGa1-xN層の側をダウン実装し、AlN基板の第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする。
AlNは非常に熱伝導率が高く、放熱性に優れているため、上記のp型AlxGa1-xN層からリードフレームなどに熱を伝達して、発光機器における温度上昇を抑制することができる。また、上記AlN基板からも熱を放散し、温度上昇の抑制に貢献することができる。
本実施形態の発光機器は、p型窒化物半導体結晶層に接してそのp型窒化物半導体結晶層の表面にわたって離散的に配置される第1のp側電極と、その第1のp電極の間隙を充填して、p型窒化物半導体層と第1のp側電極とを被覆する、Ag、AlおよびRhのいずれかからなる第2のp側電極とを備えることが好ましい。このような第1および第2のp側電極を備えることにより、p電極に導入された電流を面内にわたって充分広げた上で反射率を高めて光出力を向上できる。さらに、上記第1のp電極のp型窒化物半導体層の表面における被覆率は10%以上40%以下であることが好ましい。第1のp電極のp型窒化物半導体層の表面における被覆率が10%未満であると電流をエピタキシャル層全面にわたってむらなく広げることができなくなり、40%を超えると離散的に配置されたp側電極による光取り出し効率に対する悪影響を無視できなくなる。
なお、全ての実施形態において、下地基板1として有効な結晶は、欠陥密度を小さくする観点からデバイスを構成する結晶層と結晶構造ならびに格子定数が同一なもの、たとえば、下地基板1としてGaN結晶を用いて、III族窒化物結晶11としてGaN結晶を、III族窒化物半導体層12としてGaN層を積層するものが最も好ましい。次に、結晶構造が同一かつ、格子定数が近いもの、たとえば、下地基板1としてAlN結晶またはSiC結晶を用いてI、II族窒化物結晶11としてGaN結晶を、III族窒化物半導体層12としてGaN層を積層するが好ましい。
以下、本発明にかかるIII族窒化物半導体結晶の製造方法に基づいて作製された半導体デバイスを実施例として、従来のIII族窒化物半導体結晶の製造方法に基づいて作製された半導体デバイスを比較例として具体的に説明する。
(比較例1)
図14を参照して、図14(a)に示すように、下地基板1として30mm×30mm×厚さ400μmのサファイア基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成(第1工程)した後、フォトリソグラフィー法により開口部幅4μmの四角形状の開口部を8μm間隔で設けた(第2工程)。
次に、図14(b)に示すように、下地基板1およびマスク層2上に、HVPE法により、GaClガス流量35sccm(1sccmとは、標準状態(1013hPa、0℃)のガスが1分間に1cm3流れる流量を示す、以下同じ)、NH3ガス流量6000sccm、成長温度1050℃で、成長時間15時間の条件で、III族窒化物半導体結晶基板11となる厚さ1300μmのGaN結晶を成長させた(第3工程)。その後、図14(c)に示すように、下地基板1であるサファイア基板を研削により除去した(第4工程)後、上記GaN結晶を内周刃によりスライスして(第5工程)、厚さ550μmのGaN基板を2枚得た。
さらに、このGaN基板を研削・研磨盤の結晶ホルダに取り付ける工程(第6工程)、GaN基板のGa面(Ga原子からなる原子面)側を研削する工程(第7工程)、GaN基板を結晶ホルダから取り外し、その表裏を逆にして結晶ホルダに取り付ける工程(第8工程)、GaN基板のN面(N原子からなる原子面)側を研削する工程(第9工程)、GaN基板のN面側を研磨する工程(第10工程)、GaN基板を結晶ホルダから取り外し、その表裏を逆にして結晶ホルダに取り付ける工程(第11工程)、続いてGa面側を研磨する工程(第12工程)、GaN基板を結晶ホルダから取り外す工程(第13工程)、GaN基板を洗浄する工程(第14工程)を経て、III族窒化物半導体結晶基板11として厚さ400μmのGaN基板を得た。
次に、図14(d)に示すように、上記の厚さ400μmのGaN基板(III族窒化物半導体結晶基板11)上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、厚さ5μmのn型GaN層21、厚さ3nmのIn0.2Ga0.8N層22、厚さ60nmのAl0.2Ga0.8N層23、厚さ150nmのp型GaN層24を順次成長させた(第15工程)。さらに、各チップに分離したときにGaN基板の下面の中央部になる位置に直径80μm×厚さ100nmのn側電極51を形成し(第16工程)、p型GaN層24の上面に厚さ100nmのp側電極52を形成した(第17工程)。次いで、図14(e)に示すように、上記III族窒化物半導体結晶10を400μm×400μmの各チップに分離して(第18工程)、III族窒化物半導体デバイス50であるLEDを形成した。このように、従来の製造方法においては、このLEDを製造するために18の製造工程を要した。このLEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vをレーザ干渉計で測定したところ、0.004μmであった。このLEDは、ピーク波長が450nmの発光スペクトルを有していた。このピーク波長における発光スペクトルの強度を主面の面積で割った強度、すなわち、単位面積当たりの強度を1.0として、以下の実施例におけるLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を相対強度として評価した。ここで、LEDの発光スペクトルの測定は分光光度計を用いて行なった。結果を表1にまとめた。
(実施例1)
本実施例は、上記実施形態6に対応する実施例である。図1を参照して、図1(a)に示すように、下地基板1として厚さ400μmのサファイア基板上に、マスク層2としてスパッタ法により厚さ50nmのSiN層を形成(第1工程)した後、フォトリソグラフィー法により、開口部間隔Pwが410μmとなるように開口部幅Wwが400μmの四角形状の開口部を設けた(第2工程)。
次に、図1(b)に示すように、HVPE法により、GaClガス流量が100sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が20分(0.33時間)の条件で結晶を成長させたところ(第3工程)、下地基板1の開口面1a上のみに、III族窒化物半導体結晶基板11として400μm×400μm×厚さ25μmのGaN基板が得られた。続いて、MOCVD法により、上記III族窒化物半導体結晶基板11上に、比較例1と同様に、1層以上のIII族窒化物半導体結晶層12として、n型窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型窒化物半導体結晶層23であるp型GaN層を順次成長させた(第4工程)。
次に、図示はしないが、p型窒化物半導体結晶層23の上面に厚さ100nmのp側電極を形成した(第5工程)後、図1(c)に示すように、エキシマレーザ(波長250nm)をIII族窒化物半導体結晶10と下地基板1との界面に照射して、III族窒化物半導体結晶10と下地基板1とを分離した(第6工程)。さらに、図示はしないが、III族窒化物半導体結晶10におけるGaN基板の下面の中央部に直径80μm×厚さ100nmのn側電極を形成して(第7工程)、本実施例のLEDを得た。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは0.035μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.1であった。結果を表1にまとめた。
(実施例2)
本実施例は、上記実施形態6に対応する実施例であり、実施例1よりも大きいLEDに関する実施例である。すなわち、マスク層における開口部を、開口部間隔Pwが3010μm、開口部幅Wwが3000μmとなるように形成し、下地基板の開口面上に3000μm×3000μm×厚さ25μmのGaN基板を得た他は、実施例1と同様の工程でLEDを作製した。したがって、全工程数は、実施例1と同様に7である。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは0.048μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.1であった。結果を表1にまとめた。
(実施例3)
本実施例は、上記実施形態7に対応する実施例である。図2を参照して、図2(a)に示すように、下地基板1として厚さ400μmのGaN基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成(第1工程)した後、フォトリソグラフィー法により、開口部間隔Pwが400μmとなるように開口部幅Wwが100μmの四角形状の開口部を設けた(第2工程)。
次に、図2(b)に示すように、HVPE法により、GaClガス流量が130sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が50分間(0.83時間)の条件で結晶を成長させたところ(第3工程)、マスク層2の開口部2a下に位置する下地基板1の開口面1a上および開口部2aを取り囲むマスク層の一部上面2b上に、III族窒化物半導体結晶基板11として300μm×300μm×厚さ85μmのGaN基板が得られた。続いて、MOCVD法により、上記III族窒化物半導体結晶基板11上に、実施例1と同様に、1層以上のIII族窒化物半導体結晶層12として、n型窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型窒化物半導体結晶層23であるp型GaN層を順次成長させた(第4工程)。
次に、図示はしないが、p型窒化物半導体結晶層23の上面に厚さ100nmのp側電極を形成した(第5工程)後、図1(c)に示すように、フッ酸水溶液(フッ酸:1質量%)に浸漬してマスク層2をエッチングにより除去した(第6工程)後、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体結晶10の下地基板1に接する下面10a(窒素元素からなる原子面)をエッチングすることにより、III族窒化物半導体結晶10と下地基板1とを分離した(第7工程)。さらに、図示はしないが、III族窒化物半導体結晶10におけるGaN基板の下面の中央部に直径80μm×厚さ100nmのn側電極を形成して(第8工程)、本実施例のLEDを得た。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは1.5μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.1であった。結果を表1にまとめた。
(実施例4)
本実施例は、上記実施形態8に対応する実施例である。図3を参照して、図3(a)に示すように、下地基板1として厚さ350μmのサファイア基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成(第1工程)した後、フォトリソグラフィー法により、開口部間隔Pwが4000μmとなるように開口部幅Wwが3000μmの四角形状の開口部を設けた(第2工程)。
次に、図3(b)に示すように、HVPE法により、GaClガス流量が110sccm、NH3ガス流量が6000sccm、成長温度が980℃、成長時間が5時間の条件で結晶を成長させたところ(第3工程)、下地基板1の開口面1a上にIII族窒化物半導体結晶基板11として3000μm×3000μm×厚さ400μmのGaN基板が得られ、マスク層2上にIII族窒化物半導体極性反転結晶3として極性反転GaN層が得られた。続いて、MOCVD法により、上記III族窒化物半導体結晶基板11上に、実施例1と同様に、1層以上のIII族窒化物半導体結晶層12として、n型窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型窒化物半導体結晶層23であるp型GaN層を順次成長させた(第4工程)。
次に、図示はしないが、p型窒化物半導体結晶層23の上面に厚さ100nmのp側電極を形成した(第5工程)後、図1(c)に示すように、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体極性反転結晶層3を上面3bである窒素元素からなる原子面の方からエッチングにより除去した(第6工程)後、フッ酸水溶液(フッ酸:1質量%)に浸漬してマスク層2をエッチングにより除去した(第7工程)後、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体結晶10の下地基板1に接する下面10a(窒素元素からなる原子面)をエッチングすることにより、III族窒化物半導体結晶10と下地基板1とを分離した(第8工程)。さらに、図示はしないが、III族窒化物半導体結晶10におけるGaN基板の下面の中央部に直径80μm×厚さ100nmのn側電極を形成して(第9工程)、本実施例のLEDを得た。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは15μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.2であった。結果を表1にまとめた。
(実施例5)
本実施例は、上記実施形態6に対応する実施例であり、下地基板として厚さ300μmのSi基板を用いたこと、III族窒化物半導体結晶基板11の成長において、HVPE法により、AlCl3ガス流量が150sccm、NH3ガス流量が7000sccm、成長温度が1050℃、成長時間が30分間(0.5時間)の条件で結晶を成長させて、400μm×400μm×厚さ15μmのAlN基板を得たこと、III族窒化物半導体結晶と下地基板との分離を、下地基板であるSi基板をフッ酸−硝酸水溶液(フッ酸:1質量%、硝酸:1質量%)でエッチングにより除去することにより行なったこと以外は、実施例1と同様にLEDを作製した。したがって、本実施例におけるLED製作の全工程数は7であった。本LEDにおけるAlN基板の裏面の凹凸表面の表面粗さRP-Vは0.0
21μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.2であった。結果を表1にまとめた。
(実施例6)
本実施例は、上記実施形態6に対応する実施例であり、下地基板として厚さ300μmのAlN基板を用いたこと、III族窒化物半導体結晶基板11の成長において、HVPE法により、InCl3ガス流量が20sccm、GaClガス流量が70sccm、NH3ガス流量が7500sccm、成長温度が880℃、成長時間が1時間の条件で結晶を成長させて、400μm×400μm×厚さ15μmのIn0.1Ga0.9N基板を得たこと以外は、実施例1と同様にLEDを作製した。したがって、本実施例におけるLED製作の全工程数は7であった。本LEDにおけるIn0.1Ga0.9N基板の裏面の凹凸表面の表面粗さRP-Vは0.33μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.0であった。結果を表1にまとめた。
(実施例7)
本実施例は、上記実施形態7に対応する実施例であり、下地基板として厚さ300μmのSiC基板を用いたこと、III族窒化物半導体結晶基板11の成長において、HVPE法により、AlCl3ガス流量が60sccm、GaClガス流量が70sccm、NH3ガス分圧が8000sccm、成長温度が1050℃、成長時間が1.5時間の条件で結晶を成長させて、300μm×300μm×厚さ85μmのAl0.4Ga0.6N基板を得たこと以外は、実施例3と同様にLEDを作製した。したがって、本実施例におけるLED製作の全工程数は8であった。本LEDにおけるAl0.4Ga0.6N基板の裏面の凹凸表面の表面粗さRP-Vは3.1μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.3であった。結果を表1にまとめた。
Figure 2006005331
(実施例8)
本実施例は、上記実施形態10aに対応する実施例である。すなわち、図6を参照して、図6(a)に示すように、下地基板1である厚さ300μmのサファイア基板1上に、種結晶4として200μm×200μm×厚さ100μmのAlN微結晶を配置した(第1工程)。次に、図6(b)に示すように、このAlN微結晶を核として、HVPE法により、AlCl3ガス流量が90sccm、NH3ガス流量が8000sccm、成長温度が1050℃、成長時間が7時間の条件で結晶を成長させたところ(第3工程)、III族窒化物半導体結晶基板11として1000μm×1000μm×厚さ400μmのAlN基板が得られた。続いて、MOCVD法により、上記III族窒化物半導体結晶基板11上に、実施例1と同様に、1層以上のIII族窒化物半導体結晶層12として、n型窒化物半導体結晶層21であるn型GaN層、発光層22であるIn0.2Ga0.8N層22aおよびAl0.2Ga0.8N層22b、p型窒化物半導体結晶層23であるp型GaN層を順次成長させた(第4工程)。
次に、図示はしないが、p型窒化物半導体結晶層23の上面に厚さ100nmのp側電極を形成した(第5工程)後、図6(c)に示すように、III族窒化物半導体結晶10に少しの力を加えて、下地基板1からIII族窒化物半導体結晶10を分離した(第6工程)。さらに、図示はしないが、III族窒化物半導体結晶10におけるGaN基板の下面の中央部に直径80μm×厚さ100nmのn側電極を形成して(第7工程)、本実施例のLEDを得た。本LEDにおけるAlN基板の裏面の凹凸表面の表面粗さRP-Vは0.014μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.0であった。結果を表2にまとめた。
(実施例9)
本実施例は、上記実施形態10aに対応する実施例であり、下地基板として厚さ300μmのSi基板を用いたこと、種結晶として80μm×80μm×厚さ50μm程度のGaN微結晶を設置したこと、このGaN微結晶を核としてHVPE法により、GaClガス流量が80sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が5時間の条件で結晶を成長させてIII族窒化物半導体結晶基板11として700μm×700μm×厚さ300μmのAlN基板を得たこと以外は、実施例8と同様にLEDを作製した。したがって、本実施例におけるLED製作の全工程数は7であった。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは0.018μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.0であった。結果を表2にまとめた。
Figure 2006005331
表1および表2より明らかなように、LEDの発光特性を損なうことなく、LEDの従来の製造方法における11の工程を、本発明にかかる製造方法においては、実施形態6および実施形態10の場合では7の工程に、実施形態7の場合では8の工程に、実施形態8の場合では9の工程に、それぞれ工程数を少なくすることにより、LEDのより効率的な製造が可能となった。
(実施例9−2)
本実施例は、上記実施形態10bに対応する実施例であり、図7(a)に示すように、直径5.08cm(2インチ)の(0001)サファイア基板上に、下地III族窒化物結晶9であるGaN結晶をHVPE法を用いて10μm成長させた後(第1工程)、マスク層としてスパッタ法を用いて厚さ50μmのSiO2層を形成し、マスク部幅WMが1500μm、マスク部間隔PMが3000umとなるようにマスク部2pを作製(第2工程)した。
次に、図7(b)に示すように、リン酸+硫酸の混酸液中250℃でエッチングを行い、開口部2a下に位置するGaN結晶(下地III族窒化物結晶9a)を除去(第3工程)した。次いで、図7(c)に示すように、フッ酸中でSiO2部2pの除去(第4工程)を行ない、残った下地III族窒化物結晶であるGaN結晶を種結晶4としてサファイア基板上に配置した。
次に、このGaN結晶(種結晶4)を核として、実施例9と同様にして、HVPE法を用いてIII族窒化物半導体結晶基板11である2000μm×2000μm×厚さ200μmのGaN結晶基板を成長させた(第5工程)後、このGaN結晶基板上にMOCVDを用いてIII族窒化物半導体結晶層12を成長させ(第6工程)、p側電極を形成(第7工程)した後、実施例1と同様にレーザを用いてIII族窒化物半導体結晶10と種結晶4とを分離(第8工程)した後、n側電極を形成(第9工程)して、LEDを得た。したがって、本実施例におけるLED製作の全工程数は9であった。本LEDにおけるGaN基板の裏面の凹凸表面の表面粗さRP-Vは、0.063μmであった。比較例1のLEDのピーク波長450nmにおける発光スペクトルの単位面積当たりの強度を1.0とするとき、本実施例のLEDのピーク波長450nmにおける発光スペクトルの相対強度は1.2であった。
本発明にかかるIII族窒化物半導体結晶の製造方法によると、直接半導体デバイス程度の大きさのIII族窒化物半導体結晶を作製することができるため、従来の半導体デバイスの製造の際に必要であったIII族窒化物半導体結晶のスライス、研磨およびチップ化の各工程を不要とし、さらに効率の高いIII族窒化物半導体デバイスの製造が可能となった。
さらに、以下の実施例10〜実施例45および比較例2により、本発明にかかるIII族窒化物半導体デバイスの製造方法において、より好ましい製造条件について検討する。なお、実施例10〜実施例38、実施例42〜実施例45はいずれも上記実施形態6に対応するものである。実施例39〜実施例41はいずれも上記実施形態9に対応するものである。
(実施例10)
図1を参照して、下地基板1として直径5.08cm×厚さ400μmのサファイア基板上に、実施例1と同様の方法で、マスク層として厚さ50nmのSiO2層を形成し、開口部間隔PWが260μmで開口部幅WWが230μmである開口部を設けた。次に、HVPE法により表3に示す条件でサファイア基板の開口面上にIII族窒化物半導体結晶基板としてクラックを発生させることなくGaN基板を成長させた。次に、実施例1と同様にして、このGaN基板上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、n型III族窒化物半導体結晶層21である厚さ5μmのn型GaN層、発光層22である厚さ3nmのIn0.2Ga0.8N層22aおよび厚さ60nmのAl0.2Ga0.8N層22b、p型III族窒化物半導体結晶層23である厚さ150nmのp型GaN層を順次成長させた。次に、実施例1と同様にして、p側電極の形成、III族窒化物半導体結晶と下地基板との分離、n側電極の形成を行い、LEDを得た。このLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表3にまとめた。
ここで、本実施例においては、表3に示すように、III族窒化物半導体結晶基板11について、結晶成長速度は8μm/hr、不純物濃度はSiが6×1019cm-3、主面の面方位は(0001)、基板の主面と(0001)面とのオフ角は8°であった。結果を表3にまとめた。
(比較例2)
本比較例は、下地基板上に下地層として厚さ2μmのGaN層を形成した後、実施例10と同様の方法で、マスク層として厚さ50nmのSiO2層を形成し、開口部間隔PWが260μmで開口部幅WWが230μmである開口部を設けた。その後、原料ガス流量はGaClを80sccm、NH3を6000sccmとし、結晶成長時間を1.33時間、結晶成長速度を60μm/hr、不純物濃度をSiが4×1018cm-3とした以外は、実施例10と同様にして、III族窒化物結晶基板たるGaN基板を成長させた。このGaN基板にはクラックが発生し、このGaN基板上にIII族窒化物半導体結晶層を成長させることはできず、LEDが得られなかった。結果を表3にまとめた。
Figure 2006005331
比較例2における下地層は、III族窒化物半導体結晶の成長および下地基板との分離を容易にするためのものであるが、この下地層にマスク層を形成する際に下地層に欠陥が導入され、下地層上に形成される結晶にクラックが発生するものと考えられる。したがって、実施例10に示すように、下地基板の開口面上に直接III族窒化物結晶を成長させることによりクラックの発生を抑制することができる。
(実施例11〜実施例14)
実施例11〜実施例14では、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長時間および成長速度をそれぞれ表4に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表4にまとめた。実施例11〜実施例14においては、III族窒化物半導体結晶基板の成長速度に着目した。
Figure 2006005331
表3の実施例10と表4の実施例11〜実施例14とを対比すると明らかなように、III族窒化物半導体結晶基板の成長速度を10μm/hr以上300μm/hr以下とすることにより、クラックを発生させることなく幅が2000μmの大きなIII族窒化物半導体結晶基板が得られた。特に、III族窒化物半導体結晶基板の成長速度を30μm/hr以上250μm/hr以下とすることにより、実施例14のようにクラックを発生させることなく幅が4000μmの大きなIII族窒化物半導体結晶基板が得られた。
(実施例15〜実施例18)
実施例15〜実施例18では、マスク層の開口部の間隔および幅、不純物の濃度をそれぞれ表5に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表5にまとめた。実施例15〜実施例18においては、III族窒化物半導体結晶基板の不純物濃度に着目した。
Figure 2006005331
表3の実施例10と表5の実施例15〜実施例18とを対比すると明らかなように、III族窒化物結晶基板の不純物濃度を5×1019cm-3以下することにより、クラックを発生させることなく幅が2000μmの大きなIII族窒化物半導体結晶基板が得られた。特に、III族窒化物半導体結晶基板の不純物濃度を9×1018cm-3以下とすることにより、実施例18のようにクラックを発生させることなく幅が4000μmの大きなIII族窒化物半導体結晶基板が得られた。
(実施例19〜実施例22)
実施例19〜実施例22では、マスク層の開口部の間隔および幅、下地基板の主面と(0001)面とのオフ角をそれぞれ表6に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表6にまとめた。実施例19〜実施例22においては、III族窒化物半導体結晶基板の主面と(0001)面とのオフ角に着目した。
Figure 2006005331
表3の実施例10と表6の実施例19〜実施例22とを対比すると明らかなように、III族窒化物結晶基板の主面と(0001)面とのオフ角を0°以上4°以下とすることにより、クラックを発生させることなく幅が2000μmの大きなIII族窒化物半導体結晶基板が得られた。特に、上記オフ角を3°以下とすることにより、実施例22のようにクラックを発生させることなく幅が4000μmの大きなIII族窒化物半導体結晶基板が得られた。
(実施例23〜実施例25)
実施例23〜実施例25では、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と(0001)面とのオフ角をそれぞれ表7に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表7にまとめた。実施例23〜実施例25においては、III族窒化物半導体結晶の成長速度、不純物濃度およびIII族窒化物半導体結晶基板の主面と(0001)面とのオフ角のうち少なくとも2条件の組み合わせに着目した。
Figure 2006005331
表7から明らかなように、III族窒化物半導体結晶基板の成長速度が10μm/hr以上300μm以下、III族窒化物半導体結晶基板の不純物濃度が5×1019cm-3以下、III族窒化物結晶基板の主面と(0001)面とのオフ角が0°以上4°以下の少なくともいずれか2つの条件を組み合わせることにより、クラックを発生させることなく幅が15000μmの大きなIII族窒化物半導体結晶基板が得られた。
(実施例26〜実施例29)
実施例26〜実施例29では、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と(0001)面とのオフ角をそれぞれ表8に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表8にまとめた。実施例26〜実施例29においては、III族窒化物半導体結晶の成長速度、不純物濃度およびIII族窒化物半導体結晶基板の主面と(0001)面とのオフ角の3つの条件の組み合わせに着目した。
Figure 2006005331
表8から明らかなように、III族窒化物半導体結晶基板の成長速度が10μm/hr以上300μm以下、III族窒化物半導体結晶基板の不純物濃度が5×1019cm-3以下、III族窒化物結晶基板の主面と(0001)面とのオフ角が0°以上4°以下の3つの条件を組み合わせることにより、クラックを発生させることなく幅が25000μmの大きなIII族窒化物半導体結晶基板が得られた。
(実施例30、実施例31)
実施例30、実施例31では、下地基板として直径が10.08cmのシリコン基板(主面の面方位は(111))を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と(111)面とのオフ角をそれぞれ表9に示すものとした以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表9にまとめた。実施例30、実施例31においても、III族窒化物半導体結晶の成長速度、不純物濃度およびIII族窒化物半導体結晶基板の主面と(0001)面とのオフ角の3つの条件の組み合わせに着目した。
Figure 2006005331
表9から明らかなように、下地基板としてSi基板を用い、さらにIII族窒化物半導体結晶基板の成長速度が10μm/hr以上300μm以下、III族窒化物半導体結晶基板の不純物濃度が5×1019cm-3以下、III族窒化物結晶基板の主面と(0001)面とのオフ角が0°以上4°以下の3つの条件を組み合わせることにより、直径が10.06cmの大きな下地基板を用いてもクラックを発生させることなく幅が25000μmの大きなIII族窒化物半導体結晶基板が得られた。
なお、実施例10〜実施例31において、主面の面方位が(0001)であるIII族窒化物半導体結晶基板上に成長させられたIII族窒化物半導体結晶層の主面の面方位は(0001)であった。また、III族窒化物半導体結晶基板の主面と(0001)面とのオフ角と、III族窒化物半導体結晶層の主面と(0001)面とのオフ角は一致した。
(実施例32)
実施例32では、下地基板として15mm×15mm×厚さ400μmのGaN下地基板(主面の面方位が(1−100))を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長時間および成長速度、不純物の種類および濃度、下地基板の主面と(1−100)面とのオフ角をそれぞれ表10に示すものとしたこと、へき開によりIII族窒化物半導体結晶基板と下地基板とを分離したこと以外は、実施例10と同様にして、LEDを作製した。このLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表10にまとめた。実施例32においては、III族窒化物半導体結晶基板の面方位に着目した。結果を表10にまとめた。
(実施例33)
実施例33では、下地基板として15mm×15mm×厚さ400μmのGaN下地基板(主面の面方位が(11−20))を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長温度、成長時間および成長速度、不純物の種類および濃度、下地基板の主面と(11−20)面とのオフ角をそれぞれ表9に示すものとしたこと、マスク層の開口部を形成した後III族窒化物半導体結晶基板を成長させる前にIII族窒化物半導体結晶層である分離層として厚さ3μmのIn0.8Ga0.2N層を形成したこと以外は、実施例10と同様にして、LEDを作製した。このLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表10にまとめた。
ここで、分離層は、III族窒化物半導体結晶と下地基板とを分離する際の分離箇所となる層を意味する。下地基板およびIII族窒化物結晶のバンドギャップエネルギーよりバンドギャップエネルギーが小さい分離層を形成し、レーザを照射することにより、III族窒化物結晶および下地基板にダメージを与えることなく、III族窒化物結晶と下地基板とを分離することができる。実施例33においては、III族窒化物半導体結晶基板の面方位に着目した。
(実施例34、実施例35)
実施例34、実施例35では、表9に示す材料(化学組成)、形状および面方位を有する下地基板を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるGaClの流量、III族窒化物半導体結晶基板の成長温度、成長時間および成長速度、不純物の種類および濃度、下地基板の主面と(11−20)面とのオフ角をそれぞれ表9に示すものとしたこと以外は、実施例10と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表10にまとめた。実施例34、実施例35においても、III族窒化物半導体結晶基板の面方位に着目した。
Figure 2006005331
(実施例36〜実施例38)
実施例36〜実施例38においては、表11に示す材料(化学組成)、形状(15mm×15mm×厚さ400μm)および面方位を有する下地基板を用いたこと、分離層として厚さ3μmのInN層を形成したこと以外は、実施例33と同様にして、LEDを作製した。このLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表11にまとめた。実施例36〜実施例38においても、III族窒化物半導体結晶基板の面方位に着目した。
なお、実施例32〜実施例38において、主面の面方位が(abdc)(ここで、a、b、c、dは、d=−(a+b)を満たす整数)であるIII族窒化物半導体結晶基板上に成長させられたIII族窒化物半導体結晶層の主面の面方位は(abdc)であった。また、III族窒化物半導体結晶基板の主面と(abdc)面とのオフ角と、III族窒化物半導体結晶層の主面と(abdc)面とのオフ角は一致した。
Figure 2006005331
表10および表11を参照して、種々の面方位の主面を有するIII族窒化物半導体結晶基板についてクラックを発生させることなく大きく成長させることができた。
(実施例39)
本実施例は、実施形態9に対応する図4を参照して、下地基板1として直径5.08cm×厚さ400μmのサファイア基板上に、実施例1と同様の方法で、マスク層として厚さ50nmのSiO2層を形成し、2以上の小開口部2bの群により形成される開口部2aを設けた。ここで、開口部間隔PWは2200μm、開口部幅WWは2000μm、小開口部間隔PSは2μm、小開口部幅WSは1μmとした。次に、HVPE法により表12に示す条件でサファイア基板の開口面1a上にIII族窒化物半導体結晶基板11としてクラックを発生させることなくGaN基板を成長させた。次に、実施例1と同様にして、このGaN基板上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、n型III族窒化物半導体結晶層21である厚さ5μmのn型GaN層、発光層22である厚さ3nmのIn0.2Ga0.8N層22aおよび厚さ60nmのAl0.2Ga0.8N層22b、p型III族窒化物半導体結晶層23である厚さ150nmのp型GaN層を順次成長させた。次に、実施例1と同様にして、p側電極の形成、III族窒化物半導体結晶と下地基板との分離、n側電極の形成を行い、LEDを得た。このLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表12にまとめた。
(実施例40、実施例41)
小開口部間隔PSおよび小開口部幅WSを表12に示すようにした以外は、実施例39と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表12にまとめた。
Figure 2006005331
表12から明らかなように、マスク層に2以上の小開口部の群により形成される開口部を設け、下地基板の開口面上にIII族窒化物半導体結晶を成長させることにより、クラックを発生させることなく大きな結晶を成長させることができる。ここで、小開口部間隔PSは1μm以上250μm以下、小開口部幅WSは0.5μm以上200μm以下であることが好ましい。
(実施例42、実施例43)
実施例42、実施例43では、開口部間隔PWおよび開口部幅WWを表13に示すものとしたこと以外は実施例40と同様にしてLEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表13にまとめた。
(実施例44、実施例45)
実施例44、実施例45では、下地基板の材料および直径、マスク層の開口部の間隔および幅をそれぞれ表12に示すものとした以外は、実施例30と同様にして、LEDを作製した。これらのLEDのピーク波長450nmにおける発光スペクトルの相対強度を評価した。結果を表13にまとめた。
Figure 2006005331
表13より明らかなように、実施例43に示すように、2以上の小開口部(間隔PSが1μm以上210μm以下、小開口部幅WSが0.5μm以上200μm以下)の群により形成される開口部を用い、さらに、III族窒化物半導体結晶基板の成長速度が10μm/hr以上300μm以下、III族窒化物半導体結晶基板の不純物濃度が5×1019cm-3以下、III族窒化物結晶基板の主面と(0001)面とのオフ角が0°以上4°以下の3つの条件と組み合わせることにより、クラックを発生させることなく幅が45030μmの大きなIII族窒化物半導体結晶基板が得られた。また、実施例45に示すように、下地基板としてSi基板を用い、さらに、III族窒化物半導体結晶基板の成長速度が10μm/hr以上300μm以下、III族窒化物半導体結晶基板の不純物濃度が5×1019cm-3以下、III族窒化物結晶基板の主面と(0001)面とのオフ角が0°以上4°以下の3つの条件と組み合わせることにより、直径が15.24cmの大きな下地基板を用いてもクラックを発生させることなく幅が45030μmの大きなIII族窒化物半導体結晶基板が得られた。
(比較例3)
図14(a)〜図14(c)を参照して、表14に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例1の第1工程から第14工程と同様にして、III族窒化物半導体結晶基板11として厚さ400μmのGaN基板を得た。次に、図10を参照して、GaN基板上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、厚さ3μmのi型GaN層12a、厚さ30nmのi型Al0.25Ga0.85N層12bを成長させた(第15工程)。
次に、図10に示すように、フォトリソグラフィー法およびリフトオフ法により、i型Al0.25Ga0.85N層12b上にソース電極53およびドレイン電極55としてそれぞれTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第16工程)。さらに、ゲート電極54として厚さ300nmのAu層を形成した(第17工程)。ゲート長は2μm、ゲート幅は150μmであった。次に、上記III族窒化物半導体結晶基板およびIII族窒化物半導体結晶層で構成されるIII族窒化物半導体結晶を400μm×400μmの各チップに分離して(第18工程)、半導体デバイス100であるHEMTを作製した。
(実施例46)
本実施例は、上記実施形態7および実施形態12に対応する実施例である。図2(a)に示すように、下地基板1として厚さ400μmのGaN基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成した(第1工程)後、フォトリソグラフィー法により開口部間隔PWが400μmとなるように開口部幅WWが270μmの四角形状の開口部2aを設けた(第2工程)。
次に、図2(b)に示すように、HVPE法により、GaClガス流量が110sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が1時間の条件で結晶を成長させたところ(第3工程)、マスク層2の開口部2a下に位置する下地基板1の開口面1a上および開口部2aを取り囲むマスク層の一部上面2b上に、III族窒化物半導体結晶基板11として300μm×300μm×厚さ85μmのGaN基板が得られた。続いて、図10を参照して、MOCVD法により、上記III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12として、厚さ3μmのi型GaN層12a、厚さ30nmのi型Al0.25Ga0.85N層12bを成長させた(第4工程)。
次に、図10に示すように、フォトリソグラフィー法およびリフトオフ法により、i型Al0.25Ga0.85N層12b上にソース電極53およびドレイン電極55としてそれぞれTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第5工程)。さらに、ゲート電極54として厚さ300nmのAu層を形成した(第6工程)。ゲート長は2μm、ゲート幅は150μmであった。その後、図2(c)に示すように、フッ酸水溶液(フッ酸:1質量%)に浸漬してマスク層2をエッチングにより除去した(第7工程)後、図2(d)に示すように、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体結晶10の下地基板1に接する下面10a(窒素元素からなる原子面)をエッチングすることにより、III族窒化物半導体結晶10と下地基板1とを分離して(第8工程)、半導体デバイス100であるHEMTを作製した。
(実施例46−2)
下地基板1上に、炭素(C)の濃度が1×1019cm-3になるようにドーピングされた厚さ10μmのGaN結晶層を成長した後に、III族窒化物半導体結晶基板11である厚さ85μmのGaN結晶を成長したこと、下地基板1からの分離を上記CドープGaN結晶層で分離した以外は実施例46と同様にしてHEMTを作製した。
(比較例4)
図14(a)〜図14(c)を参照して、表14に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例1の第1工程から第14工程と同様にして、III族窒化物半導体結晶基板11として厚さ400μmのGaN基板を得た。次に、図11を参照して、GaN基板上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、厚さ5μmのn-型GaN層(電子濃度が1×1016cm-3)を成長させた(第15工程)。
次に、図11に示すように、GaN基板の第2の主面全面にオーミック電極56としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第16工程)。さらに、フォトリソグラフィー法およびリフトオフ法により、n-型GaN層上にショットキー電極57として直径200μm×厚さ300nmのAu層を形成した(第17工程)。次に、上記III族窒化物半導体結晶基板およびIII族窒化物半導体結晶層で構成されるIII族窒化物半導体結晶を400μm×400μmの各チップに分離して(第18工程)、半導体デバイス100であるショットキーダイオードを作製した。
(実施例47)
本実施例は、上記実施形態7および実施形態13に対応する実施例である。図2(a)に示すように、下地基板1として厚さ400μmのGaN基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成した(第1工程)後、フォトリソグラフィー法により開口部間隔PWが400μmとなるように開口部幅WWが270μmの四角形状の開口部2aを設けた(第2工程)。
次に、図2(b)に示すように、HVPE法により、GaClガス流量が110sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が1時間の条件で結晶を成長させたところ(第3工程)、マスク層2の開口部2a下に位置する下地基板1の開口面1a上および開口部2aを取り囲むマスク層の一部上面2b上に、III族窒化物半導体結晶基板11として300μm×300μm×厚さ85μmのGaN基板が得られた。続いて、図11を参照して、MOCVD法により、上記III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12として、厚さ5μmのn-型GaN層(電子濃度が1×1016cm-3)を成長させた(第4工程)。
次に、図2(c)に示すように、フッ酸水溶液(フッ酸:1質量%)に浸漬してマスク層2をエッチングにより除去した(第5工程)後、図2(d)に示すように、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体結晶10の下地基板1に接する下面10a(窒素元素からなる原子面)をエッチングすることにより、III族窒化物半導体結晶10と下地基板1とを分離した(第6工程)。
次に、図11に示すように、III族窒化物半導体基板11であるGaN基板の第2の主面全面にオーミック電極56としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第7工程)。さらに、フォトリソグラフィー法およびリフトオフ法により、n-型GaN層上にショットキー電極57として直径200μm×厚さ300nmのAu層を形成して(第8工程)、半導体デバイス100であるショットキーダイオードを作製した。
(比較例5)
図14(a)〜図14(c)を参照して、表14に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例1の第1工程から第14工程と同様にして、III族窒化物半導体結晶基板11として厚さ400μmのGaN基板を得た。次に、図12を参照して、GaN基板の第1の主面上に、MOCVD法により、1層以上のIII族窒化物半導体結晶層12として、厚さ5μmのn-型GaN層12c(電子濃度が1×1016cm-3)を成長させた(第15工程)。
次に、図12に示すように、選択イオン注入法により、p層12dおよびn+層12eを形成した(第16工程)。ここで、p層12dはMgイオン注入により、n+層12eはSiイオン注入により形成した。次に、III族窒化物半導体結晶層12上に保護膜(図示せず)として厚さ300nmのSiO2膜を形成した後、1250℃で30秒間アニールを行い、注入イオンを活性化させた(第17工程)。次に、フッ酸で上記保護膜を剥離した後、MIS用絶縁膜59としてP−CVD(Plasma enhanced Chemical Vapor Deposition;プラズマ化学気相堆積法)法により厚さ50nmのSiO2膜を形成した(第18工程)。
次に、フォトリソグラフィー法およびバッファードフッ酸を用いた選択エッチング法により、上記MIS用絶縁膜59の一部をエッチングして、リフトオフ法により、そのエッチングされた領域にソース電極53としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第19工程)。次に、フォトリソグラフィー法およびリフトオフ法により、上記MIS用絶縁膜59上に、ゲート電極54として厚さ300nmのAl層を形成し、MIS構造を形成した(第20工程)。
次に、上記III族窒化物半導体結晶基板およびIII族窒化物半導体結晶層で構成されるIII族窒化物半導体結晶を400μm×400μmの各チップに分離した(第21工程)。次に、III族窒化物半導体結晶基板11であるGaN基板の第2の主面(第1の主面と反対側の主面をいう、以下同じ)の全面に、ドレイン電極55としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成して(第22工程)、半導体デバイス110であるMISトランジスタを作製した。
(実施例48)
本実施例は、上記実施形態7および実施形態13に対応する実施例である。図2(a)に示すように、下地基板1として厚さ400μmのGaN基板上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成した(第1工程)後、フォトリソグラフィー法により開口部間隔PWが400μmとなるように開口部幅WWが270μmの四角形状の開口部2aを設けた(第2工程)。
次に、図2(b)に示すように、HVPE法により、GaClガス流量が110sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が1時間の条件で結晶を成長させたところ(第3工程)、マスク層2の開口部2a下に位置する下地基板1の開口面1a上および開口部2aを取り囲むマスク層の一部上面2b上に、III族窒化物半導体結晶基板11として300μm×300μm×厚さ85μmのGaN基板が得られた。続いて、図10を参照して、MOCVD法により、上記III族窒化物半導体結晶基板11上に、1層以上のIII族窒化物半導体結晶層12として、厚さ5μmのn-型GaN層12c(電子濃度が1×1016cm-3)を成長させた(第4工程)。
次に、図12に示すように、選択イオン注入法により、p層12dおよびn+層12eを形成した(第5工程)。ここで、p層12dはMgイオン注入により、n+層12eはSiイオン注入により形成した。次に、III族窒化物半導体結晶層12上に保護膜(図示せず)として厚さ300nmのSiO2膜を形成した後、1250℃で30秒間アニールを行い、注入イオンを活性化させた(第6工程)。次に、フッ酸で上記保護膜を剥離した後、MIS用絶縁膜59としてP−CVD(Plasma enhanced Chemical Vapor Deposition;プラズマ化学気相堆積法)法により厚さ50nmのSiO2膜を形成した(第7工程)。
次に、フォトリソグラフィー法およびバッファードフッ酸を用いた選択エッチング法により、上記MIS用絶縁膜59の一部をエッチングして、リフトオフ法により、そのエッチングされた領域にソース電極53としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成した(第8工程)。次に、フォトリソグラフィー法およびリフトオフ法により、上記MIS用絶縁膜59上に、ゲート電極54として厚さ300nmのAl層を形成し、MIS構造を形成した(第9工程)。
次に、図2(c)に示すように、フッ酸水溶液(フッ酸:1質量%)に浸漬してマスク層2をエッチングにより除去した(第10工程)後、図2(d)に示すように、KOH水溶液(KOH:5質量%)に浸漬してIII族窒化物半導体結晶10の下地基板1に接する下面10a(窒素元素からなる原子面)をエッチングすることにより、III族窒化物半導体結晶10と下地基板1とを分離した(第11程)。次に、III族窒化物半導体結晶基板11であるGaN基板の第2の主面の全面に、ドレイン電極55としてTi層(厚さ50nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を800℃で30秒間加熱して合金化することにより形成して(第12工程)、半導体デバイス110であるMISトランジスタを作製した。
上記の比較例3〜比較例5および実施例46〜実施例48の電子デバイスの製造条件を表14にまとめた。
Figure 2006005331
表14から明らかなように、本発明にかかるIII族窒化物半導体デバイスの製造方法によれば、HEMT、ショットキーダイオードおよびMISトランジスタのいずれのIII族窒化物半導体デバイスについても、各々の製造工程を減少させることができ、効率的な半導体デバイスの製造が可能となった。
(実施例49)
本実施例は、上記実施形態16に対応する発光機器についての実施例である。図13を参照して、本実施例は、III族窒化物半導体結晶基板11であるGaN基板11の第1の主面の側にn型III族窒化物半導体結晶層21、発光層22、p型III族窒化物半導体結晶層23などを含む積層構造が形成され、p型III族窒化物半導体結晶層23上にp電極12が設けられている。p側電極52が導電性接着剤62によってリードフレームのマウント部60aにダウン実装されている点に1つの特徴がある。
本実施例において、GaN基板の第2の主面11bは、発光層22で発光した光を放出する面であり、この面にn側電極51が設けられている。このn側電極51は、第2の主面の全体を覆わないようにする。n側電極51に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、n電極によって遮られる光が減り、光を外に放出する放出効率を高めることができる。
n側電極51はワイヤ61によりリードフレームのリード部60bと電気的に接続されている。ワイヤ61および上記の積層構造は、エポキシ系樹脂63により封止されている。
ここで、上記積層構造は、III族窒化物半導体結晶基板11であるGaN基板11上に、n型GaN層21a、n型AlxGa1-xN層21b、AlxGa1-xN層(0≦x≦1)とAlxInyGa1-x-yN層(0≦x、0≦y、x+y≦1)とからなる多重量子井戸(MQW;Multi-Quantum Well)構造を有する発光層22、p型AlxGa1-xN層(0≦x≦1)23a、p型GaN層23b順次形成されている。また、図13に示すように、p型GaN層23bの上にp側電極52が全面を被覆するように形成され、ダウン実装される。
次に、本実施例の発光機器の製造方法について以下に説明する。まず、図2を参照して、図2(a)に示すように、下地基板1として厚さ400μmのGaN基板(面方位が(0001)、下地基板の主面と(0001)面とのなすオフ角が0.5°)の上に、マスク層2としてスパッタ法により厚さ50nmのSiO2層を形成した後、フォトリソグラフィー法により、開口部間隔Pwが400μmとなるように開口部幅Wwが270μmの四角形状の開口部を設けた。
次に、図2(b)に示すように、HVPE法により、GaClガス流量が110sccm、NH3ガス流量が6000sccm、成長温度が1050℃、成長時間が1時間の条件で結晶を成長させたところ、マスク層2の開口部2a下に位置する下地基板1の開口面1a上および開口部2aを取り囲むマスク層の一部上面2b上に、III族窒化物半導体結晶基板11として300μm×300μm×厚さ400μmのGaN基板が得られた。この、GaN基板の比抵抗は0.01Ωcm、転移密度は1×107cm-2以下であった。
次に、MOCVD法により、上記III族窒化物半導体結晶基板11上に、実施例1と同様に、1層以上のIII族窒化物半導体結晶層12として、n型III族窒化物半導体結晶層21である厚さ2μmのSiドープされたn型GaN層21aおよび厚さ50nmのSiドープされたAl0.2Ga0.8N層21b(クラッド層)、GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(Multi-Quantum Well)構造を有する発光層22、p型III族窒化物半導体結晶層23である厚さ20nmのMgドープされたp型Al0.2Ga0.8N層23a(クラッド層)および厚さ50nmのMgドープされたp型GaN層23bを順次成長させた。得られた素子の発光波長は450nmであり、低温4.2KでのPL(Photo Luminescence)強度と室温298KでのPL強度を比較することにより便宜的に算出した内部量子効率は50%であった。
次に、この素子を活性化処理して、Mgドープされたp型III族窒化物半導体結晶層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープされたp型Al0.2Ga0.8N層が5×1017cm-3、Mgドープされたp型GaN層が1×1018cm-3であった。
次に、GaN基板の第2の主面であるN(窒素)面の中心に直径100μmのn側電極をつけた。n側電極として、GaN基板に接して順にTi層(厚さ20nm)/Al層(厚さ100nm)/Ti層(厚さ20nm)/Au層(厚さ200nm)の複合層を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1×10-5Ω・cm2以下とした。
次に、p側電極として、p型GaN層に接して厚さ4nmのNi層を形成し、その上に厚さ4nmのAu層を全面に形成した。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5×10-4Ω・cm2とした。
次に、図13を参照して、リードフレームのマウント部aに、上記素子のp型GaN層23b側が接するように搭載して、発光機器を形成した。マウント部に塗布した導電性接着剤62によって素子とマウントとを固定するとともに、導通が得られるようにしている。
ここで、発光機器からの放熱性を良くするために、発光機器のp型GaN層23bの全面がリードフレームのマウント部60aと接するように搭載した。また導電性接着剤62は熱伝導の良いAg系のものを、またリードフレーム60も熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。
さらに、n側電極51とリードフレームのリード部60bとをワイヤボンドにより導通させた後、エポキシ系樹脂63により樹脂封止を行なって、ランプ化された発光機器130を得た。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
上記のように、本発明は、半導体デバイス程度の大きさのIII族窒化物半導体結晶およびその製造方法、III族窒化物半導体デバイスおよびその製造方法ならびにそのIII族窒化物半導体デバイスを含む発光機器に広く利用することができる。
本発明にかかる一つのIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板に開口部を有するマスク層を形成する工程を示し、(b)は下地基板の開口面上にIII族窒化物半導体結晶を成長させる工程を示し、(c)および(d)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかる別のIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板に開口部を有するマスク層を形成する工程を示し、(b)はマスク層の開口部下に位置する下地基板の開口面上および開口部を取り囲むマスク層の一部上にIII族窒化物半導体結晶を成長させる工程を示し、(c)はマスク層を除去する工程を示し、(d)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるまた別のIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板に開口部を有するマスク層を形成する工程を示し、(b)は下地基板の開口面上にIII族窒化物半導体結晶を成長させ、マスク層上にIII族窒化物半導体極性反転結晶を成長させる工程を示し、(c)はIII族窒化物半導体極性反転結晶およびマスク層を除去する工程を示し、(d)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるまた別のIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板に2以上の小開口部の群により形成されている開口部を有するマスク層を形成する工程を示し、(b)は下地基板の開口面上にIII族窒化物半導体結晶を成長させる工程を示し、(c)および(d)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 マスク層に形成される開口部と小開口部との関係を示す図である。ここで、(a)は下地基板上に形成されたマスク層の上面図を示し、(b)は(a)のVI−B方向の断面図を示す。 本発明にかかるさらに別のIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板に種結晶を配置する工程を示し、(b)は種結晶を核としてIII族窒化物半導体結晶を成長させる工程を示し、(c)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるさらに別のIII族窒化物半導体結晶およびIII族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、(a)は下地基板上に下地III族窒化物結晶および1個以上の開口部を有するマスク層を形成する工程を示し、(b)は開口部2a下に位置する下地III族窒化物結晶9aをエッチングする工程を示し、(c)はマスク部を除去して種結晶を配置する工程を示し、(d)は種結晶を核としてIII族窒化物半導体結晶を成長させる工程を示し、(e)はIII族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるIII族窒化物半導体結晶の形状を示す立体模式図である。ここで、(a)は六角平板形状を示し、(b)は四角平板形状を示し、(c)は三角平板形状を示す。 本発明にかかる一つのIII族窒化物半導体デバイスを示す断面模式図である。 本発明にかかる別のIII族窒化物半導体デバイスを示す断面模式図である。 本発明にかかるさらに別のIII族窒化物半導体デバイスを示す断面模式図である。 本発明にかかるさらに別のIII族窒化物半導体デバイスを示す断面模式図である。 本発明にかかる一つの発光機器を示す断面模式図である。 III族窒化物半導体デバイスの従来の製造方法を説明する断面模式図である。ここで、(a)は下地基板に開口部を有するマスク層を形成する工程を示し、(b)は下地基板およびマスク層上にIII族窒化物半導体結晶を成長させる工程を示し、(c)はIII族窒化物半導体結晶をスライス、研磨してIII窒化物半導体結晶基板を形成する工程を示し、(d)はIII窒化物半導体結晶基板上にIII族窒化物半導体結晶層および電極を形成する工程を示し、(e)はIII族窒化物半導体結晶の積層体をチップ化する工程を示す。
符号の説明
1 下地基板、1a 開口面、1s 小開口面、2 マスク層、2a 開口部、2b 開口部を取り囲むマスク層の一部上面、2s 小開口部、2p マスク部、3 III族窒化物半導体極性反転結晶、3a 下面、3b 上面、4 種結晶、9,9a 下地III族窒化物結晶、10 III族窒化物半導体結晶、10a 下面、10b 上面、10s 側面、11 III族窒化物半導体結晶基板、12 III族窒化物半導体結晶層、12a i型GaN層、12b i型AlxGa1-xN層、12c n-型GaN層、12d p型層、12e n+型層、21 n型III族窒化物半導体結晶層、21a n型GaN層、21b n型AlxGa1-xN層、22 発光層、22a In0.2Ga0.8N層、22b Al0.2Ga0.8N層、23 p型III族窒化物半導体結晶層、23a p型AlxGa1-xN層、23b p型GaN層、51 n側電極、52 p側電極、53 ソース電極、54 ゲート電極、55 ドレイン電極、56 オーミック電極、57 ショットキー電極、60 リードフレーム、60a マウント部、60b リード部、61 ワイヤ、62 導電性接着剤、63 エポキシ系樹脂、90,100,110,120 III族窒化物半導体デバイス、98 発光、130 発光機器。

Claims (27)

  1. 下地基板上に1個以上のIII族窒化物半導体結晶を成長させる工程と、前記III族窒化物半導体結晶を前記下地基板から分離する工程とを含み、
    前記III族窒化物半導体結晶の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体結晶の製造方法。
  2. 前記III族窒化物半導体結晶の主面の面積が、前記下地基板の主面の面積より小さい請求項1に記載のIII族窒化物半導体結晶の製造方法。
  3. 1個以上の前記III族窒化物半導体結晶を成長させる工程が、前記下地基板上に1個以上の開口部を有するマスク層を形成する工程と、少なくとも前記マスク層の前記開口部下に位置する前記下地基板の開口面上に前記III族窒化物半導体結晶を成長させる工程とを含む請求項1に記載のIII族窒化物半導体結晶の製造方法。
  4. 前記開口部は、2個以上の小開口部の群により形成されている請求項3に記載のIII族窒化物半導体結晶の製造方法。
  5. 1個以上の前記III族窒化物半導体結晶を成長させる工程が、前記下地基板上に1個以上の種結晶を配置する工程と、前記種結晶を核として前記III族窒化物半導体結晶を成長させる工程とを含む請求項1に記載のIII族窒化物半導体結晶の製造方法。
  6. 前記III族窒化物半導体結晶を前記下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いる請求項1から請求項5までのいずれかに記載のIII族窒化物半導体結晶の製造方法。
  7. 前記III族窒化物半導体結晶の形状が、六角平板状、四角平板状または三角平板状である請求項1から請求項6までのいずれかに記載のIII族窒化物半導体結晶の製造方法。
  8. 前記III族窒化物半導体結晶の成長速度が、10/hr以上300μm/hr以下である請求項1から請求項7までのいずれかに記載のIII族窒化物半導体結晶の製造方法。
  9. 前記III族窒化物結晶の不純物濃度が5×1019cm-3以下である請求項1から請求項7までのいずれかに記載のIII族窒化物半導体結晶の製造方法。
  10. 前記III族窒化物結晶の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角が、0°以上4°以下である請求項1から請求項7までのいずれかに記載のIII族窒化物半導体結晶の製造方法。
  11. 請求項1から請求項10までのいずれかに記載のIII族窒化物半導体結晶の製造方法を用いて製造されたIII族窒化物半導体結晶。
  12. 下地基板上に1個以上のIII族窒化物半導体結晶基板を成長させる工程と、前記III族窒化物半導体結晶基板上に1層以上のIII族窒化物半導体結晶層を成長させる工程と、前記III族窒化物半導体結晶基板および前記III族窒化物半導体結晶層から構成されるIII族窒化物半導体結晶を前記下地基板から分離する工程とを含み、
    前記III族窒化物半導体結晶の厚さが10μm以上600μm以下、幅が0.2mm以上50mm以下であるIII族窒化物半導体デバイスの製造方法。
  13. 前記III族窒化物半導体結晶基板の主面の面積が、前記下地基板の主面の面積より小さい請求項12に記載のIII族窒化物半導体デバイスの製造方法。
  14. 1個以上の前記III族窒化物半導体結晶基板を成長させる工程が、前記下地基板上に1個以上の開口部を有するマスク層を形成する工程と、少なくとも前記マスク層の前記開口部下に位置する下地基板の開口面上に前記III族窒化物半導体結晶基板を成長させる工程とを含む請求項12に記載のIII族窒化物半導体デバイスの製造方法。
  15. 前記開口部は、2個以上の小開口部の群により形成されている請求項14に記載のIII族窒化物半導体デバイスの製造方法。
  16. 1個以上の前記III族窒化物半導体結晶基板を成長させる工程が、前記下地基板上に1個以上の種結晶を配置する工程と、前記種結晶を核として前記III族窒化物半導体結晶基板を成長させる工程とを含む請求項12に記載のIII族窒化物半導体デバイスの製造方法。
  17. 前記III族窒化物半導体結晶基板および前記III族窒化物半導体結晶層から構成されるIII族窒化物半導体結晶を前記下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いる請求項12から請求項16までのいずれかに記載のIII族窒化物半導体デバイスの製造方法。
  18. 前記III族窒化物半導体結晶基板および前記III族窒化物半導体結晶層の形状が、六角平板状、四角平板状または三角平板状である請求項12から請求項17までのいずれかに記載のIII族窒化物半導体デバイスの製造方法。
  19. 前記III族窒化物半導体結晶基板の成長速度が、10m/hr以上300μm/hr以下である請求項12から請求項18までのいずれかに記載のIII族窒化物半導体デバイスの製造方法。
  20. 前記III族窒化物結晶基板の不純物濃度が5×1019cm-3以下である請求項12から請求項18までのいずれかに記載のIII族窒化物半導体デバイスの製造方法。
  21. 前記III族窒化物結晶基板の主面と、(0001)面、(1−100)面、(11−20)面、(1−101)面、(1−102)面、(11−21)面および(11−22)面のうちのいずれかの面とのなすオフ角が、0°以上4°以下である請求項12から請求項18までのいずれかに記載のIII族窒化物半導体デバイスの製造方法。
  22. 請求項12から請求項21までのいずれかに記載のIII族窒化物半導体デバイスの製造方法を用いて製造されたIII族窒化物半導体デバイス。
  23. 前記III族窒化物半導体結晶基板の裏面に凹凸表面が形成されている請求項22に記載のIII族窒化物半導体デバイス。
  24. 前記III族窒化物半導体結晶基板の裏面に形成されている凹凸表面の表面粗さRP-Vが0.01μm以上50μm以下である請求項23に記載のIII族窒化物半導体デバイス。
  25. 請求項22から請求項24までのいずれかに記載されたIII族窒化物半導体デバイスを含む発光機器であって、
    前記III族窒化物半導体デバイスは、前記III族窒化物半導体結晶基板と、前記III族窒化物半導体結晶基板の第1の主面の側に、n型III族窒化物半導体層と、前記III族窒化物半導体基板から見て前記n型III族窒化物半導体結晶層より遠くに位置するp型III族窒化物半導体結晶層と、前記n型III族窒化物半導体結晶層およびp型III族窒化物半導体結晶層の間に位置する発光層とを備え、
    前記III族窒化物半導体結晶基板の比抵抗が0.5Ω・cm以下であり、
    前記p型III族窒化物半導体結晶層の側をダウン実装し、前記III族窒化物半導体結晶基板の前記第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする発光機器。
  26. 請求項22から請求項24のいずれかに記載されたIII族窒化物半導体デバイスを含む発光機器であって、
    前記III族窒化物半導体デバイスは、前記III族窒化物半導体結晶基板であるGaN基板と、前記GaN基板の第1の主面の側に、n型III族窒化物半導体結晶層であるn型AlxGa1-xN層(0≦x≦1)と、前記GaN基板から見て前記n型AlxGa1-xN層より遠くに位置するp型III族窒化物半導体結晶層であるp型AlxGa1-xN層(0≦x≦1)と、前記n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備え、
    前記GaN基板の転位密度が、108/cm2以下であり、
    前記p型AlxGa1-xN層の側をダウン実装し、前記GaN基板の前記第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする発光機器。
  27. 請求項22から請求項24までのいずれかに記載されたIII族窒化物半導体デバイスを含む発光機器であって、
    前記III族窒化物半導体デバイスは、前記III族窒化物半導体結晶基板であるAlN基板と、前記AlN基板の第1の主面の側に、n型III族窒化物半導体結晶層のn型AlxGa1-xN層(0≦x≦1)と、前記AlN基板から見て前記n型AlxGa1-xN層より遠くに位置するp型III族窒化物半導体結晶層であるp型AlxGa1-xN層(0≦x≦1)と、前記n型AlxGa1-xN層およびp型AlxGa1-xN層の間に位置する発光層とを備え、
    前記AlN基板の熱伝導率が、100W/(m・K)以上であり、
    前記p型AlxGa1-xN層の側をダウン実装し、前記AlN基板の前記第1の主面と反対側の主面である第2の主面から光を放出することを特徴とする発光機器。
JP2005117967A 2004-05-18 2005-04-15 Iii族窒化物半導体デバイスの製造方法 Expired - Fee Related JP5194334B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005117967A JP5194334B2 (ja) 2004-05-18 2005-04-15 Iii族窒化物半導体デバイスの製造方法
PCT/JP2005/008745 WO2005112080A1 (ja) 2004-05-18 2005-05-13 Iii族窒化物半導体結晶およびその製造方法、iii族窒化物半導体デバイスおよびその製造方法ならびに発光機器
KR1020067022342A KR101218869B1 (ko) 2004-05-18 2005-05-13 Ⅲ족 질화물 반도체 결정의 제조 방법 및 ⅲ족 질화물 반도체 디바이스의 제조 방법
CN2010101712683A CN101882571B (zh) 2004-05-18 2005-05-13 Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件
CN2005800160353A CN1957447B (zh) 2004-05-18 2005-05-13 Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
EP05739204A EP1748470A4 (en) 2004-05-18 2005-05-13 NITRIDE III SEMICONDUCTOR CRYSTAL AND MANUFACTURING METHOD THEREFOR, III NITRIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, AND LIGHT EMITTING DEVICE
US10/598,934 US7732236B2 (en) 2004-05-18 2005-05-13 III nitride semiconductor crystal and manufacturing method thereof, III nitride semiconductor device manufacturing method thereof, and light emitting device
TW094116106A TWI395341B (zh) 2004-05-18 2005-05-18 Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
US12/767,783 US8362521B2 (en) 2004-05-18 2010-04-26 III nitride semiconductor crystal, III nitride semiconductor device, and light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004147914 2004-05-18
JP2004147914 2004-05-18
JP2005117967A JP5194334B2 (ja) 2004-05-18 2005-04-15 Iii族窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006005331A true JP2006005331A (ja) 2006-01-05
JP5194334B2 JP5194334B2 (ja) 2013-05-08

Family

ID=35394415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117967A Expired - Fee Related JP5194334B2 (ja) 2004-05-18 2005-04-15 Iii族窒化物半導体デバイスの製造方法

Country Status (7)

Country Link
US (2) US7732236B2 (ja)
EP (1) EP1748470A4 (ja)
JP (1) JP5194334B2 (ja)
KR (1) KR101218869B1 (ja)
CN (2) CN101882571B (ja)
TW (1) TWI395341B (ja)
WO (1) WO2005112080A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036210A (ja) * 2005-06-15 2007-02-08 Internatl Rectifier Corp Iii族窒化物半導体デバイスの製造
JP2008078274A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 半導体素子の製造方法
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2009130010A (ja) * 2007-11-21 2009-06-11 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JPWO2007138656A1 (ja) * 2006-05-26 2009-10-01 ローム株式会社 窒化物半導体発光素子
JP2009231833A (ja) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ−
JP2011505700A (ja) * 2007-11-30 2011-02-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面ラフニングによる高い光抽出効率の窒化物ベースの発光ダイオード
JP2011077497A (ja) * 2010-05-11 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
WO2011071191A1 (ja) * 2009-12-10 2011-06-16 Dowaエレクトロニクス株式会社 p型AlGaN層およびその製造方法ならびにIII族窒化物半導体発光素子
WO2012032915A1 (ja) * 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
US8278669B2 (en) 2008-11-06 2012-10-02 Samsung Electronics Co., Ltd. Light emitting device and fabricating method thereof
JP5087540B2 (ja) * 2006-05-26 2012-12-05 ローム株式会社 窒化物半導体発光素子
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
US8853670B2 (en) 2009-09-30 2014-10-07 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP2014220524A (ja) * 2006-01-20 2014-11-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性iii族窒化物膜からなるデバイスおよびその作製方法
US8952494B2 (en) 2009-09-30 2015-02-10 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor substrate having a sulfide in a surface layer
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JP2020534687A (ja) * 2017-09-15 2020-11-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 劈開技法を用いて基板を除去する方法
WO2023220953A1 (zh) * 2022-05-18 2023-11-23 浙江吉利控股集团有限公司 一种卷收器、安全带装置和设备

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
US20080300501A1 (en) * 2005-07-19 2008-12-04 Koninklijke Philips Electronics, N.V. Fluid Analyser
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Iii族窒化物結晶の製造方法および製造装置
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Iii族窒化物結晶の製造方法、iii族窒化物結晶基板およびiii族窒化物半導体デバイス
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
WO2008093759A1 (ja) * 2007-01-31 2008-08-07 Sumitomo Chemical Company, Limited 3-5族系化合物半導体の製造方法
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
EP2221854B1 (en) 2007-11-27 2016-02-24 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
KR100955821B1 (ko) * 2008-06-24 2010-05-06 주식회사 세미콘라이트 질화물계 발광소자 및 그의 제조방법
KR100983181B1 (ko) * 2008-06-25 2010-09-20 주식회사 실트론 발광 다이오드 제조를 위한 질화 갈륨층 성장 방법, 이방법을 이용한 발광 다이오드 제조 방법, 및 이 방법에의해 제조된 발광 다이오드
CN102119443B (zh) * 2008-08-05 2013-08-14 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
KR101049158B1 (ko) * 2009-03-25 2011-07-14 우리엘에스티 주식회사 질화물계 발광소자의 제조방법
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
JP6098028B2 (ja) * 2011-09-14 2017-03-22 株式会社リコー 窒化ガリウム結晶、13族窒化物結晶、13族窒化物結晶基板および製造方法
JP6196987B2 (ja) * 2012-02-14 2017-09-13 ヘキサジェム アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
TW201409540A (zh) * 2012-08-27 2014-03-01 Tera Xtal Technology Corp 藍寶石基板之再生方法
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US9647094B2 (en) * 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
CN106796952B (zh) 2014-09-25 2020-11-06 英特尔公司 独立式硅台面上的ⅲ-n族外延器件结构
AT518350A3 (de) 2014-11-07 2019-06-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
CN106922200B (zh) 2014-12-18 2021-11-09 英特尔公司 N沟道氮化镓晶体管
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
DE102016117030B4 (de) * 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE102017108136B4 (de) 2017-04-13 2019-03-14 X-Fab Semiconductor Foundries Ag Geometrisch geformte Bauelemente in einer Anordnung für einen Überführungsdruck (Transfer Print) und zugehörige Verfahren
US12046695B2 (en) 2017-05-05 2024-07-23 The Regents Of The University Of California Method of removing a substrate
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN112219287A (zh) * 2018-03-30 2021-01-12 加利福尼亚大学董事会 使用外延横向过生长制造非极性和半极性器件的方法
WO2020092722A1 (en) * 2018-10-31 2020-05-07 The Regents Of The University Of California Method of obtaining a smooth surface with epitaxial lateral overgrowth
WO2020180785A1 (en) * 2019-03-01 2020-09-10 The Regents Of The University Of California Method for flattening a surface on an epitaxial lateral growth layer
US20230022774A1 (en) * 2019-12-26 2023-01-26 Kyocera Corporation Manufacturing method for semiconductor element, and semiconductor device
TWI769065B (zh) * 2021-08-24 2022-06-21 友達光電股份有限公司 顯示裝置及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002261014A (ja) * 2001-11-28 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Iii−v族窒化物系半導体基板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JPH111399A (ja) 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP3681540B2 (ja) * 1997-06-16 2005-08-10 松下電器産業株式会社 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
CA2313155C (en) * 1999-06-30 2003-09-30 Sumitomo Electric Industries, Ltd. Group iii-v nitride semiconductor growth method and vapor phase growth apparatus
CN1113113C (zh) * 1999-09-28 2003-07-02 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2001339121A (ja) * 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶GaN基板の製造方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Iii族窒化物系化合物半導体の結晶成長方法及びiii族窒化物系化合物半導体発光素子の製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2002261014A (ja) * 2001-11-28 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Iii−v族窒化物系半導体基板およびその製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036210A (ja) * 2005-06-15 2007-02-08 Internatl Rectifier Corp Iii族窒化物半導体デバイスの製造
JP4495698B2 (ja) * 2005-06-15 2010-07-07 インターナショナル レクティフィアー コーポレイション Iii族窒化物半導体デバイスの製造
JP2014220524A (ja) * 2006-01-20 2014-11-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性iii族窒化物膜からなるデバイスおよびその作製方法
JPWO2007138656A1 (ja) * 2006-05-26 2009-10-01 ローム株式会社 窒化物半導体発光素子
JP5087540B2 (ja) * 2006-05-26 2012-12-05 ローム株式会社 窒化物半導体発光素子
JP2008078274A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 半導体素子の製造方法
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2009130010A (ja) * 2007-11-21 2009-06-11 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
US8835200B2 (en) 2007-11-30 2014-09-16 The Regents Of The University Of California High light extraction efficiency nitride based light emitting diode by surface roughening
JP2011505700A (ja) * 2007-11-30 2011-02-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面ラフニングによる高い光抽出効率の窒化物ベースの発光ダイオード
US9040326B2 (en) 2007-11-30 2015-05-26 The Regents Of The University Of California High light extraction efficiency nitride based light emitting diode by surface roughening
JP2009231833A (ja) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ−
US8278669B2 (en) 2008-11-06 2012-10-02 Samsung Electronics Co., Ltd. Light emitting device and fabricating method thereof
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
US9070828B2 (en) 2009-09-30 2015-06-30 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
US9299890B2 (en) 2009-09-30 2016-03-29 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
US8853670B2 (en) 2009-09-30 2014-10-07 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
US8952494B2 (en) 2009-09-30 2015-02-10 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor substrate having a sulfide in a surface layer
CN102782808A (zh) * 2009-12-10 2012-11-14 同和电子科技有限公司 p型AlGaN层及其制造方法和Ⅲ族氮化物半导体发光元件
WO2011071191A1 (ja) * 2009-12-10 2011-06-16 Dowaエレクトロニクス株式会社 p型AlGaN層およびその製造方法ならびにIII族窒化物半導体発光素子
CN102782808B (zh) * 2009-12-10 2016-01-20 同和电子科技有限公司 p型AlGaN层及其制造方法和Ⅲ族氮化物半导体发光元件
US8765222B2 (en) 2009-12-10 2014-07-01 Dowa Electronics Materials Co., Ltd. Method of manufacturing a p-AlGaN layer
KR101454980B1 (ko) * 2009-12-10 2014-10-27 도와 일렉트로닉스 가부시키가이샤 p형 AlGaN층 및 그 제조 방법 및 Ⅲ족 질화물 반도체 발광소자
JP2011142317A (ja) * 2009-12-10 2011-07-21 Dowa Electronics Materials Co Ltd p型AlGaN層の製造方法およびIII族窒化物半導体発光素子
JP2011077497A (ja) * 2010-05-11 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US8853829B2 (en) 2010-09-10 2014-10-07 Ngk Insulators, Ltd Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
CN103109351A (zh) * 2010-09-10 2013-05-15 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
WO2012032915A1 (ja) * 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
JP2020534687A (ja) * 2017-09-15 2020-11-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 劈開技法を用いて基板を除去する方法
US11508620B2 (en) 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
WO2023220953A1 (zh) * 2022-05-18 2023-11-23 浙江吉利控股集团有限公司 一种卷收器、安全带装置和设备

Also Published As

Publication number Publication date
JP5194334B2 (ja) 2013-05-08
EP1748470A4 (en) 2011-07-27
CN1957447A (zh) 2007-05-02
KR101218869B1 (ko) 2013-01-18
US20100207138A1 (en) 2010-08-19
WO2005112080A1 (ja) 2005-11-24
CN101882571A (zh) 2010-11-10
US8362521B2 (en) 2013-01-29
TWI395341B (zh) 2013-05-01
CN101882571B (zh) 2012-07-18
CN1957447B (zh) 2010-11-03
US7732236B2 (en) 2010-06-08
EP1748470A1 (en) 2007-01-31
KR20070013287A (ko) 2007-01-30
TW200610192A (en) 2006-03-16
US20070164306A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP5194334B2 (ja) Iii族窒化物半導体デバイスの製造方法
JP5003033B2 (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US7821018B2 (en) GaN-based semiconductor light-emitting device and method for the fabrication thereof
US8283677B2 (en) Nitride semiconductor light-emitting device
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US8058639B2 (en) Nitride semiconductor element and method for production thereof
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
US20130137246A1 (en) Method of producing group iii nitride semiconductor growth substrate
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
KR20130140048A (ko) 향상된 추출 효율을 가진 발광 디바이스
JP2013542608A (ja) 複合基板の形成方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
US20230420617A1 (en) Nitride based ultraviolet light emitting diode with an ultraviolet transparent contact
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
TW200822190A (en) Method of manufacturing semiconductor device
JP2008282942A (ja) 半導体素子及びその製造方法
JP2011146652A (ja) 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
JP3216118B2 (ja) 窒化物半導体素子及びその製造方法
JP2007123858A (ja) 3−5族窒化物半導体の製造方法
KR20130112903A (ko) 기판 상에 성장된 iii-질화물층

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees