JP2007036210A - Iii族窒化物半導体デバイスの製造 - Google Patents

Iii族窒化物半導体デバイスの製造 Download PDF

Info

Publication number
JP2007036210A
JP2007036210A JP2006166525A JP2006166525A JP2007036210A JP 2007036210 A JP2007036210 A JP 2007036210A JP 2006166525 A JP2006166525 A JP 2006166525A JP 2006166525 A JP2006166525 A JP 2006166525A JP 2007036210 A JP2007036210 A JP 2007036210A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor
iii
growth
nitride
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006166525A
Other languages
English (en)
Other versions
JP4495698B2 (ja )
Inventor
Robert Beach
Mike Briere
ブリエール マイク
ビーチ ロバート
Original Assignee
Internatl Rectifier Corp
インターナショナル・レクチファイヤー・コーポレーションInternational Rectifier Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides

Abstract

【課題】クラッキング、または類似の機械的損傷を防止するために、III族窒化物半導体デバイスの製造における材料の不適合性に起因する応力を低減すること。
【解決手段】III族窒化物半導体部20を、成長障壁16により定められた境界内の成長面18上に成長することができる。成長障壁16は、その表面のいずれの上においてもIII族窒化物半導体材料の成長を許容しない材料からなるため、III族窒化物半導体材料成長面18上でのみ成長する。結果として、III族窒化物半導体部20の寸法を成長障壁16により画定される面積により制限することができる。
【選択図】図3

Description

本発明は、半導体デバイスに関し、より詳細には、III族窒化物半導体デバイスおよびIII族窒化物半導体デバイスの製造方法に関する。

III−V族半導体は、III族元素およびV族元素からなる半導体材料である。III−V族半導体は電力用途に望ましいが、製造の困難さに部分的に起因して、広汎には活用されてきていない。

例えば、商業的に望ましいIII−V族半導体の1つは、III族窒化物である。本明細書において使用されるとき、III族窒化物半導体またはGaNベースの半導体は、InAlGaN系からの半導体合金を指すことに注意されたい。InAlGaN系からの半導体合金の例は、GaN、AlGaN、AlN、InN、InGaN、およびInAlGaNを含む。各合金中に窒素元素が存在するが、In、Al、またはGaの存在および割合を変えて、InAlGaN系の合金を得ることができることに注意されたい。

III族窒化物半導体デバイスは、III族窒化物半導体材料の大きなバンドギャップに主に起因して、電力用途に望ましい。III族窒化物半導体デバイスを製造するには、少なくとも、基板上にIII族窒化物半導体合金(すなわち、InAlGaN系からの合金)を形成する必要がある。III族窒化物半導体デバイスのための周知の基板材料には、サファイア、SiC、およびSiの3つがある。

米国特許第5,192,987号明細書 米国特許第6,878,593号明細書

シリコン基板は、低価格および高熱伝導率のために商業的により望ましい。しかしながら、III族窒化物半導体合金とシリコンとの格子不整合および熱膨張特性の差異に起因して、厚いIII族窒化物半導体層(すなわち、1ミクロン以上の厚さ)は、シリコンウエハに亀裂を入れるか、またはシリコンウエハの湾曲を引き起こす。厚いIII族窒化物半導体に関連するクラッキングの問題は、シリコン基板を使用するときにのみ生じるものではなく、したがって、この問題はシリコン基板上に形成されたIII族窒化物半導体に限られるものではないことに留意されたい。

本発明の目的は、クラッキング、または類似の機械的損傷を防止するために、III族窒化物半導体デバイスの製造における材料の不適合性に起因する応力を低減することにある。特に、本発明は、基板上に厚い(1ミクロン以上の)III族窒化物半導体部を形成する際の材料の不適合性に起因する応力の低減を目的とする。

本発明によるプロセスにおいて、その表面上でのIII族窒化物半導体の成長を阻害することができるIII族窒化物半導体成長阻害部が、基板の表面上にあるパターンで形成され、基板上に、1つまたは複数の成長面が画定される。ついで、III族窒化物半導体部が、画定された成長面上で成長される。阻害部が、阻害部の表面上でのIII族窒化物半導体の成長を防止するため、III族窒化物部の成長が画定された成長面に制限される。結果として、材料の不適合性に起因するIII族窒化物半導体のクラッキングを防止するために、成長面の寸法を選択することができる。

本発明の一実施形態において、成長面下に広がるようにトレンチが形成されて、メサを画定する。そして、酸化物または類似の充填材により充填される。トレンチは、材料の不適合性に起因する応力をさらに軽減することができる。

さらに別の実施形態において、アモルファス領域を成長面下に形成し、材料の不適合性に起因する応力をさらに軽減することができる。

本発明によるプロセスは、ウエハ規模の製造用に構成することができる。したがって、III族窒化物成長阻害部をウエハの表面上に形成し、選択的に除去して複数の成長面を画定することができる。ついで、III族窒化物半導体部を各成長面上に成長させることができる。

本発明の他の特徴および利点は、添付の図面を参照する以下の本発明の説明から明らかになるだろう。

図1を参照すると、本発明によるプロセスにおいて、III族窒化物成長阻害部(growth inhibitor body)10が、基板14の表面12上に形成される。基板14は、Si、SiC、またはサファイアなどのその上にIII族窒化物半導体部を形成されることのできる任意の材料からなるウエハである。本発明の好ましい実施形態においては、基板14はシリコンの<111>単結晶からなる。さらに、成長阻害部10は、選択されたIII族窒化物半導体材料のその表面上での結晶成長を許容しない材料からなる。成長阻害部10の形成のための好ましい材料は、二酸化ケイ素であり、二酸化ケイ素は、基板14の表面12を酸化すること、または基板14の表面12の上に酸化物を堆積することにより成長することができる。成長阻害部10を形成するのに適した別の材料は、Si3N4である。

図2Aを参照すると、成長阻害部10が、基板14の表面12からその一部をエッチングなどにより選択的に除去することによりパターニングされ、格子状に配置された複数のセルを画定する。本発明の好ましい実施形態においては、格子は、ワッフル(waffle)の外観に似ている。

次に、図2Aに示されている格子中の単一のセルを示している図2Bを参照すると、各セルはIII族窒化物成長障壁16を備え、III族窒化物成長障壁16は、それぞれの成長面18を囲み、他の幾何学的形状も可能であるが好ましくは長方形である。また、図2Cに示されているように、成長障壁16は、成長面18の平面の上に、任意の所望の高さまで及ぶ。成長障壁16の高さは、それぞれの成長面18上に形成されるIII族窒化物デバイスの所望に厚さに対応するように選択することができる。好ましくは、本発明による方法で形成されるデバイスは、1ミクロン以上の厚さである。

本発明によるプロセスにおいて、III族窒化物半導体部20を、成長障壁16により定められた境界内の成長面18上に成長することができる。つまり、成長障壁16は、その表面のいずれの上においてもIII族窒化物半導体材料の成長を許容しない材料からなるため、III族窒化物半導体材料成長面18上でのみ成長する。結果として、III族窒化物半導体部20の寸法を成長障壁16により画定される面積により制限し、III族窒化物半導体のクラッキングを回避するように材料の不適合性(格子不整合および/または熱的不整合)に起因する内部応力に対処することができる。換言すると、III族窒化物半導体部20内のクラッキングを防止するために、成長障壁16により成長面18の面積を画定し、材料の不適合性に起因する応力を最小化することができる。成長面の面積は、好ましくは1平方ミリメートル以上とすることができる。

ここで図3を参照すると、本発明の第1の実施形態によるプロセスにおいて、III族窒化物半導体部20が、成長面18上の成長障壁16のそれぞれにより画定される空間内に形成される。本明細書において言及されるとき、III族窒化物半導体部20は、傾斜組成である若しくは傾斜組成でない1つのIII族窒化物半導体層、または異なる組成を有する複数のIII族窒化物半導体層を含むことができる。つまり、本明細書において使用されるとき、III族窒化物半導体部20は、III族窒化物半導体の単一の層のみに制限されるものとして理解されるべきでない。

特に、好まし実施形態において、成長面18にまず中間層22(時にバッファ層と言及される)が形成され、ついで中間層22上にIII族窒化物半導体部20が形成される。成長障壁16を形成するための材料は、中間層22およびIII族窒化物半導体部20が成長障壁16のいずれの表面上においても成長することを許容しないように選択されることに注意されたい。結果として、中間層22が成長面18上でのみ成長し、そしてIII族窒化物半導体部20が中間層22上でのみ成長する。形成後、III族窒化物半導体部は、成長障壁16に隣接する外部表面において高転位の領域24を備える可能性があることに注意されたい。

好ましくは、中間層22は、例えばAlN、AlGaInN、またはAlGaNなどのInAlGaN系からの、傾斜組成のIII族窒化物半導体材料である。本明細書において言及されるとき、傾斜組成とは、好ましくは成長面18に隣接した例えばAlNなどのアルミニウム過剰組成(alminum rich composition)から、例えばGaNなどのアルミニウムが実質的に存在しない組成へと、中間層22の厚さ方向に沿ってアルミニウム含有量が変化していることを意味する。あるいは、中間層22は、それぞれが異なる組成である、InAlGaN系からのIII族窒化物半導体部の複数の層を備えることができる。

III族窒化物半導体部20は、好ましくはGaNからなり、厚さが1μm以上で電力関連用途に適している。つまり、III族窒化物半導体部20は、十分な厚さのGaNからなり、高電子移動度トランジスタ(HEMT)、金属絶縁体半導体HEMT(MISHEMT)などの電力半導体デバイス内の構成部として機能するように構成される。

次に、類似の数字は類似の形態を識別している図4を参照すると、本発明の第2の実施形態によるプロセスにおいて、トレンチ26が、成長面18から基板14の本体内部へ所定の深さ広がるように形成される。トレンチ26は、好ましくは上端に成長面18を有するメサを画定し、好ましくは二酸化ケイ素28などで充填される。第2の実施形態によるプロセスにおいて、トレンチ26が充填された後、成長面18上に中間層22が形成される。中間層22は、トレンチ26内の二酸化ケイ素28上に広がること、また成長障壁16まで広がることもできることに留意されたい。中間層22は、成長障壁16に隣接する外部表面において高転位密度の領域30を備える可能性がある。第2の実施形態によるプロセスの残りのステップは、第1の実施形態のそれらと同一であり、それゆえ繰り返して説明しない。トレンチ26は、材料の不適合性に起因する応力のさらなる軽減を可能にし、そしてその結果、III族窒化物半導体部20のクラッキングを防止することができる。

次に図5を参照すると、本発明の第3の実施形態によるプロセスにおいて、メサの結晶構造がイオン注入などにより損傷され、メサ内にアモルファス領域32が形成される。アモルファス領域32は、材料の不適合性に起因する応力をさらに軽減することができ、それによってIII族窒化物半導体部20のクラッキングを防止する。代替プロセスにおいて、トレンチ28を削除し、成長面18下の結晶構造をアモルファスにして、所望の応力の軽減を得ることができることに注意されたい。第3の実施形態によるプロセスの残りのステップは第2または第1の実施形態(トレンチ28を削除した場合)のそれらと同一であり、それゆえ簡潔性のために本明細書において繰り返して説明しない。

III族窒化物半導体部20を形成した後、望まれるならばさらなるプロセスを実行し、HEMTなどの半導体デバイスを基板14上の各セル内に形成することができる。それゆえ、例えばHEMTを作製するプロセスにおいて、(GaNがIII族窒化物半導体部20を形成するのに使用された場合)GaN上にAlGaN層を成長し、ヘテロ接合を形成することができる。

その後、ダイシングにより個別の半導体デバイスのダイを得ることができる。好ましくは、図6に示すように、ウエハ15を成長障壁16を通じて切断することによりダイシングし、個別の個片化されたダイ34を得ることができ、ダイ34は、外部表面に障壁16を、障壁16内に半導体デバイス36を有することができる。例えば図7を参照すると、デバイス36は、GaNからなることができるIII族窒化物半導体部20、および半導体部20上に形成されたAlGaNなどのInAlGaN系からの別の半導体合金からなる、別のIII族窒化物半導体部21を備え、III族窒化物活性ヘテロ接合を得ることができる。デバイス36の、例えばドレイン電極38およびソース電極40などの電源電極、制御電極42も図式的に示されている。成長面18上に作製することのできるIII族窒化物ベースのデバイスの例は、特許文献1および2に記載されている。

本発明を特定の実施形態と関連して説明してきたが、当業者には、多くの他の変形形態および修正形態ならびに他の用途が明らかになるだろう。したがって、本発明は、本明細書における特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されることが好ましい。

本発明によるプロセスにおいて得られる中間構造の側面図を図式的に示す図である。 (A)は、図1に示されている構造を図1中の矢印の方向から見た平面図を図式的に示す図であり、(B)は、図1および図2(A)に示されている構造内の個別のセルの平面図を図式的に示す図であり、(C)は、図2(B)に示されている個別のセルの、図2(B)中の矢印の方向から見た2(C)―2(C)線に沿った断面図を図式的に示す図である。 本発明の第1の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。 本発明の第2の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。 本発明の第3の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。 本発明によるプロセスを通じて作製された半導体デバイスのダイの平面図を図式的に示す図である。 図6に示されているダイの、図6中の矢印の方向から見た7−7線に沿った断面図を図式的に示す図である。

Claims (37)

  1. III族窒化物半導体デバイスを製造する方法であって、
    基板の表面上にIII族窒化物成長阻害部を形成することと、
    前記III族窒化物成長阻害部の一部分を選択的に除去し、前記基板の一部分を露出させ、III族窒化物成長面として機能させることと、
    前記露出部分の少なくとも1つの上にIII族窒化物半導体部を成長することと
    を含み、前記成長阻害部は、前記半導体デバイスの外部境界を画定することを特徴とする方法。
  2. 前記III族窒化物半導体部は、前記露出部分の前記少なくとも1つの上のバッファ層、および前記バッファ層上に形成されたIII族窒化物半導体電力デバイスを備えることを特徴とする請求項1に記載の方法。
  3. 前記バッファ層は、AlNを含むことを特徴とする請求項2に記載の方法。
  4. 前記バッファ層は、傾斜組成であることを特徴とする請求項2に記載の方法。
  5. 前記バッファ層は、傾斜組成AlNを含むことを特徴とする請求項2に記載の方法。
  6. 前記III族窒化物電力半導体デバイスは、GaN部および前記GaN部上のAlGaN部を備えることを特徴とする請求項2に記載の方法。
  7. 前記III族窒化物成長阻害部は、二酸化ケイ素を含むことを特徴とする請求項1に記載の方法。
  8. 前記III族窒化物成長阻害部は、窒化ケイ素を含むことを特徴とする請求項1に記載の方法。
  9. 前記III族窒化物成長阻害部は、ワッフル状であることを特徴とする請求項1に記載の方法。
  10. 前記露出部分の前記少なくとも1つの周囲にトレンチを形成することをさらに含むことを特徴とする請求項1に記載の方法。
  11. 前記トレンチをIII族窒化物成長阻害部で充填することをさらに含むことを特徴とする請求項10に記載の方法。
  12. 前記露出部分の前記少なくとも1つの下の領域をアモルファスにすることをさらに含むことを特徴とする請求項1に記載の方法。
  13. 前記基板は、シリコンを含むことを特徴とする請求項1に記載の方法。
  14. 前記基板は、シリコンカーバイドを含むことを特徴とする請求項1に記載の方法。
  15. 前記基板は、サファイアを含むことを特徴とする請求項1に記載の方法。
  16. III族窒化物半導体部は、InAlGaN系からの1つの合金、およびInAlGaN系からの別の合金を含む第1のIII族窒化物半導体部を備えることを特徴とする請求項1に記載の方法。
  17. 前記III族窒化物成長阻害部を、選択的に除去し、前記基板の上に格子パターンを形成することを特徴とする請求項1に記載の方法。
  18. 前記成長面は、少なくとも1平方ミリメートルであることを特徴とする請求項1に記載の方法。
  19. 前記III族窒化物成長阻害部は、前記III族窒化物デバイスの高さを画定することを特徴とする請求項1に記載の方法。
  20. 前記高さは、少なくとも1ミクロンであることを特徴とする請求項19に記載の方法。
  21. III族窒化物ベースの半導体デバイスを製造する方法であって、
    基板の表面上にIII族窒化物成長障壁を形成することであって、各成長障壁は、対応するIII族窒化物半導体成長面を画定することと、
    前記画定された成長面の少なくとも1つの上にIII族窒化物半導体部を成長することであって、前記III族窒化物成長障壁のそれぞれは、それぞれの半導体デバイスの外部境界を画定することと
    を含むことを特徴とする方法。
  22. 前記障壁は、二酸化ケイ素を含むことを特徴とする請求項21に記載の方法。
  23. 前記障壁は、窒化ケイ素を含むことを特徴とする請求項21に記載の方法。
  24. 前記基板は、シリコンを含むことを特徴とする請求項21に記載の方法。
  25. 前記基板は、シリコンカーバイドを含むことを特徴とする請求項21に記載の方法。
  26. 前記基板は、サファイアを含むことを特徴とする請求項21に記載の方法。
  27. 前記成長面の少なくとも1つの上に中間層を成長し、ついで、前記中間層上にIII族窒化物半導体部を成長することをさらに含むことを特徴とする請求項21に記載の方法。
  28. 前記中間層は、AlNを含むことを特徴とする請求項27に記載の方法。
  29. 前記中間層は、傾斜組成AlNを含むことを特徴とする請求項27に記載の方法。
  30. 前記III族窒化物半導体部は、InAlGaN系からの1つの半導体合金を含む1つのIII族窒化物半導体部と、InAlGaN系からの別の半導体合金を含む別のIII族窒化物半導体部とを備えるヘテロ接合であることを特徴とする請求項21に記載の方法。
  31. 前記成長面の少なくとも1つは、少なくとも1平方ミリメートルであることを特徴とする請求項21に記載の方法。
  32. 前記成長障壁は、前記III族窒化物ベースの半導体デバイスの高さを画定することを特徴とする請求項21に記載の方法。
  33. 前記高さは、少なくとも1ミクロンであることを特徴とする請求項32に記載の方法。
  34. 前記バッファ層は、InAlGaN系からの傾斜組成III族窒化物材料であることを特徴とする請求項2に記載の方法。
  35. 中間層は、InAlGaN系からの傾斜組成III族窒化物材料であることを特徴とする請求項27に記載の方法。
  36. 前記バッファ層は、InAlGaN系からのIII族窒化物半導体の複数の層を含み、各層は、異なる組成であることを特徴とする請求項2に記載の方法。
  37. 前記中間層は、InAlGaN系からのIII族窒化物半導体の複数の層を含み、各層は、異なる組成であることを特徴とする請求項27に記載の方法。
JP2006166525A 2005-06-15 2006-06-15 Iii族窒化物半導体デバイスの製造 Active JP4495698B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US69062705 true 2005-06-15 2005-06-15
US11452547 US8168000B2 (en) 2005-06-15 2006-06-14 III-nitride semiconductor device fabrication

Publications (2)

Publication Number Publication Date
JP2007036210A true true JP2007036210A (ja) 2007-02-08
JP4495698B2 JP4495698B2 (ja) 2010-07-07

Family

ID=37563636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166525A Active JP4495698B2 (ja) 2005-06-15 2006-06-15 Iii族窒化物半導体デバイスの製造

Country Status (3)

Country Link
US (1) US8168000B2 (ja)
JP (1) JP4495698B2 (ja)
DE (1) DE102006027841B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094802A (ja) * 2010-10-25 2012-05-17 Jiaotong Univ 窒化ガリウム層を有する多層構造基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809907B2 (en) 2006-03-14 2014-08-19 Northrop Grumman Systems Corporation Leakage barrier for GaN based HEMT active device
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281420A (en) * 1987-05-13 1988-11-17 Sharp Corp Manufacture of compound semiconductor substrate
JPH11154648A (ja) * 1997-09-19 1999-06-08 Siemens Ag 複数の半導体チップの製造方法
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
JP2003309071A (ja) * 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd GaN系半導体結晶基材
JP2006005331A (ja) * 2004-05-18 2006-01-05 Sumitomo Electric Ind Ltd Iii族窒化物半導体結晶およびその製造方法、iii族窒化物半導体デバイスおよびその製造方法ならびに発光機器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218216A (en) * 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
JP3026087B2 (ja) * 1989-03-01 2000-03-27 名古屋大学長 窒化ガリウム系化合物半導体の気相成長方法
US6830992B1 (en) * 1990-02-28 2004-12-14 Toyoda Gosei Co., Ltd. Method for manufacturing a gallium nitride group compound semiconductor
CA2037198C (en) * 1990-02-28 1996-04-23 Katsuhide Manabe Light-emitting semiconductor device using gallium nitride group compound
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5308784A (en) * 1991-10-02 1994-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method for making the same
DE69433926D1 (de) * 1993-04-28 2004-09-02 Nichia Corp Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5432118A (en) * 1994-06-28 1995-07-11 Motorola, Inc. Process for forming field isolation
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
JP3700872B2 (ja) * 1995-12-28 2005-09-28 シャープ株式会社 窒化物系iii−v族化合物半導体装置およびその製造方法
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
US5880485A (en) * 1997-03-24 1999-03-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including Gallium nitride layer
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
CA2298491C (en) * 1997-07-25 2009-10-06 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
DE19838810B4 (de) 1998-08-26 2006-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
US6508878B2 (en) * 1998-10-15 2003-01-21 Lg Electronics Inc. GaN system compound semiconductor and method for growing crystal thereof
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US7589007B2 (en) * 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US6265322B1 (en) * 1999-09-21 2001-07-24 Agere Systems Guardian Corp. Selective growth process for group III-nitride-based semiconductors
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6334971B1 (en) * 2000-07-20 2002-01-01 Wen-Ping Huang Manufacturing method for diode group processed by injection molding on the surface
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
DE10102315B4 (de) 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
DE10142656A1 (de) * 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP2005117967A (ja) 2003-09-09 2005-05-12 Koden:Kk 生鮮食品鮮度保持盆
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281420A (en) * 1987-05-13 1988-11-17 Sharp Corp Manufacture of compound semiconductor substrate
JPH11154648A (ja) * 1997-09-19 1999-06-08 Siemens Ag 複数の半導体チップの製造方法
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
JP2003309071A (ja) * 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd GaN系半導体結晶基材
JP2006005331A (ja) * 2004-05-18 2006-01-05 Sumitomo Electric Ind Ltd Iii族窒化物半導体結晶およびその製造方法、iii族窒化物半導体デバイスおよびその製造方法ならびに発光機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094802A (ja) * 2010-10-25 2012-05-17 Jiaotong Univ 窒化ガリウム層を有する多層構造基板及びその製造方法

Also Published As

Publication number Publication date Type
DE102006027841A1 (de) 2007-01-18 application
JP4495698B2 (ja) 2010-07-07 grant
US20070000433A1 (en) 2007-01-04 application
US8168000B2 (en) 2012-05-01 grant
DE102006027841B4 (de) 2013-03-21 grant

Similar Documents

Publication Publication Date Title
US7033961B1 (en) Epitaxy/substrate release layer
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US6486042B2 (en) Methods of forming compound semiconductor layers using spaced trench arrays and semiconductor substrates formed thereby
US20050170574A1 (en) Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8350273B2 (en) Semiconductor structure and a method of forming the same
US20050258451A1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US20090085065A1 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US20060226412A1 (en) Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
US20050110043A1 (en) Nitride semiconductor substrate, method of fabrication thereof, and semiconductor element built thereon
US20100068855A1 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7745851B2 (en) Polytype hetero-interface high electron mobility device and method of making
US20060017064A1 (en) Nitride-based transistors having laterally grown active region and methods of fabricating same
US20080128753A1 (en) Transistors and method for making ohmic contact to transistors
JP2004221325A (ja) 化合物半導体装置及びその製造方法
CN101107713A (zh) 基于氮化物的晶体管的覆盖层和/或钝化层、晶体管结构及制作方法
US20090200645A1 (en) Semiconductor electronic device
JP2003059948A (ja) 半導体装置及びその製造方法
US20050003572A1 (en) Method for fabricating a plurality of semiconductor chips
JP2007221001A (ja) 半導体素子
CN1989601A (zh) 制造具有盖层和凹进栅极的氮化物基晶体管的方法
JP2009158528A (ja) 半導体装置
WO2005015642A1 (ja) 半導体装置及びその製造方法
JP2010232293A (ja) 半導体装置
US20120270378A1 (en) Method for Producing Silicon Semiconductor Wafers Comprising a Layer for Integrating III-V Semiconductor Components

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250