CN1957447B - Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件 - Google Patents

Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件 Download PDF

Info

Publication number
CN1957447B
CN1957447B CN2005800160353A CN200580016035A CN1957447B CN 1957447 B CN1957447 B CN 1957447B CN 2005800160353 A CN2005800160353 A CN 2005800160353A CN 200580016035 A CN200580016035 A CN 200580016035A CN 1957447 B CN1957447 B CN 1957447B
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
iii
semiconductor crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800160353A
Other languages
English (en)
Other versions
CN1957447A (zh
Inventor
中畑成二
中幡英章
上松康二
木山诚
永井阳一
中村孝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1957447A publication Critical patent/CN1957447A/zh
Application granted granted Critical
Publication of CN1957447B publication Critical patent/CN1957447B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

本发明提供其尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及发光设备。制造III族氮化物半导体晶体的方法包括在开始衬底上生长至少一个III族氮化物半导体晶体的步骤、在III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤、以及从所述开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层所构成的III族氮化物半导体晶体的步骤，并且其特征在于所述III族氮化物半导体晶体的厚度是10μm或以上但是600μm或以下，以及宽度是0.2mm或以上但是50mm或以下。

Description

Ⅲ族氮化物半导体晶体及其制造方法、Ⅲ族氮化物半导体器件及其制造方法以及发光器件
技术领域
本发明涉及半导体器件中使用的III族氮化物半导体晶体及其制造方法、III族氮化物半导体器件及其制造方法，以及包括那些III族氮化物半导体器件的发光设备
背景技术
III族氮化物半导体晶体广泛地用于半导体器件如发光二极管(下面称作LED)和激光二极管(此后称作LD)。
通常，包括III族氮化物半导体晶体的III族氮化物半导体器件的制造需要很多工序步骤。有在开始衬底上形成厚的III族氮化物半导体晶体的工序、从开始衬底除去该晶体的工序、分割那个晶体的工序、将通过分割获得的晶体粘附到研磨机和/或抛光机的晶体夹持器的工序、加工晶体的一个主面的表面的工序(通过这些意味着研磨和/或抛光；下面相同)，同时使用越来越小的晶粒尺寸研磨剂、从晶体夹持器除去其一个主面已经被加工的晶体的工序、将其一个主面已经被加工的晶体粘附到晶体夹持器以便其另一主面可以被加工的工序、加工晶体的另一主面的表面，同时使用逐渐小的直径研磨晶粒、从晶体夹持器除去两个主面都被加工的晶体的工序、以及清洗其两个主面都被加工的晶体并通过执行这些工序步骤，获得具有预定厚度的高度清洁的III族氮化物半导体晶体衬底的工序。然后在该III族氮化物半导体晶体衬底上形成一个或多个III族氮化物半导体晶体层，以及该产品被切割为预定尺寸的芯片，以制造具有预定尺寸的半导体器件(例如，参见专利文献1)。
如果开始衬底由不同于将在其上生长的III族氮化物的材料制成，那么为了获得大的III族氮化物半导体晶体，需要更多的工序步骤。有在该不相似的衬底顶上生长100至200μm厚度的III族氮化物半导体晶体的工序、除去部分不相似衬底的工序、再次生长100至200μm厚度的III族氮化物半导体晶体的工序、除去剩下的不相似衬底的工序以及在其上生长III族氮化物半导体晶体的工序(例如，参见专利文献2)。
因此，如上面所说明，常规制造方法包括许多工序步骤，以及由于用于分割、研磨/抛光以及切割为芯片、III族氮化物半导体晶体的工序的特定时间密集性质，因此是效率低的。
由此，需要更有效的制造具有预定尺寸的III族氮化物半导体器件。
专利文献1：日本未审查的专利申请公开号2002-261014。
专利文献2：日本未审查的专利申请公开号H11-1399。
发明内容
[发明解决的问题]
鉴于迄今为止的这种环境，本发明的目的是提供一种其尺寸适于半导体器件的III族氮化物半导体晶体及有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及包括那些III族氮化物半导体器件的发光设备。
[解决问题的方法]
本发明的一个方面是制造III族氮化物半导体晶体的方法，包括在开始衬底上生长至少一个III族氮化物半导体晶体的工序，以及将该III族氮化物半导体晶体从开始衬底分离的工序，其特征在于该III族氮化物半导体晶体是10μm或以上但是600或μm以下的厚度，以及0.2mm或以上但是50mm或以下的宽度。
在根据本发明制造III族氮化物半导体晶体的该方法中，可以使将被制造的III族氮化物半导体晶体的主面的面积小于开始衬底的主面。
此外，在根据本发明制造III族氮化物半导体晶体的方法中，生长至少一个III族氮化物半导体晶体的工序可以包括在开始衬底上形成具有至少一个窗口的掩模层的工序，以及至少在掩模层中的窗口下面的开始衬底的开口表面上生长III族氮化物半导体晶体的工序。
此外，在根据本发明制造III族氮化物半导体晶体的该方法中，该窗口可以由至少两个微孔径构成的组形成。亦即，生长至少一个III族氮化物半导体晶体的工序可以包括在开始衬底上形成具有由至少两个微孔径构成的组形成的至少一个窗口的掩模层的工序，以及至少在掩模层中的窗口下面的开始衬底的开口表面上生长III族氮化物半导体晶体的工序。
此外，在根据本发明制造III族氮化物半导体晶体的方法中，生长至少一个III族氮化物半导体晶体的工序可以包括在开始衬底上布置至少一种籽晶的工序，以及从该籽晶生长III族氮化物半导体晶体的工序。
此外，在根据本发明的制造III族氮化物半导体晶体的该方法中，在从开始衬底分离III族氮化物半导体晶体的工序中可以使用刻蚀、激光作用或解理的任何一种方法。
通过根据本发明制造III族氮化物半导体晶体的这些方法获得的III族氮化物半导体晶体可以具有六角平板状、四角平板状或三角平板状。
此外，在根据本发明制造III族氮化物半导体晶体的该方法中，可以以至少10μm/hr但是不超过300μm/hr的速率生长该III族氮化物半导体晶体。该III族氮化物半导体晶体也可以具有不超过5×1019cm-3的杂质浓度。此外，该III族氮化物半导体晶体的主面和其(0001)面、(
Figure S05816035320061122D000031
)面、()面、(
Figure S05816035320061122D000033
)面、(
Figure S05816035320061122D000034
)面、(
Figure S05816035320061122D000035
)面或(
Figure S05816035320061122D000036
)的任何一个之间的偏离角为0°以上但是不超过4°。
本发明的再一方面是使用上面叙述的制造III族氮化物半导体晶体的方法制造的III族氮化物半导体晶体。
本发明的又一方面是制造III族氮化物半导体器件的方法，包括在开始衬底上生长至少一个III族氮化物半导体晶体衬底的工序，在该III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的工序，以及从开始衬底分离由该III族氮化物半导体晶体衬底和III族氮化物半导体晶体层构成的III族氮化物半导体晶体的工序，以及其特征在于该III族氮化物半导体晶体是10μm或以上但是600μm或以下的厚度，以及是0.2mm或以上但是50mm或以下的宽度。
在根据本发明制造III族氮化物半导体器件的该方法中，可以使该III族氮化物半导体晶体衬底的主面面积比开始衬底的主面更小。
此外，在根据本发明制造III族氮化物半导体器件的该方法中，生长至少一个III族氮化物半导体晶体衬底的工序可以包括在开始衬底上形成具有至少一个窗口的掩模层的工序，以及至少在掩模层中的窗口下面的开始衬底的开口表面上生长III族氮化物半导体晶体衬底的工序。
此外，在根据本发明制造III族氮化物半导体器件的该方法中，该窗口可以由至少两个微孔径构成的组形成。亦即，生长至少一个III族氮化物半导体晶体衬底的工序可以包括在开始衬底上形成具有至少一个窗口的掩模层的工序，该窗口由至少两个微孔径构成的组形成，以及至少在掩模层中的窗口下面的开始衬底的开口表面上生长III族氮化物半导体晶体衬底的工序。
此外，在根据本发明制造III族氮化物半导体器件的该方法中，生长至少一个III族氮化物半导体晶体衬底的工序可以包括在开始衬底上布置至少一种籽晶的工序，以及由该籽晶生长III族氮化物半导体晶体衬底的工序。
此外，在根据本发明制造III族氮化物半导体器件的该方法中，在从开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层构成的III族氮化物半导体晶体的工序中可以使用刻蚀、激光作用或解理的任何一种方法。
通过根据本发明的制造III族氮化物半导体器件的方法获得的III族氮化物半导体晶体衬底和III族氮化物半导体晶体层可以具有六角平板状、四角平板状或三角平板状。
此外，在根据本发明制造III族氮化物半导体器件的该方法中，可以以至少10μm/hr但是不超过300μm/hr的速率生长该III族氮化物半导体晶体衬底。该III族氮化物晶体衬底也可以具有不超过5×1019cm-3的杂质浓度。对于该III族氮化物半导体晶体的主面和其(0001)面、()面、(
Figure S05816035320061122D000052
)面、(
Figure S05816035320061122D000053
)面、(
Figure S05816035320061122D000054
)面、(
Figure S05816035320061122D000055
)面或()的任何一个之间的偏离角可以为0°或以上，但是不超过4°。
本发明的再一方面是使用上面叙述的制造III族氮化物半导体器件的方法制造的III族氮化物半导体器件。
在根据本发明的III族氮化物半导体器件中，可以在III族氮化物半导体晶体衬底的背面中形成具有波峰和凹部的表面。此外，在根据本发明制造III族氮化物半导体器件的该方法中，具有在III族氮化物半导体晶体衬底的背面中形成的波峰和凹部的表面的表面粗糙度RP-V可以是至少0.01μm但是不超过50μm。这里，该III族半导体衬底的背面是在与其上形成一个或多个III族氮化物半导体晶体层的面相对的侧面上的面。
在本发明的另一方面中，一种发光设备包括上面叙述的III族氮化物半导体器件，以及其特征在于该III族氮化物半导体器件包括III族氮化物半导体晶体衬底，以及在该III族氮化物半导体晶体衬底的第一主表面侧上的n-型III族氮化物半导体层，与该n-型III族氮化物半导体晶体层相比更远离该III族氮化物半导体衬底设置的p-型III族氮化物半导体晶体层，以及位于该n-型III族氮化物半导体晶体层和该p-型III族氮化物半导体晶体层之间的发光层，其中III族氮化物半导体晶体衬底具有0.5Ω·cm或以下的电阻率，以及其中该p-型III族氮化物半导体晶体层侧被向下安装，以及光从第二主表面照射，该第二主表面在与该III族氮化物半导体晶体衬底的第一主面相对的侧面上。
[发明的有益效果]
如上所述，本发明可以提供尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法以及包括这种III族氮化物半导体器件的发光设备。
附图说明
图1A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的一种方法的示意性截面图，图示了在开始衬底上形成具有窗口的掩模层的工序。
图1B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的一种方法的示意性截面图，图示了在开始衬底的开口表面上生长III族氮化物半导体晶体的工序。
图1C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的一种方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图1D是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的一种方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图2A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的另一方法的示意性截面图，图示了在开始衬底上形成具有窗口的掩模层的工序。
图2B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的另一方法的示意性截面图，图示了在位于掩模层的窗口下面的开始衬底的开口表面上和围绕窗口的一些掩模层上生长III族氮化物半导体晶体的工序。
图2C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的另一方法的示意性截面图，图示了除去掩模层的工序。
图2D是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的另一方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图3A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了在开始衬底上形成具有窗口的掩模层的工序。
图3B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了在开始衬底的开口表面上生长III族氮化物半导体晶体和在该掩模层上生长III族氮化物半导体反极性晶体的工序。
图3C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了除去III族氮化物半导体反极性晶体和掩模层的工序。
图3D是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图4A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了形成具有窗口的掩模层的工序，每个窗口由开始衬底上的两个或更多微孔径的组形成。
图4B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了在开始衬底的开口表面上生长III族氮化物半导体晶体的工序。
图4C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图4D是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，以及图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图5A示出了在掩模层中形成的窗口和微孔径之间的关系，以及是在开始衬底上形成的掩模层的顶视图。
图5B示出了在掩模层中的形成的窗口和微孔径之间的关系，以及是沿图5A中的IV-B方向的截面。
图6A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了在开始衬底上布置籽晶的工序。
图6B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了由该籽晶生长III族氮化物半导体晶体的工序。
图6C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图7A是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了在开始衬底上形成开始III族氮化物晶体和具有至少一个窗口的掩模层的工序。
图7B是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了刻蚀位于窗口2a下面的开始III族氮化物半导体晶体9a的工序。
图7C是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了除去掩模部分和布置籽晶的工序。
图7D是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了由该籽晶生长III族氮化物半导体晶体的工序。
图7E是用于说明根据本发明制造III族氮化物半导体晶体和III族氮化物半导体器件的又一方法的示意性截面图，图示了从开始衬底分离该III族氮化物半导体晶体的工序。
图8A示出了根据本发明的III族氮化物半导体晶体的形状的三维示意图，以及示出了六角平板状。
图8B示出了根据本发明的III族氮化物半导体晶体的形状的三维示意图，以及示出了四角平板状。
图8C示出了根据本发明的III族氮化物半导体晶体的形状的三维示意图，以及示出了三角平板状。
图9示出了根据本发明的III族氮化物半导体器件的示意性截面图。
图10示出了根据本发明的另一III族氮化物半导体器件的示意性截面图。
图11示出了根据本发明的另一III族氮化物半导体器件的示意性截面图。
图12示出了根据本发明的再一III族氮化物半导体器件的示意性截面图。
图13示出了根据本发明的发光设备的示意性截面图。
图14A是用于说明制造III族氮化物半导体器件的常规方法的示意性截面图，图示了在开始衬底上形成具有窗口的掩模层的工序。
图14B是用于说明制造III族氮化物半导体器件的常规方法的示意性截面图，图示了在开始衬底和掩模层上生长III族氮化物半导体晶体的工序。
图14C是用于说明制造III族氮化物半导体器件的常规方法的示意性截面图，图示了分割和抛光该III族氮化物半导体晶体，以形成III族氮化物半导体晶体衬底的工序。
图14D是用于说明制造III族氮化物半导体器件的常规方法的示意性截面图，图示了在III族氮化物半导体晶体衬底上形成III族氮化物半导体晶体层和电极的工序。
图14E是用于说明制造III族氮化物半导体器件的常规方法的示意性截面图，图示了将该层叠的III族氮化物半导体晶体单元变为芯片的工序。
[参考数字的说明]
1：开始衬底；1a：开口表面；1s：小开口表面；2：掩模层；2a：窗口；2b：掩模层的窗口围绕部分的上表面；2s：微孔径；2p：掩模部分；3：III族氮化物半导体反极性晶体；3a：下表面；3b：上表面；4：籽晶；9，9a：开始III族氮化物晶体；10：III族氮化物半导体晶体；10a：下表面；10b：上表面；10s：侧表面；11：III族氮化物半导体晶体衬底；12：III族氮化物半导体晶体层；12a：i-型GaN层；12b：i-型AlxGa1-xN层；12c：n-GaN层；12d：p-型层；12e：n+层21：n-型III族氮化物半导体晶体层；21a：n-型GaN层；21b：n-型AlxGa1-xN层；22：发光层；22a：In0.2Ga0.8N层；22b：Al0.2Ga0.8N层；23：p-型III族氮化物半导体晶体层；23a：p-型AlxGa1-xN层；23b：p-型GaN层；51：n-侧电极；52：p-侧电极；53：源电极；54：栅电极；55：漏电极；56：欧姆电极；57：肖特基电极；60：引线框；60a：安装部分；60b：引线部分；61：导线；62：导电树脂；63：环氧树脂；90，100，110，120：III族氮化物半导体器件；98：发射射线；130：发光设备。
具体实施方式
实施例模式1
参考图1描述根据本发明制造III族氮化物半导体晶体的一种方法，包括在开始衬底1上生长一个或多个III族氮化物半导体晶体10的工序，如图1A和1B所示，以及从开始层1分离该III族氮化物半导体晶体10的工序，如图1C和1D所示，以及是制造III族氮化物半导体晶体的方法，以制造对于半导体器件足够大的III族氮化物半导体晶体，其厚度至少10μm但是不超过600μm，以及其宽度至少0.2mm但不超过50mm。如果该III族氮化物半导体晶体具有环形形状，那么该III族氮化物半导体晶体的宽度指其直径，如果它是多边形形状，那么指边缘和相对边缘或角度之间的距离。该制造方法允许直接和有效地获得其尺寸适于半导体器件的III族氮化物半导体晶体，而不执行任何处理步骤，以分割、处理其表面和转变成芯片，如常规制造方法中的III族氮化物半导体晶体。
如图1所示，该实施例模式的制造III族氮化物半导体晶体的方法允许使III族半导体晶体的主面面积(这对应于图1中的下表面10a或上表面10b)小于开始衬底1的主面1h的面积。因此即使当使用大的开始衬底时，也可以直接和有效地制造约半导体器件尺寸的III族氮化物半导体晶体。
具体地，该实施例模式的制造III族氮化物半导体晶体的方法具体包括，作为在开始衬底1上生长至少一种III族氮化物半导体晶体10的工序，在图1A所示的开始衬底1的顶上形成具有至少一个窗口2a的掩模层2的工序，以及在位于图1B所示的掩模层窗口下面的开始衬底1的开口表面上生长III族氮化物半导体晶体10的工序。
在形成具有图1A所示的窗口2a的掩模层2的工序中，关于窗口2a的尺寸没有特定的限制，但是优选窗口2a的孔径宽度W至少是0.2mm但是不超过50mm，因为这允许容易地获得其宽度至少是0.2mm但是不超过50mm的III族氮化物半导体晶体。此外，关于窗口的分配没有特定的限制；但是，均匀地分布它们允许容易地获得均匀尺寸的III族氮化物半导体晶体，且因此是优选的。关于窗口的形状没有特定的限制，它们可以假定环形或多边形形状，但是，属于六边形或立方晶系的III族氮化物半导体晶体容易地采用六角平板、四角平板或三角平板的形式，因此优选窗口具有六边形、矩形或三角形形状。在环形窗口的情况下，窗口的孔径宽度指直径，以及在多边形窗口的情况下，指边缘和相对边缘或角度之间的距离。此外，关于掩模层没有特定的限制，只要掩模层抑制III族氮化物半导体晶体的生长，对于掩模层可以有利地使用SiO2、Si3N4、W、Ni以及Ti，除了别的以外。
在图1B所示的开始衬底1的开口表面1a上生长III族氮化物半导体晶体的工序中，生长的III族氮化物半导体晶体10不局限于单个晶体层，以及它也可以是两个或更多晶体层。例如，该III族氮化物半导体晶体10可以由III族氮化物半导体晶体衬底11和已经形成在该III族氮化物半导体晶体衬底11顶上的一个或多个III族氮化物半导体晶体层12制成。在此情况下，形成III族氮化物半导体晶体的工序将包括在开始衬底1的开口表面1a上生长III族氮化物半导体晶体衬底11的工序以及在该III族氮化物半导体晶体衬底11上生长至少一个III族氮化物半导体晶体层12的工序。
关于生长III族氮化物晶体的方法没有特定的限制，可以有利地使用各种汽相生长方法，包括HVPE(氢化物汽相处延)、MOCVD(金属有机化学气相淀积)以及MBE(分子束外延)。这些方法当中的HVPE具有快速生长速率，以及当形成厚层如III族氮化物半导体晶体衬底11时是特别优选的，以及MOCVD特别适合于生长必须具有平坦表面和薄的III族氮化物半导体晶体层12。
在该实施例模式中，仅仅在开始衬底的开口表面1a上生长III族氮化物半导体晶体10，以及不生长在掩模层2上。当窗口之间的间距Pw和掩模层的窗口的孔径宽度Ww之间有小的差值时，当Si3N4或W被用作用于掩模层的材料时，以及当在高温下生长晶体短生长时间时，可以容易地生长III族氮化物半导体晶体。
关于用于从开始衬底1分离III族氮化物半导体晶体10的方法没有特定的限制，但是从几乎不损坏III族氮化物半导体晶体10的观点，优选方法包括使用激光或解理将两者机械地分离，或通过刻蚀将两者化学地分离。
根据图1C描述使用激光将两者机械地分离的方法的一个例子，以及利用该方法，III族氮化物半导体晶体10的下表面(开始衬底侧表面)10a与印刷(printer)衬底1接触，以及通过激光解理开始衬底的开口表面1a，以将开始衬底1与III族氮化物半导体晶体10分离。
当III族氮化物半导体晶体10的带隙能量小于开始衬底1的带隙能量，可以有利地采用该基于激光的分离方法。在此情况下，从开始衬底1侧面照射激光，允许III族氮化物半导体晶体10和开始衬底1被分离，而不损坏开始衬底，且因此可以再使用开始衬底。
在III族氮化物半导体晶体和开始衬底的带隙能量相等或它们之间几乎没有差异的情况下，一种可能性是预先形成分离层，该分离层与掩模层形成之后的开始衬底和III族氮化物半导体晶体之间的III族氮化物半导体晶体和开始衬底的带隙能量相比具有较小的带隙能量，然后从开始衬底侧面照射激光，以解理该分离层，以及通过做这些工作，III族氮化物晶体和开始衬底可以被分离，而不被损坏。
在通过解理机械地分离两者的方法中，在特定的密勒指数面(如(0001)面或(1100)面；下面密勒指数面指具有那些密勒指数的表面)下容易断裂的III族氮化物半导体晶体的被利用，以将该III族氮化物半导体晶体与开始衬底1分离。例如，在其主面是(1100)面的开始衬底顶上生长其主面是(1100)面的III族氮化物半导体晶体，然后解理开始衬底和该III族氮化物半导体晶体之间的界面，允许III族氮化物晶体和开始衬底被分离，而不导致损坏其中任何一个。
在机械地分离两者的另一方法中，在开始衬底1和生长在开始衬底1上的III族氮化物半导体晶体之间插入机械易碎层。具体地，首先在开始衬底1上形成III族氮化物半导体晶体，该III族氮化物半导体晶体是几μm至几十μm的厚度并用碳(C)掺杂(机械易碎层)，然后生长希望的III族氮化物半导体晶体。亦即，C-掺杂的III族氮化物半导体晶体比非C-掺杂的晶体更易碎，因此通过施加弱的力可以从开始衬底1分离。碳不是用于获得易碎层的唯一掺杂剂，以及它仅仅是使晶体易碎的掺杂剂所需的。
图1D详述通过刻蚀将两者化学地分离的方法的一个例子，这里蚀刻剂用来刻蚀掩模层2和与开始衬底1接触的III族氮化物半导体晶体的下表面10a，因此从开始衬底1分离该III族氮化物半导体晶体10。这里，腐蚀酸如氢氟酸被用作用于刻蚀例如由Si3N4或SiO3制成的掩模层2的蚀刻剂，例如，由硝酸、氢氟酸和硫酸铜制成的混合酸被用作用于刻蚀掩模层2的蚀刻剂，该掩模层2由W、Ni或Ti制成，以及强碱如KOH被用作用于刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a的蚀刻剂。
这里，III族氮化物半导体晶体具有纤锌矿晶体结构，其中在晶体的<0001>方向中，以交替的行布置由元素氮构成的原子层和由III族元素构成的原子层，以及在垂直于晶体的<0001>方向的表面中，包括由元素氮构成的原子表面和由III族元素构成的原子表面。当在开始衬底上的<0001>方向上生长III族氮化物半导体晶体时，通常按照由元素氮构成的原子层、由III族元素构成的原子层、由元素氮构成的原子层、由III族元素构成的原子层等等的顺序，在晶体的生长方向上从开始衬底生长晶体，因此如图1D所示，与开始衬底1接触的III族氮化物半导体晶体10的下表面10a是由元素氮构成的原子表面，以及III族氮化物半导体晶体10的上表面10b是由III族元素构成的原子表面。该III族氮化物半导体晶体是化学稳定的，且不容易从上表面10b刻蚀，上该表面10b是由III族元素构成的原子表面，但是可以使用强碱如KOH，从下表面10a容易地执行刻蚀，下表面10a是由元素氮构成的原子表面。
尽管在附图中未图示，但是通过刻蚀用于化学地分离开始衬底1和III族氮化物半导体晶体的另一可能的方法是通过刻蚀除去开始衬底1。腐蚀酸如氢氟酸可以被用作蚀刻剂，以便刻蚀例如由Si构成的开始衬底。
该实施例模式的III族氮化物半导体晶体生长的速率优选是至少10μm/hr，但是不超过300μm/hr。小于10μm/hr的III族氮化物半导体晶体生长速率将降低制造效率，但是如果它超过300μm/hr，诸如孔的缺陷很可能被引入该III族氮化物半导体晶体，并使之更易于解理。
该实施例模式的III族氮化物半导体晶体中的杂质浓度不超过5×1019cm-3。III族氮化物半导体晶体中的杂质浓度超过5×1019cm-3导致在III族氮化物半导体晶体中容易发生缺陷，以及使之更易于解理。
该实施例模式的III族氮化物半导体晶体的主面和其(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)面的任意一个之间形成的偏离角优选是0°或以上，但是不超过4°。0°的偏离角意味着该III族氮化物半导体晶体的主面平行于其(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)面之一。大于4°的偏离角将增加在该III族氮化物半导体晶体中发生缺陷的可能性，以及使晶体更易于解理。
当该开始衬底具有六方晶系时，通常它容易生长其主面是与开始衬底主面的密勒指数面相同的密勒指数面的III族氮化物晶体。当该开始衬底不是六方晶系，III族氮化物晶体容易在反映开始衬底表面中的原子布置的面上生长，以及例如(0001)面容易在Si(111)面上生长。此外，开始衬底的主面和特定的密勒指数面之间的偏离角和III族氮化物晶体的主面和其密勒指数面之间的偏离角基本上互相匹配。
实施例模式2
根据图2描述用于根据本发明制造III族氮化物半导体晶体的分离方法，以及在开始衬底1上生长至少一个III族氮化物半导体晶体的工序，包括在图2A所示的开始衬底1上形成具有至少一个窗口2a的掩模层2的工序，以及在位于图2B所示的掩模层2的窗口2a下面的开始衬底的开口表面1a上和在围绕窗口2a的掩模层的一些上表面2b顶上生长III族氮化物半导体晶体10的工序。
而在实施例模式1中，III族氮化物半导体晶体仅仅生长在位于掩模层中的窗口下面的开始衬底1的开口表面1a上，在该实施例模式中，III族氮化物半导体晶体10不仅生长在位于掩模层2的窗口2a下面的开始衬底1的开口表面1a上，而且生长在围绕窗口2a的掩模层2的一些上表面顶上，以及在这方面，实施例模式的两种模式互相不同。当窗口之间的间距PW和掩模层中的窗口宽度WW中有大的差异时，以及当在高温下在低原料气体压力和短生长时间下生长晶体时，可以容易地生长这种III族氮化物半导体晶体。
在该实施例模式中，优选通过图2C和2D所示的方法从开始衬底1分离III族氮化物半导体晶体10，图2C和2D图示了通过刻蚀化学分离的方法。亦即，如图2C所示，诸如氢氟酸的腐蚀酸用来刻蚀该掩模层2，该掩模层2由SiO2、Si3N4等制成，然后，如图2D所示，诸如KOH的强碱用来刻蚀与开始衬底1接触的III族氮化物半导体晶体的下表面10a，由此从开始衬底1分离该III族氮化物半导体晶体10。在该实施例模式中，掩模层2采用其中在其开始衬底侧它被嵌入III族氮化物半导体晶体10的部分表面的形式，且因此通过刻蚀除去掩模层2，使之便于刻蚀由元素氮构成的原子表面，该原子表面是III族氮化物半导体晶体的下表面10a。
根据该实施例模式的III族氮化物半导体晶体的主面和密勒指数面之间的偏离角与实施例模式1中的相同。
实施例模式3
根据图3描述用于根据本发明制造III族氮化物半导体晶体的另一方法，以及在开始衬底1上生长至少一个III族氮化物半导体晶体的工序，包括在图3A所示的开始衬底1上形成具有至少一个窗口3A的掩模层2的工序，以及在位于图3B所示的掩模层2的窗口2a下面的开始衬底的开口表面1a上生长III族氮化物半导体晶体10，以及在掩模层2上生长其极性已被反相的III族氮化物半导体反极性晶体的工序。当窗口之间的间距PW和掩模层中的窗口的宽度WW中有大的差异，以及Ni或Ti被用作掩模层的材料时，可以容易地生长III族氮化物半导体晶体10和III族氮化物半导体反极性晶体3，以及当在低温下生长该晶体和原料气体压力高时，容易地生长该晶体。
这里，极性的反相意味着III族氮化物半导体晶体的构成(hklu)面和(-h-k-l-u)面的原子表面被反相(这里，1＝-h-k)，该两个面在<hklu>轴周围垂直相对。如上所述，当在开始衬底上生长III族氮化物半导体晶体时，通常在晶体的生长方向上按照由元素氮构成的原子层、由III族元素构成的原子层、由元素氮构成的原子层、由III族元素构成的原子层等的顺序从开始衬底生长晶体，且因此如图3B所示，与开始衬底1接触的III族氮化物半导体晶体10的下表面10a是由元素氮构成的原子表面，以及III族氮化物半导体晶体10的上表面10b是由III族元素构成的原子表面。
相反，当在由SiO2、Ni或Ti制成的掩模层上生长III族氮化物半导体晶体时，在晶体的生长方向上，按照由III族元素构成的原子层、由元素氮构成的原子层、由III族元素构成的原子层、由元素氮构成的原子层等的顺序，从掩模层生长晶体，且因此如图3B所示，与开始掩模层2接触的III族氮化物半导体反极性晶体10的下表面3a是由III族元素构成的原子表面，以及III族氮化物半导体晶体10的上表面10b是由元素氮构成的原子表面。如上所述，从由III族元素构成的原子表面刻蚀该III族氮化物半导体晶体是困难的，但是使用强碱如KOH，可以容易地从由元素氮构成的原子表面刻蚀。
因此，在该实施例模式中，通过从由元素氮构成的原子表面刻蚀已经在掩模层2上生长的III族氮化物半导体反极性晶体3，从开始衬底1分离该III族氮化物半导体晶体10，亦即，使用强碱如KOH刻蚀上表面3b，然后使用腐蚀酸如氢氟酸或包括硝酸、氢氟酸和硫酸铜的混合酸刻蚀由SiO2、Ni或Ti制成的掩模层2，如图3C所示。然后，如图3D所示，强碱如KOH用来刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a，以及通过做这些工作，可以从开始衬底1分离该III族氮化物半导体晶体10。
应当注意，如果该III族氮化物半导体晶体的下表面具有大的面积并且不能被容易地刻蚀，那么尽管未示出，可以使用例如激光解理III族氮化物半导体晶体和开始衬底之间的界面，以从开始衬底分离该III族氮化物半导体晶体。
根据该实施例模式的III族氮化物半导体晶体的主面和密勒指数面之间的偏离角与实施例模式1中的相同。
实施例模式4
参考图4描述用于根据本发明制造III族氮化物半导体晶体的又一方法，在开始衬底1上生长至少一个III族氮化物半导体晶体的工序，包括在如图4A所示的开始衬底上形成掩模层2的工序，该掩模层2具有由至少两个微孔径2s的组形成的至少一个窗口2a，以及至少在位于掩模层2的窗口2a下面的开始衬底1的开口表面1a上生长III族氮化物半导体晶体10的工序，如图4B所示。
当窗口2a的尺寸增加时，在生长的III族氮化物晶体中越来越可能发生断裂，但是，由一组小窗口部分2s形成窗口2a允许III族氮化物半导体晶体的解理被抑制。通过微孔径抑制III族氮化物半导体晶体中的解理的效果是可以生长其宽度(基本上等于窗口宽度)特别大的III族氮化物晶体，在200μm或以上，以及可以生长其宽度是50,000μm的III族氮化物半导体晶体，而不允许发生解理。
如图5所示，掩模层2的窗口2a由至少两个微孔径2s的组形成。关于微孔径2s的布置没有特别的限制，但是，从生长均匀的III族氮化物半导体晶体的观点，优选它们以微孔径的中心变为等边三角形或规则正方形的顶点方式，以恒定的间距均匀地布置。微孔径的宽度WS优选是至少0.5μm，但是不超过200μm，以及微孔径之间的间距PS优选至少是1μm，但是不超过250μm。当微孔径的宽度WS小于0.5μm时，不能使用廉价的光刻，这增加制造成本，而当超过200μm时，抑制III族氮化物半导体晶体中解理的效果被减小。当微孔径的间距PS小于1μm时，不能使用廉价的光刻，以及这增加制造成本，而当超过250μm时，抑制该III族氮化物半导体晶体中解理的效果被减小。
在该实施例模式中，如上所述的微孔径的小宽度WS和间距PS允许不仅在开口表面1a的区域内的小开口表面1s上形成该III族氮化物半导体晶体，而且在掩模部分2p上也形成。此外，该实施例模式的生长速率、杂质浓度以及III族氮化物半导体晶体的主面和密勒指数面之间的偏离角与实施例模式1中的相同。在实施例模式2和实施例模式3中也可以采用该实施例模式的特点。
实施例模式5
参考图6描述用于根据本发明制造III族氮化物半导体晶体的又一方法，在开始衬底1上生长至少一个III族氮化物半导体晶体的工序，包括在如图6A所示的开始衬底1上布置至少一种籽晶4的工序，以及使用籽晶4作为晶核生长III族氮化物半导体晶体的工序，如图6B所示。应当注意关于籽晶没有特别的限制，但是优选它与将生长的III族氮化物半导体晶体相同的晶体类型，因为得到优质的晶体。
在开始衬底1上放置籽晶是布置籽晶的一种方法(实施例模式5a)，以及允许通过施加小的力简单地从开始衬底1分离该III族氮化物半导体晶体，如图6C所示，因为由籽晶生长的III族氮化物半导体晶体10不紧密地粘附到开始衬底1。应当注意，如果从开始衬底1分离III族氮化物半导体晶体10是困难的，那么可以使用例如激光，来解理与开始衬底1接触的III族氮化物半导体晶体10的下表面10a，或用强碱如KOH刻蚀该下表面，以从开始衬底1分离该III族氮化物半导体晶体10。
布置籽晶(实施例模式5b)的另一方法包括在开始衬底1上形成开始III族氮化物晶体9以及形成具有至少一个窗口2a的掩模层2(掩模部分2p)，如图7A所示，然后刻蚀位于窗口2a下面的开始III族氮化物晶体9a，如图7B所示，以及除去该掩模部分2p，如图7C所示，在开始衬底1上布置剩下的开始III族氮化物晶体作为籽晶4。
在实施例模式5b中，由作为籽晶的剩余的开始III族氮化物晶体生长III族氮化物半导体晶体10，以及可以使用例如激光从开始衬底1分离该III族氮化物半导体晶体10，以解理已经生长的III族氮化物半导体晶体的下表面10a，该下表面10a与开始衬底1的籽晶4接触，或通过用强碱如KOH刻蚀该下表面10a。
在该实施例模式中(实施例模式5a和5b)，开始衬底和籽晶互相不紧密地粘附，或两者之间接触面积是小的，因此可以生长其宽度是50,000μm的III族氮化物半导体晶体，而不导致解理。
根据该实施例模式的III族氮化物半导体晶体的生长速率和杂质浓度与实施例模式1中的相同。该III族氮化物半导体晶体的主面和其密勒指数面之间的偏离角以及籽晶的主面和密勒指数面之间的偏离角之间有密切的关系。就是说，当籽晶具有六方晶系时，通常它容易生长III族氮化物半导体晶体，其主面是与籽晶的主面的密勒指数面相同的密勒指数面。当该籽晶不是六方晶系，III族氮化物晶体容易在反映开始衬底表面中的原子布置的面上生长，以及例如(0001)面容易在Si(111)面上生长。此外，籽晶的主面和特定的密勒指数面之间的偏离角和III族氮化物晶体的主面和其密勒指数面之间的偏离角基本上互相匹配。
由于这里III族氮化物半导体晶体属于六边形或立方晶系，如图8所示，实施例模式1至5中生长的III族氮化物半导体晶体10容易呈现六角平板状、四角平板状或三角平板状形状，该六角平板的下表面10a和上表面10b是六边形形状(图8A)，该四角平板的下表面10a和上表面10b是立方体形状(图8B)，该三角平板的下表面10a和上表面10b是三角形形状(图8C)。这里使用的“四角平板”包括正方形、细长形和平行四边形的矩形形状。此外，如图8所示，六角平板、四角平板或三角平板的下表面10a和侧表面10s之间的角度θ可以是30°至90°的角度，取决于生长晶体的条件。具体，该角度θ的值常常是60°和接近90°。
应当注意，如图8所示，III族氮化物半导体晶体10的宽度W表示下表面10a的一个边缘和相对边缘或角度之间的距离，以及III族氮化物半导体晶体10的厚度T表示下表面10a和上表面10b之间的距离。
实施例模式6
根据图1描述根据本发明制造III族氮化物半导体器件的方法，包括如图1A和1B所示，在开始衬底1上生长一个或多个III族氮化物半导体晶体11的工序，在III族氮化物半导体晶体衬底11上生长一个或多个III族氮化物半导体晶体层12的工序，如图1B所示，以及从开始衬底1分离III族氮化物半导体晶体10的工序，该III族氮化物半导体晶体由III族氮化物半导体晶体衬底11和III族氮化物半导体晶体层12构成，如图1C和ID所示。该方法制造一种III族氮化物半导体器件，其中该III族氮化物半导体晶体10至少是10μm并且不超过600μm的厚度，以及至少0.2mm但是不超过50mm的宽度。
利用根据这实施例模式制造III族氮化物半导体器件的方法，可以使该III族半导体晶体衬底11的主面(这对应于图1所示的下表面10)的面积小于开始衬底1的主面1h的面积，如图1所示。因此，即使当使用大的开始衬底时，可以直接地制造其尺寸接近半导体器件尺寸的III族氮化物半导体器件。
根据该实施例模式制造III族氮化物半导体器件的方法，更具体地说包括在开始衬底1上生长至少一个III族氮化物半导体晶体衬底11的工序，在开始衬底1上形成具有至少一个窗口3A的掩模层2的工序，如图1A所示，以及在位于掩模层2的窗口2a下面的开始衬底11的开口表面1a上生长III族氮化物半导体晶体衬底11的步骤，如图1B所示。这里，用于生长该III族氮化物半导体晶体衬底11的方法和条件与实施例模式1中的用于生长III族氮化物半导体晶体10的方法和条件相同。
如图1B所示，然后在III族氮化物半导体晶体衬底11的顶上生长一个或多个III族氮化物半导体晶体层12。已经以芯片的形式，在III族氮化物半导体晶体衬底11上生长一个或多个III族氮化物半导体晶体层12，以此方式允许用于处理由III族氮化物半导体晶体衬底11和III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10的表面，以及将该晶体变为将被去除的芯片的工序步骤。关于生长III族氮化物半导体晶体层12方法没有特别的限制，以及可以优选使用各种汽态生长方法如HVPE、MOCVD和MBE，以及这些方法中MOCVD是特别优选的，因为它得到其晶体层具有优异的平坦度的产品。
图1B图示了在III族氮化物半导体晶体衬底11的顶上生长一个或多个III族氮化物半导体晶体层12的例子，以及这里在III族氮化物半导体晶体衬底11的顶上依次生长用作n-型III族氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a和Al0.2Ga0.8N层22b以及用作p-型III族氮化物半导体晶体层23的p-型GaN层。这里，在III族氮化物半导体晶体衬底11的主面上，亦即，在基本上平行于开始衬底1的主面1h的主面上生长n-型III族氮化物半导体晶体层21、发光层22以及p-型III族氮化物半导体晶体层23。
接下来，尽管在附图中未示出，但是在III族氮化物半导体晶体层12的最上表面上形成p-侧电极(这里，这对应于p-型III族氮化物半导体晶体层23的上表面)，然后，如图1C和1D所示，从开始衬底1分离由III族氮化物衬底11和III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10。用于从开始衬底1分离III族氮化物半导体晶体10的方法与实施例模式1的相同。以此方式，基本上平行于开始衬底1的主面1h层叠III族氮化物半导体晶体衬底11、III族氮化物半导体晶体层12以及p-侧电极。
接下来，尽管在附图中未示出，在已经从开始衬底1分离的III族氮化物半导体10的下表面10a(这里，这对应于III族氮化物半导体衬底11的下表面)上形成n-侧电极，做这些工作，以制造半导体器件。
如图8所示，该III族氮化物晶体10容易采用六角平板、四角平板或三角平板的形式，以及这些板的下表面10a和侧表面10s之间的角度9可以是30°至90°之间的角度，因此实施例模式5中获得的半导体器件容易成六角平板、四角平板或三角平板形状，以及这些板的侧表面和下表面之间的角度θ可以是30°至90°之间的角度。因此，尽管半导体器件的上表面和下表面不必互相匹配，它们显著地比半导体器件的宽度更薄，因此上表面和下表面以及半导体器件之间有一点尺寸差异，并且该半导体器件可以被用作半导体器件。此外，通过执行切割使半导体器件的上表面和下表面是相同尺寸，以便半导体器件的侧表面垂直于其上和下表面也是可以的。应当注意这些也应用于下面论述的实施例模式7至10的半导体器件。
该实施例模式的III族氮化物半导体晶体衬底的生长速率优选允许生长至少10μm/hr但是不超过300μm/hr的III族氮化物半导体晶体衬底。制造III族氮化物半导体晶体衬底的生长率小于10μm/hr将降低制造效率，而当该生长率大于300μm/hr时，在III族氮化物半导体晶体衬底中容易发生缺陷如孔，以及使之更易于解理。
该实施例模式的III族氮化物晶体衬底中的杂质浓度优选小于5×1019cm-3。III族氮化物晶体衬底中的杂质浓度超过5×1019cm-3导致在III族氮化物晶体衬底中容易发生缺陷，以及使之更易于解理。
该实施例模式的III族氮化物半导体晶体的主面和其(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)面的任意一个之间形成的偏离角优选是0°以上，但是不超过4°。0°的偏离角意味着该III族氮化物半导体晶体的主面平行于其(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)面之一。大于4°的偏离角将增加在该III族氮化物半导体晶体中发生缺陷的可能性，以及使晶体更易于解理。
当开始衬底具有六方晶系时，通常它容易生长III族氮化物半导体晶体，其主面是与开始衬底主面的密勒指数面相同的密勒指数面。当该开始衬底不是六方晶系，III族氮化物半导体晶体容易在反映开始衬底表面中的原子布置的面上生长，以及例如(0001)面容易生长在Si(111)面上。此外，开始衬底的主面和特定的密勒指数面之间的偏离角和III族氮化物晶体衬底的主面和其密勒指数面之间的偏离角基本上互相匹配。
实施例模式7
参考图2描述用于根据本发明制造III族氮化物半导体器件的分离方法，在开始衬底1上生长至少一个III族氮化物半导体器件的工序，包括在图2A所示的开始衬底1上形成具有至少一个窗口2a的掩模层2的工序，以及在位于图2B所示的掩模层2的窗口2a下面的开始衬底的开口表面1a上和在围绕窗口2a的掩模层的一些上表面2b顶上生长III族氮化物半导体晶体10的工序。这里，用于生长III族氮化物半导体晶体衬底22的方法和条件与实施例模式2中的用于生长III族氮化物半导体晶体20的方法和条件相同。
接下来，如图2B所示，与实施例模式5一样，在III族氮化物半导体晶体衬底上生长一个或多个III族氮化物半导体晶体层12。然后在该III族氮化物半导体晶体层12的最上表面上形成p-侧电极，在附图中未示出。接下来，从开始衬底1分离通过该III族氮化物半导体晶体衬底11和该III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10，与图2C和2D所示的实施例模式2一样。然后在已经从开始衬底1分离的III族氮化物半导体10的下表面10a(这对应于该III族氮化物半导体衬底11的下表面)上形成n-侧电极，在附图中未示出该n-侧电极，制造半导体器件。
根据该实施例模式的III族氮化物半导体晶体衬底的主面和密勒指数面之间的偏离角与实施例模式6中的相同。
实施例模式8
参考图3描述用于根据本发明制造III族氮化物半导体器件的另一方法，在开始衬底1上生长至少一个III族氮化物半导体衬底11的工序，包括在开始衬底1上形成具有至少一个窗口2a的掩模层2的工序，如图3A所示，以及在位于掩模层2的窗口2a下面的开始衬底11的开口表面1a上生长III族氮化物半导体晶体衬底11的工序，如图3B所示，以及在掩模层2的顶上生长其极性已经被反相的III族氮化物半导体反极性晶体3。这里，用于生长III族氮化物半导体晶体衬底11的方法和条件与实施例模式3中的用于生长III族氮化物半导体晶体10的方法和条件相同。
接下来，如图3B所示，在如实施例模式5中的III族氮化物半导体晶体衬底上生长一个或多个III族氮化物半导体晶体层12。然后在该III族氮化物半导体晶体层12的最上表面上形成p-侧电极，在附图中未示出。接下来，从开始衬底1分离由该III族氮化物半导体晶体衬底11和该III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10，与如图3C和3D所示的实施例模式3一样。然后在已经从开始衬底分离的III族氮化物半导体晶体10的下表面10a(这对应于该III族氮化物半导体晶体衬底11的下表面)上形成n-侧电极，在附图中未示出该n-侧电极，制造半导体晶体器件。
根据实施例模式的该模式的III族氮化物半导体晶体衬底的主面和密勒指数面之间的偏离角与实施例模式6中的相同。
实施例模式9
参考图4描述用于根据本发明制造III族氮化物半导体器件的又一方法，以及在开始衬底1上生长至少一个III族氮化物半导体晶体衬底11的工序，包括在开始衬底上形成掩模层2的工序，掩模层2具有由至少两个微孔径2s的组形成的至少一个窗口2a，如图4A所示，至少在位于图4B所示的掩模层2的窗口2a下面的开始衬底11的开口表面1a上生长III族氮化物半导体晶体衬底11的步骤，以及还如图4B所示，在该III族氮化物半导体晶体衬底11上生长至少一个III族氮化物半导体晶体层12的工序。
但是，当窗口2a的尺寸增加时，在所生长的III族氮化物半导体晶体衬底11中越来越可能发生断裂，形成窗口2a作为一组微孔径部分2s，允许该III族氮化物半导体晶体衬底11中的解理被抑制。通过微孔径抑制III族氮化物半导体晶体衬底中的解理的效果是其宽度(其基本上等于窗口部分的宽度)特别大的III族氮化物晶体衬底可以被生长，该宽度为200μm或以上，以及可以生长其宽度是50,000μm的III族氮化物半导体晶体，而不允许发生解理。
如图5所示，掩模层2的窗口2a由至少两个微孔径2s的组形成。关于微孔径2s的布置没有特别的限制，但是，从生长均匀的III族氮化物半导体晶体的观点，优选它们以微孔径的中心是等边三角形或规则正方形的顶点方式，以恒定的间距均匀地布置。微孔径的宽度WS优选至少0.5μm但是不超过200μm，以及微孔径之间的间距PS优选至少是1μm但是不超过250μm。当微孔径的宽度WS小于0.5μm时，不能使用廉价的光刻以及增加制造成本，而当超过200μm时，抑制III族氮化物半导体晶体衬底中的解理的效果被减小。当微孔径的间距PS小于1μm时，不能使用廉价的光刻，以及这增加制造成本，而当超过250μm时，抑制III族氮化物半导体晶体衬底中解理的效果被减小。
在该实施例模式中，如上所述的窗口的小宽度WS和间距PS允许不仅在开口表面1a的区域内的小开口表面1s上形成该III族氮化物半导体晶体衬底，而且在掩模部分2p上形成。此外，该实施例模式的生长速率、杂质浓度以及III族氮化物半导体晶体的主面和密勒指数面之间的偏离角与实施例模式6中的相同。在实施例模式7和实施例模式8中也可以采用该实施例模式的特点。
实施例模式10
参考图6描述用于根据本发明制造III族氮化物半导体器件的又一方法，以及在开始衬底1上生长至少一个III族氮化物半导体晶体衬底11的工序，包括在如图6A所示的开始衬底1上布置至少一种籽晶4的工序，以及使用籽晶4作为晶核生长III族氮化物半导体晶体衬底11的工序，如图6B所示。应当注意关于籽晶没有特别的限制，但是优选它是与将被生长的III族氮化物半导体晶体衬底相同的晶体类型，因为得到优质的晶体。
接下来，如图6B所示，与实施例模式5一样，在III族氮化物半导体晶体衬底11上生长一个或多个III族氮化物半导体晶体层12。然后在该III族氮化物半导体晶体层12的最上表面上形成p-侧电极，在附图中未示出。
接下来，从开始衬底1分离由该III族氮化物半导体晶体衬底116c和该III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10，与如图6C所示的实施例模式5一样。在该实施例模式中，如果与实施例模式5a(实施例模式10a)一样，在开始衬底1上已经放置了籽晶4，那么由该籽晶4生长的III族氮化物半导体晶体10不紧密地粘附到开始衬底1，且因此通过施加小的力可以从开始衬底1简单地分离该III族氮化物半导体晶体10。
布置籽晶(实施例模式10b)的另一方法包括在开始衬底1上形成开始III族氮化物晶体9以及形成具有至少一个窗口2a的掩模层2(掩模部分2p)，如图7A所示，然后刻蚀位于窗口2a下面的开始III族氮化物晶体9a，如图7B所示，以及除去掩模部分2p，如图7C所示，以及在开始衬底1上布置剩下的开始III族氮化物晶体作为籽晶4。
在实施例模式10b中，由用作籽晶4的剩余开始III族氮化物晶体生长III族氮化物半导体晶体衬底11，在该III族氮化物半导体晶体衬底11上生长至少一个III族氮化物半导体晶体层12，以形成III族氮化物半导体晶体10(参见图7D)，以及可以使用例如激光从开始衬底1分离该III族氮化物半导体晶体10，以解理与开始衬底1的籽晶4接触的III族氮化物半导体晶体10，或用强碱如KOH刻蚀下表面10a(参见图7E)。
在该实施例模式中(实施例模式10a和10b)，开始衬底和籽晶互相不紧密地粘附，或两者之间接触面积是小的，因此可以生长其宽度是50,000μm的III族氮化物半导体晶体，而不导致解理。
然后在已经从开始衬底1分离的III族氮化物半导体晶体10的下表面10a(这对应于该III族氮化物半导体晶体晶体衬底11的下表面)上形成n-侧电极，在附图中未示出该n-侧电极，得到半导体晶体晶体器件。
在实施例模式6至10中，当通过激光照射或刻蚀从开始衬底1除去III族氮化物半导体晶体10时，在用作分离面的III族氮化物半导体晶体衬底11的后表面中形成尖峰和凹部(这意味着该表面其上没有形成III族氮化物半导体晶体层，下面相同)(对应于图1至4，6和7中的III族氮化物半导体晶体10的下表面10a)。其表面中的这些尖峰和凹部的存在增加吸收光的效率。具有尖峰和凹部的这些表面的表面粗糙度RP-V优选是至少0.01μm但是不超过50μm。小于0.01μm的RP-V减小光吸收效率增加的效果，而RP-V大于50μm使之难以形成n-侧电极。这里，具有尖峰和凹部的这些表面的表面粗糙度RP-V指该粗糙表面的尖峰和凹部之间的最大垂直距离。应当注意，具有尖峰和凹部的这些表面的表面粗糙度RP-V可以使用激光干涉仪来测量。
实施例模式11
参考图9描述根据本发明的一种半导体器件，该半导体器件是III族氮化物半导体器件，包括由III族氮化物半导体晶体衬底11和在其上已经生长的至少一个III族氮化物半导体晶体层12构成的III族氮化物半导体晶体10。具有该结构的III族氮化物半导体器件与常规结构相比可以用更少的工序步骤更有效地制造。
如图9所示，该半导体器件，更具体地说是用作LED的III族氮化物半导体器件90，其中在该III族氮化物半导体晶体衬底11的顶上依次生长用作n-型III族氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a和Al0.2Ga0.8N层22b以及用作p-型III族氮化物半导体晶体层23的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12，以及在该III族氮化物半导体晶体10的下表面(这对应于III族氮化物半导体晶体衬底11的下表面)上形成n-侧电极51，以及在该III族氮化物半导体晶体10的上表面(这对应于p-型氮化物半导体晶体层23上表面)上形成形成p-侧电极52，以及该III族氮化物半导体器件90发射射线98。应当注意该发光层22也可以具有MQW(多量子阱)结构，该MQW结构通过层叠由GaN层和In0.2Ga0.8N层构成的双层结构的多个单元来实现。
实施例模式12
根据本发明的分离半导体器件具体地是用作HEMT(高电子迁移率晶体管)的半导体器件100，其中，如图10所示，在用作III族氮化物半导体晶体衬底11的GaN衬底上依次形成i-型GaN层12a和i-型AlxGa1-xN层(0≤x≤1)12b作为一个或多个III族氮化物半导体晶体层12，然后在该i-型AlxGa1-xN层12b的上表面上形成源电极53、栅电极54以及漏电极55。
实施例模式13
根据本发明的另一分离半导体器件具体地是用作肖特基二极管的半导体器件110，其中，如图11所示，在用作III族氮化物半导体晶体衬底11的GaN衬底上形成n-GaN层作为一个或多个III族氮化物半导体晶体层12，然后在该III族氮化物半导体晶体衬底11的下表面上形成欧姆电极56，以及在n-GaN层的上表面上形成肖特基电极57。
实施例模式14
根据本发明的再一分离半导体器件具体地是用作垂直MIS(金属绝缘体半导体)晶体管的半导体器件120，其中，如图12所示，在用作III族氮化物半导体晶体衬底11的GaN衬底上形成n-GaN层12c作为一个或多个III族氮化物半导体晶体层12，在n-GaN层12c的区域中形成p-型层12d和n+层12e，然后在该III族氮化物半导体晶体衬底11的下表面上形成漏电极55，在该n-GaN层的上表面上形成栅电极54，以及在n+层12e的上表面上形成源电极53。
实施例模式15
根据本发明的发光设备，如图13所示，是包括上述III族氮化物半导体器件和III族氮化物半导体器件之一的发光设备130，其特征在于它设有III族氮化物半导体晶体衬底11，以及，在该III族氮化物半导体晶体衬底的第一主面11a侧上，设有n-型III族氮化物半导体层21、比n-型III族氮化物半导体层21更远离III族氮化物半导体衬底11的p-型III族氮化物半导体晶体层23、以及位于该n-型III族氮化物半导体层21和p-型III族氮化物半导体晶体层23之间的发光层22，以及其特征还在于该III族氮化物半导体晶体衬底11电阻是0.5Ω·cm或以下，p-型III族氮化物半导体层23侧面被向下安装，以及从III族氮化物半导体晶体衬底11的第二主面11b发射光，第二主面11b是与第一主面相对的主面。
在该结构中，在低阻氮化物半导体衬底的背面(第二主面11b)上设置n-侧电极，因此即使n-侧电极具有小的覆盖度，也允许电流流过整个氮化物半导体衬底，亦即，大数值的窗口。因此被辐射面吸收的光量变小，以及允许光发射效率增加。当然，光从侧面以及第二主面发射也是可以的。该结构也适用于以下发光设备。
由于发光面不在高阻p-型氮化物半导体层23侧面上，p-侧电极52可以形成在p-型氮化物半导体层23的整个表面上，以及该结构是有利的，因为它抑制大的电流流动产生热量，以及允许通过传导逸出已经产生的热量。为了将它不同地放置，该结构允许使得与热量相关的限制的要求显著地减弱。因此，不必采用将引入p-侧和n-侧电极以便降低电阻的梳-状结构。
实施例模式16
根据本发明的分离发光设备，如图13所示，是包括上述III族氮化物半导体器件和III族氮化物半导体器件之一的发光设备130，其特征在于，它设有作为III族氮化物半导体晶体衬底11的GaN衬底，以及，在GaN衬底的第一主面侧面上，设有用作n-型III族氮化物半导体层21的n-型AlxGa1-xN层(0≤x≤1)，用作p-型III族氮化物半导体晶体层23的p-型AlxGa1-xN层(0≤x≤1)，其比该AlxGa1-xN层更远离GaN衬底，以及位于n-型AlxGa1-xN层和p-型AlxGa1-xN层之间的发光层22，以及其特征还在于GaN衬底位错密度不超过108/cm2，安装该器件，其p-型AlxGa1-xN层侧向下，以及从第二主面11b发射光，该第二主面11b是与GaN衬底的第一主面相对的主面。
利用上述结构，本发明的GaN衬底假定为导电的，以及其电阻可以被容易降低，因此，除上述发光设备的操作和效果之外，该GaN衬底具有108/cm2的位错密度，且因此具有高结晶度，以及其高数值窗口允许从第二主面输出的光增加。光也从侧表面发射。
该GaN衬底的优异导电性避免提供防止浪涌电压的保护电路的任何特殊需要，以及它也具有极好的抗压性。此外，缺少复杂的工序步骤允许将容易控制制造成本。
在该实施例模式的发光设备中，优选GaN衬底设有通过用Si(硅)和/或O(氧)掺杂的n-型特性，该GaN衬底是III族氮化物晶体衬底，O原子密度在1×1017cm-3至5×1019cm-3的范围之内，以及GaN衬底至少是100μm但是不超过600μm厚度。衬底的Si原子和/或O原子密度显著地影响衬底的电阻率和透光率，以及衬底的厚度显著地影响其透光率。Si原子和/或O原子密度小于1×1017cm-3导致大的透光率，但是也导致大的电阻率，而当该原子密度超过5×1019cm-3时，电阻率变小，但是透光率也变小，在两种情况下，最终结果是光发射效率下降。当衬底小于100μm厚度时，其机械强度下降，而衬底厚度超过600μm将导致透光率下降和更低的光发射效率。
从增加发射效率的观点，更优选Si原子和/或O原子密度至少是5×1018cm-3，但是不超过2×1017cm-3，衬底是至少200μm，但是不超过600μm的厚度，以及辐射第二主面的光的两个矩形面的宽度不超过50mm，Si原子和/或O原子密度至少是3×1018cm-3，但是不超过5×1018cm-3，衬底至少是400μm，但是不超过600μm的厚度，以及辐射第二主面的光的两个矩形面的宽度不超过3mm，以及Si原子和/或O原子密度至少是5×1018cm-3，但是不超过5×1019cm-3，衬底至少是100μm，但是不超过200μm的厚度，以及辐射第二主面的光的两种矩形面的宽度不超过3mm。
该实施例模式的发光设备优选还包括与向下侧上的p-型AlxGa1-xN层(0≤x≤1)接触的p-型GaN缓冲层以及与p-型GaN缓冲层接触的p-型InyGa1-yN接触层(0≤y≤1)。提供p-型GaN缓冲层增加空穴密度和随之增加光发射效率。提供p-型InyGa1-yN接触层允许与p-侧电极的接触电阻被减小。此外，优选p-型InyGa1-yN接触层的Mg原子密度至少是1×1018cm-3，但是不超过1×1021cm-3。Mg原子密度小于1×1018cm-3降低层减小接触电阻的能力，而当该Mg原子密度大于1×1021cm-3时，p-型InyGa1-yN接触层的结晶性变差，以及其减小接触电阻的能力下降。与p-型InyGa1-yN接触层接触的p-侧电极优选由Ag、Al或Rh任意一种形成。由Ag、Al或Rh的任意一个形成p-侧电极增加从安装的部分元件的反射率，亦即，发光元件的底部，这允许光损失量被减少和增加光输出。
实施例模式17
根据本发明的分离发光设备，如图13所示，是包括上述III族氮化物半导体器件和III族氮化物半导体器件之一的发光设备130，其特征在于，它设有作为III族氮化物半导体晶体衬底11的AlN衬底，以及，在该AlN衬底的第一主面侧面上，设有用作n-型III族氮化物半导体层21的n-型AlxGa1-xN层(0≤x≤1)、比AlxGa1-xN层更远离AlN衬底、用作p-型III族氮化物半导体晶体层23的p-型AlxGa1-xN层(0≤x≤1)，以及位于该n-型AlxGa1-xN层和p-型AlxGa1-xN层之间的发光层，以及其特征还在于该AlN衬底具有至少100W/(m·K)的导热性，p-型AlxGa1-xN层侧被向下安装，以及光从第二主面发射，第二主面是与AlN衬底的第一主面相对的主面。
AlN具有特别高的导热性和优异的辐射热量的能力，因此热量可以从p-型AlxGa1-xN层传递到例如引线框，以保持发光设备的温度上升。热量也从AlN衬底散逸，这可以有助于抑制升温。
该实施例模式的发光设备优选设有与p-型氮化物半导体晶体层的表面接触并离散地布置在p-型氮化物半导体晶体层的表面上的第一p-侧电极，以及由Ag、Al或Rh的任何一种制成的第二p-侧电极，该第二p-侧电极填充在第一p-电极中的间隙中并覆盖p-型氮化物半导体层和第一p-侧电极。提供这种第一和第二p-侧电极允许引入p-电极的电流在表面内充分地展开，以及增加反射率，随之提高光输出。优选第一p-电极覆盖p-型氮化物半导体层表面的至少10％但是不超过40％。当第一p-电极覆盖p-型氮化物半导体层的表面小于10％时，在整个外延表面上电流不能均匀地展开，以及当大于40％，离散地布置的p-侧电极的光吸收效率不能被忽略。
应当注意，在所有实施例模式中，为了减小缺陷密度，用于开始衬底1的有效晶体具有与组成器件的晶体层相同的晶体结构和晶格常数，以及例如，如果GaN晶体被用作开始衬底1，那么最优选GaN晶体和GaN层分别被层叠作为III族氮化物晶体11和III族氮化物半导体层12。还优选该晶体结构是相同的和晶格常数是接近的，例如，如果，AlN晶体或SiC晶体被用作开始衬底1，那么优选GaN晶体和GaN层分别被层叠作为III族氮化物11和III族氮化物半导体层12。
实施方式
下面描述基于根据本发明用于制造III族氮化物半导体晶体的方法制造的半导体器件的特定实施方式和基于制造III族氮化物半导体晶体的常规方法制造的半导体器件的比较例子。
比较例子
参考图14进行描述，如图14A所示，在30mm×30mm×400μm厚度的蓝宝石衬底上溅射50nm厚度的SiO2层作为掩模层2，该蓝宝石衬底用作开始衬底1(第一步骤)，然后接着发生光刻，以提供矩形窗口，具有以8μm间隔的4μm孔径宽度(第二步骤)。
接下来，如图14B所示，通过HVPE在GaCl气体流速为35sccm(lsccm表示在标准条件(1013hPa，0℃)下，气体的流速1cm3min-1；下面相同)，NH3气体流速为6000sccm、生长温度1050℃以及生长时间15小时，在开始衬底1和掩模层2上生长1300μm厚度的GaN晶体作为III族氮化物半导体晶体衬底11(第三步骤)。然后蓝宝石开始衬底1被研磨掉，如图14C所示(第四步骤)，以及通过内刀片将GaN晶体切为两个550μm厚度的GaN衬底(第五步骤)。
每个GaN衬底被粘附到研磨/抛光机的晶体夹持器(第六步骤)，GaN衬底的Ga表面(由Ga原子构成的原子表面)侧被研磨(第七步骤)，从晶体夹持器除去该GaN衬底，上下颠倒并再次放入晶体夹持器中(第八步骤)，GaN衬底的N表面(由N原子构成的原子表面)侧被研磨(第九步骤)，GaN衬底的N表面侧被抛光(第十步骤)，从晶体夹持器除去该GaN衬底，上下颠倒并再次放入晶体夹持器中(第十一步骤)，Ga表面侧被抛光(第十二步骤)，从晶体夹持器除去该GaN衬底(第十三步骤)，以及然后GaN衬底被清洁(第十四步骤)，制造400μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11。
采用MOCVD，以在400μm厚度的GaN衬底(III族氮化物半导体衬底11)上依次生长5μm厚度的n-型GaN层21、3nm厚度的In0.2Ga0.8N层22、60nm厚度的Al0.2Ga0.8N层23以及150nm厚度的p-型GaN层24作为一个或多个III族氮化物半导体晶体层12，如图14D所示(第十五步骤)。接下来，在当分成芯片时将变为GaN衬底的下表面中心的位置处形成80μm直径、100nm厚度的n-侧电极51(第十六步骤)，以及在p-型GaN层24的上表面上形成100nm厚度的p-侧电极52。接下来，如图14E所示，该III族氮化物半导体晶体10被分为芯片，每个400μm×400μm(第十八步骤)，形成III族氮化物半导体器件50，该半导体器件50是LED。因此，该常规方法制造LED需要18个工序步骤。通过激光干涉仪测量具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V，并发现是0.004μm。该LED具有450nm的峰值波长的光发射光谱。该峰值波长除以主面的面积时光发射光谱的强度，亦即，每单位面积的强度，被认为是1.0，并被用来评估在以下实施方式中的LED的峰值波长450nm下发射光谱的每单位面积的相对强度。使用分光光度计测量该LED发射光谱。在表I中示出了该结果。
实施方式1
该实施方式是实施例模式6的实施方式。参考图1进行描述，如图1A所示，在用作开始衬底1的400μm厚度的蓝宝石衬底上溅射50nm厚度的SiN层作为掩模层2(第一步骤)，然后，接着进行光刻，以提供矩形窗口，每个窗口在410μm的窗口间距Pw下，具有400μm的孔径宽度Ww(第二步骤)。
接下来，如图1B所示，在GaCl气体流速为100sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为20分钟(0.33小时)的条件之下通过HVPE生长晶体(第三步骤)，仅仅在开始衬底1的开口表面1a上得到400μm×400μm×25μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11。然后，与比较例子一样，使用MOCVD，在III族氮化物半导体晶体衬底11上依次生长用作n-型氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a和Al0.2Ga0.8N层22b以及用作p-型氮化物半导体晶体层23的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12(第四步骤)。
接下来，尽管在附图中未示出，在该p-型氮化物半导体晶体层23的上表面上形成100nm厚度的p-侧电极(第五步骤)，然后如图1C所示，在III族氮化物半导体晶体10和开始衬底1之间的界面上照射准分子激光(250nm波长)，以分离该III族氮化物半导体晶体10和开始衬底1(第六步骤)。接下来，在III族氮化物半导体晶体10的GaN衬底的下表面的中心部分中形成80μm直径、100nm厚度的n-侧电极，该n-侧电极也没有示出(第七步骤)，制造该实施方式的LED。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.035μm。采取比较例子1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，那么在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.1。在表I中示出了该结果。
实施方式2
该实施方式是对应于实施例6的实施方式，以及涉及大于实施方式1的LED的LED。亦即，除了在3010μm的窗口间距Pw和3000μm的孔径Ww宽度下形成掩模层中的窗口，以在开始层的开口表面上制造3000μm×3000μm×25μm厚度的GaN衬底之外，通过与实施方式1相同的工序形成LED。因此，工序步骤的总数是7，与实施方式1一样。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.048μm。采取比较例子1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，那么在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.1。在表I中示出了该结果，
实施方式3
该实施方式是实施例7的实施方式。参考图2进行描述，如图2A所示，在用作开始衬底1的400μm厚度的GaN衬底上溅射50nm厚度的SiO2层作为掩模层2(第一工序)，然后接着进行光刻，以在400μm的窗口间距Pw下，形成矩形窗口，每个具有100μm的孔径宽度Ww(第二步骤)。
接下来，如图2B所示，在GaCl气体流速为130sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为50分钟(0.83小时)的条件下，通过HVPE生长晶体(第三步骤)，在位于掩模层2的窗口2a下面的开始衬底1的开口表面1a上和在围绕该窗口2a的掩模层的某些上表面2b上得到300μm×300μm×85μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11。然后，与实施方式1一样，采用MOCVD，以在III族氮化物半导体晶体层12上依次生长用作n-型氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a和Al0.2Ga0.8N层22b以及用作p-型氮化物半导体晶体层23的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12(第四步骤)。
接下来，尽管在附图中未示出，在p-型氮化物半导体晶体层23的上表面上形成100nm厚度的p-侧电极(第五步骤)，然后如图1C所示，该结构被浸泡在氢氟酸(aq)(氢氟酸：1wt％)中，以刻蚀掉掩模层2(第六步骤)，此后它被浸泡在含水的KOH(KOH：5wt％)中，以刻蚀与开始衬底1接触的III族氮化物半导体晶体10下表面10a(由氮原子构成的原子表面)，以及通过做这些工作，将III族氮化物半导体晶体10和开始衬底1分离(第七步骤)。接下来，在III族氮化物半导体晶体10的GaN衬底的下表面的中心部分中形成80μm直径、100nm厚度的n-侧电极，该n-侧电极也没有被示出(第八步骤)，制造该实施方式的LED。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是1.5μm。采取在比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.1。在表I中示出了该结果。
实施方式4
这实施方式是实施例8的实施方式。参考图3进行描述，如图3A所示，在用作开始衬底1的350μm厚度的蓝宝石衬底上溅射50nm厚度的SiO2层作为掩模层2(第一步骤)，然后接着进行光刻，以提供矩形窗口，在4000μm的窗口间距Pw下，每个窗口具有3000μm的孔径宽度Ww(第二步骤)。
接下来，如图3B所示，在GaCl气体流速为110sccm、NH3气体流速为6000sccm、生长温度为980℃以及生长时间为5小时的条件下，通过HVPE生长晶体(第三步骤)，在开始衬底1的开口表面1a上得到3000μm×3000μm×400μm厚度的GaN衬底，作为III族氮化物半导体晶体衬底11，以及在掩模层2上得到反极性GaN层，作为III族氮化物半导体反极性晶体3。然后，与实施方式1一样，采用MOCVD，以在III族氮化物半导体晶体层12上依次生长用作n-型氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a、和Al0.2Ga0.8N层22b以及用作p-型氮化物半导体晶体层23的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12(第四步骤)。
接下来，尽管在附图中未示出，但是在p-型氮化物半导体晶体层23的上表面上形成100nm厚度的p-侧电极(第五步骤)，然后，如图1C所示，该结构被浸泡在KOH(KOH：5wt％)的水溶液中，以从其上表面3b刻蚀III族氮化物半导体反极性晶体层3，该上表面3b是由元素氮构成的原子表面(第六步骤)，然后，浸泡在含水的氢氟酸(氢氟酸：1wt％)中，以刻蚀掉掩模层2(第七步骤)，然后，浸泡在含水的KOH溶液(KOH：5wt％)中，以从该开始衬底1刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a(由元素氮构成的原子层)，由此将该III族氮化物半导体晶体10和开始衬底1分离(第八步骤)。接下来，尽管未示出，在III族氮化物半导体晶体10的GaN衬底的下表面的中心部分中形成80μm直径、100nm厚度的n-侧电极(第九步骤)，制造该实施方式的LED。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是15μm。采取比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.2。在表I中示出了该结果。
实施方式5
该实施方式是实施例6的实施方式，其中除了使用300μm厚度的Si衬底作为开始衬底，通过在AlCl3气体流速为150sccm、NH3气体流速为7000sccm、生长温度为1050℃以及生长时间为30分钟(0.5小时)的条件下，通过HVPE生长晶体来生长III族氮化物半导体晶体11，以制造400μm×400μm×15μm厚度的AlN衬底，通过使用氢氟酸和硝酸的水溶液(氢氟酸：1wt％；硝酸：1wt％)刻蚀Si开始衬底，将III族氮化物半导体晶体和开始衬底分离之外，制造与实施方式1相同的LED。因此，制造该实施方式的LED的工序步骤的总数是7。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.021μm。采取比较例子1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.2。在表I中示出了该结果。
实施方式6
该实施方式是实施例6的实施方式，其中，除了使用300μm厚度的AlN衬底作为开始衬底，以及在InCl3气体流速为20sccm、GaCl气体流速为70sccm、NH3气体流速为7500sccm、生长温度为880℃以及生长时间为1个小时的条件下，通过HVPE生长晶体从而生长III族氮化物半导体晶体衬底11，以制造400μm×400μm×15μm厚度的In0.1Ga0.9N衬底之外，制造与实施方式1相同的LED。因此，制造该实施方式的LED的工序步骤的总数是7。具有该LED的In0.1Ga0.9N衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.33μm。采取比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.0。在表I中示出了该结果。
实施方式7
该实施方式是实施例7的实施方式，除了使用300μm厚度的SiC衬底作为开始衬底，以及在AlCl3气体流速为60sccm、GaCl气体流速为70sccm、NH3气体分压为8000sccm、生长温度为1050℃以及生长时间为1.5小时的条件下，通过HVPE生长晶体，从而生长III族氮化物半导体晶体衬底11，以制造300μm×300μm×85μm厚度的Al0.4Ga0.6N衬底之外，制造与实施方式3相同的LED。因此，制造该实施方式的LED的工序步骤的总数是8。具有该LED的Al0.4Ga0.6N衬底的尖峰和凹部的后表面的表面粗糙度RP-V是3.1μm。采取比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.3。在表I中示出了该结果。
Figure DEST_PATH_G16635437150138000D000341
实施方式8
这实施方式是实施例10a的实施方式。亦即，参考图6进行描述，如图6A所示，在用作开始衬底1的300nm厚度的蓝宝石衬底1上布置200μm×200μm×100μm厚度的AlN微晶体作为籽晶4(第一步骤)。接下来，如图6B所示，在AlCl3气体流速为90sccm、NH3气体流速为8000sccm、生长温度为1050℃以及生长时间为七小时的条件下，利用HVPE，由该AlN微晶体生长晶体(第三步骤)，以制造1000μm×1000μm×400μm厚度的AlN衬底作为III族氮化物半导体晶体衬底11。然后，与实施方式1一样，采用MOCVD，以在III族氮化物半导体晶体层12上依次生长用作n-型氮化物半导体晶体层21的n-型GaN层、用作发光层22的In0.2Ga0.8N层22a和Al0.2Ga0.8N层22b以及用作p-型氮化物半导体晶体层23的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12(第四步骤)。
接下来，尽管在附图中未示出，在该p-型氮化物半导体晶体层23的上表面上形成100nm厚度的p-侧电极(第五步骤)，然后如图6C所示，小的力被施加到III族氮化物半导体晶体10，以从开始衬底1分离该III族氮化物半导体晶体10(第六步骤)。在III族氮化物半导体晶体10的GaN衬底的下表面的中心部分中形成80μm直径、100nm厚度的n-侧电极，该n-侧电极也没有被示出(第七步骤)，以制造该实施方式的LED。具有该LED的AlN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.014μm。采取在比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.0。在表II中示出了该结果。
实施方式9
该实施方式是实施例10a的实施方式，除了使用300μm厚度的Si衬底作为开始衬底，布置大约80μm×80μm×50μm厚度的GaN微晶体作为籽晶，以及在GaCl气体流速为80sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为五个小时的条件下，利用HVPE，由该GaN微晶体生长晶体，以制造700μm×700μm×300μm厚度的AlN衬底作为III族氮化物半导体晶体衬底11以外，制造与实施方式8相同的LED。因此，制造该实施方式的LED的工序步骤的总数是七。具有该LED的AlN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.018μm。采取在比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.0。在表II中示出了该结果。
表II
由表I和表II可以理解通过减小用于制造LED的常规方法中的十一个工序步骤的数目，在实施方式6和实施方式10的情况下减小至七个工序，在实施方式7的情况下减小至八个工序以及在实施方式8的情况下减小至九个工序，利用本发明的制造方法，可以更有效地制造LED，没有不利地影响LED的光发射特性。
实施方式9-2
该实施方式对应于实施例10b，如图7A所示，使用HVPE，在5.08cm(2英寸)直径的(0001)蓝宝石衬底上生长用作开始III族氮化物晶体9的10μm GaN晶体9，然后溅射50μm SiO2层作为掩模层，以制造在3000μm的掩模部分间距PM下其掩模部分宽度WM是1500μm的掩模部分2p(第二步骤)。
接下来，如图7B所示，在250℃下使用磷酸和硫酸的混合酸溶液执行刻蚀，以除去位于窗口2a下面的GaN晶体(开始III族氮化物晶体9a)(第三步骤)。然后，如图7C所示，通过氢氟酸除去SiO2部分2p(第四步骤)，以及在作为籽晶4的蓝宝石衬底上布置用作开始III族氮化物晶体的剩余GaN晶体。
接下来，与实施方式9一样，使用HVPE，由GaN晶体(籽晶4)生长用作III族氮化物半导体晶体衬底11的2000μm×2000μm×200μm厚度的GaN晶体衬底(第五步骤)，然后使用MOCVD，在该GaN晶体衬底上生长III族氮化物半导体晶体层12(第六步骤)，形成p-侧电极(第七步骤)，与象实施方式1一样，使用激光从籽晶4分离该III族氮化物半导体晶体10(第八步骤)，然后形成n-侧电极(第九步骤)，制造LED。因此，制造该实施方式的LED的工序步骤的总数为9。具有该LED的GaN衬底的尖峰和凹部的后表面的表面粗糙度RP-V是0.063μm。采取在比较例1的LED的峰值波长450nm下，光发射光谱的每单位面积的强度作为1.0，在该实施方式的LED的峰值波长450nm下，发射光谱的相对强度是1.2。
根据本发明制造III族氮化物半导体晶体的方法允许直接大约制造半导体器件的尺寸的III族氮化物半导体晶体，因此避免了传统地制造半导体器件时必需的分割、抛光和转为芯片、III族氮化物半导体晶体的所有处理，并允许高效地生产III族氮化物半导体器件。
下面的实施方式10至45和比较例2探究了用于根据本发明制造III族氮化物半导体晶体的方法的更多优选条件。应注意，实施方式10至38和42至45对应于实施例6。实施方式39至41对应于实施例9。
实施方式10
如图1所示，采用与实施方式1相同的方法，在用作开始衬底1的5.08cm直径×400μm厚度的蓝宝石衬底上形成50nm厚度SiO2层作为掩模层，接着在掩模层中设置具有260μm的窗口间距Pw和230μm的孔径宽度Ww的窗口。接着在表III所示的条件下，通过HVPE，在蓝宝石衬底的开口表面上生长GaN衬底作为III族氮化物半导体晶体衬底，而不允许发生解理。然后，与实施方式1一样，采用MOCVD，以在GaN层12上依次生长采用作n-型氮化物半导体晶体层21的5μm厚度的n-型GaN层、用作发光层22的3nm厚度In0.2Ga0.8N层22a和60nm厚度Al0.2Ga0.8N层22b、以及用作p-型氮化物半导体晶体层23的150nm厚度p-型GaN层，作为一个或多个III族氮化物半导体晶体层12。接下来，与实施方式1一样，形成p-侧电极，该III族氮化物半导体晶体和开始衬底被分离，形成n-侧电极，制造LED。评价在峰值波长为450nm下该LED的发射光谱的相对强度。在表III中示出了该结果。
表III示出了该实施方式的III族氮化物半导体晶体衬底11具有8μm/hr的晶体生长速率、6×1019cm-3的Si的杂质浓度、(0001)的主面取向，以及衬底的主面和(0001)面之间8°偏离角。在表III中示出了该结果。
比较例2
在该比较例子中，用和实施方式10一样的方法，在开始衬底上形成2μm厚度的GaN层作为开始层，形成50nm厚度的SiO2层作为掩模层，然后在260μm的窗口间距GaN下设置具有230μm的孔径宽度Ww的窗口。接下来，除了对于GaCl原料气体流速被设为80sccm以及对于NH3被设为6000sccm、晶体生长时间是1.33小时、晶体生长速率是60μm/hr以及杂质浓度被设为Si为4×1018cm-3之外，与实施方式10一样生长GaN衬底，该GaN衬底是III族氮化物晶体衬底。在该GaN衬底中发生解理和禁止在GaN衬底上生长III族氮化物半导体晶体层，因此不能获得LED。表III示出了该结果。
表III
Figure DEST_PATH_G16635437150138000D000391
比较例子2中的开始层便于III族氮化物半导体晶体的生长并将它从开始衬底分离，但是当在开始层上形成掩模层时，在该开始层中出现缺陷，以及这很可能在开始层上形成的晶体中导致断裂。因此，在开始衬底的开口表面上直接生长III族氮化物晶体允许保持断裂发生，如实施方式10所示。
实施方式11至14
在实施方式11至14中，除了如表IV所示改变掩模层中窗口的间距和宽度、原料气体GaCl的流速以及生长时间以及III族氮化物半导体晶体衬底的生长速率之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表IV中示出了该结果。实施方式11至14关注于III族氮化物半导体晶体衬底的生长速率上。
表IV
Figure DEST_PATH_G16635437150138000D000411
比较表III的实施方式10和表IV的实施方式11至14，显然将该III族氮化物半导体晶体衬底的生长速率设为至少10μm/hr，但是不超过300μm/hr，允许获得大的2000μm宽的III族氮化物半导体晶体衬底，而没有解理。具体，该III族氮化物半导体晶体衬底的生长速率固定为至少30μm/hr但是不超过250μm/hr，与实施方式14一样，允许获得大的4000μm宽的III族氮化物半导体晶体衬底，而没有解理。
实施方式15至18
在实施方式15至18中，用和实施方式10一样的方法制造LED，除了如表V所示改变掩模层中的窗口的间距和宽度以及杂质的浓度之外。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表V中示出了该结果。实施方式15至18关注于该III族氮化物半导体晶体衬底的杂质浓度。
表V
Figure DEST_PATH_G16635437150138000D000431
Figure DEST_PATH_G16635437150138000D000441
比较表III的实施方式和表V的实施方式15至18，很明显将III族氮化物半导体晶体衬底设为5×1019cm-3以下允许获得大的2000μm宽的III族氮化物半导体晶体衬底，而没有解理。具体，与实施方式18一样，将III族氮化物半导体晶体衬底的杂质浓度设为9×1018cm-3或以下允许获得大的4000μm宽的III族氮化物半导体晶体衬底，而没有解理。
实施方式19至22
在实施方式19至22中，用和实施方式10一样的方法制造LED，除了如表VI所示改变掩模层中的窗口的间距和宽度以及该开始衬底的主面和该(0001)面之间的偏离角之外。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表VI中示出了该结果。实施方式19至22关注于该III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角。
表VI
Figure DEST_PATH_G16635437150138000D000451
Figure DEST_PATH_G16635437150138000D000461
比较表III的实施方式10和表VI的实施方式19至22，很明显将III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角设为至少0°但是不超过4°允许获得大的2000μm宽的III族氮化物半导体晶体衬底，而没有解理。具体，与实施方式22一样，将偏离角设为3°以下允许获得大的4000μm宽的III族氮化物半导体晶体衬底，而没有解理。
实施方式23至25
在实施方式23至25中，除了如表VII所示改变掩模层中的窗口的间距和宽度、原料气体GaCl的流速、该III族氮化物半导体晶体衬底的生长时间和生长速率、杂质的浓度以及开始衬底的主面和(0001)面之间的偏离角之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表VII中示出了该结果。实施方式23至25关注于从III族氮化物半导体晶体的生长速率、杂质浓度以及III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角选择的至少两个条件。
表VII
Figure DEST_PATH_G16635437150138000D000471
由表VII很清楚通过结合从将III族氮化物半导体晶体衬底的生长速率设为至少10μm/hr但是不超过300μm/hr、将III族氮化物半导体晶体衬底的杂质浓度设置为5×1019cm-3或以下以及将III族氮化物半导体晶体衬底的主面的(0001)面之间的偏离角设为至少0°但是不超过4°中选择的至少两个条件，允许获得大的15,000μm宽的III族氮化物半导体晶体衬底，而没有解理。
实施方式26至29
在实施方式26至29中，除了如表VIII所示改变掩模层中的窗口的间距和宽度以及原料气体GaCl的流速、III族氮化物半导体晶体衬底的生长时间和生长速率以及开始衬底的主面和(0001)面之间的偏离角之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表VIII中示出了该结果。实施方式26至29关注于从III族氮化物半导体晶体的生长速率、杂质浓度以及III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角的三个条件的组合。
表VIII
Figure DEST_PATH_G16635437150138000D000482
从表VIII很清楚通过组合至少10μm/hr但是不超过300μm/hr的III族氮化物半导体晶体衬底生长速率、5×1019cm-3或以下的III族氮化物半导体晶体衬底的杂质浓度以及至少0°但是不超过4°的III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角的三个条件，允许获得大的25,000μm宽的III族氮化物半导体晶体衬底，而没有解理。
实施方式30和31
在实施方式30和31中，除了使用10.08cm直径的硅衬底(主面方向(111))作为开始衬底，以及如表IX所示改变掩模层中的窗口的间距和宽度、原料气体GaCl的流速、III族氮化物半导体晶体衬底的生长时间和生长速率、杂质的浓度以及开始衬底的主面和(0001)面之间的偏离角之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表IX中示出了该结果。实施方式30和31都关注于该III族氮化物半导体晶体的生长速率、杂质浓度以及III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角的三个条件的组合。
表IX
Figure DEST_PATH_G16635437150138000D000501
Figure DEST_PATH_G16635437150138000D000511
由表IX很清楚，即使当使用大的10.06cm直径的开始衬底时，通过使用Si衬底作为开始衬底和结合至少10μm/hr但是不超过300μm/hr的III族氮化物半导体晶体衬底生长速率、5×1019cm-3或以下的III族氮化物半导体晶体衬底的杂质浓度以及至少0°但是不超过4°的III族氮化物晶体衬底的主面和(0001)面之间的偏离角的三个条件，也允许获得大的25,000μm宽的III族氮化物半导体晶体衬底，而不发生解理。
应当注意在实施方式10至31中，在其主面方向是(0001)的III族氮化物半导体晶体衬底上生长的III族氮化物半导体晶体的主面方向也是(0001)。此外，该III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角以及III族氮化物半导体晶体层的主面和(0001)面之间的偏离角互相匹配。
实施方式32
在实施方式32中，除了使用15mm×15mm×400μm厚度的GaN开始衬底(主面方向(1100))作为开始衬底，如表X所示改变掩模层中的间距和宽度、原料气体GaCl的流速、III族氮化物半导体晶体衬底的生长时间和生长速率、杂质的类型和浓度以及开始衬底的主面和(1100)面之间的偏离角，以及通过解理分离III族氮化物半导体晶体衬底和开始衬底之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表X中示出了该结果。实施方式32关注于该III族氮化物半导体晶体衬底的面方向。在表X中示出了该结果。
实施方式33
在实施方式33中，除了15mm×15mm×400μm厚度的GaN开始衬底(主面方向(1120))被用作开始衬底，如表X所示改变掩模层中的窗口的间距和宽度、原料气体GaCl的流速、III族氮化物半导体晶体衬底的生长温度、生长时间以及生长速率、杂质的类型和浓度以及开始衬底的主面和(1120)面之间的偏离角，以及在掩模层中设置窗口之后但是在生长III族氮化物半导体晶体衬底之前，形成3μm厚度的In0.8Ga0.2N层作为分离层之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表X中示出了该结果。
这里分离层用来意指分离III族氮化物半导体晶体和开始衬底时被分离的分离点。形成具有比开始衬底和III族氮化物晶体的带隙能量更小带隙能量的分离层并照射激光，允许该III族氮化物晶体和开始衬底被分离，而不损坏III族氮化物晶体和开始衬底。实施方式33关注于该III族氮化物半导体晶体衬底的面方向。
实施方式34和实施方式35
在实施方式34和35中，除了使用具有表IX所示的材料(化学成分)、形状以及面方向的开始衬底，以及如表IX所示改变掩模层中的窗口的间距和宽度、原料气体GaCl的流速、III族氮化物半导体晶体衬底的生长温度、生长时间以及生长速率、杂质的类型和浓度以及开始衬底的主面和(1120)面之间的偏离角之外，用和实施方式10一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表X中示出了该结果。实施方式34和实施方式35关注于III族氮化物半导体晶体衬底的面方向。
表X
Figure DEST_PATH_G16635437150138000D000531
实施方式36至38
在实施方式36至38中，除了使用具有表II所示的材料(化学成分)、形状(15mm×15mm×400μm厚度)以及面方向的开始衬底，以及形成3μm厚度的InN层作为分离层之外，用和实施方式33一样的方法制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表XI中示出了该结果。实施方式36至38关注于III族氮化物半导体晶体衬底的面方向。
应当注意在实施方式32至38中，在其主面方向是(abdc)的III族氮化物半导体晶体衬底上生长的III族氮化物半导体晶体的主面方向也是(abdc)(其中abed是满足关系d＝-(a+b))的整数。此外，该III族氮化物半导体晶体衬底的主面和(abdc)面之间的偏离角以及III族氮化物半导体晶体层的主面和(abdc)面之间的偏离角互相匹配。
表XI
Figure DEST_PATH_G16635437150138000D000551
Figure DEST_PATH_G16635437150138000D000561
在表X和XI所示的各种方向中可以生长具有主面的大III族氮化物半导体晶体，而不允许发生解理。
实施方式39
在该实施方式中，使用与实施方式1相同的方法，在5.08cm直径×400μm厚度的蓝宝石衬底上形成50nm厚度的SiO2层作为掩模层，该蓝宝石衬底用作开始衬底1，然后设置由至少两个或更多微孔径2s的组构成的窗口2a，如图4所示，这对应于实施例9。这里，窗口间距Pw是2200μm，孔径宽度Ww是2000μm，微孔径间距PS是2μm，以及微孔径宽度WS是1μm。接下来，在表XII所示的条件下，通过HVPE在蓝宝石衬底的开口表面1a上生长GaN衬底作为III族氮化物半导体晶体衬底11，不允许发生解理。然后，与实施方式1一样，采用MOCVD，以在GaN层12上依次生长用作n-型氮化物半导体晶体层21的5μm厚度的n-型GaN层、用作发光层22的3nm厚度的In0.2Ga0.8N层22a和60nm厚度的Al0.2Ga0.8N层22b以及用作p-型氮化物半导体晶体层23的150nm厚度的p-型GaN层，作为一个或多个III族氮化物半导体晶体层12。接下来，与实施方式1一样，形成p-侧电极，该III族氮化物半导体晶体和开始衬底被分离，形成n-侧电极，制造LED。评价在峰值波长450nm下该LED的发射光谱的相对强度。在表XII中示出了该结果。
实施方式40和实施方式41
除了如表XII所示改变微孔径间距Ps和微孔径宽度Ws之外，用和实施方式39相同的方法制造LED。评价在这些LED的峰值波长450nm下发射光谱的相对强度。在表XII中示出了该结果。
表XII
Figure DEST_PATH_G16635437150138000D000571
Figure DEST_PATH_G16635437150138000D000581
由表XII很清楚，在掩模层中设置每个由两个或更多微孔径的组形成的窗口以及在开始衬底的开口表面上生长III族氮化物半导体晶体允许生长大的晶体，而不发生解理。这里，优选微孔径间距PS至少是1μm，但是不超过250μm，以及微孔径宽度WS至少是0.5μm，但是不超过200μm。
实施方式42和实施方式43
在实施方式42和43中，除了如表XIII所示改变窗口间距Pw和孔径宽度Ww之外，用和实施方式40相同的方法制造LED。评价在这些LED的峰值波长450nm下发射光谱的相对强度。在表XIII中示出了该结果。
实施方式44和实施方式45
在实施方式44和45，除了如表XII所示改变开始衬底的材料和直径以及掩模层中的窗口的间隔和宽度之外，用和实施方式30相同的方法制造LED。评价在这些LED的峰值波长450nm下发射光谱的相对强度。在表XIII中示出了该结果。
表XIII
Figure DEST_PATH_G16635437150138000D000591
Figure DEST_PATH_G16635437150138000D000601
由表XIII很清楚，如实施方式43所示，使用每个由两个或更多微孔径(间距Ps至少是1μm但是不超过210μm，微孔径宽度Ws至少是0.5μm但是不超过200μm)的组构成的窗口，以及结合至少10μm/hr但是不超过300μm/hr的III族氮化物半导体晶体衬底生长速率、5×1019cm-3或以下的III族氮化物半导体晶体衬底的杂质浓度以及至少0°但是不超过4°的III族氮化物晶体衬底的主面和(0001)面之间的偏离角，允许获得大的45,030μm宽的III族氮化物半导体晶体衬底，不允许发生解理。如实施方式45所示，使用Si衬底作为开始衬底，并结合至少10μm/hr但是不超过300μm/hr的III族氮化物半导体晶体衬底生长速率、5×1019cm-3或以下的III族氮化物晶体衬底生长速率以及至少0°但是不超过4°的III族氮化物半导体晶体衬底的主面和(0001)面之间的偏离角的三个条件，允许获得大的45,030μm宽的III族氮化物半导体晶体衬底，而不发生解理，即使当使用具有15.24cm直径的大开始衬底时。
比较例3
除了原料气体流速、晶体生长温度以及晶体生长时间是如表XIV所示之外，用和比较例1的第一至第十四工序步骤相同的方法获得400μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11，如图14A和14C所示。接下来，如图10所示，通过MOCVD，在GaN衬底上生长3μm厚度的i-型GaN层12a和30nm厚度的i-型Al0.25Ga0.85N层12b作为一个或多个III族氮化物半导体晶体层12(第十五步骤)。
如图10所示，接着进行光刻和剥离，以通过在800℃下加热每个由Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)构成的化合物层30秒，在i-型Al0.25Ga0.85N层12b上形成源电极53和漏电极55，以制造其合金(第十六工序)。然后形成300nm厚度的Au层作为栅电极54(第十七工序)。栅长度是2μm以及栅宽度是150μm。然后由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层构成的III族氮化物半导体晶体被分成400μm×400μm芯片(第十八工序)，制造HEMT半导体器件100。
实施方式46
该实施方式是对应于实施例7和实施例12的实施方式。如图2A所示，在用作开始衬底1的400μm厚度的GaN衬底上溅射50nm厚度的SiO2层作为掩模层2(第一工序)，然后通过光刻，以400μm的窗口间距Pw设置矩形窗口，每个具有270μm的孔径宽度Ww(第二步骤)，
接下来，如图2B所示，在GaCl气体流速为110sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为一小时的条件下，通过HVPE生长晶体(第三步骤)，在位于掩模层2的窗口2a下面的开始衬底的开口表面1a上和在围绕窗口2a的掩模层的一些上表面2b上得到300μm×300μm×85μm厚度的GaN衬底，作为III族氮化物半导体晶体衬底11。然后，如图10所示，通过MOCVD，在该III族氮化物半导体晶体衬底11上生长3μm厚度的i-型GaN层12a和30nm厚度的i-型Al0.25Ga0.85N层12b作为一个或多个III族氮化物半导体晶体层12(第四步骤)。
接下来，如图10所示，接着进行光刻和剥离，以通过在800℃下加热每个由Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)构成的化合物层30秒，在该i-型Al0.25Ga0.85N层12b上形成源电极53和漏电极55，以制造合金(第五步骤)。然后形成300nm厚度的Au层作为栅电极54(第六步骤)。栅长度是2μm和栅宽度是150μm。接下来，如图2C所示，该结构被浸泡在含水的氢氟酸(氢氟酸：1wt％)中，以刻蚀掉掩模层2(第七步骤)，此后，如图2D所示，它被浸泡在含水的KOH(KOH：5wt％)中，以刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a(由元素氮构成的原子层)，以将该III族半导体晶体10和开始衬底1分离(第八步骤)，制造HEMT半导体器件100。
实施方式46-2
除了在开始衬底1上生长掺杂至1×1019cm-3的碳(C)浓度的10μmGaN晶体层之后，生长用作III族氮化物半导体晶体衬底11的85μm厚度GaN晶体，以及在该C-掺杂的GaN晶体层实现从开始衬底1分离之外，与实施方式46一样制造HEMT。
比较例4
除了原料气体流速、晶体生长温度以及晶体生长时间是表XIV所示的那些之外，与比较例子的第一至第十四工序步骤一样，获得400μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11，如图14A和14C所示。接下来，通过MOCVD，在GaN衬底上生长5μm厚度的n-GaN层(电子浓度1×1016cm-3)作为一个或多个III族氮化物半导体晶体层12，如图11所示(第十五步骤)。
接下来，如图11所示，在800℃下加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在GaN衬底的整个第二主面表面上形成用作欧姆电极56的合金(第十六工序)。然后接着进行光刻和剥离，以在该n-GaN层上形成200μm直径×300nm厚度的Au层作为肖特基电极57(第十七工序)。然后由该III族氮化物半导体晶体衬底和III族氮化物半导体晶体层构成的III族氮化物半导体晶体被分成400μm×400μm芯片(第十八工序)，制造HEMT肖特基二极管作为该半导体器件100。
实施方式47
该实施方式对应于实施例7和实施例13。如图2A所示，在用作开始衬底1的400μm厚度的GaN衬底上溅射50nm厚度的SiO2层作为掩模层2(第一工序)，通过光刻，以400μm非窗口间距Pw，设置矩形窗口2a，每个具有270μm的孔径宽度Ww(第二步骤)。
接下来，如图2B所示，在GaCl气体流速为110sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为一小时的条件下，通过HVPE生长晶体(第三步骤)，在掩模层2的窗口下面的开始衬底1的开口表面1a上和在围绕窗口2a的掩模层的一些上表面2b上得到300μm×300μm×85μm厚度的GaN衬底，作为III族氮化物半导体晶体衬底11。接下来，通过MOCVD，在III族氮化物半导体晶体衬底11上生长5μm的厚度n-GaN层(电子浓度1×1016cm-3)作为一个或多个III族氮化物半导体晶体层12，如图11所示(第四步骤)。
接下来，如图2C所示，该结构被浸泡在含水的氢氟酸(氢氟酸：1wt％)中，以刻蚀掉该掩模层2(第五步骤)，此后，如图2D所示，它被浸泡在含水的KOH(KOH：5wt％)中，以刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a(由氮原子构成的原子表面)，如图2D所示，将该III族氮化物半导体晶体10和开始衬底1分离(第六步骤)。
接下来，如图11所示，在800℃下加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在GaN衬底的整个第二主面表面上形成合金作为欧姆电极56，该GaN衬底是III族氮化物半导体晶体衬底11(第七步骤)。接下来，接着进行光刻和剥离，以在该n-GaN层上形成200μm直径×300nm厚度的Au层作为肖特基电极57(第八步骤)，制造肖特基二极管作为半导体器件100。
比较例5
除了原料气体流速、晶体生长温度以及晶体生长时间是表XIV所示的那些之外，与比较例1的第一至第十四工序步骤一样，获得400μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11，如图14A和14C所示。接下来，通过MOCVD，在该GaN衬底的第一主面上生长5μm厚度的n-GaN层(电子浓度1×1016cm-3)，作为一个或多个III族氮化物半导体晶体层12，如图12所示(第十五步骤)。
接下来，通过选择的离子注入，形成p-层12d和n+层12e，如图12所示(第十六工序)。这里，通过Mg离子注入形成p-层12d，以及通过Si离子注入形成n-层12e。接下来，在该III族氮化物半导体晶体层12上形成300nm厚度的SiO2膜作为保护膜(未示出)，然后在1250℃下执行退火30秒，以激活注入的离子(第十七工序)。然后用氢氟酸剥离该保护膜，此后通过P-CVD(等离子体-增强的化学气相淀积)形成50nm厚度的SiO2膜作为MIS绝缘膜59(第十八工序)。
接下来，使用光刻和使用缓冲氢氟酸的选择性蚀刻来刻蚀该MIS绝缘膜59，然后通过剥离，在800℃下加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在该刻蚀区中形成合金作为源电极53，如图11所示(第十九工序)。接着进行光刻和剥离，以在该MIS绝缘膜59上形成300nm厚度的Al层作为栅电极54，制造MIS结构(第二十工序)。
然后由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层构成的III族氮化物半导体晶体被分成400μm×400μm芯片(第二十一工序)。接下来，在800℃下加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在该GaN衬底的第二主面的整个表面(与第一主面相对的主面，下面相同)上形成合金作为漏电极55，该GaN衬底是III族氮化物半导体晶体衬底11(第二十二工序)，制造MIS晶体管作为半导体器件110。
实施方式48
该实施方式对应于实施例7和实施例13。如图2A所示，在用作开始衬底1的400μm厚度的GaN衬底上溅射50nm厚度的SiO2层作为掩模层2(第一工序)，通过光刻，以400μm的窗口间距Pw设置矩形窗口，每个具有270μm的孔径宽度Ww(第二步骤)。
接下来，如图2B所示，在GaCl气体流速为110sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为一小时的条件下，通过HVPE生长晶体(第三步骤)，在掩模层2的窗口下面的开始衬底1的开口表面1a上和在围绕窗口2a的掩模层的一些上表面2b上得到300μm×300μm×85μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11。接下来，通过MOCVD，在该III族氮化物半导体晶体衬底10上生长5μm厚度n-GaN层(电子浓度1×1016cm-3)作为一个或多个III族氮化物半导体晶体层12，如图10所示(第四步骤)。
接下来，通过选择的离子注入形成p-层12d和n+层12e，如图12所示(第五步骤)。这里，通过Mg离子注入形成p-层12d，以及通过Si离子注入形成n+层12e。接下来，在该III族氮化物半导体晶体层12上形成300nm厚度的SiO2膜作为保护膜(未示出)，然后在1250℃下退火30秒，以激活该注入的离子(第六步骤)。然后用氢氟酸剥离该保护膜，此后通过P-CVD(等离子体-增强的化学气相淀积)形成50nm厚度的SiO2膜作为MIS绝缘膜59(第七步骤)。
接下来，使用光刻和使用缓冲氢氟酸的选择性蚀刻，刻蚀该MIS绝缘膜59，然后通过剥离，在800℃下加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在该刻蚀区中形成合金作为源电极53(第八步骤)。接着进行光刻和剥离，以在该MIS绝缘膜59上形成300nm厚度的Al层作为栅电极54，形成MIS结构(第九步骤)。
接下来，如图2C所示，该结构被浸泡在含水的氢氟酸(氢氟酸：1wt％)中，以刻蚀掉掩模层2(第十步骤)，此后，如图2D所示，它被浸泡在含水的KOH(KOH：5wt％)中，以刻蚀与开始衬底1接触的III族氮化物半导体晶体10的下表面10a(由氮原子构成的原子表面)，将III族氮化物半导体晶体10和开始衬底1分离(第十一步骤)。接下来，在800℃下，加热其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层30秒，以在该GaN衬底的第二主面的整个表面上形成合金作为漏电极55，该GaN衬底是III族氮化物半导体晶体衬底11(第十二步骤)，制造MIS晶体管作为半导体器件110。
表XIV示出了制造比较例3至5和实施方式46至48的电子器件的条件。
由表14很清楚根据本发明制造III族氮化物半导体器件的方法允许减少制造工序的数目，不考虑III族氮化物半导体器件是否是HEMT、肖特基二极管或MIS晶体管，且因此可以有效地制造半导体器件。
实施方式49
该实施方式关于实施例16中发现的发光设备。如图13所示，该实施例的特点是层状结构，该层状结构包括，尤其，在GaN衬底11的第一主面侧上形成的n-型III族氮化物半导体晶体层21、发光层22以及p-型III族氮化物半导体晶体层23，该GaN衬底11用作III族氮化物半导体晶体衬底11，以及在p-型III族氮化物半导体晶体层23上设置p-电极12。这实施方式的特征在于其中使用导电粘结剂62，将其p-侧电极52向下安装在引线框的安装部分60a上。
在该实施方式中，由发光层22发射的光从GaN衬底的第二主面11b辐射，其上设置n-侧电极51。n-侧电极51未覆盖整个第二主面。重要的是保证未被n-侧电极51覆盖的大面积。增加窗口数减小被n-侧电极51阻档的光量，因此增加光被照射到外面的发射效率。
n-侧电极51被导线61电连接到引线框的引线部分60b。导线61和上述层叠结构被环氧树脂63密封。
这里，通过在GaN衬底11上依次顺序地生长n-型GaN层21a、n-型AlxGa1-xN层21b、具有由AlxGa1-xN层(0≤x≤1)和AlxInyGa1-x-yN层(0≤x，0≤y，x+y≤1)构成的多量子阱(MQW)的发光层22、p-型AlxGa1-xN层(0≤x≤1)23a以及p-型GaN层23b，获得层状结构，该GaN衬底11是III族氮化物半导体晶体衬底11。此外，如图13所示，覆盖p-型GaN层23b的整个表面形成p-侧电极52，该侧电极被向下安装。
下面描述根据该实施方式制造发光设备的方法。首先根据图2进行描述，如图2A所示，在用作开始衬底1的400μm厚度的GaN衬底(面方向(0001)，开始衬底的主面和(0001)面之间0.5°的偏离角)上溅射50nm厚度的SiO2层作为掩模2，然后通过光刻以400μm的窗口间距Pw提供矩形窗口，每个具有270μm的孔径宽度WW。
接下来，如图2B所示，在GaCl气体流速为110sccm、NH3气体流速为6000sccm、生长温度为1050℃以及生长时间为一个小时的条件下通过HVPE生长晶体，在位于掩模层2的窗口2a下面的开始衬底1的开口表面1a上和在围绕窗口2a的掩模层的某些上表面2b上得到300μm×300μm×400μm厚度的GaN衬底作为III族氮化物半导体晶体衬底11。GaN衬底的电阻率是0.01Ω·cm，以及其位错密度小于1×107cm-2。
接下来，与实施方式1一样，采用MOCVD，以在III族氮化物半导体晶体衬底11上依次生长2μm厚度的Si-掺杂的n-型GaN层21a和50nm厚度的Si-掺杂的Al0.2Ga0.8N层21b(覆层)作为n-型III族氮化物半导体晶体层21、具有由GaN层和In0.15Ga0.85N层构成的双层结构的三个层构成的MQW(多量子阱)的发光层22以及用作p-型III族氮化物半导体晶体层23的20nm厚度的Mg-掺杂的p-型Al0.2Ga0.8N层23a(覆层)和20nm厚度的Mg-掺杂的p-型GaN层23b，作为一个或多个III族氮化物半导体晶体层12。获得的元件的发射波长是450nm，通过比较低温(4.2K)下的PL(发光)强度和室温(298K)下的PL经验地计算内量子效率，以及发现是50％。
然后这元件被激活，以降低Mg-掺杂的p-型III族氮化物半导体晶体层的电阻。通过孔测量获得载流子浓度，以及在Mg-掺杂的p-型Al0.2Ga0.8N层中发现是5×1017cm-3，以及在Mg-掺杂的p-型GaN层中发现是1×1018cm-3。
接下来，100μm直径的n-侧电极被粘附到N(氮)面的中心，该N(氮)面是GaN衬底的第二主面。作为n-侧电极，与GaN衬底接触依次形成其层成分是Ti层(50nm厚度)/Al层(100nm厚度)/Ti层(20nm厚度)/Au层(200nm厚度)的化合物层。该结构在氮(N2)气氛中加热，以将接触电阻设为1×10-5Ω·cm2或以下。
接下来，形成与p-型GaN层接触的4nm厚度的Ni层作为p-侧电极，以及在整个表面上形成4nm厚度的Au层。该结构在惰性气体气氛中加热，以将接触电阻设为5×10-4Ω·cm2。
接下来，如图13所示，安装元件，以便其p-型GaN层23b-侧与引线框的安装部分60a接触，形成发光设备。涂敷到安装部分的导电树脂62加固该元件和互相安装，并允许导电性。
为了提高从发光设备的热辐射，这里该发光设备被安装为其p-型GaN层23b的整个表面与引线框的安装部分60a接触。为了其良好的导热性，选择Ag-基导电粘结剂62，以及为了其良好的导热性，选择CuW-基引线框60。通过做这些工作，获得8℃/W的抗热性。
在通过导线键合导电连接n-侧电极51和引线框的引线部分60b之后，使用环氧树脂63形成树脂密封，制造被制成灯的发光设备130。
这里公开的实施例和实施方式本质上是说明性，不应该被认为是限制。本发明的范围由其权利要求而不是上述描述限定，以及应该理解除属于权利要求范围内的所有改变之外，包括本发明的权利要求的特征及其等效权利。
工业实用性
如上所述，本发明可以被广泛地用于对于半导体器件来说足够大的III族氮化物半导体晶体及其制造方法、III族氮化物半导体器件及其制造方法以及包括这种III族氮化物半导体器件的发光设备。

Claims (23)

1.一种III族氮化物半导体晶体制造方法，包括：
在开始衬底上生长至少两个III族氮化物半导体晶体的步骤；以及
从所述开始衬底分离所述III族氮化物半导体晶体的步骤，其特征在于
所述III族氮化物半导体晶体每个的厚度是10μm或以上但是600μm或以下，并且每个的宽度是0.2mm或以上但是50mm或以下。
2.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，所述III族氮化物半导体晶体的合计的主面面积小于所述开始衬底的主面。
3.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，生长至少两个所述III族氮化物半导体晶体的所述步骤包括：
在所述开始衬底上形成具有至少两个窗口的掩模层的步骤；以及
至少在所述掩模层中的所述窗口中的各自的一个下面的所述开始衬底的开口表面上生长每个所述III族氮化物半导体晶体的步骤。
4.根据权利要求3所述的III族氮化物半导体晶体制造方法，其特征在于，所述窗口每个由至少两个微孔径所构成的组形成。
5.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，生长至少两个所述III族氮化物半导体晶体的所述步骤包括：
在所述开始衬底上布置至少两种籽晶的步骤；以及
利用所述籽晶作为它们各自的晶核，生长所述III族氮化物半导体晶体的步骤。
6.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，在从所述开始衬底分离所述III族氮化物半导体晶体的所述步骤中，使用刻蚀、激光作用或解理方法的任何一种。
7.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，所述III族氮化物半导体晶体的结构是六角平板状、四角平板状或三角平板状。
8.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，以至少10μm/hr但是不超过300μm/hr的速率生长所述III族氮化物半导体晶体。
9.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，所述III族氮化物半导体晶体具有不超过5×1019cm-3的杂质浓度。
10.根据权利要求1所述的III族氮化物半导体晶体制造方法，其特征在于，所述III族氮化物半导体晶体的主面和它们的(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)的任何一个之间的偏离角为0°或以上但是不超过4°。
11.一种制造III族氮化物半导体器件的方法，包括：
在开始衬底上生长至少两个III族氮化物半导体晶体衬底的步骤；
在每个所述III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤；以及
从所述开始衬底分离由所述III族氮化物半导体晶体衬底和所述III族氮化物半导体晶体层构成的III族氮化物半导体晶体的步骤；其特征在于
所述III族氮化物半导体晶体每个的厚度是10μm或以上但是600μm或以下，并且每个的宽度是0.2mm或以上但是50mm或以下。
12.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，使所述III族氮化物半导体晶体衬底的合计的主面面积小于所述开始衬底的主面。
13.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，生长至少两个所述III族氮化物半导体晶体衬底的所述步骤包括：
在所述开始衬底上形成具有至少两个窗口的掩模层的步骤；以及
至少在所述掩模层中的所述窗口中的各自的一个下面的所述开始衬底的开口表面上生长每个所述III族氮化物半导体晶体衬底的步骤。
14.根据权利要求13所述的制造III族氮化物半导体器件的方法，其特征在于，所述窗口每个由至少两个微孔径所构成的组形成。
15.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，生长至少两个所述III族氮化物半导体晶体衬底的所述步骤包括：
在所述开始衬底上布置至少两种籽晶的步骤；以及
利用所述籽晶作为它们各自的晶核，生长所述III族氮化物半导体晶体衬底的步骤。
16.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，在从所述开始衬底分离由所述III族氮化物半导体晶体衬底和所述III族氮化物半导体晶体层构成的所述III族氮化物半导体晶体的所述步骤中，使用刻蚀、激光作用或解理方法的任何一种。
17.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，所述III族氮化物半导体晶体衬底和所述III族氮化物半导体晶体层的结构是六角平板状、四角平板状或三角平板状。
18.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，以至少10μm/hr但是不超过300μm/hr的速率生长所述III族氮化物半导体晶体衬底。
19.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，所述III族氮化物晶体衬底具有不超过5×1019cm-3的杂质浓度。
20.根据权利要求11所述的制造III族氮化物半导体器件的方法，其特征在于，所述III族氮化物晶体衬底的主面和它们的(0001)面、(1100)面、(1120)面、(1101)面、(1102)面、(1121)面或(1122)的任何一个之间的偏离角为0°或以上但是不超过4°。
21.一种包括III族氮化物半导体器件的发光设备，其中所述III族氮化物半导体器件是使用权利要求11至20的任意一项所述的制造III族氮化物半导体器件的方法制造的，所述发光设备的特征在于：
所述III族氮化物半导体器件装备有所述III族氮化物半导体晶体衬底、在所述III族氮化物半导体晶体衬底的第一主面侧上的n-型III族氮化物半导体层、与所述n-型III族氮化物半导体晶体层相比更远离所述III族氮化物半导体衬底设置的p-型III族氮化物半导体晶体层、以及位于所述n-型III族氮化物半导体晶体层和所述p-型III族氮化物半导体晶体层之间的发光层；
所述III族氮化物半导体晶体衬底具有0.5Ω·cm或以下的电阻率；以及
所述p-型III族氮化物半导体晶体层侧被向下安装，以及从第二主面照射光，该第二主面是位于所述第一主面相反侧的所述III族氮化物半导体晶体衬底一侧上的主面。
22.一种包括III族氮化物半导体器件的发光设备，其中所述III族氮化物半导体器件是使用权利要求11至20的任意一项所述的制造III族氮化物半导体器件的方法制造的，所述发光设备的特征在于
所述III族氮化物半导体器件装备有GaN衬底，该GaN衬底是所述III族氮化物半导体晶体衬底、n-型AlxGa1-xN层(0≤x≤1)，该n-型AlxGa1-xN层是在所述GaN衬底的第一主面侧上的n-型III族氮化物半导体层、p-型AlxGa1-xN层(0≤x≤1)，该p-型AlxGa1-xN层是比所述n-型AlxGa1-xN层更加远离所述GaN衬底设置的p-型III族氮化物半导体晶体层、以及位于所述n-型AlxGa1-xN层和所述p-型AlxGa1-xN层之间的发光层；
所述GaN衬底的位错密度不超过108/cm2；以及
所述p-型AlxGa1-xN层侧被向下安装，以及光从第二主面照射，该第二主面是位于所述第一主面相反侧的所述GaN衬底的侧面上的主面。
23.一种包括III族氮化物半导体器件的发光设备，其中所述III族氮化物半导体器件是使用权利要求11至20的任意一项所述的制造III族氮化物半导体器件的方法制造的，所述发光设备的特征在于
所述III族氮化物半导体器件装备有AlN衬底，该AlN衬底是所述III族氮化物半导体晶体衬底、n-型AlxGa1-xN层(0≤x≤1)，该n-型AlxGa1-xN层是在所述AlN衬底的第一主面侧上的n-型III族氮化物半导体层、p-型AlxGa1-xN层(0≤x≤1)，该p-型AlxGa1-xN层是比所述n-型AlxGa1-xN层更远离所述AlN衬底设置的p-型III族氮化物半导体晶体层、以及位于所述n-型AlxGa1-xN层和所述p-型AlxGa1-xN层之间的发光层；
所述GaN衬底的热传导率是100W/(m·K)或以上；以及
所述p-型AlxGa1-xN层侧被向下安装，以及光从第二主面照射，该第二主面是位于所述第一主面相反侧的所述AlN衬底的侧面上的主面。
CN2005800160353A 2004-05-18 2005-05-13 Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件 Expired - Fee Related CN1957447B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004147914 2004-05-18
JP147914/2004 2004-05-18
JP2005117967A JP5194334B2 (ja) 2004-05-18 2005-04-15 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP117967/2005 2005-04-15
PCT/JP2005/008745 WO2005112080A1 (ja) 2004-05-18 2005-05-13 Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101712683A Division CN101882571B (zh) 2004-05-18 2005-05-13 Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件

Publications (2)

Publication Number Publication Date
CN1957447A CN1957447A (zh) 2007-05-02
CN1957447B true CN1957447B (zh) 2010-11-03

Family

ID=35394415

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010101712683A Expired - Fee Related CN101882571B (zh) 2004-05-18 2005-05-13 Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件
CN2005800160353A Expired - Fee Related CN1957447B (zh) 2004-05-18 2005-05-13 Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010101712683A Expired - Fee Related CN101882571B (zh) 2004-05-18 2005-05-13 Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件

Country Status (7)

Country Link
US (2) US7732236B2 (zh)
EP (1) EP1748470A4 (zh)
JP (1) JP5194334B2 (zh)
KR (1) KR101218869B1 (zh)
CN (2) CN101882571B (zh)
TW (1) TWI395341B (zh)
WO (1) WO2005112080A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
WO2007010425A1 (en) * 2005-07-19 2007-01-25 Koninklijke Philips Electronics N.V. Fluid analyser
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
US7691658B2 (en) * 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
EP2034525A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
EP2034524A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
JP4997502B2 (ja) * 2006-09-20 2012-08-08 国立大学法人東北大学 半導体素子の製造方法
JP4852755B2 (ja) * 2006-09-20 2012-01-11 国立大学法人東北大学 化合物半導体素子の製造方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
KR20090104090A (ko) * 2007-01-31 2009-10-05 스미또모 가가꾸 가부시키가이샤 3-5족계 화합물 반도체의 제조 방법
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
WO2009069286A1 (ja) 2007-11-27 2009-06-04 Sophia School Corporation Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法
TWI452726B (zh) 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP4404162B2 (ja) * 2008-02-27 2010-01-27 住友電気工業株式会社 窒化物半導体ウエハ−
KR100955821B1 (ko) * 2008-06-24 2010-05-06 주식회사 세미콘라이트 질화물계 발광소자 및 그의 제조방법
KR100983181B1 (ko) * 2008-06-25 2010-09-20 주식회사 실트론 발광 다이오드 제조를 위한 질화 갈륨층 성장 방법, 이방법을 이용한 발광 다이오드 제조 방법, 및 이 방법에의해 제조된 발광 다이오드
CN102119443B (zh) * 2008-08-05 2013-08-14 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
KR101592201B1 (ko) 2008-11-06 2016-02-05 삼성전자 주식회사 발광 장치 및 그 제조 방법
KR101049158B1 (ko) * 2009-03-25 2011-07-14 우리엘에스티 주식회사 질화물계 발광소자의 제조방법
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
WO2010150809A1 (ja) 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
JP4769905B2 (ja) * 2009-12-10 2011-09-07 Ｄｏｗａエレクトロニクス株式会社 ｐ型ＡｌＧａＮ層の製造方法およびＩＩＩ族窒化物半導体発光素子
JP5833297B2 (ja) * 2010-05-11 2015-12-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
EP2615629A4 (en) * 2010-09-10 2014-02-26 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT
JP6098028B2 (ja) * 2011-09-14 2017-03-22 株式会社リコー 窒化ガリウム結晶、１３族窒化物結晶、１３族窒化物結晶基板および製造方法
EP2815423B1 (en) * 2012-02-14 2017-05-24 Hexagem AB Gallium nitride nanowire based electronics
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
TW201409540A (zh) * 2012-08-27 2014-03-01 Tera Xtal Technology Corp 藍寶石基板之再生方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9647094B2 (en) * 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
DE112015005069T5 (de) * 2014-11-07 2017-07-20 Sumitomo Chemical Company, Limited Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
CN107949914B (zh) 2015-05-19 2022-01-18 英特尔公司 具有凸起掺杂晶体结构的半导体器件
KR102349040B1 (ko) 2015-06-26 2022-01-10 인텔 코포레이션 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
DE102016117030B4 (de) * 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE102017108136B4 (de) * 2017-04-13 2019-03-14 X-Fab Semiconductor Foundries Ag Geometrisch geformte Bauelemente in einer Anordnung für einen Überführungsdruck (Transfer Print) und zugehörige Verfahren
US11508620B2 (en) 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
EP3776672A4 (en) * 2018-03-30 2021-12-29 The Regents of The University of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
WO2020092722A1 (en) * 2018-10-31 2020-05-07 The Regents Of The University Of California Method of obtaining a smooth surface with epitaxial lateral overgrowth
CN113632200A (zh) * 2019-03-01 2021-11-09 加利福尼亚大学董事会 平坦化外延横向生长层上的表面的方法
TWI769065B (zh) * 2021-08-24 2022-06-21 友達光電股份有限公司 顯示裝置及其製造方法
WO2023220953A1 (zh) * 2022-05-18 2023-11-23 浙江吉利控股集团有限公司 一种卷收器、安全带装置和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279504A (zh) * 1999-06-30 2001-01-10 住友电气工业株式会社 Ⅲ－ⅴ族氮化物半导体的生长方法及气相生长装置
CN1289866A (zh) * 1999-09-28 2001-04-04 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
US6627552B1 (en) * 2000-03-29 2003-09-30 Kabsuhiki Kaisha Toshiba Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JPH111399A (ja) 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP3681540B2 (ja) * 1997-06-16 2005-08-10 松下電器産業株式会社 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法
DE69842052D1 (de) * 1997-10-30 2011-01-27 Sumitomo Electric Industries Gan einkristall-substrat und herstellungsmethode
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2001339121A (ja) * 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP4031648B2 (ja) * 2001-01-29 2008-01-09 松下電器産業株式会社 化合物半導体ウエハの製造方法
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP4131101B2 (ja) * 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279504A (zh) * 1999-06-30 2001-01-10 住友电气工业株式会社 Ⅲ－ⅴ族氮化物半导体的生长方法及气相生长装置
CN1289866A (zh) * 1999-09-28 2001-04-04 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
US6627552B1 (en) * 2000-03-29 2003-09-30 Kabsuhiki Kaisha Toshiba Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same
CN1447448A (zh) * 2002-03-26 2003-10-08 日本电气株式会社 基于ⅲ族氮化物的半导体基片及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-257432A 2001.09.21
JP特开2003-165798A 2003.06.10

Also Published As

Publication number Publication date
CN101882571A (zh) 2010-11-10
US7732236B2 (en) 2010-06-08
CN1957447A (zh) 2007-05-02
TW200610192A (en) 2006-03-16
JP5194334B2 (ja) 2013-05-08
JP2006005331A (ja) 2006-01-05
EP1748470A1 (en) 2007-01-31
US20100207138A1 (en) 2010-08-19
KR20070013287A (ko) 2007-01-30
US8362521B2 (en) 2013-01-29
TWI395341B (zh) 2013-05-01
EP1748470A4 (en) 2011-07-27
WO2005112080A1 (ja) 2005-11-24
KR101218869B1 (ko) 2013-01-18
CN101882571B (zh) 2012-07-18
US20070164306A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
CN1957447B (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8110423B2 (en) Method of manufacturing semiconductor light-emitting device
EP2096684B1 (en) Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element
CN101467272B (zh) 氮化镓系化合物半导体发光元件
WO2009154215A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
CN101171694A (zh) 氮化物半导体元件及其制法
US20070045607A1 (en) Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
JP5287665B2 (ja) 半導体発光素子の製造方法
US20130015480A1 (en) Semiconductor light emmiting device
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
KR20100103962A (ko) 발광소자 및 그 제조방법
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
US7696068B2 (en) Method for manufacturing vertical light-emitting diode
CN105810782B (zh) 用于制造半导体器件的方法
JP2011071449A (ja) 半導体発光素子の製造方法
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子
JP2011086855A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20180513