JP2013251304A - 積層体および積層体の製造方法 - Google Patents

Abstract

【課題】結晶性に優れるＧａＮ系半導体層を形成するとともに、当該ＧａＮ系半導体層の成長に用いた基板の湾曲を十分に抑制できる技術を提供すること。
【解決手段】ＧａＮ基板１０の（０００１）面上に、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口２１を備える成長マスク２０を形成する工程と、複数の開口２１各々の底面に露出するＧａＮ基板１０から、＜１−１００＞方向が第１の方向に平行に延在するようにＧａＮ系半導体３１を成長させるとともに、ＧａＮ系半導体３１が、自らの成長の起点になった開口２１に隣接する他の開口から成長したＧａＮ系半導体３１と接触する前に成長を止めることで、各々個別に半導体素子を形成するための下地基板となる複数の島状のＧａＮ系半導体層３０を形成する工程と、を有する積層体の製造方法。
【選択図】図２

Description

本発明は、積層体および積層体の製造方法に関する。

低価格な異種基板（例：サファイア基板）上に、ＧａＮ系半導体を成長（ヘテロ成長）させる研究がなされている。ヘテロ成長の場合、熱膨張係数の相違、格子定数の不一致により、成長したＧａＮ系半導体に転位が生じやすい。

転位を減らす技術として、ＥＬＯ（Epitaxial Lateral Overgrowth）法が知られている。ＥＬＯ法では、基板上にストライプ状の開口部を有するマスクを形成した後、当該開口部に露出する基板からＧａＮ系半導体を成長させる。開口部から成長したＧａＮ系半導体はマスク上を横方向に成長し、隣接する他の開口部から成長したＧａＮ系半導体と接合する。一般的に、開口部間の距離（マスクの幅）は３〜１０μｍ程度であり、開口部の幅は開口部間の距離（マスクの幅）と同程度となる。

しかし、ＥＬＯ法で得られたＧａＮ系半導体の場合、マスクの開口部上方、及び、隣接する異なる開口から成長したＧａＮ系半導体同士が接合した接合面に転位が集中するという問題がある。転位が集中する部分は素子の活性領域として使用できない。このため、ＥＬＯ法で得られたＧａＮ系半導体の場合、素子の活性領域が限られてしまう。

また、異種基板上にＧａＮ系半導体を成長させるヘテロ成長の場合、基板とＧａＮ系半導体との熱膨張係数の差に起因して、ＧａＮ系半導体の成長後に基板温度を室温に戻した際、ＧａＮ系半導体に圧縮または引張応力が生じ、基板全体が大きく湾曲してしまう。これにより、ＧａＮ系半導体にクラックが入ってしまう場合がある。また、クラックが入らない場合であっても、基板及びＧａＮ系半導体の湾曲により、ＧａＮ系半導体上に素子を形成するための工程（リソグラフィー工程等）が著しく困難になる。

特許文献１には、以下のような発明が開示されている。

異種基板上にストライプ状の開口を有するマスクを形成後、当該開口部に露出する基板からＧａＮ系半導体を成長させる。開口部の幅は２〜２０μｍであり、開口部の周期は６〜２００μｍである。また、ＧａＮ系半導体の成長は、（０００１）面方位に、かつ、＜１−１００＞方向がマスクのストライプ状の開口に平行な方向に延在するように成長させる。そして、当該発明では、ある開口から成長したＧａＮ系半導体が、他の開口から成長したＧａＮ系半導体と接合する前に成長を止めることで、複数の島状のＧａＮ系半導体層を形成する。

特許文献１には、このようにして得られた島状のＧａＮ系半導体層は、成長マスクのストライプ状の開口から成長マスク上に横方向成長させて得られたものなので、結晶性は極めて高く、高品質半導体結晶からなると記載されている。

また、複数の島状のＧａＮ系半導体層は、互いに分離した状態で、すなわち孤立して形成されているため、各ＧａＮ系半導体層に発生する引っ張り応力または圧縮応力はこのＧａＮ系半導体層内だけに限定され、他のＧａＮ系半導体層にはこれらの引っ張り応力または圧縮応力の影響が及ばない。このような理由などから、基板の湾曲を抑制できると記載されている。

特開２０１１−６６３９０号公報

しかし、特許文献１に記載の技術は、ＧａＮ系半導体層の結晶性、及び、基板の湾曲の抑制において、改善の余地があった。

本発明は、ＧａＮ系半導体層の結晶性を改善するとともに、基板の湾曲を抑制することができる技術を提供することを課題とする。

本発明によれば、
ＧａＮ基板と、
前記ＧａＮ基板の（０００１）面上に形成され、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口を備える成長マスクと、
前記複数の開口各々の底面に位置する前記ＧａＮ基板から成長し、前記成長マスク上に延在した複数の島状のＧａＮ系半導体層と、を有し、
前記第１の方向は、前記ＧａＮ系半導体層の＜１−１００＞方向に平行な方向であり、
複数の前記島状のＧａＮ系半導体層は、自らの成長の起点になった前記開口に隣接する他の前記開口から成長した他の前記島状のＧａＮ系半導体層と接触せず、
前記複数の島状のＧａＮ系半導体層は、各々個別に、半導体素子を形成するための下地基板となる積層体が提供される。

また、本発明によれば、
ＧａＮ基板の（０００１）面上に、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口を備える成長マスクを形成するマスク形成工程と、
前記複数の開口各々の底面に露出する前記ＧａＮ基板から、＜１−１００＞方向が前記第１の方向に平行に延在するようにＧａＮ系半導体を成長させるとともに、当該ＧａＮ系半導体が、自らの成長の起点になった前記開口に隣接する他の前記開口から成長したＧａＮ系半導体と接触する前に成長を止めることで、各々個別に半導体素子を形成するための下地基板となる複数の島状のＧａＮ系半導体層を形成する成長工程と、
を有する積層体の製造方法が提供される。

本発明によれば、結晶性に優れるＧａＮ系半導体層を形成するとともに、当該ＧａＮ系半導体層の成長に用いた基板の湾曲を十分に抑制できる技術を提供することができる。

本実施形態の積層体の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態の積層体の製造方法の処理の流れを示す図である。 本実施形態のＧａＮ系半導体の成長過程の一例を示す模式図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の作用効果を説明するための図である。 本実施形態の積層体の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態の積層体の製造方法の処理の流れを示す図である。 本実施形態の積層体の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態の積層体の製造方法の処理の流れを示す図である。

以下、本発明の積層体および積層体の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。

＜＜第１の実施形態＞＞
まず、図１及び図２を用いて、本実施形態の積層体の製造方法の処理の流れの一例を説明する。図１は、本実施形態の積層体の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態の積層体の製造方法は、マスク形成工程Ｓ１０と、成長工程Ｓ２０とを有する。

マスク形成工程Ｓ１０では、図２（Ａ）に示すように、ＧａＮ基板１０の（０００１）面上に、少なくとも一部が一方向に沿って互いに平行に延在した複数の開口２１を備える成長マスク２０を形成する。以下、複数の開口２１が互いに平行に延在する一方向を、第１の方向という。

成長マスク２０は、例えば、ＳｉＯ_２膜、ＳｉＮ膜、ＳｉＯ_２膜とＳｉＮ膜の積層膜等の絶縁膜とすることができる。開口２１の幅Ｗｗ（第１の方向と垂直な方向の幅）は、２μｍ以上２０μｍ以下、好ましくは５μｍ以上１５μｍ以下である。隣接する開口部２１間の距離、すなわち、２つの開口部２１に挟まれるマスク２０の第１の方向と垂直な方向の幅Ｗｍは、１００μｍ以上１０００μｍ以下、好ましくは２５０μｍ以上４００μｍ以下である。成長マスク２０の厚さは、例えば１０ｎｍ以上６００ｎｍ以下である。開口部２１の数は設計的事項である。このような成長マスク２０は、フォトリソグラフィ等の従来技術を利用して形成することができる。

成長工程Ｓ２０では、図２（Ｃ）に示すように、複数の開口２１各々の底面に露出するＧａＮ基板１０から、＜１−１００＞方向が第１の方向に平行に延在するようにＧａＮ系半導体を成長させる。そして、複数の開口２１各々から成長した複数のＧａＮ系半導体各々が、自らの成長の起点になった開口２１に隣接する他の開口２１から成長したＧａＮ系半導体と接触する前に成長を止めることで、各々個別に半導体素子を形成するための下地基板となる複数の島状のＧａＮ系半導体層３０を形成する。すなわち、複数の島状のＧａＮ系半導体層３０が得られた状態は、ＧａＮ系半導体を成長させる途中の状態ではなく、商品として流通し得る完成した状態である。

ＧａＮ系半導体の成長は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置またはＨＶＰＥ（Hydride Vapor. Phase Epitaxy）装置を用いたエピタキシャル成長とすることができる。

ここで、成長工程Ｓ２０の具体例として、第１の例及び第２の例を説明する。

＜第１の例＞
当該例では、まず、図２（Ｂ）に示すように、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を成長させる。その後、当該ＧａＮ系半導体３１を第１の方向に垂直な＜１１−２０＞方向に横方向成長させて、複数の島状のＧａＮ系半導体層３０を形成する。そして、複数の開口２１各々から成長した複数のＧａＮ系半導体３１各々が、自らの成長の起点になった開口２１に隣接する他の開口２１から成長したＧａＮ系半導体３１と接触する前に成長を止めることで、図２（Ｃ）に示すように、各々個別に半導体素子を形成するための下地基板となる複数の島状のＧａＮ系半導体層３０を形成する。図３は、図２（Ｂ）に示すＧａＮ系半導体３１を横方向成長させて、図２（Ｃ）に示すＧａＮ系半導体層３０が得られるまでの断面形状の遷移を示す概念図である。

本実施形態では、ＧａＮ系半導体の成長条件、すなわち、成長温度、成長圧力、成長速度、ＴＭＧaガス流量、ＮＨ_３ガス流量、Ｖ／III比、及び、Ｈ_２ガス流量の中の少なくとも一つをコントロールすることで、図３に示すようなＧａＮ系半導体の遷移（成長）を実現する。

まず、−ｃ面が成長し難く、−ｃ面よりも＋ｃ面の成長が優位であって、横方向成長が遅い成長条件でＧａＮ系半導体を成長させることで、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を得る（図３の丸１）。その後、横方向（＜１１−２０＞方向）への成長速度が高くなる成長条件に変更し、当該成長条件でＧａＮ系半導体の成長を進めることで、図３の丸２乃至丸５に示すように、ＧａＮ系半導体の断面形状が台形から矩形に遷移していく。

＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体（図３の丸１）を得るための成長条件の具体例としては、例えば、成長温度を、ＧａＮ系半導体を横方向に成長させる工程（図３の丸２→丸５）における成長温度に比べて低め、例えば、１０５０℃以上１２３０℃以下、好ましくは１０７５℃以上１２００℃以下とする。また、成長圧力を、ＧａＮ系半導体を横方向に成長させる工程（図３の丸２→丸５）における成長圧力に比べて高め、例えば２００ｔｏｒｒ以上７００ｔｏｒｒ以下、好ましくは３５０ｔｏｒｒ以上６５０ｔｏｒｒ以下とする。

次に、横方向（＜１１−２０＞方向）への成長速度を高くする成長条件の具体例としては、例えば、成長温度を、図３の丸１の状態を得る工程における成長温度に比べて高め、例えば、１１５０℃以上１２５０℃以下、好ましくは１１６０℃以上１２３０℃以下とする。また、成長圧力を、図３の丸１の状態を得る工程における成長圧力に比べて低め、例えば５０ｔｏｒｒ以上３００ｔｏｒｒ以下、好ましくは１００ｔｏｒｒ以上２５０ｔｏｒｒ以下とする。

以下で詳述するが、本発明者は、このように成長条件をコントロールすることで、図３に示すようなＧａＮ系半導体の遷移（成長）を実現することを確認している。

なお、横方向（＜１１−２０＞方向）への成長を進めている過程（図３の丸２→丸５）において、成長がある程度進むと、成長マスク２０間の開口２１の上部付近は、Ｇａが蒸発（離脱）モードになるので、ヒロックが発生してしまう。そこで、成長が進むにつれて、段階的にＴＭＧａ供給量を増やし、成長速度を大きくして蒸発（離脱）モードを成長モードに移行させてもよい。

横方向（＜１１−２０＞方向）への成長を止めるタイミングは、互いに隣接する開口２１から成長したＧａＮ系半導体同士が接する前であればよく、その詳細は設計的事項である。しかし、可能な限り遅くすることで、大口径のＧａＮ系半導体層３０を得ることができる。

＜第２の例＞
当該例では、図２（Ａ）に示すようにＧａＮ基板１０の（０００１）面上に成長マスク２０を形成後、開口２１から露出するＧａＮ基板１０に対してエッチングを行い、表面（露出面）に凹凸を形成する。その後、開口２１から、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を成長させる。次いで、当該ＧａＮ系半導体３１を第１の方向に垂直な＜１１−２０＞方向に横方向成長させて、図２（Ｃ）に示すように、複数の島状のＧａＮ系半導体層３０を形成する。なお、ＧａＮ基板１０に対してエッチングを行い、表面に凹凸を形成後、その上から成長マスク２０を形成してもよい。以下、詳細に説明する。

ＧａＮ基板１０の表面に凹凸を形成するためのエッチングは、例えば熱分解処理とすることができる。具体的には、ＮＨ_３ガス雰囲気で、温度を、図３の丸１の状態を得る工程における成長温度に比べて高め、且つ、ＧａＮ系半導体を横方向に成長させる工程（図３の丸２→丸５）における成長温度に比べて低め、例えば、１１２０℃以上１２３０℃以下、好ましくは１１５０℃以上１２００℃以下で行う。凹凸の形状は結晶性が悪化しない程度が好ましく、高低差は１０ｎｍ〜１００ｎｍで+Ｃ面とその他の面、例えば、（ｎ０−ｎｍ）面（ｎ及びｍは整数）と（ｎｎ−2ｎｍ）面（ｎ及びｍは整数）が露出すればよい。

次に、開口２１から、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を成長させる処理について説明する。当該例では、図１３（Ａ）に示すような、成長マスク２０上に露出面として＜１１−２β＞面（βは１以上の整数）を有し、且つ、成長マスク２０間の開口２１上に（ｎ０−ｎｍ）面（ｎ及びｍは整数）を内面に有する逆角錐形状又は逆角錐台形状のピットをランダム形成したＧａＮ系半導体を成長させる。成長条件の具体例としては、例えば、成長温度を、１１４０℃以上１２５０℃以下、好ましくは１１６０℃以上１２２０℃以下とする。また、成長圧力を、ＧａＮ系半導体を横方向に成長させる工程（図３の丸２→丸５）における成長圧力に比べて高め、例えば２００ｔｏｒｒ以上７００ｔｏｒｒ以下、好ましくは３５０ｔｏｒｒ以上６５０ｔｏｒｒ以下とする。

図１３（Ａ）の状態が得られた後、ＧａＮ系半導体を成長させることで、逆角錐形状又は逆角錐台形状のピットを埋めこみ、平坦化して、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を得る（図１３（Ｂ）、及び、図３の丸１の状態）。図１３（Ｂ）には、大部分が平坦化されるとともに、＜１１−２β＞面を内面に有するピットが残存した状態が示されている。当該状態を得るための成長条件の具体例としては、成長温度は逆角錐形状又は逆角錐台形状のピットを形成した温度と同等、例えば、成長温度を、１１９０℃以上１２５０℃以下、好ましくは１２００℃以上１２４０℃以下とする。また、成長圧力を、ＧａＮ系半導体を横方向に成長させる工程（図３の丸２→丸５）における成長圧力と同等、例えば５０ｔｏｒｒ以上３００ｔｏｒｒ以下、好ましくは１００ｔｏｒｒ以上２５０ｔｏｒｒ以下とする。

その後、第１の例と同様にして、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を横方向成長させて、図２（Ｃ）に示すように、複数の島状のＧａＮ系半導体層３０を形成する。

以上説明した本実施形態の積層体の製造方法によれば、例えば次のような積層体が得られる。すなわち、図２（Ｃ）に示すように、ＧａＮ基板１０と、成長マスク２０と、複数の島状のＧａＮ系半導体層３０とを有する積層体が得られる。

成長マスク２０は、ＧａＮ基板１０の（０００１）面上に形成され、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口２１を備える。第１の方向は、ＧａＮ系半導体層３０の＜１−１００＞方向に平行な方向である。

複数の島状のＧａＮ系半導体層３０各々は、複数の開口２１各々の底面に位置するＧａＮ基板１０から成長し、成長マスク２０上に延在している。なお、複数の島状のＧａＮ系半導体層３０各々は、自らの成長の起点になった開口２１に隣接する他の開口２１から成長した他の島状のＧａＮ系半導体層３０とは接触しない。そして、複数の島状のＧａＮ系半導体層３０は、各々個別に、半導体素子を形成するための下地基板となる。すなわち、複数の島状のＧａＮ系半導体層３０は、ＧａＮ系半導体を成長させる途中の状態ではなく、商品として流通し得る完成した状態である。

なお、本発明者は、本実施形態の積層体の製造方法によれば、島状のＧａＮ系半導体層３０各々の第１の方向に垂直な＜１１−２０＞方向の最大長さＬ（図２（Ｃ）参照）が、Ｌ≧３５０μｍを満たすほど大口径である積層体が得られることを確認している。

また、本発明者は、本実施形態の積層体の製造方法によれば、島状のＧａＮ系半導体層３０各々の第１の方向に垂直な＜１１−２０＞方向の最大長さをＬ、ＧａＮ基板１０に垂直な方向のＧａＮ基板１０表面からの最大高さをＨｍａｘ（図２（Ｃ）に、ＧａＮ基板１０に垂直な方向のＧａＮ基板１０表面からの高さＨを示す）とすると、７０μｍ≦Ｈｍａｘ／Ｌ≦３８０μｍを満たす積層体が得られることを確認している。

さらに、本発明者は、本実施形態の積層体の製造方法によれば、Ｌ≧３５０μｍ及びＨｍａｘ≦１２０μｍの少なくとも一方を満たしつつ、７０μｍ≦Ｈｍａｘ／Ｌ≦３８０μｍを満たす積層体が得られることを確認している。

すなわち、本実施形態の積層体の製造方法によれば、厚さが厚くなり過ぎることなく、また、薄くなり過ぎることもなく、かつ、大口径であるＧａＮ系半導体層３０を有する積層体が得られる。厚さが厚くなり過ぎると実反りが大きくなり、光学的リソグラフィーにおいて、ウエハ中心とエッジの露光焦点が合わず歩留まりが低下する。また、そもそも露光機にウエハが挿入できなくなるなど、その後のデバイス化プロセスを困難にする。また、原料を多く使用することでコスト増となる等の不都合が発生する。逆に、厚さが薄くなり過ぎると、強度が低くなり、作業性が悪くなるなどの不都合が発生する。

また、本発明者は、本実施形態の積層体の製造方法によれば、島状のＧａＮ系半導体層３０各々のＧａＮ基板１０に垂直な方向のＧａＮ基板１０表面からの最大高さをＨｍａｘ、ＧａＮ基板１０表面からの最小高さをＨｍｉｎとすると、（Ｈｍａｘ−Ｈｍｉｎ）≦７．５μｍを満たす積層体が得られる。なお、本実施形態の積層体の製造方法によれば、Ｌ≧３５０μｍ、７０μｍ≦Ｈｍａｘ／Ｌ≦３８０μｍ、Ｈｍａｘ≦１２０μｍ、及び、Ｈｍｉｎ≧７０μｍの中の少なくとも１つを満たしつつ、（Ｈｍａｘ−Ｈｍｉｎ）≦７．５μｍを満たす積層体が得られることを確認している。

すなわち、本実施形態の積層体の製造方法によれば、大口径であるが、表面の平坦性が維持されている島状のＧａＮ系半導体層３０が得られる。後で詳述するが、横方向成長速度と、表面モホロジーはトレードオフの関係にある。このため、横方向成長を進め、大口径化すると、表面状態が悪くなってしまう。本実施形態は、従来品に比べ大口径であるが、表面の平坦性が維持されている島状のＧａＮ系半導体層３０が得られる。

なお、成長マスク２０は、第１の方向と垂直な方向に隣接する開口間の距離（マスク幅Ｗｍ）が、１００μｍ以上１０００μｍ以下であってもよい。ＧａＮ系半導体層２０各々は、露出面の中に＜１１−２α＞面（αは整数）を含むこととなる。

次に、本実施形態の作用効果について説明する。

１．＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長させる実現性
上述した第１の例により、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長できることを確認した。

まず、ＧａＮ基板上に、成長マスク２０として、ＳｉＮ（厚さ：１０ｎｍ）／ＳｉＯ_２（厚さ：２９０ｎｍ）の積層膜を形成した。開口２１の幅Ｗｗは５μｍ、２つの開口部２１に挟まれるマスク２０の第１の方向と垂直な方向の幅Ｗｍは１６５μｍとした。その上に、以下の成長条件で、ＧａＮ系半導体を成長させた。

成長温度：１１７０℃、成長圧力：６００ｔｏｒｒ、成長速度：１．０μｍ／ｈ、ＴＭＧａ流量：１８５ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：１３８９、Ｈ_２流量：１２ｓｌｍ

ここで、図４及び５に、上記成長条件でＧａＮ基板上に成長したＧａＮ系半導体のＳＥＭ像を示す。図示するように、上記成長条件で成長したＧａＮ系半導体は、＜１１−２２＞面を露出面に有し、断面形状が台形となった。

図４及び５に示す状態が得られた後、横方向（＜１１−２０＞方向）への成長速度が高くなる成長条件に変更し、当該成長条件でＧａＮ系半導体の成長を進めた。成長条件は以下の通りである。

成長温度：１２２０℃、成長圧力：２００ｔｏｒｒ、成長速度：６．５μｍ／ｈ、ＴＭＧａ流量：３００ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：８５７、Ｈ_２流量：１１ｓｌｍ

その後、成長条件を以下の通り変更した。さらに横方向（＜１１−２０＞方向）への成長速度が高くなるように成長温度を高くして、且つ、ＴＭＧａ供給量を増やし、成長速度を大きくして蒸発（離脱）モードを成長モードに移行させた。

成長温度：１２３０℃、成長圧力：２００ｔｏｒｒ、成長速度：６．５μｍ／ｈ、ＴＭＧａ流量：４５０ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：５７１、Ｈ_２流量：１１ｓｌｍ

このように、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長させた後（図４及び５）、当該ＧａＮ系半導体を横方向成長させた場合、図６に示すように、貫通転位を＜１１−２β＞面（βは１以上の整数）を境に横方向に方向転換させることができた。このため、このようにして得られるＧａＮ系半導体層３０は、基板と平行な表面（図２（Ｃ）の上側の表面）における転位密度を減少させることができる。

２．ＧａＮ基板上にＧａＮ系半導体層を形成する技術と、異種基板（サファイア基板）上にＧａＮ系半導体層を形成する技術との対比

＜実施例１＞
まず、上述した第２の例により、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長させた。
具体的には、図２（Ａ）に示すようにＧａＮ基板１０の（０００１）面上に成長マスク２０を形成後、開口２１から露出するＧａＮ基板１０に対してエッチングを行い、表面（露出面）に凹凸を形成した。エッチングは、熱分解処理とした。具体的には、ＮＨ_３ガス雰囲気で、温度：１１５０℃で行った。高低差は１０ｎm〜１００nmで+Ｃ面とその他の面、例えば、（ｎ０−ｎｍ）面（ｎ及びｍは整数）と（ｎｎ−2ｎｍ）面（ｎ及びｍは整数）が露出していた。

その後、開口２１から、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を成長させた。具体的には、以下の成長条件で、ＧａＮ系半導体を成長させた。

成長温度：１１９０℃、成長圧力：５００ｔｏｒｒ、成長速度：１．０μｍ／ｈ、ＴＭＧａ流量：２００ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：１２８５、Ｈ_２流量：１１ｓｌｍ

＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体３１を得られた後、横方向（＜１１−２０＞方向）への成長速度が高くなる成長条件に変更し、当該成長条件でＧａＮ系半導体の成長を進めた。成長条件は以下の通りである。

成長温度：１２２０℃、成長圧力：２００ｔｏｒｒ、成長速度：５．５μｍ／ｈ、ＴＭＧａ流量：３００ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：８５７、Ｈ_２流量：１１ｓｌｍ

次に、ＴＭＧａ供給量を増やし、成長速度を大きくして蒸発（離脱）モードを成長モードに移行させた。具体的には、以下の成長条件で、ＧａＮ系半導体を成長させた。

成長温度：１２２０℃、成長圧力：２００ｔｏｒｒ、成長速度：６．０μｍ／ｈ、ＴＭＧａ流量：４００ｃｃｍ、ＮＨ３流量：１６ｓｌｍ、Ｖ／III比：６４２、Ｈ２流量：１１ｓｌｍ

＜比較例１＞
まず、サファイア基板上に、実施例１と同様、互いに平行に延在する複数の開口を有する成長マスクとして、ＳｉＮ（厚さ：１０ｎｍ）／ＳｉＯ_２（厚さ：２９０ｎｍ）の積層膜を形成した。開口の幅Ｗｗは５μｍ、２つの開口に挟まれるマスクの幅Ｗｍ（開口が延在する方向に垂直な方向の幅）は１６５μｍとした。その上に、以下の成長条件で、ＧａＮ系半導体を成長させた。

まず、サファイア基板に対し、温度：１１７０℃、時間：６００ｓｅｃ、キャリアガス：Ｈ_２流量：１２．５ｓｌｍの条件でサーマルクリーニングを行った。

その後、当該サファイア基板上に、成長温度：５５０℃、ＴＭＧ流量：３０ｓｃｃｍ、ＮＨ_３流量：１２ｓｌｍ、Ｖ／III比：６４６２、Ｈ_２流量：８．５ｓｌｍの成長条件で、厚さ３０〜６０ｎｍの低温ＧａＮバッファ層を成長させた

次いで、温度：１１７０℃、時間：１８０ｓｅｃ、キャリアガス−Ｈ_２（９６％）流量：１２．５ｓｌｍの条件でＧａＮ層に対しアニール処理を行った。

その後、低温ＧａＮバッファ層の上に、開口から、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長させた。具体的には、以下の成長条件で、ＧａＮ系半導体を成長させた。

成長温度：１１７０℃、ＴＭＧ流量：５００ｓｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：１２８５、成長速度：１．３μｍ／ｈ、Ｈ_２流量：１１ｓｌｍ

次に、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を得られた後、横方向（＜１１−２０＞方向）への成長速度が高くなる成長条件に変更し、当該成長条件でＧａＮ系半導体の成長を進めた。成長条件は以下の通りである。

成長温度：１２１０℃、成長圧力：２００ｔｏｒｒ、成長速度：５．５μｍ／ｈ、ＴＭＧａ流量：３００ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：８５７、Ｈ_２流量：１１ｓｌｍ

次に、さらに横方向（＜１１−２０＞方向）への成長速度が高くなるように成長温度を高くして、且つ、ＴＭＧａ供給量を増やし、成長速度を大きくして蒸発（離脱）モードを成長モードに移行させた。具体的には、成長条件を以下の通り変更した。

成長温度：１２３０℃、成長圧力：２００ｔｏｒｒ、成長速度：６．０μｍ／ｈ、ＴＭＧａ流量：４００ｃｃｍ、ＮＨ_３流量：１６ｓｌｍ、Ｖ／III比：６４２、Ｈ_２流量：１１ｓｌｍ

＜実施例１と比較例１の対比＞
［ａ．内部歪みの改善］
比較例１のようなヘテロ成長は、熱膨張係数の相違、格子定数の不一致によって、結晶内部に大きな歪み（ストレス）が生じてしまう。内部歪みは、ＧａＮ系半導体層上に形成されるデバイスの信頼性と性能を損なう原因になる。実施例１は、熱膨張係数と格子定数が一致したホモ成長としているので、比較例１に記載の技術に比べ、著しく、内部歪みを改善している。すなわち、基板の湾曲を十分に抑制している。

図７は、実施例２のＧａＮ系半導体層の表面状態を示すＳＥＭ像とＣＬ像である。図８は、比較例１のＧａＮ系半導体層の表面状態を示すＳＥＭ像とＣＬ像である。比較例１には、内部歪みに起因した転位を示す黒線が多数存在するが、実施例２には、このような黒線が確認されない。すなわち、実施例２は、比較例１に比べ、著しく、内部歪みを改善し、転位を減少させている。

［ｂ．ＣＬ測定における暗点密度（転位密度）の減少］

ＣＬ測定における暗点（暗転密度）は転位（転位密度）を示し、転位が、ＧａＮ系半導体層上に形成されるデバイスの性能を大きく損なうことは周知の事実である。

図９及び１０は実施例１のＧａＮ系半導体層の表面状態を示すＳＥＭ像とＣＬ像である。図９は、成長マスクの開口部上における表面状態、図１０は、成長マスク上における表面状態を示す。

図１１及び１２は比較例１のＧａＮ系半導体層の表面状態を示すＳＥＭ像とＣＬ像である。図１１は、成長マスクの開口部上における表面状態、図１２は、成長マスク上における表面状態を示す。

図９−暗点個数：０個、暗点密度＜９Ｅ＋５ｃｍ^−２
図１０−暗点個数：０個、暗点密度＜９Ｅ＋５ｃｍ^−２
図１１−暗点個数：６００個、暗点密度＜９Ｅ＋７ｃｍ^−２
図１２−暗点個数：１００個、暗点密度＜１Ｅ＋７ｃｍ^−２

比較例１の場合、ＣＬ測定で検出・確認された転位の密度は、開口部上（図１１）で約５Ｅ＋７ｃｍ^−２、成長マスク上で約８Ｅ＋６ｃｍ^−２であった。一方、実施例１の場合、ＣＬ測定で転位が検出・確認できない（不能な）レベルまで結晶性が向上しており、転位が確認できた箇所も、下地基板の転位密度以下（＜７Ｅ＋６ｃｍ^−２）であることが確認できた。選択成長において、成長マスク上の転位密度は、一般的に下地基板と同等になるが、実施例１では、成長工程Ｓ２０として上記第２の例を用いることで、大幅に転位を削減できたと考えられる。

３．横方向成長の優位性
横方向成長速度を大きくできると、効率的に大口径のＧａＮ系半導体層を形成することが可能となる。すなわち、生産効率が向上する。

また、厚さ方向（ｃ軸方向）の成長速度に比べて、横方向成長速度を十分に大きくできると、厚さを抑制しつつ、大口径のＧａＮ系半導体層を得ることができる。かかる場合、ＧａＮ系半導体層の厚さをスリム化でき、原料の使用量の減少などに起因して、製造コストの削減を実現することができる。また、得られるＧａＮ系半導体層を軽くすることができ、持ち運びなどが容易になる。

しかし、図１４に示すように、横方向成長速度と、表面モホロジーはトレードオフの関係にある。図示するように、成長温度を高くし、ＮＨ_３流量を多くし、成長圧力を低くし、Ｈ_２流量を少なくするほど、左側のグラフに示すように、横方向成長速度は速くなるが、右側のグラフに示すように、得られるＧａＮ系半導体層の表面モホロジーは悪くなる。表面ホモロジーの悪化は、ＧａＮ系半導体層の上に形成されるデバイスの特性を損ない、デバイスプロセスを困難にする。このため、表面ホモロジーの良好な状態を維持できる範囲で、可能な限り、横方向成長速度を速くするのが好ましい。

図１５及び１６は、厚さ方向（ｃ軸方向）の成長速度に対する横方向成長速度を大きくして得られたＧａＮ系半導体層の表面状態を示す微分干渉像である。図１５はＧａＮ基板上に成長させたＧａＮ系半導体層（以下、「実施例２」）を示し、図１６はサファイア基板上に低温バッファ層を介して成長させたＧａＮ系半導体層（以下、「比較例２」）を示す。いずれも、成長条件は同じである。なお、実施例２の成膜時間は２３０ｍｉｎ、比較例２の成膜時間は３００ｍｉｎである。実施例２及び比較例２いずれも、ＧａＮ系半導体層のアスペクト比は５．０となっている。

なお、実施例２及び比較例２各々の、横方向成長速度は以下の通りである。
実施例２：１１９μｍ×６０／２３０＝３１μｍ／ｈ
比較例２：１０５μｍ×６０／３００＝２１μｍ／ｈ

このように、実施例２及び比較例２は同じ成長条件を採用しているが、横方向成長速度は異なる。すなわち、ＧａＮ基板上にＧａＮ系半導体層を成長させた方が、サファイア基板上にＧａＮ系半導体層を成長させるよりも、横方向成長速度が速い。これは、基板間の熱伝導率の差（ＧａＮ基板：０．１３Ｗ／ｍｍＫ、サファイア基板：０．０４２Ｗ／ｍｍＫ）が影響していると考えられる。

次に、図１６より、比較例２のＧａＮ系半導体層の表面には、多数のヒロックやバンチングが発生していることがわかる。すなわち、比較例２の場合、ＧａＮ系半導体層の良好な表面状態を得るためには、上述のような横方向成長速度を実現できる当該成長条件は採用できず、より、横方向成長速度が遅くなる方向に設定変更する必要がある。これに対し、図１５に示すように、実施例２のＧａＮ系半導体層の表面には、ヒロックやバンチングがほとんど発生していないことがわかる。すなわち、実施例２の場合、上述のような横方向成長速度を実現できる当該成長条件は採用することができるとともに、さらに速い成長条件を採用することもできると期待される。

以上、本実施形態によれば、結晶性に優れるＧａＮ系半導体層を形成するとともに、当該ＧａＮ系半導体層の成長に用いた基板（ＧａＮ基板）の湾曲を十分に抑制することができる。

＜＜第２の実施形態＞＞
図１７は、本実施形態の積層体の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態の積層体の製造方法は、マスク形成工程Ｓ１０と、成長工程Ｓ２０と、剥離工程Ｓ３０と、リサイクル工程Ｓ４０とを有する。マスク形成工程Ｓ１０及び成長工程Ｓ２０は、第１の実施形態と同様である。

剥離工程Ｓ３０は成長工程Ｓ２０の後に行われる。剥離工程Ｓ３０では、ＧａＮ基板１０から複数の島状のＧａＮ系半導体層３０を剥離する。

例えば、マスク形成工程Ｓ１０及び成長工程Ｓ２０を経て、図１８（Ａ）に示す状態となった積層体に対して、ＢＨＦ（Buffered Hydrofluoric Acid）やＨＦ（Hydrofluoric Acid）等を用いたウェットエッチングを行い、成長マスク２０を除去する（図１８（Ｂ））。その後、複数の島状のＧａＮ系半導体層３０をリフトオフする。例えば、図１８（Ｃ）に示すように、ダイシングテープ４０をＧａＮ系半導体層３０に貼り付け、複数の島状のＧａＮ系半導体層３０をリフトオフする。

なお、図１９のフローチャートに示すように、成長工程Ｓ２０の後、かつ、剥離工程Ｓ３０の前に、デバイス形成工程Ｓ２５を有してもよい。

デバイス形成工程Ｓ２５では、マスク形成工程Ｓ１０及び成長工程Ｓ２０を経て、図２（Ｃ）に示す状態となった積層体のＧａＮ系半導体層３０の上面に、半導体デバイス５０を形成する（図２０参照）。半導体デバイス５０は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、フォトダイオード、トランジスタなどであるが、これらに限定されない。

デバイス形成工程Ｓ２５の後、同様に、ウェットエッチングで成長マスク２０を除去し、上面に半導体デバイス５０を形成されたＧａＮ系半導体層３０をリフトオフしてもよい。

図１７及び１９に示すリサイクル工程Ｓ４０では、島状のＧａＮ系半導体層３０を剥離した後のＧａＮ基板１０を用いて、マスク形成工程Ｓ１０及び成長工程Ｓ２０を行う。すなわち、島状のＧａＮ系半導体層３０を剥離したＧａＮ基板１０を再利用する。

本実施形態では、ＧａＮ基板１０上に、熱膨張係数と格子定数が一致したＧａＮ系半導体層３０を成長（ホモ成長）している。このため、第１の実施形態で説明した通り、ＧａＮ基板１０の湾曲を大幅に抑制できる。よって、ＧａＮ基板１０の再利用が可能となる。

１０ ＧａＮ基板
２０ 成長マスク
２１ 開口
３０ ＧａＮ系半導体層
３１ ＧａＮ系半導体
４０ ダイシングテープ
５０ 半導体デバイス

Claims (15)

1. ＧａＮ基板と、
   前記ＧａＮ基板の（０００１）面上に形成され、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口を備える成長マスクと、
   前記複数の開口各々の底面に位置する前記ＧａＮ基板から成長し、前記成長マスク上に延在した複数の島状のＧａＮ系半導体層と、を有し、
   前記第１の方向は、前記ＧａＮ系半導体層の＜１−１００＞方向に平行な方向であり、
   複数の前記島状のＧａＮ系半導体層は、自らの成長の起点になった前記開口に隣接する他の前記開口から成長した他の前記島状のＧａＮ系半導体層と接触せず、
   前記複数の島状のＧａＮ系半導体層は、各々個別に、半導体素子を形成するための下地基板となる積層体。
2. 請求項１に記載の積層体において、
   前記島状のＧａＮ系半導体層各々は、前記第１の方向に垂直な＜１１−２０＞方向の最大長さＬがＬ≧３５０μｍを満たす積層体。
3. 請求項１または２に記載の積層体において、
   前記島状のＧａＮ系半導体層各々は、前記第１の方向に垂直な＜１１−２０＞方向の最大長さをＬ、前記ＧａＮ基板に垂直な方向の前記ＧａＮ基板表面からの最大高さをＨｍａｘとすると、７０μｍ≦Ｈｍａｘ／Ｌ≦３８０μｍを満たす積層体。
4. 請求項１から３のいずれか１項に記載の積層体において、
   前記島状のＧａＮ系半導体層各々は、前記ＧａＮ基板に垂直な方向の前記ＧａＮ基板表面からの最大高さをＨｍａｘ、前記ＧａＮ基板表面からの最小高さをＨｍｉｎとすると、（Ｈｍａｘ−Ｈｍｉｎ）≦７．５μｍを満たす積層体。
5. 請求項４に記載の積層体において、
   前記Ｈｍｉｎは、Ｈｍｉｎ≧７０μｍを満たす積層体。
6. 請求項３から５のいずれか１項に記載の積層体において、
   前記Ｈｍａｘは、Ｈｍａｘ≦１２０μｍを満たす積層体。
7. 請求項１から６のいずれか１項に記載の積層体において、
   前記成長マスクは、前記第１の方向と垂直な方向に隣接する前記開口間の距離が、１００μｍ以上１０００μｍ以下である積層体。
8. 請求項１から７のいずれか１項に記載の積層体において、
   前記ＧａＮ系半導体層は、露出面の中に＜１１−２α＞面（αは整数）を含む積層体。
9. ＧａＮ基板の（０００１）面上に、少なくとも一部が第１の方向に沿って互いに平行に延在した複数の開口を備える成長マスクを形成するマスク形成工程と、
   前記複数の開口各々の底面に露出する前記ＧａＮ基板から、＜１−１００＞方向が前記第１の方向に平行に延在するようにＧａＮ系半導体を成長させるとともに、当該ＧａＮ系半導体が、自らの成長の起点になった前記開口に隣接する他の前記開口から成長したＧａＮ系半導体と接触する前に成長を止めることで、各々個別に半導体素子を形成するための下地基板となる複数の島状のＧａＮ系半導体層を形成する成長工程と、
   を有する積層体の製造方法。
10. 請求項９に記載の積層体の製造方法において、
    前記成長工程では、＜１１−２β＞面（βは１以上の整数）を露出面に有するＧａＮ系半導体を成長させた後、当該ＧａＮ系半導体を前記第１の方向に垂直な＜１１−２０＞方向に成長させる積層体の製造方法。
11. 請求項９に記載の積層体の製造方法において、
    前記成長工程では、内面がファセット面で構成された複数のピットを表面に有するＧａＮ系半導体を成長させた後、前記ピットを埋め込むように、当該ＧａＮ系半導体を前記第１の方向に垂直な＜１１−２０＞方向に成長させる積層体の製造方法。
12. 請求項１１に記載の積層体の製造方法において、
    前記ピットの前記ファセット面は、（ｎ０−ｎｍ）面（ｎ及びｍは整数）である積層体の製造方法。
13. 請求項９から１２のいずれか１項に記載の積層体の製造方法において、
    前記成長工程の後、前記ＧａＮ基板から複数の前記島状のＧａＮ系半導体層を剥離する剥離工程と、
    前記剥離工程の後、前記島状のＧａＮ系半導体層を剥離した後の前記ＧａＮ基板を用いて、前記マスク形成工程及び前記成長工程を行うリサイクル工程と、
    を有する積層体の製造方法。
14. 請求項１３に記載の積層体の製造方法において、
    前記剥離工程では、前記成長マスクを除去し、複数の前記島状のＧａＮ系半導体層をリフトオフする積層体の製造方法。
15. 請求項１３または１４に記載の積層体の製造方法において、
    前記成長工程の後、かつ、前記剥離工程の前に、前記ＧａＮ系半導体層の上面に半導体デバイスを形成するデバイス形成工程をさらに有する積層体の製造方法。