JP2004273661A - 窒化ガリウム単結晶基板の製造方法 - Google Patents

窒化ガリウム単結晶基板の製造方法 Download PDF

Info

Publication number
JP2004273661A
JP2004273661A JP2003061027A JP2003061027A JP2004273661A JP 2004273661 A JP2004273661 A JP 2004273661A JP 2003061027 A JP2003061027 A JP 2003061027A JP 2003061027 A JP2003061027 A JP 2003061027A JP 2004273661 A JP2004273661 A JP 2004273661A
Authority
JP
Japan
Prior art keywords
crystal
compound semiconductor
group iii
semiconductor crystal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003061027A
Other languages
English (en)
Inventor
Kazumasa Hiramatsu
和政 平松
Hideto Miyake
秀人 三宅
Shinya Boyama
晋也 坊山
Naoyoshi Maeda
尚良 前田
Yoshinobu Ono
善伸 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2003061027A priority Critical patent/JP2004273661A/ja
Priority to KR1020057016651A priority patent/KR101142745B1/ko
Priority to CNA2004800062801A priority patent/CN1759469A/zh
Priority to DE112004000383T priority patent/DE112004000383T5/de
Priority to PCT/JP2004/002760 priority patent/WO2004079802A1/ja
Priority to US10/546,983 priority patent/US7399687B2/en
Priority to TW093105733A priority patent/TW200423312A/zh
Priority to GB0519380A priority patent/GB2416623B/en
Publication of JP2004273661A publication Critical patent/JP2004273661A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • H01L21/2018
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】転位密度が小さく反りの少ない窒化物系3−5族化合物半導体単結晶の自立基板を提供する。
【解決手段】(1)一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶であって、転位密度の低減された結晶を有するエピタキシャル基板を製造するに当り、突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う第1の工程と、該開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる第2の工程を有することを特徴とする転位密度の低減された該3−5族化合物半導体結晶有するエピタキシャル基板の製造方法。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物系3−5族化合物半導体の結晶基板およびその製造方法に関するものである。
【0002】
【従来の技術、発明が解決しようとする課題】
一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される窒化物系3−5族化合物半導体は、3族元素の組成により紫外から赤色に対応する直接型のバンドギャップが調整可能であるため、紫外から可視領域にわたる高効率の発光素子用材料として利用可能である。また、これまで一般に用いられているGaAsなどの半導体に比べて大きなバンドギャップを持つために、従来の半導体では動作できないような高温においても半導体としての特性を有することを利用して、耐環境性に優れた電子素子の作製が原理的に可能である。
【0003】
しかし窒化物系3−5族化合物半導体は、バルク単結晶の結晶成長が難しく、実用に耐える窒化物系3−5族化合物半導体の自立基板はいまだ開発途上である。このため現在広く用いられている基板は、サファイア等であり、この上に有機金属気相成長法(以下MOCVD法と略記する)等でエピタキシャル成長する方法が一般的に用いられている。
ところが、サファイア基板は、窒化物系3−5族化合物半導体と格子定数が大きく異なるため、この上に直接窒化物系3−5族化合物半導体の結晶を成長させることが出来ない。このため低温で一旦非晶質のGaNやAlN等を成長させ、格子歪を緩和させてからこの上に窒化物系3−5族化合物半導体の結晶を成長する方法が考案され一般的に行われている(特許文献1)。この方法で窒化物系3−5族化合物半導体の結晶品質は飛躍的に向上した。
【0004】
しかしながら、サファイア基板と窒化物系3−5族化合物半導体の結晶との格子定数差は解消されないので、窒化物系3−5族化合物半導体結晶中には依然として結晶欠陥である転位が10〜1010cm−2もの高密度に存在している。この転位は寿命などの素子性能を著しく低下させるので問題となっている。
そこで、近年、このサファイアとの格子定数差に起因して発生する転位を低減する方法として、転位が高密度に存在しているGaN上に、SiO2等でパターンニングされたマスクを形成し、マスクの窓部からGaNを成長させ、横方向成長によりマスクを覆い平坦なGaN結晶を得る方法が提案され、下地結晶からの転位をマスクでブロックすることにより転位密度を10cm−2台まで低下し得ることも報告されている(非特許文献1)。
【0005】
一方、自立したGaN基板を得る方法として、サファイア基板等の上にGaN結晶をエピタキシャル成長させ、サファイア等をエッチングやレーザーを用いて除去する方法が報告されている(非特許文献2、特許文献2)。
しかしながら、この方法では、サファイア等とGaNの熱膨張係数差により、成長後の冷却過程で反りが発生するため、得られた自立基板に反りやクラックが残留してしまうという問題、さらには転位密度も十分低減されたものが得られないという問題があった。
【0006】
これらの問題を解決する方法として、GaN表面にTiなどのGaNの分解を促進する触媒作用を有する金属薄膜を形成した後、NH3を含む雰囲気で熱処理することにより、GaN上に網目状のTiNを形成させるとともに網目の空間の下地のGaNに逆円錐型の空隙を形成させ、このTiN上にGaNを横方向成長させた後、フッ酸と硝酸の混合液を用いてこれを剥離することにより転位密度が10cm−2程度まで低減した、反りの少ない自立基板を得る方法が提案されている(特許文献3)。
しかしながら、この方法でも、反りは小さくなったものの十分ではなく、またTiの窒化とGaN中の空隙の形成を熱処理時に同時行うので、空隙割合の制御やTiの窒化の程度などの調整が難しく、安定して低転位の基板を製造することは困難であるという問題、剥離を行うために、フッ酸と硝酸の混合液を必要とするという問題等があった。
【0007】
【特許文献1】
特開昭63−188983号公報
【特許文献2】
特開2000−129000
【特許文献3】
特開2002−343728
【非特許文献1】
Appl. Phys. Lett 71(18)2638(1997)
【非特許文献2】
Jpn.J.Appl.Phys. vol.38,p.L217−219(1999)
【0008】
【課題を解決するための手段】
本発明者らは、上記課題を解決すべく鋭意検討した結果、突起状の形態を複数有する窒化物系3−5族化合物半導体結晶をを用い、この突起状先端部以外の部分をマスクで覆った後、横方向成長をすることにより、突起状先端部を種結晶として結晶表面全体が平坦で、内部に規則的、周期的に空隙を残した特異な構造の窒化物系3−5族化合物半導体結晶を作製し得ることを見出すとともに、この結晶は、転位密度が従来の方法で得られたものと同等あるいは同等以下のレベルであること、さらに、突起状先端部の断面積を制御して一定以下にすることにより、結晶成長後に下地結晶と上部結晶をエッチングやレーザーを利用することなく容易に剥離でき、低転位密度で反りの極めて小さい自立基板が得られることを見出すに至り本発明を完成した。
【0009】
すなわち本発明は、[1]一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶であって、転位密度の低減された結晶を有するエピタキシャル基板を製造するに当り、突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う第1の工程と、該開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる第2の工程を有することを特徴とする転位密度の低減された該3−5族化合物半導体結晶を有するエピタキシャル基板の製造方法、
【0010】
[2]一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶であって、転位密度の低減された結晶の自立基板を製造するに当り、突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるようにかつ開口部の面積の和が、突起状の形態を複数有する該3−5族化合物半導体結晶の上からの投影面積の1/2以下となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う第1の工程と、該開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる第2の工程を有することを特徴とする転位密度の低減された該3−5族化合物半導体結晶の自立基板の製造方法、
【0011】
[3]第1の工程における突起状の形態を複数有する該3−5族化合物半導体結晶が、下地結晶として該3−5族化合物半導体結晶を用い、これを複数の開口部を有するマスクで被覆した後、該下地結晶表面に対して斜めファセットを形成するように該開口部から該3−5族化合物半導体結晶を選択成長させることにより得られたものであることを特徴とする上記[1]または[2]記載の製造方法、[4]基板と平行な面と3−5族化合物半導体とは異種の材料で被覆された斜めの面とで囲まれた空隙を含有することを特徴とする3−5族化合物半導体エピタキシャル基板、
[5]上記[2]の方法によって得られる転位密度の低減された該3−5族化合物半導体結晶の自立基板、
等を提供するものである。
【0012】
【発明の実施の形態】
以下、本発明を詳細に説明する。
本発明における一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶の成長方法としては、HVPE法、MOVPE法が好適に使用される。HVPE法は、大きな成長速度が得られるため、短時間で良好な結晶を得ることができ、本発明に好適に用いることができる。また、MOVPE法は、多数の基板に均一性良く結晶成長を行うことができ、やはり本発明に好適に用いることができる。これらの方法は組み合わせて行ってもよく、例えば本発明において、突起状の形態を複数有する3−5族化合物半導体結晶の成長工程をMOVPE法で、第2の工程すなわち転位密度の低減された3−5族化合物半導体結晶を得るための横方向の成長をHVPE法で行っても良い。
結晶成長を行う条件としては、温度、圧力、キャリアガス、原料などが重要であるが、これらの条件については、従来より公知のものを用いることができる。
【0013】
例えば、第2の工程においては、成長圧力は通常、0.001気圧以上である。この工程では、圧力が0.001気圧以下の場合結晶性が低下する傾向にある。好ましくは0.005気圧以上、さらに好ましくは0.01気圧以上である。なお、成長圧力が高くなるにつれて、結晶性が改善される場合があるが、一般的に結晶成長に用いるMOVPE装置あるいはHVPE装置は、工業的にあまり高い成長圧力で用いないので、再成長における成長圧力は10気圧以下が好ましい。
キャリアガスも、水素、窒素、ヘリウム、アルゴン等、通常のMOVPE、HVPEで用いられているものを用いることができる。原材料も従来より公知のものを用いることができる。
【0014】
以下本発明の工程を図1を用いて説明する。
本発明は、突起状の形態を複数有する3−5族化合物半導体結晶を用いることを特徴とするものであるが、突起状の形態とは、斜めファセットで形成され、下地基板に平行な面がない凸型の形態をいい、先端部分が線状に伸びたものや先端部分が点状のものを含む。
【0015】
かかる突起状の形態を複数有する3−5族化合物半導体結晶は、例えば図1の(A)、(B)のようにして製造し得る。
すなわち下地基板1としては、パターンが形成されたGaNエピタキシャル結晶が好適に用いられる。ここで、GaNエピタキシャル結晶に限られるものではなくパターンが形成された低温成長GaNバッファ膜、AlNバッファ膜を用いても本発明の効果が得られる場合がある。
パターン形成に用いられる材料は、通常3−5族化合物半導体とは異種の材料が好適に用いられる。これらの材料は、突起状の形態の結晶成長に用いられるアンモニアを含む高温雰囲気に耐えることが必要で、具体例としてはSiO、TiOなどの金属酸化膜、Si、BN(窒化ホウ素)などの窒化膜、W(タングステン)、Mo(モリブデン)、Cr(クロム)、Co(コバルト)、Si(珪素)、金、Zr(ジルコニウム)、Ta(タンタル)、Ti(チタン)、Nb(ニオブ)、ニッケル、白金、V(バナジウム)、Hf(ハフニウム)、Pd(パラジウム)などの金属単体膜など、およびこれらの積層構造が挙げられる。
【0016】
このほかにもGaNエピタキシャル結晶表面にドライエッチング等により凹凸のパターンをつけたものや、サファイア等の基板上にドライエッチング等により凹凸のパターンをつけたものでも本発明の効果を得られる場合がある。
またパターン形状としては、従来公知のものを用いることができる。具体的には、一般的にライン/スペースと呼ばれる、一定の幅のストライプ状マスクを一定の幅の開口部を隔てて平行に並べたもの、あるいは部分的に、円形状、多角形状に下地を露出させたものなどが挙げられる。これらのパターン形状は、次の成長条件、パターン形成に用いる材質などにあわせて、選んで用いることができる。
【0017】
ライン/スペースのパターンの場合、マスク部の幅は0.05μm以上20μm以下が好ましい。マスク部の幅が0.05μmより小さい場合、本発明の欠陥密度の低減の効果が顕著でない。また、20μmより大きい場合、マスク部の埋め込みに要する時間が長くなりすぎ、実用的でない。同様な理由で、円形状、あるいは多角形状の開口部を有するパターンにおいても、開口部間の距離は0.05μm以上20μm以下が好ましい。
またライン/スペースのパターンの場合、開口部(下地の露出した部分)の幅は、0.01μm以上20μm以下が好ましい。開口部の幅が0.01μmより小さい場合、現状の半導体プロセスでは、実用的に正確な形状で作製することが難しく、好ましくない。また、20μmより大きい場合、本発明の欠陥の低減の効果が顕著でない。同様な理由で、円形状、あるいは多角形状の開口部を有するパターンにおいても、開口部の大きさは0.01μm以上、20μm以下が好ましい。図1においては、マスク部2Aと開口部2Bが同程度のライン/スペースのパターンを模式的に示している。
【0018】
ライン/スペースのパターンの場合、好ましいストライプの方向は六方晶GaN結晶の<1−100>方向または<11−20>方向である。特に好ましくは<1−100>方向である。
ここで、一方向のストライプのみでなく、複数の方向のストライプを重ね合わせたパターンを用いてもよい。例えば2つの方向のストライプを用いることにより、先端が点状の突起状構造が離散的に2次元的に配列したものや、先端が線状の突起状構造が2つの方向に交わった構造などを作ることができる。
複数の方向のストライプを用いる場合も、ストライプの方向は、六方晶GaN結晶の<1−100>方向または<11−20>方向が好ましい。(0001)C面内での窒化物結晶の対称性により、これらの方向は60°ごとに結晶学的に等価な方向となる。したがって、60°で交差する2つの<1−100>方向、あるいは60°で交差する2つの<11−20>方向、あるいは90°で交差する<1−100>方向と<11−20>方向の組み合わせなどを好適に用いることができる。
【0019】
突起状形態を形成するために、斜めに傾いたファセットを出しやすい成長条件が通常用いられる。具体的には、成長温度が比較的低い場合、例えば1050℃以下の場合、3族原料の供給量に対する5族原料の供給量の比が大きい場合、パターンの開口部がパターンの幅に比べて小さい場合、成長圧力が高い場合に上記の形態を生じ易くなる。このような条件で成長した結晶において、下地結晶の表面と平行な面が消失するまで再成長を行うことにより、斜めに傾いたファセットのみで形成された突起状形態を有する結晶3が得られる。長結晶において下地結晶の表面と平行な面が消失してからも、同じ条件で成長を続けて、斜めに傾いたファセットのみで成長を続けてもよい。
【0020】
本発明の第1の工程は、上記のような突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う工程であるが、マスクを形成する方法としては、▲1▼マスクを突起状形態の全表面を覆うように形成したのち、先端部のマスクのみ除去する方法、▲2▼先端部のみにマスク材が覆われるようにフォトレジスト等でパターン形成したのちに、マスク材を形成し、先端部以外の部分のマスク材を除去する方法(いわゆるリフトオフ法)等が挙げられる。突起状形態を有する試料に対しては、▲1▼の方法が好適に用いられる。
すなわち、突起状形態のために、フォトレジストの塗布膜5の層厚が突起状先端部付近では薄く、下部付近では厚くなるので、酸素プラズマアッシングを行うと、フォトレジスト膜厚の薄い部分(すなわち突起状先端部)から優先的にフォトレジスト膜が消失してマスク4が露出する。この後マスクをエッチングすることで突起状先端部付近のみGaN半導体を露出させることができる(図1の(C)、(D))。突起状先端部の開口部(露出部)6の面積は、フォトレジストの塗布条件で決まる膜厚分布、酸素プラズマアッシングの時間等を調節して制御することができる。 ここで、マスク4に用いられる材料としては、前記の突起状の形態を有する結晶の製造において示したと同様の材料を用いることができる。
【0021】
本発明の第2の工程は、上記のようにして得られた開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる工程であるが、平坦な膜7が得られるようにするには、横方向の成長が縦方向の成長よりも優勢となる条件で成長を行えばよい。このような条件は(0001)面が形成しやすい条件であり、前記の突起状の形態を有する結晶を成長させる条件とは主な条件因子を反対側にふった条件が好ましい。具体的には、成長温度が比較的高い場合、例えば900℃以上の場合、3族原料の供給量に対する5族原料の供給量の比が小さい場合、成長圧力が比較的低い場合、例えば2気圧以下の場合などに平坦な膜が得られやすい。
第2の工程の結晶成長方法としては、大きな成長速度の得られるHVPEを用いることが好適であるが、その他にも平坦面が得られるまでは形状制御性の良いMOVPEを用いた後に、HVPEを用いて厚い膜厚のものを製造するという、2つの成長方法を組み合わせる方法でも良い。
【0022】
ここで生成する全面平坦な結晶7は、もと種結晶部であった接続部6’でのみ下地結晶と接続しているので、サファイア等の下地基板との熱膨張係数差に起因する格子歪がこの部分に集中することとなり、その結果、この部分にクラックが入り、下地結晶から自然に剥離する場合がある。このように特別な処理を行わずとも剥離することができる条件は、サファイア等の下地基板の厚み、第2の工程で成長した結晶の膜厚や、開口部の面積割合(種結晶部分の面積割合)、すなわちマスク開口部の面積の和の、突起状の形態を複数有する該3−5族化合物半導体結晶の上からの投影面積に対する割合等に依存する。定性的には第2の工程の結晶膜厚が厚いほど、開口部の面積割合が小さいほど自然剥離が起こりやすい。
400μm程度の厚みの通常用いられるサファイア下地基板の場合は、第2の工程で成長させる結晶の膜厚は10μm以上が好ましく、より好ましくは20μm以上である。開口部の面積割合は、2/3以下が好ましく、より好ましくは1/2以下である。10μmより薄い場合、面積割合が2/3より大きい場合等は、自然薄利しにくい傾向にある。
このようにして自然剥離した自立基板は下地基板の影響が小さく、そのため反りが極めて小さい。また自然剥離しない場合は、機械的応力や熱応力を加えることにより剥離させ、自立基板を得ることもできる。
【0023】
なお、第1の工程である突起状の形態を有する結晶の結晶先端部付近のみが開口部となるようにマスクで覆う工程は、上記の他に、例えば図4、5のような工程を用いることができる。図4の例は、パターンが形成された下地基板をドライエッチング等の方法で掘ることにより突起状の形態を形成し、次にこの突起状の形態の先端部付近のみが開口するように第2のマスクを形成する方法である。この方法では、3−5族化合物半導体の成長が1回ですむ。
図5の例は、下地基板上に形成するマスクの層厚を比較的厚くし、そのマスクに凹部を形成したあとで、選択成長と横方向成長により内部に空隙を有する平坦な結晶を得る方法である。この方法では、選択成長時に斜めファセットが形成する条件で成長を行い、その後、成長条件を横方向成長が優勢となる条件に変更して成長をする。
【0024】
かくして自立したGaN基板7’を得ることができる。自立したGaN基板を用いれば、この上にHVPE法などによりGaNのホモエピタキシャル成長を行うことにより、低転位のGaN基板の厚さを十分厚くして、インゴットとして利用可能なものにすることができる。
さらに、本発明の第1の工程において種結晶の面積割合(開口部6)を、大きくすることによりGaN膜が剥離せず内部に空隙8Aを残した特異な構造の結晶8を得ることができる。この構造を利用して、図2(A)に示すような新規な素子を作製することができる可能性がある。図2(A)は、第1の工程で用いるマスク4として光の反射率の高い金属膜を用い、これを結晶内部に埋め込んだ発光ダイオードである。これにより発光層10から下側に出た光を、上側に反射して光取り出し効率の向上したLEDを得ることができる。
【0025】
第1の工程で形成された結晶先端部付近のGaN開口部6は、平坦膜を形成する第2の工程において結晶成長の種結晶として作用する。種結晶から横方向に成長する結晶は種結晶の方位を受け継ぐのでその中には転位はほとんど無くなる。下地結晶から引き継いだ転位の大部分は、突起状形態3が成長する過程において、その内部で水平方向に屈折し、斜めファセット面で終端しているので、再成長した平坦膜7にまで引き継がれる下地の結晶の転位は実質的に種結晶となる突起状先端部にあるもののみとなる。このため平坦膜全体の転位密度を有効に低減することができる。
下地結晶から平坦膜に伝播する転位は上述のように種結晶部のみになるが、平坦膜の合体部7Aに新たに転位が発生する場合がある。これは種結晶の(0001)面内の結晶軸のゆらぎのために、隣りあう種結晶の方位がわずかにずれ、横方向成長部分の合体部において小傾角粒界が発生し、これにそって転位が並ぶためである。この様子を模式的に図2(B)に示す。
【0026】
横方向成長による埋め込み成長を繰り返すことにより、合体部分に生じる新たな転位を低減することができる場合がある。合体部において発生した小傾角粒界に伴う転位をへらすには、横方向の成長で合体するまでの距離を大きくし、小傾角粒界で囲まれた個々のグレインサイズを大きくする必要がある。これを行うために、2回目に行われる第1の工程前に用いられるパターンにおいて、パターン周期を、1回目の周期よりも大きくすればよい。このようにして残留転位密度をさらに減らすことができる。この様子を模式的に図2(C)に示す。なお横方向の埋め込み成長の方法は本発明における第2の工程以降の工程をそのまま用いてもよいが、より簡便には1回目で得られた平坦膜の上にパターンを形成しこの上に直接横方向の埋め込み成長を行うだけでも良い。
【0027】
【実施例】
以下本発明を実施例により詳しく説明するが、本発明はこの実施例にのみ限定されるものでないことは言うまでもない。
【0028】
実施例1
厚さ430μmのサファイア(0001)面基板上にMOCVD法で低温成長させたGaNバッファ層上にアンドープGaN層1を約3μm形成した試料を用い、蒸着法で形成したSiOマスクをGaN結晶の<1−100>方向のストライプパターンになるように通常のフォトリソグラフィ法により加工した。SiOストライプ部2Aと窓部2Bの幅はどちらも5μmである。
これをMOCVD反応炉に載置し、Hをキャリアガスとし、TMGとNHを用いて、成長圧力0.66気圧、成長温度950℃で、第1の工程の結晶成長を行い、{11−22}面ファセットからなる突起状形態を有するGaN3を成長した。
【0029】
次に、第1の工程を行い、突起状先端部分のみが開口したSiOマスクのついた試料を作製した。すなわち、まずRFスパッタ法により膜厚100nmのSiO膜4で表面全面を覆った。次にフォトレジスト膜5をスピンコートとベーキングにより形成し、酸素プラズマアッシング装置にて突起状先端部のフォトレジストを除去しこの部分のSiO膜を露出させた。次にバッファードフッ酸処理を行い露出したSiO部分を除去した。最後に有機溶剤にてフォトレジストを除去した。こうして第1の工程で得られた突起状先端部分6のみが開口したSiOマスクのついた試料を作製した。開口部の面積割合は約40%である。
【0030】
次に、第1の工程で得られた試料をMOCVD装置に載置し、第2の工程の結晶成長を行い、厚さ3μmの平坦なGaN結晶を得た。この結晶成長における条件としては、成長圧力0.66気圧、成長温度1050℃である。
得られた結晶の断面SEM写真により、SiOで側面の斜めファセットが被覆された空隙が内部に残った結晶ができていることを確認した。カソードルミネッセンスにより評価した結果、転位は横方向成長の合体部に集中し、合体部以外では転位密度は1×10cm−2以下であった。結晶全体の転位密度の平均は1×10cm−2であった。
【0031】
実施例2
第2の工程における結晶成長方法を、MOCVD法に変えて、HVPE法とし、成長した結晶厚さを100μmとしたことを除いては実施例1と同様にして結晶成長を行った。なお、HVPEの成長条件としてはN2をキャリアガスとし、アンモニアと塩化水素ガスとガリウムメタルを原料として用い、成長圧力は常圧、基板温度は1070℃である。
成長が終わった試料を反応炉から取り出したところ、第3の工程で成長した層が、自然剥離して自立基板が得られた。
得られた結晶をカソードルミネッセンスにより評価した結果、転位は横方向成長の合体部に集中し、合体部以外では転位密度は1×10cm−2以下であった。結晶全体の転位密度の平均は5×10cm−2であった。
反りを評価したところ、反りの曲率半径は約2mであり、非常に平坦な自立基板であることが確認された。
【0032】
実施例3
突起状形態を有する結晶を成長させるためのマスクパターンを1方向のストライプパターンに変えて、互いに60°の角度をもって交差する、結晶学的に等価な<1−100>方向の2つのストライプの重ね合わせたパターンを使用した。1つの方向ではマスク部と開口部の幅はどちらも5μmであり、もう一つの方向ではマスク部と開口部の幅は7μmと3μmである。図3(A)に示すように、開口部の中に平行四辺形のマスク部が規則的に離散して並んだマスクである。
この他に、第1の工程におけるマスクの開口部の面積割合を70%となる様に酸素プラズマアッシング時間を調節したことを除いては、実施例2と同様にして結晶成長を行った。
得られた結晶をカソードルミネッセンスにより評価した結果、転位はマスク中央部および異なるファセットの繋がり部分(すなわち横方向成長の合体部)に集中し、合体部以外では転位密度は1×10cm−2以下であった。結晶全体の転位密度の平均は3×10cm−2であった。
【0033】
実施例4
突起状形態を有する結晶を成長させるためのマスクパターンを、<1−100>方向のストライプと<11−20>方向の互いに直交する2つのストライプの重ね合わせたパターンを使用した。<1−100>方向のストライプのマスク部と開口部の幅はどちらも5μmであり、<11−20>方向のマスク部と開口部の幅は7μmと3μmである。図3(B)に示すように、開口部の中に長方形のマスク部が規則的に離散して並んだマスクである。
この他に、第1の工程におけるマスクの開口部の面積割合を70%となる様に酸素プラズマアッシング時間を調節したことを除いては、実施例3と同様にして結晶成長を行った。
得られた結晶をカソードルミネッセンスにより評価した結果、転位はマスク中央部および異なるファセットの繋がり部分(すなわち横方向成長の合体部)に集中し、合体部以外では転位密度は1×10cm−2以下であった。結晶全体の転位密度の平均は7×10cm−2であった。
【0034】
【発明の効果】
本発明によれば、転位密度が小さく反りの少ない窒化物系3−5族化合物半導体単結晶の自立基板を製造し得る。この窒化物系3−5族化合物半導体単結晶の自立基板は、窒化物系3−5族化合物半導体デバイス用の基板として広く用いることができ、特に信頼性の高い紫外線発光LEDやレーザーダイオードを作製することができるようになるので極めて有用である。
【図面の簡単な説明】
【図1】本発明の一実施例を示すGaN自立基板の製造工程を示す模式図
【図2】(A)本発明のエピタキシャル基板を利用したデバイスの一例
(B)本発明における転位密度低減の様子を模式的に示した図
(C)横方向成長の繰り返しによる転位密度の低減方法を模式的に示した図
【図3】(A)実施例3において下地結晶の被覆時に用いたマスクパターン
(B)実施例4において下地結晶の被覆時に用いたマスクパターン
【図4】本発明の自立基板の製造工程を示す模式図
【図5】本発明の自立基板の製造工程を示す模式図
【符号の説明】
1・・・下地GaNエピタキシャル結晶
2・・・パターン
2A・・・マスク部
2B・・・開口部
3・・・突起状形態を有する結晶
4・・・第1の工程で用いるマスク
5・・・フォトレジスト層
6・・・GaN開口部(露出部、種結晶)
6’ ・・・接続部
7・・・成長結晶
7A・・・合体部
7’・・・自立基板
8・・・内部に空隙を有するエピタキシャル結晶
8A・・・空隙
9・・・n型層
10・・・発光層
11・・・p型層
12・・・n電極
13・・・p電極

Claims (5)

  1. 一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶であって、転位密度の低減された結晶を有するエピタキシャル基板を製造するに当り、突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う第1の工程と、該開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる第2の工程を有することを特徴とする転位密度の低減された該3−5族化合物半導体結晶を有するエピタキシャル基板の製造方法。
  2. 一般式InGaAlN(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体結晶であって、転位密度の低減された結晶の自立基板を製造するに当り、突起状の形態を複数有する該3−5族化合物半導体結晶を用い、その結晶先端部付近のみが開口部となるようにかつ開口部の面積の和が、突起状の形態を複数有する該3−5族化合物半導体結晶の上からの投影面積の1/2以下となるように該3−5族化合物半導体とは異種の材料からなるマスクで覆う第1の工程と、該開口部の3−5族化合物半導体結晶を種結晶とし、該3−5族化合物半導体結晶を横方向成長させる第2の工程を有することを特徴とする転位密度の低減された該3−5族化合物半導体結晶の自立基板の製造方法。
  3. 第1の工程における突起状の形態を複数有する該3−5族化合物半導体結晶が、下地結晶として該3−5族化合物半導体結晶を用い、これを複数の開口部を有するマスクで被覆した後、該下地結晶表面に対して斜めファセットを形成するように該開口部から該3−5族化合物半導体結晶を選択成長させることにより得られたものであることを特徴とする請求項1または2記載の製造方法。
  4. 基板と平行な面と3−5族化合物半導体とは異種の材料で被覆された斜めの面とで囲まれた空隙を含有することを特徴とする3−5族化合物半導体エピタキシャル基板。
  5. 請求項2の方法によって得られる転位密度の低減された該3−5族化合物半導体結晶の自立基板。
JP2003061027A 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法 Pending JP2004273661A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003061027A JP2004273661A (ja) 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法
KR1020057016651A KR101142745B1 (ko) 2003-03-07 2004-03-04 질화갈륨 단결정 기판 및 그 제조방법
CNA2004800062801A CN1759469A (zh) 2003-03-07 2004-03-04 氮化镓单晶基板及其制造方法
DE112004000383T DE112004000383T5 (de) 2003-03-07 2004-03-04 Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
PCT/JP2004/002760 WO2004079802A1 (ja) 2003-03-07 2004-03-04 窒化ガリウム単結晶基板およびその製造方法
US10/546,983 US7399687B2 (en) 2003-03-07 2004-03-04 Substrate of gallium nitride single crystal and process for producing the same
TW093105733A TW200423312A (en) 2003-03-07 2004-03-04 Gallium nitride single crystal substrate and its manufacturing method
GB0519380A GB2416623B (en) 2003-03-07 2004-03-04 Substrate of gallium nitride single crystal and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003061027A JP2004273661A (ja) 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JP2004273661A true JP2004273661A (ja) 2004-09-30

Family

ID=32958948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003061027A Pending JP2004273661A (ja) 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法

Country Status (8)

Country Link
US (1) US7399687B2 (ja)
JP (1) JP2004273661A (ja)
KR (1) KR101142745B1 (ja)
CN (1) CN1759469A (ja)
DE (1) DE112004000383T5 (ja)
GB (1) GB2416623B (ja)
TW (1) TW200423312A (ja)
WO (1) WO2004079802A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276951A (ja) * 2004-03-23 2005-10-06 Univ Meijo ヘテロエピタキシャル成長方法及び結晶薄膜
WO2006123540A1 (ja) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited 3-5族窒化物半導体積層基板、3-5族窒化物半導体自立基板の製造方法、及び半導体素子
KR100676881B1 (ko) 2005-08-09 2007-02-01 홍창희 화합물 반도체의 단결정 박막 제조 방법
JP2007243152A (ja) * 2005-12-22 2007-09-20 Freiberger Compound Materials Gmbh Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品
JP2008078578A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置および化合物半導体基板とその製造方法
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
JP2012038955A (ja) * 2010-08-09 2012-02-23 Sanken Electric Co Ltd 化合物半導体層の形成方法
JP2013524502A (ja) * 2010-03-31 2013-06-17 シーエスソリューション・カンパニー・リミッテド 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
US8686466B2 (en) 2005-06-01 2014-04-01 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
JP2015173228A (ja) * 2014-03-12 2015-10-01 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
WO2023145799A1 (ja) * 2022-01-27 2023-08-03 京セラ株式会社 半導体基板の製造方法および製造装置、並びに制御装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
KR100707187B1 (ko) * 2005-04-21 2007-04-13 삼성전자주식회사 질화갈륨계 화합물 반도체 소자
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 GaN 단결정의 성장 방법, GaN기반의 발광소자의 제조방법 및 GaN 기반의 발광소자
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8896100B2 (en) * 2007-09-03 2014-11-25 Sophia School Corporation III nitride structure and method for manufacturing III nitride semiconductor fine columnar crystal
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
KR101142082B1 (ko) * 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
KR101134130B1 (ko) * 2010-06-23 2012-04-09 시스솔루션 주식회사 질화물 반도체 발광 소자 제조 방법
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 n型III族窒化物半導体の製造方法
CN101976713B (zh) * 2010-09-10 2011-12-28 北京大学 一种基于同质外延制备高效光电子器件的方法
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
TWI456791B (zh) * 2011-01-20 2014-10-11 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
CN102220640B (zh) * 2011-06-09 2013-03-27 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
KR101256979B1 (ko) * 2011-10-14 2013-04-19 전북대학교산학협력단 쐐기 구조를 갖는 발광소자 및 그 제조방법
KR102070209B1 (ko) * 2013-07-01 2020-01-28 엘지전자 주식회사 성장기판 및 그를 포함하는 발광소자
CN109863262A (zh) * 2016-10-28 2019-06-07 日本碍子株式会社 13族元素氮化物层、复合基板以及功能元件
JP2020001997A (ja) * 2017-08-21 2020-01-09 株式会社Flosfia 結晶膜の製造方法
KR102520379B1 (ko) * 2017-10-05 2023-04-10 헥사겜 아베 평면의 iii-n 반도체 층을 갖는 반도체 디바이스 및 제작 방법
JP7072769B2 (ja) * 2018-03-02 2022-05-23 国立大学法人大阪大学 Iii族窒化物結晶の製造方法
JP6595676B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
EP3813096A1 (en) * 2019-10-22 2021-04-28 Imec VZW Method for manufacturing an iii-nitride semiconductor structure
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3542507B2 (ja) 1998-10-22 2004-07-14 キヤノン株式会社 糖鎖高分子化合物を含むインク受容層を有する記録媒体
EP1501118B1 (en) 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3441415B2 (ja) 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3680751B2 (ja) * 2000-03-31 2005-08-10 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2002164292A (ja) 2000-11-29 2002-06-07 Sumitomo Chem Co Ltd 化合物半導体基板およびその製造方法
JP3453558B2 (ja) 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3805673B2 (ja) 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
JP2002289541A (ja) 2001-03-27 2002-10-04 Toshiba Corp GaN系半導体結晶の形成方法及びその結晶を用いたGaN系半導体素子の製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4451846B2 (ja) * 2003-01-14 2010-04-14 パナソニック株式会社 窒化物半導体素子の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276951A (ja) * 2004-03-23 2005-10-06 Univ Meijo ヘテロエピタキシャル成長方法及び結晶薄膜
US9793435B2 (en) 2004-05-10 2017-10-17 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US9231376B2 (en) 2004-05-10 2016-01-05 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
WO2006123540A1 (ja) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited 3-5族窒化物半導体積層基板、3-5族窒化物半導体自立基板の製造方法、及び半導体素子
GB2440484A (en) * 2005-05-19 2008-01-30 Sumitomo Chemical Co Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
US8053811B2 (en) 2005-05-19 2011-11-08 Sumitomo Chemical Company Limited Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element
US8686466B2 (en) 2005-06-01 2014-04-01 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US10529892B2 (en) 2005-06-01 2020-01-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
KR100676881B1 (ko) 2005-08-09 2007-02-01 홍창희 화합물 반도체의 단결정 박막 제조 방법
JP2007243152A (ja) * 2005-12-22 2007-09-20 Freiberger Compound Materials Gmbh Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
JP2008078578A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置および化合物半導体基板とその製造方法
US8299502B2 (en) 2007-03-16 2012-10-30 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing therof
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
US8716042B2 (en) 2010-03-31 2014-05-06 Cssolution Co., Ltd. Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor
JP2013524502A (ja) * 2010-03-31 2013-06-17 シーエスソリューション・カンパニー・リミッテド 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
JP2012038955A (ja) * 2010-08-09 2012-02-23 Sanken Electric Co Ltd 化合物半導体層の形成方法
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
JP2015173228A (ja) * 2014-03-12 2015-10-01 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
WO2023145799A1 (ja) * 2022-01-27 2023-08-03 京セラ株式会社 半導体基板の製造方法および製造装置、並びに制御装置

Also Published As

Publication number Publication date
TWI317990B (ja) 2009-12-01
GB2416623A (en) 2006-02-01
GB2416623B (en) 2006-07-26
CN1759469A (zh) 2006-04-12
GB0519380D0 (en) 2005-11-02
KR20050105516A (ko) 2005-11-04
US7399687B2 (en) 2008-07-15
TW200423312A (en) 2004-11-01
WO2004079802A1 (ja) 2004-09-16
KR101142745B1 (ko) 2012-05-03
DE112004000383T5 (de) 2006-03-30
US20060172512A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
JP2004273661A (ja) 窒化ガリウム単結晶基板の製造方法
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
JP3631724B2 (ja) Iii族窒化物半導体基板およびその製造方法
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
JP4117156B2 (ja) Iii族窒化物半導体基板の製造方法
JP5180050B2 (ja) 半導体素子の製造方法
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
JP3968968B2 (ja) 単結晶GaN基板の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
JP6947746B2 (ja) 複合GaNナノカラムの製造方法
KR101464802B1 (ko) Ⅰⅰⅰ족 질화물 구조체 및 ⅰⅰⅰ족 질화물 반도체 미세 주상 결정의 제조방법
JP2007084435A (ja) 単結晶GaN基板の製造方法と単結晶GaN基板
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2006225180A (ja) 窒化物半導体結晶及びその製造方法
JPH11186178A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP4786587B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080129

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112