JP2002289541A

JP2002289541A - ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法

Info

Publication number: JP2002289541A
Application number: JP2001091172A
Authority: JP
Inventors: Susumu Iida; 晋飯田; Shinya Nunogami; 真也布上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-27
Filing date: 2001-03-27
Publication date: 2002-10-04

Abstract

(57)【要約】【課題】 GaN結晶成長において、横方向成長法を用い
た場合、広い低転位密度領域を得ることは難しい。ま
た、大きな反りやクラックが発生しやすくなるという問
題点がある。特に、Si基板上のGaN層は熱歪によるクラ
ックが入りやすい。また、自立したGaN基板を作成する
ためには、反った試料を研磨などにより除去しなければ
ならず、結晶軸が傾いた基板になるという課題がある。【解決手段】幅が広く深い溝（１）を有する溝付きSi
基板（３）や、Si基板表面の直下に平板状の空洞（１
５）を有する基板を用いることにより、低転位密度領域
が従来に比べ広く、クラックや反りが非常に少ない、自
然形成的に自立化可能なGaN系厚膜基板を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はGaN系半導体結晶の
形成方法及びその結晶を用いたGaN系半導体素子の製造
方法に関する。

【０００２】

【従来の技術】従来から低転位密度を有するGaN単結晶
成長技術の開発が活発に行われてきた。その一例として
溝付き基板上にGaNを横方向成長させる技術が挙げられ
る(Int.J.Nitride Semicond.Res.4S1,G3. 38 (1999)、A
ppl.Phys.Lett. 78 (2001) 727)。溝を形成した基板を
用いると、GaNは溝の壁面や溝の上面から横方向に成長
する。横方向成長層は溝の底面とは接触していないた
め、下地層の影響を受けず高品質な結晶が得られる。こ
の方法は、SiO₂やSiN_xなどのマスク材料上に横方向成長
させる方法に比べ、(1)マスク材料から横方向成長層へ
の汚染や、(2)マスク材料と横方向成長層界面に発生す
る歪に起因する横方向成長層の結晶軸の傾き（チルト）
などの問題点が緩和される。この様な成長法を用いるこ
とにより横方向成長部の転位密度が10⁵〜10⁶cm^-2のGaN
エピタキシャル層が得られる。

【０００３】しかしながらいずれの横方向成長法におい
ても、図９に示すように、溝中央部において横方向成長
層５０の合体部に転位５１が発生し結晶性が劣化すると
いう問題点がある。その為、低転位密度領域は溝５２幅
の半分の広さになる。低転位密度領域を広くするために
は溝幅を広くする必要がある。溝幅を広くすると成長層
が溝全体を完全に覆うまでに時間がかかるため、横方向
成長層は縦方向にも厚く成長する。GaNが厚く成長する
に従い、転位が横方向に広がり、低転位密度領域が狭く
なる。また、サファイア基板上にGaNを厚く成長させた
場合、サファイアとGaNの熱膨張係数（それぞれ7.5x10
^-6/K(a軸)と5.59x10^-6/K(a軸)）が大きく異なるため、
熱応力によって図１０の様に試料が大きく反る。反った
試料の曲率半径は10^-2〜10^-3(mm)程度となる。サファイ
ア基板５３には引っ張り歪５４、GaN成長層５５に圧縮
歪５６が働いている。これは成長終了後、装置から試料
を取り出す為に1000℃以上の成長温度から室温まで温度
降下させることによって異なった歪が入り、歪によって
熱応力が発生する為である。熱応力は熱膨張係数の異な
る二つの異質材料が貼り合わされているときに、温度変
化があることによって発生する。熱膨張係数差や温度変
化が大きいほど熱応力は大きくなる。また、この歪によ
る応力が大きいと、サファイアとGaNの界面にクラック
が発生する場合もある。

【０００４】一方、基板にSiを用いた場合、反る方向は
サファイア基板上のGaN成長層の場合と逆になり、図１
１に示す様にGaN成長層５７には引っ張り歪５８、Si基
板５９には圧縮歪６０が入る。この理由はサファイアの
熱膨張係数がGaNのそれよりも小さいのに対し、Si熱膨
張係数(3.59x10^-6/K)はGaNのそれよりも大きいためであ
る。この様にGaN成長層中に引っ張り歪が強く働くと、G
aN成長層中に新たな転位やクラックを発生させることに
よって歪みを緩和させる。従来は、この様な要因からSi
基板上へ成長したGaNは高品質な膜が得られなかった。
単面積1cm^-2中に存在するクラックの長さの合計(cm)を
クラック密度と定義すると、平坦なSi基板上へ成長した
GaNのクラック密度は約10²cm^-1となる。この様に、熱応
力がある臨界点を越えると転位やクラックを発生させる
ことによって熱応力を緩和させる。

【０００５】この様に従来の成長方法では、広い低転位
密度領域を得ようとした場合、大きな反りやクラックや
転位が発生しやすくなるという問題点がある。また、基
板を研磨することによって成長層を自立した基板として
用いる場合、試料が大きく反っていると研磨は非常に困
難になる。GaAs基板を用いる場合は王水などの酸によっ
て基板を除去できるが、この場合も、GaN内には残留歪
が存在し反りは完全には戻らない。この様な基板を研磨
により平坦化すると面方位が傾いた結晶になる。更に、
溝幅の広い溝付き基板を用いると、成長時間と共に溝底
面から成長したGaN層も厚く成長する為、横方向成長層
と溝底面からの成長層が接触する。この様な場合、溝底
面から成長したGaN層は転位密度が10^９cm^-2以上と非常
に結晶性が悪い為、溝底面から成長したGaN層から横方
向成長層に転位が導入され、横方向成長層の結晶性を劣
化させる。溝底面からの成長層と横方向成長層との接触
を抑える為には、溝をSiN_xなどのマスク材料で覆い、溝
底面からのGaNの核形成を抑える方法がある。現在まで
に報告されている最大の溝幅は15μm程度であり、この
溝はサファイア上のGaN下地層に形成された溝底面をSiN
_xマスクで覆い基板として用いている。この様な基板上
に成長した低転位密度を有する横方向成長層幅は、溝幅
の半分の長さである7μm程度になる (Jpn.J.Appl.Phys.
39 (2000) L453)。しかし、この方法は上述したように
マスク材料を用いることによる成長層への汚染やプロセ
スが複雑化するという問題点が生じる。

【０００６】もう一つの方法は深い溝を用いる方法であ
る。溝が充分に深いと溝底面からの成長層が横方向成長
層と接触するまでに時間がかかる。現在のところ、GaN
の横方向成長速度αと縦方向成長速度βの比α/βは1〜
２程度であり、大きな縦方向と横方向の速度比を得るこ
とは困難であるが、溝の幅aと深さbの関係をa/b≦2にす
ることにより、溝底面からの成長層が横方向成長層に接
触することを確実に抑えることができる。しかし、サフ
ァイアは化学的に非常に安定な為、エッチングによって
溝をパターニングすることが困難である。RIE法を用い
てエッチングすることは可能であるが、エッチングレー
トは非常に遅い。また、SiCにおいてもマスク材とのエ
ッチングの選択比がSiに比べ小さいため、深い溝を形成
することは難しい。この様な理由から、現在報告されて
いる溝の形状はサファイアとSiCにおいて、それぞれ５
μmの溝幅に対して深さ0.45μmと3μm程度に留まってい
る(Jpn.J.Appl.Phys. 40 (2001) L16)。GaNは青色発光
半導体レーザや高電子移動度トランジスタ(HEMT)等の材
料として有望である。この様な半導体デバイスのチップ
全域を低転位密度領域のGaN結晶上に成長させようとす
ると、約300〜1000μｍ角の低転位密度領域が必要であ
る。横方向成長は溝の中央の合体部分に転位が発生する
為、この様な範囲の低転位密度成長層を得る為には、そ
の２倍の幅600〜2000μｍの溝が必要になる。しかしな
がら、上述した様に600〜2000μｍといった幅の溝にGaN
を成長させることは現段階では非常に困難である。

【０００７】低転位密度を有する結晶を得るもう一つの
方法として、非常に薄い基板上にエピタキシャル成長さ
せる方法がある。その一例として、Si基板上にSiGeをエ
ピタキシャル成長させる場合、臨界膜厚以下の厚さ0.05
μｍのSi上に成長させたSiGeエピタキシャル層の歪は、
薄いSi基板に集中しSiGeエピタキシャル層はミスフィッ
ト転位を導入することなく格子不整合による歪を緩和す
ることが報告されている(Appl.Phys.Lett. 64 (1994) 1
856)。この様に弾性的に歪む程薄い基板はコンプライア
ンス基板と呼ばれている。従来、自立した0.05μｍのSi
基板を作成することは困難であった。その為、SOI（Sil
icon On Insulator）ウエハーの最表面層のSiを0.05μm
までエッチングし、擬似的なSi薄膜基板として使用して
いた。

【０００８】図１２にSOI基板上に成長したSiGeエピタ
キシャル層の断面模式図を示す。SiGeエピタキシャル層
６１の歪はSi薄膜６２に集中することによって緩和され
る。しかし、SOI構造のようにSi薄膜６２がSiO₂絶縁膜
６３と接触していると、Si薄膜６２が歪む力がSiO₂絶縁
膜６３に阻害されるのでSiGeエピタキシャル層中に歪が
残る。この歪みによって応力が発生しエピタキシャル層
にミスフィット転位が入る。また、通常の単結晶Siに比
べSOI構造のSi薄膜の結晶性は劣っているため、SOI基板
上のSiGeエピタキシャル層にはミスフィット転位以外に
貫通転位などの欠陥も導入され結晶性はさらに劣化す
る。最近、SOI構造に代わってSON（Silicon On Nothin
g）構造と呼ばれる、SiO₂絶縁膜の部分を空洞にする技
術が開発された(Appl.Phys.Lett. 77 (2000) 3290)。SO
N構造の作成方法を図１３に示す。まず、Si基板６４上
にリソグラフィー技術とRIE法を用いて、(a)に示すよう
な直径0.4μm、深さ2μmの円形の溝６５を0.7μm間隔で
形成する。その後、1100℃、10Torrの水素雰囲気中で熱
処理を行うことにより、(b)の形状を経て(c)に示すよう
に、各溝の開口部が閉ざされ、隣り合った空洞同士が一
体化して平板状の空洞６６が形成される。この形状変化
は、表面エネルギーを最小にするように生じるSiの表面
マイグレーションによるものである。溝の間隔を0.8μm
以上にすると図１４に示すように球状の空洞６７が形成
される。この様に、空洞の大きさや位置、配列なども初
期の溝のレイアウトによって決まる。また、この技術を
用いて形成された空洞上のSi層は膜厚の均一性も優れ、
通常の単結晶Siと同程度の結晶性である。空洞の縦横比
が１の場合、図１３の様に空洞は球状になる。一定の膜
厚を有する空洞上のSi薄膜を作成する為には、空洞の断
面形状の幅ｘと高さｙの長さの関係がx/y≧2を有する空
洞を用いることが必要である。

【０００９】

【発明が解決しようとする課題】このように従来の横方
向成長法では、広い低転位密度領域を得ようとした場
合、大きな反りやクラックや転位が発生しやすくなると
いう問題点がある。特に、Si基板上のGaN層は熱歪によ
るクラックが入りやすい。また、自立したGaN基板を作
成するためには、反った試料を研磨などにより除去しな
ければならず、結晶軸が傾いた基板になるという問題点
がある。更にコンプライアンス基板としてSOI基板を用
いることは、エピタキシャル層の歪を完全に緩和できな
いことやSi薄膜の結晶性が悪いという課題がある。

【００１０】本発明は上記のような従来技術の課題を克
服し、幅10μm以上の広範囲に10⁴cm ^-2以下の低転位密度
を有し、クラック密度がほぼ０で試料の曲率半径が10⁴m
m以上であるような、クラックや反りが非常に少ないGaN
系半導体結晶の形成方法及びその結晶を用いたGaN系半
導体素子の製造方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成する為
に、本発明においてはSi結晶（基板）を用いる。GaN単
結晶成長で一般的に用いられている、サファイア、Si
C、GaAs基板などに比べSi基板は非常に安価で結晶性が
極めてよく、パターニング技術などが確立されている。
また、将来の大量生産を考慮した場合、12インチまでに
及ぶ大口径ウエハーが実現しているSi基板は最大の魅力
となる。また、Siは弗硝酸に溶けるためGaNとの分離が
容易であり、自立したGaN結晶（基板）を容易に得るこ
とができる。パターニング技術が確立されているため、
様々な形状の溝付き基板や、空洞を有する基板を容易に
形成することが出来る。深くて広い溝を形成した基板上
を用いることにより、現在得られている横方向成長層よ
りも広い範囲にGaNを横方向成長させることが可能とな
る。また、細いリッジ部を有した溝付き基板を用いる
と、成長後の温度降下時、リッジ部に熱歪を集中させる
ことによりリッジ部を破壊し、自然形成的に自立したGa
N厚膜基板を得ることができる。このことは、Si基板上
へのGaN成長の最大の問題点であった、熱応力に起因し
たGaN層へのクラックや転位の発生や試料の反りの問題
を大幅に緩和することにもなる。また、リッジ部にも溝
を形成した基板にGaNを成長後、さらに基板を昇温する
ことにより、GaN層中にクラックの発生原因である引っ
張り歪を与えることなく基板と成長層の分離が可能であ
る。また、平板状の空洞を有するSON構造を基板として
用いると、GaNとSiとの格子不整合による歪はSi薄膜に
集中し、高品質なGaN成長層が得られる。この空洞の大
きさや配列は自由に変化させることができるため、大面
積で所望の形状を有する低転位密度GaN結晶を成長させ
ることができる。また、上記溝付き基板と同様、熱歪を
利用することによりクラックや反りの非常に少ない自立
化したGaN厚膜基板を容易に得ることができる。また、
このGaN厚膜基板は平坦な基板上への成長なので、GaN厚
膜の裏面も平坦となる。さらに、所望の膜厚を有し反り
が少ない特徴を有する為、成長用基板として用いるため
の仕上げプロセスを大幅に省くことが可能になる。

【００１２】このように広い範囲にわたって結晶性の高
いGaN結晶が成長可能な為、このGaN結晶上にGaN系半導
体層を含む化合物半導体層を積層すれば、発光効率の高
い発光素子、短波長発振可能な半導体レーザ及びスイッ
チングスピードの速い電子デバイスを、高い歩留まりで
低コストで得ることができる。

【００１３】

【発明の実施の形態】以下本発明の実施形態を実施例に
基づき説明する。（実施例１）図１に示すように、リソグラフィー技術と
RIE法を用いてシリコン(111)面に溝１の深さが10μｍ、
幅20μｍ、リッジ部２の幅が2μｍであるストライプ状
の溝を形成し溝付きSi基板３を作成した。ストライプは
Si<211>方向と平行に形成した。この溝付きSi基板３上
に、ハイドライド気相成長(HVPE)装置を用いてGaNを成
長させた。３族の原料としてのGaClは、820℃に加熱し
たグラファイト製のGa溜にHClガスとN₂ガスを通すこと
で合成した。５族の原料はNH₃ガスを用いた。成長温度
は1000℃とした。GaNはリッジ部２の上面及び溝の底面
から成長し、成長界面にはGaN（0001）面が現れた。リ
ッジ部２から成長したGaNは横方向にも成長した。横方
向の成長界面には低指数面ではないラフな面が現れた。
GaNは(0001)面が最安定面であり成長速度も遅い。ま
た、原料ガスのV/III比を10から20に大きくするとGaNの
縦方向成長速度は抑えられ横方向成長速度が促進され
た。その為、この様な溝付き基板３上にGaNを成長した
場合、横方向成長が支配的となる。

【００１４】さらに、横方向成長層４が成長するに従
い、溝底面への原料ガスの供給が抑制されるので、溝底
面からの成長層７の成長速度は遅くなる。この様にして
成長した試料の断面模式図を図２に示す。横方向成長層
４は溝５の中央部で合体し転位６が発生した。また、リ
ッジ部上部にも転位６が発生した。溝５の深さが充分に
深いため、横方向成長層４と溝５の底面からの成長層７
は接触しなかった。成長終了後、試料を装置から取り出
す為に試料を室温まで温度降下させた。このときに発生
する熱応力は熱膨張係数差や温度変化が大きいほど大き
くなるが、SiとGaNの熱膨張係数は材料特有なものであ
り変化させることが出来ない。しかし、温度変化が小さ
いうちにSiとGaNの複合体を分離することが出来れば、
熱応力は小さいため転位やクラックも発生せず反りも少
なくなる。複合体を小さな温度差で分離するために、熱
応力を逆に利用するのが本発明の一つの大きな特徴であ
る。

【００１５】図３に温度降下中の試料の様子を示す。平
坦なSi基板上へのGaN成長層に比べ、本発明のようにリ
ッジ部８の幅ｃと高さbの関係がc/b≦0.5であるような
細長いSiのリッジ部８と狭い面積にGaN成長層９が接触
している場合、温度差が少なく熱応力が小さいものであ
っても、大きなモーメントが細いSiのリッジ部８に働く
ことにより応力が集中し、リッジ部８が破壊される。Ga
N成長層９の裏面に残ったSi片１０はGaN成長層１０の体
積に比べ無視できるほど小さい為、Si片１０がGaN成長
層９に与える熱歪は非常に小さい。この様に、GaN成長
層９に加わる熱歪が非常に小さい為、温度降下時の熱歪
に起因する転位やクラックの発生は抑えられ、反りも非
常に小さくなる。その後、試料の温度を室温にまで降下
しても、SiとGaNは既に分離されているので、基板と成
長層との熱膨張係数差による熱応力は働かない。このた
め、横方向成長層のクラック密度はほぼ０cm^-1になっ
た。GaN基板の裏面に残ったSi片は弗硝酸でエッチング
することにより短時間で簡単に除去できた。この試料の
曲率半径は10⁴mm以上であり、非常に反り少ないGaN基板
であった。

【００１６】この様なSi基板とGaN成長層の剥離工程に
よって、従来技術よりもGaN層の結晶性が向上するばか
りではなく、自立したGaN基板として用いる場合、研磨
による下地基板の剥離工程を省くことができるため、そ
の後のプロセスとコストを軽減することが出来た。本実
施例で得られた結晶は、横方向成長領域において、幅10
μｍにわたり10⁴cm^-2以下の低転位密度領域を有してい
た。この様に本発明により、従来技術に比べより広い低
転位密度領域を有し、且つ、クラックや反りが極めて少
ない自立化したGaN厚膜を少ないプロセス工程によって
得ることができた。

【００１７】本実施例では、主旨を逸脱しない限りにお
いて、溝の幅を変化させることにより、幅が10μm以上
の低転位GaN成長層を得ることができる。また、リッジ
部は、上面が円形や六角形、三角形の形状を有したリッ
ジ部にすることにより、様々な形状の低転位GaN成長層
を得ることができる。（実施例２）さらに残留応力の少ない自然形成的に自立
化するGaN厚膜を得る為に、図４に示すように、基板の
リッジ部１１にもあらかじめ直径0.４μｍ、深さ４μｍ
の溝１２を0.7μｍ間隔で形成したSi基板を用いた。こ
の様な基板上に実施例１と同様の手順でGaNを成長させ
た。成長後、基板の温度を1100℃程度に昇温させた。こ
のときの様子を、図５に示す。リッジ部１３に形成され
た溝１４が図５(a)の様な経過を経て、同図(b)の様に平
板状の空洞１５に変化することによりSi基板１６とGaN
成長層１７が切り離された。これは、表面エネルギーを
最小にするように生じるSiの表面マイグレーションによ
るものである。GaN成長層１７の裏面に残ったSi片１８
はGaN成長層１７の体積に比べ無視できるほど小さい
為、Si片１８がGaN成長層１９に与える熱歪は非常に小
さい。また、試料を1100℃に昇温させると、Siの熱膨張
係数がGaNのそれよりも大きいため、Siに引っ張り歪、G
aNに圧縮歪が加わる。成長層にクラックが入る主な原因
は成長層に引っ張り歪が加わることである。しかし、昇
温過程では降温過程とは逆に、GaN成長層に圧縮歪が入
る。更に、100℃という比較的少ない温度差のため、基
板温度を1100℃に昇温することによるGaN成長層中への
クラックや転位の発生はなかった。この様に成長温度に
非常に近い温度で成長層と基板が分離されることによ
り、降温中の熱膨張係数差に起因する熱歪は非常に少な
いため、クラック密度がほぼ０で試料の曲率半径が10⁴m
m以上であるような、反りの非常に少ない結晶が得られ
た。

【００１８】この方法は、Si基板との熱膨張係数差が比
較的少ないInN(3.7x10^-6/K(a軸))の様な結晶材料をSi溝
付き基板上に成長する場合など、実施例1の様に熱応力
を利用してリッジ部が破壊できない場合に非常に有効な
手段である。（実施例３）本実施例では、Siのコンプライアンス基板
を用いてGaN成長を行った。コンプライアンス基板とし
てはSON（Silicon On Nothing）構造を用いた。SON構造
の場合、Si薄膜の下は全くの空洞であるため下地の影響
は全くない。この様にSi薄膜が非常に歪みやすい構造に
なっている為、SOI基板を用いた場合よりも、比較的厚
いSiの薄膜を用いることが出来る。本発明では0.1μｍ
のSi薄膜を持ち合わせたSON構造基板上にGaNを成長させ
た。本実施例で用いたSON構造を作成する方法を図６を
用いて説明する。初めに、リソグラフィー技術とRIE法
によってシリコン(111)面に溝１９を形成した。溝１９
の形状及び配列の断面図と上面図をそれぞれ図６(a-1)
と(a-2)に示す。直径0.4μm、深さ２μmの円形の溝１９
を0.7μm間隔に形成した幅600μmの領域A２０と、隣り
合った領域A２０に挟まれた1μmの間隔を有する領域B２
１を交互に配置した。領域A２０と領域B２１はSi<211>
方向に平行なストライプ状とした。その後、試料を10to
rrの水素雰囲気中で1100℃で10分間熱処理すると、領域
A２０では大きな空洞２２が形成された。領域B２１が１
μmと比較的広いため隣り合った領域A２０は領域B２１
によって分離された。それぞれの空洞２２の上には、0.
5μm程度の非常に薄いSiの薄膜２３が現れた。その後、
基板表面をエッチングし、Si薄膜２３の厚さを0.1μmと
した。この様な基板に実施例１と同様、HVPE法で基板温
度1000℃にてGaNを成長させた。この時、低温GaN層など
のバッファー層形成や成長前のGaClガスによる基板表面
処理などは行わなかった。なぜなら、成長初期段階にお
いて、GaNはSiと同じ格子定数で成長させることが重要
だからである。歪ながら成長したGaNがある臨界膜厚を
超えると、歪はSiに集中する。このことにより、GaNは
本来の格子定数に戻り歪は緩和される。Si薄膜の結晶性
が悪く転位が存在すると、GaNにも転位が伝播する。し
かし、SON構造のSiは非常に結晶性がよく無転位なのでG
aNにも転位は伝播しなかった。

【００１９】図７にSON基板２４上に成長したGaN層２５
の断面模式図を示す。この場合、GaN成長層２５はSi薄
膜２６から直接縦方向に成長する為、短い時間で所望の
膜厚のGaN層２５を成長させることが出来るという利点
がある。また、GaN層２５が成長するに従いSi薄膜２６
は歪むが、領域B２７は歪まない。このため、機械的に
弱いSi薄膜２６に応力が加わり、Si薄膜が割れた。この
様に、成長しているGaN層２５は基板の影響を全く受け
ずに成長していくことが出来る。また、領域B２１は１
μmと非常に細いので、実施例１同様、温度降下時に発
生する熱応力によって完全に自立化したGaN層が得られ
た。裏面に残されたSi片は弗硝酸で短時間エッチングし
除去した。本実施例で得られた結晶は、SON構造上の成
長層において、幅600μｍにわたりクラック密度がほぼ
０で、10⁴cm^-2以下の低転位密度領域を有していた。

【００２０】また、このGaN厚膜基板は平坦な基板上へ
の成長なので、GaN厚膜の裏面においても非常に平坦性
が優れていた。さらに、所望の膜厚を有し試料の曲率半
径が10 ⁴mm以上と反りが非常に少ない特徴を有する為、G
aN厚膜基板の裏面を研磨加工することなく、成長用基板
として用いることが出来る。この様に本発明により、従
来技術に比べ格段に広い低転位密度領域を有し、且つ、
反りやクラックが非常に少なく、所望の厚さを有し、研
磨による下敷基板剥離工程の不要な自立したGaN厚膜基
板を得ることができた。

【００２１】本実施例では、主旨を逸脱しない限りにお
いて、平板状空洞の幅を変化させることにより、幅が10
00μm以上の低転位GaN成長層を得ることができる。ま
た、任意な空洞形状を容易に作成できるため、任意のス
トライプ方向や任意の形状を有する低転位GaN成長層を
得ることが出来る。（実施例４）図８は本発明の実施の形態に係るGaN系半
導体結晶の形成方法を用いたGaN厚膜基板上に、有機金
属化合物気相成長(MOVPE)法により形成した窒化物系半
導体レーザの素子構造を示す断面模式図である。実施例
１〜３に示す方法でGaN厚膜を成長する際にSiを７×10
¹⁷cm^-3乃至２×10¹⁹cm^-3程度ドーピングしたｎ型GaN厚
膜基板２８上にｎ型GaNエピタキシャル成長層２９、ｎ
型GaAlNエピタキシャル成長層３０、ｎ型GaNエピタキシ
ャル成長層３１、InGaN多重量子井戸(MQW)活性層３２、
ｐ型GaAlNエピタキシャル成長層３３、ｐ型GaNエピタキ
シャル成長層３４、ｐ型GaAlNエピタキシャル成長層３
５、ｐ型GaNエピタキシャル成長層３６、ｎ型GaNエピタ
キシャル成長層３７、ｐ型GaNエピタキシャル成長層３
８、ｐ⁺型GaNエピタキシャル成長層３９を順に堆積させ
た構造を基礎としている。

【００２２】図８に示すようにｎ型GaNエピタキシャル
成長層３７を貫通し、ｐ型GaNエピタキシャル成長層３
６に達する凹部が設けられ、この凹部で分割された二つ
のｎ型GaNエピタキシャル成長層３７が電流ブロック層
を構成している。従って、ｐ型GaNエピタキシャル成長
層３６の凹の部分のみを介して電流が流れ、MQW活性層
３２において効率よくレーザ発光するように構成されて
いる。この部分に転位やクラックが存在すると発光効率
や素子としての寿命が劣化する。MQW活性層３２の両側
をクラッド層となるｎ型GaAlNエピタキシャル成長層３
０及びｐ型GaAlNエピタキシャル成長層３５で挟んだダ
ブルへテロ構造によりキャリアを閉じ込めている。最上
層のｐ+型GaNエピタキシャル層３９は高不純物濃度オー
ミックコンタクト層であり、ｐ+型GaNエピタキシャル成
長層３９には、Ni/Au等のアノード電極４０がオーミッ
ク接触するように形成されている。また、高不純物のｎ
型GaN厚膜基板２８の裏面に直接Ti/Au等のカソード電極
４１がオーミック接触するように形成されている。この
様な構造の半導体レーザを70℃で特性の測定を実施した
ところ、５mWの電力付加条件で連続発振していることが
確認できた。この状態で寿命試験を続行し、動作電流が
2倍になるまでの寿命を測定した。寿命を測定した素子
は全数で500個であったが10000時間の寿命を示した素子
は487個であった。一方、本発明の実施の形態に係るGaN
系半導体素子の製造方法を用いない方法で作成した半導
体レーザは1枚のSi基板上に数多く作成された素子の
内、連続発振する素子は20個だけだあった。また、その
時５V、20mAで室温にて連続発振し、10000時間の寿命を
持つ素子は無かった。従って、本発明の実施の形態に係
るGaN系半導体素子の製造方法は従来の半導体装置の製
造方法に比べ格段の進歩であることが確認できた。この
様に本発明の実施の形態に係るGaN系半導体素子の製造
方法によれば、半導体レーザの動作寿命や歩留まりを飛
躍的に向上させることが分かる。この理由は、10μm以
上にも渡り低転位でクラックのほとんど無い領域の上に
素子を形成した為、凹形状をしたｐ型GaNエピタキシャ
ル成長層３６下のMQW活性層部分に転位が存在する確立
が格段に減少したからである。更に、本実施例３に示す
方法で成長したGaN厚膜基板を用いた場合、素子全体が
低転位になり、転位による漏れ電流などが大幅に減少し
たため、レーザ発振に必要な閾電流が20mAと非常に小さ
い値が得られた。

【００２３】実施例１〜３ではGaN厚膜をHVPE法によっ
て成長させた場合について説明したが、MOCVD法を用い
て成長を行ってもよい。この場合、GaN厚膜成長とその
上に堆積させる半導体レーザ素子構造を、成長を中断す
ることなく連続して作成することが出来る。最上層のｐ
+型GaNエピタキシャル層を成長後、室温まで温度降下す
る際Si基板とGaN厚膜が剥離される。この様に、Si基板
とGaN厚膜基板の剥離過程は、半導体レーザ素子構造作
成前であっても後であっても構わない。本質的に低転位
密度領域が広くクラック密度がほぼ０であり、且つ、成
長後の結晶に残留した熱歪が非常に少なくSi基板との剥
離が容易であることが重要である。この様に、一つの半
導体レーザを作成する為の工程と時間が短縮され、ま
た、歩留まりの改善とSiという安価な基板材料を用いて
いることから、半導体レーザ一つ当たりのコストを大幅
に下げることが出来た。

【００２４】以上の様に、本発明の半導体装置の製造方
法について説明したが、この開示の一部をなす論述及び
図面は、この発明を限定するものであると理解するべき
ではない。この開示から当業者には様々な代替実施の形
式、実施例及び運用技術が明らかとなろう。すなわち、
本発明の半導体装置の製造方法は、上述した半導体レー
ザに限られるものではなく、発光ダイオード(LED)など
の他の半導体発光素子やHEMTやMES形電界効果トランジ
スタ(MESFET)、ヘテロバイポーラトランジスタ(HBT)等
の電子デバイスを製造することが出来る。

【００２５】本発明の実施の形態に係るGaN系半導体結
晶の形成方法により作成したGaN厚膜基板上に40nmのAlN
エピタキシャル成長層、3μmのGaNエピタキシャル成長
層、6nmのAlNエピタキシャル成長層、100nm乃至250nmの
GaNエピタキシャル成長層を順に堆積し、最上層のGaNエ
ピタキシャル成長層にTi/Alから成るソース/ドレイン電
極、及びPt/Au若しくはAl等から成るゲート電極を形成
すれば、GaN/AlNヘテロ接合を用いたHEMTが構成でき
る。あるいはGaN/AlGaNヘテロ接合を用いたHEMTを構成
しても良い。本発明のGaN厚膜基板を用いて製造したこ
れらのHEMTは、チャネル層の結晶性が良好な為、移動度
が高い。従って、高い変換コンダクタンスｇ _ｍを得るこ
とが出来る。

【００２６】このように、本発明では記載していない様
々実施の形態等を含むことは勿論である。従って、本発
明の技術的範囲は上記の説明から妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
低転位密度領域が広く、熱歪による反りやクラックが非
常に少なく、容易に自立化可能なGaN厚膜を少ないプロ
セス工程で成長させることが出来る。また、本発明の半
導体製造方法によって製造した半導体装置では著しい発
光特性・電気的特性・寿命・歩留まり等の向上が得られ
る。

【図面の簡単な説明】

【図１】Si溝付き基板の断面模式図。

【図２】Si溝付き基板へのGaN層の断面模式図。

【図３】リッジ部が破壊される様子。

【図４】溝を設けたリッジ部の断面図。

【図５】Si溝付き基板とGaN成長層が分離される様子。

【図６】SON構造を作る為の初期構造の断面模式図(a-1)
と上面図(a-2)、SON構造が形成される途中経過の断面模
式図(b)、SON構造の断面模式図(c)。

【図７】SON構造を有するSi基板上へのGaN層の断面模式
図。

【図８】GaN厚膜基板上に形成した窒化物系半導体レー
ザ素子構造の断面模式図。

【図９】GaN横方向成長層の断面模式図。

【図１０】熱歪によりサファイア上のGaN厚膜が反って
いる様子。

【図１１】熱歪によりSi上のGaN厚膜が反っている様
子。

【図１２】SOI構造を有するSi基板へ成長したSiGe層の
断面模式図。

【図１３】平板状の空洞を有するSON構造の形成過程。

【図１４】円形の空洞を有するSON構造の形成過程。

【符号の説明】

１、５、１２、１４、１９、５２、６５・・・溝２、８、１１、１３・・・リッジ部３、１６、５９、６４・・・Si基板４、９、１７、２５、５５、５７・・・GaN成長層６、５１・・・転位７・・・溝底面から成長したGaN層１０、１８・・・Si片１５、２２、６６、６７・・・空洞２０・・・領域A ２１、２７・・・領域B ２３、２６、６２・・・Si薄膜２４・・・SON基板２８・・・ｎ型GaN厚膜基板２９、３１、３７・・・ｎ型GaNエピタキシャル成長層３０・・・ｎ型GaAlNエピタキシャル成長層３２・・・InGaN多重量子井戸(MQW)活性層３３、３５・・・ｐ型GaAlNエピタキシャル成長層３４、３６、３８・・・ｐ型GaNエピタキシャル成長層３９・・・ｐ+型GaNエピタキシャル成長層４０・・・Ni/Au等のアノード電極４１・・・Ti/Au等のカソード電極５０・・・横方向成長層５３・・・サファイア基板５４、５８・・・引っ張り歪５６、６０・・・圧縮歪６１・・・SiGeエピタキシャル層６３・・・SiO₂絶縁膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4G077 AA02 BE15 DB05 ED04 ED06 TK01 TK04 TK11 5F045 AA03 AA04 AB14 AC12 AC13 AD14 AF03 AF12 BB12 CA07 CA10 DA67 HA14 5F073 AA74 CA07 CB22 DA05 DA07 DA35

Claims

【特許請求の範囲】

【請求項１】 Si結晶に周期的な溝を形成し、その溝を
有するSi結晶上にGaN系半導体結晶を形成する際、前記
溝の断面形状の幅aと深さbの関係がa/b≦2であり、且
つ、リッジ部の断面形状の幅cと高さbの関係がc/b≦0.5
であることを特徴とするGaN系半導体結晶の形成方法。
【請求項２】前記リッジ部の上面に溝を有することを
特徴とする請求項1記載のGaN系半導体結晶の形成方法。
【請求項３】前記溝部の幅が20μm以上の形状を有
し、前記Si結晶上に形成したGaN系半導体結晶が転位密
度10⁴cm^-2以下の領域を幅10μm以上に渡って有している
ことを特徴とする請求項1記載のGaN系半導体結晶の形成
方法。
【請求項４】 Si結晶表面近傍に複数の平板状の空洞を
形成し、その平板状空洞のSi結晶上にGaN系半導体結晶
を形成する際、前記平板状空洞の断面形状の幅ｘと高さ
ｙの長さの関係がx/y≧2であることを特徴とするGaN系
半導体結晶の形成方法。
【請求項５】前記空洞の幅xが10μm以上で、前記空洞
上面と前記Si結晶表面との厚さが0.5μm以下の形状を有
しており、前記空洞を有するSi結晶上に成長したGaN系
結晶が転位密度10⁴cm^-2以下の領域を幅10μm以上に渡っ
て有していることを特徴とする請求項４記載のGaN系半
導体結晶の形成方法。
【請求項６】 Si結晶に、断面形状の幅aと深さbの関係
がa/b≦2、リッジ部の断面形状の幅cと高さbの関係がc/
b≦0.5の周期的な溝を形成する工程と、この溝を形成し
たSi結晶上にGaN系半導体結晶を結晶成長する工程と、
このGaN系半導体結晶を結晶成長後に、このGaN系半導体
結晶から前記溝付きSi結晶を剥離する工程とを具備する
ことを特徴とするGaN系半導体結晶の形成方法。
【請求項７】 Si結晶表面近傍に、平板状空洞の断面形
状の幅ｘと高さｙの長さの関係がx/y≧2である平板状空
洞を複数形成する工程と、この平板状の空洞を有するSi
結晶上にGaN系半導体結晶を結晶成長する工程と、このG
aN系半導体結晶を結晶成長後に、このGaN系半導体結晶
から前記空洞を有するSi結晶を剥離する工程とを具備す
ることを特徴とするGaN系半導体結晶の形成方法。
【請求項８】 Si結晶に、断面形状の幅aと深さbの関係
がa/b≦2、リッジ部の断面形状の幅cと高さbの関係がc/
b≦0.5の周期的な溝を形成する工程と、この溝を形成し
たSi結晶上にGaN系半導体結晶を結晶成長する工程と、
このGaN系半導体結晶上にGaN系半導体を含む化合物半導
体層を複数結晶成長する工程と、この複数結晶成長後
に、前記GaN系半導体結晶から前記溝付きSi結晶を剥離
する工程とを具備することを特徴とするGaN系半導体素
子の製造方法。
【請求項９】 Si結晶に、断面形状の幅aと深さbの関係
がa/b≦2、リッジ部の断面形状の幅cと高さbの関係がc/
b≦0.5の周期的な溝を形成する工程と、この溝を形成し
たSi結晶上にGaN系半導体結晶を結晶成長する工程と、
このGaN系半導体結晶を形成した後、前記溝付きSi結晶
を剥離する工程と、前記GaN系半導体結晶上にGaN系半導
体を含む化合物半導体層を複数結晶成長する工程とを具
備することを特徴とするGaN系半導体素子の製造方法。
【請求項１０】 Si結晶表面近傍に、平板状空洞の断面
形状の幅ｘと高さｙの長さの関係がx/y≧2である平板状
空洞を複数形成する工程と、この平板状の空洞を有する
Si結晶上にGaN系半導体結晶を結晶成長する工程と、こ
のGaN系半導体結晶上にGaN系半導体を含む化合物半導体
層を複数結晶成長する工程と、この複数結晶成長後に、
前記GaN系半導体結晶から前記空洞を有するSi結晶を剥
離する工程とを具備することを特徴とするGaN系半導体
素子の製造方法。
【請求項１１】 Si結晶表面近傍に、平板状空洞の断面
形状の幅ｘと高さｙの長さの関係がx/y≧2である平板状
空洞を複数形成する工程と、この平板状の空洞を有する
Si結晶上にGaN系半導体結晶を結晶成長する工程と、こ
のGaN系半導体結晶を形成した後、前記平板状の空洞を
有するSi結晶を剥離する工程と、前記GaN系半導体結晶
上にGaN系半導体を含む化合物半導体層を複数結晶成長
する工程とを具備することを特徴とするGaN系半導体素
子の製造方法。
【請求項１２】前記GaN系半導体を含む化合物半導体
を複数結晶成長して、発光素子又は電子デバイスの基本
構造を形成した請求項８、９，１０及び１１のいずれか
に記載のGaN系半導体素子の製造方法。