JP3441415B2 - 半導体結晶の製造方法 - Google Patents
半導体結晶の製造方法Info
- Publication number
- JP3441415B2 JP3441415B2 JP35304499A JP35304499A JP3441415B2 JP 3441415 B2 JP3441415 B2 JP 3441415B2 JP 35304499 A JP35304499 A JP 35304499A JP 35304499 A JP35304499 A JP 35304499A JP 3441415 B2 JP3441415 B2 JP 3441415B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor crystal
- substrate
- growth
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体結晶及びその作
製方法に関し、特に転位欠陥が生じ易い半導体材料を用
いる場合に有用な構造及び方法に関するものである。
製方法に関し、特に転位欠陥が生じ易い半導体材料を用
いる場合に有用な構造及び方法に関するものである。
【０００２】
【従来の技術】ＧａＮ系材料を結晶成長する場合、Ｇａ
Ｎ系材料は格子整合する基板がないためにサファイア、
ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない
基板を用いている。しかしながら、格子整合しないこと
に起因し作製したＧａＮの膜中には1010個／ｃｍ2もの
転位が存在している。近年高輝度の発光ダイオード、半
導体レーザーなどが実現されているが、特性向上を図る
ためには転位密度の低減が望まれている。
Ｎ系材料は格子整合する基板がないためにサファイア、
ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない
基板を用いている。しかしながら、格子整合しないこと
に起因し作製したＧａＮの膜中には1010個／ｃｍ2もの
転位が存在している。近年高輝度の発光ダイオード、半
導体レーザーなどが実現されているが、特性向上を図る
ためには転位密度の低減が望まれている。
【０００３】
【発明が解決しようとする課題】格子定数などの差に起
因した転位などの欠陥を生じさせないためには、結晶成
長する材料と同じ結晶を用いればよい。例えばＧａＮ系
半導体を結晶成長させるにはＧａＮ基板を用いるとよい
が、まだ大型のものが得られておらずサファイアなどを
基板として用いているのが実状である。近年、サファイ
ア上に成長したＧａＮ下地層上に気相成長するにあた
り、前記下地層に部分的なマスクを設けて選択成長する
事でラテラル方向の結晶成長を行わせ、転位密度を低減
した高品質な結晶を得る方法が提案されている（例えば
特開平１０−３１２９７１）。この膜を厚く成長し基板
を分離除去する事でＧａＮ結晶を得る事ができるが、格
子定数の差や熱膨張係数の差によりクラックが発生した
り、基板が割れるといった問題が生じ大面積の基板が得
られていなかった。
因した転位などの欠陥を生じさせないためには、結晶成
長する材料と同じ結晶を用いればよい。例えばＧａＮ系
半導体を結晶成長させるにはＧａＮ基板を用いるとよい
が、まだ大型のものが得られておらずサファイアなどを
基板として用いているのが実状である。近年、サファイ
ア上に成長したＧａＮ下地層上に気相成長するにあた
り、前記下地層に部分的なマスクを設けて選択成長する
事でラテラル方向の結晶成長を行わせ、転位密度を低減
した高品質な結晶を得る方法が提案されている（例えば
特開平１０−３１２９７１）。この膜を厚く成長し基板
を分離除去する事でＧａＮ結晶を得る事ができるが、格
子定数の差や熱膨張係数の差によりクラックが発生した
り、基板が割れるといった問題が生じ大面積の基板が得
られていなかった。
【０００４】また上記方法ではサファイアベース基板上
にバッファー層材料ならびにＧａＮ系材料を結晶成長さ
せ、いったん成長炉から取り出し溝加工を施し、その後
再び結晶成長を行うというステップが必要となることか
ら、製造プロセスが複雑化し新たな問題が発生する。作
業工程が多くなりコストがかかるなどの問題を有してい
た。
にバッファー層材料ならびにＧａＮ系材料を結晶成長さ
せ、いったん成長炉から取り出し溝加工を施し、その後
再び結晶成長を行うというステップが必要となることか
ら、製造プロセスが複雑化し新たな問題が発生する。作
業工程が多くなりコストがかかるなどの問題を有してい
た。
【０００５】本発明は上記問題に鑑み、大面積のＧａＮ
結晶を得る事を目的にしている。また通常のマスク層を
用いるＥＬＯ成長に起因する種々の問題を回避し、かつ
製造工程の簡略化を図ることを目的としている。
結晶を得る事を目的にしている。また通常のマスク層を
用いるＥＬＯ成長に起因する種々の問題を回避し、かつ
製造工程の簡略化を図ることを目的としている。
【０００６】
【課題を解決するための手段】本発明の半導体結晶の製
造方法は、基板の結晶成長面を凹凸面とし、気相成長法
により該凹凸面における凸部の上方部から専ら結晶成長
させることで前記凹凸面が半導体結晶で覆われると共
に、この半導体結晶層と前記凹凸面における凹部との間
に空洞部を具備する積層体を作製し、前記空洞部分にお
いて半導体結晶と基板とを分離することを特徴とするも
のである。この場合、上記半導体結晶がＩｎＧａＡｌＮ
であることが望ましい。
造方法は、基板の結晶成長面を凹凸面とし、気相成長法
により該凹凸面における凸部の上方部から専ら結晶成長
させることで前記凹凸面が半導体結晶で覆われると共
に、この半導体結晶層と前記凹凸面における凹部との間
に空洞部を具備する積層体を作製し、前記空洞部分にお
いて半導体結晶と基板とを分離することを特徴とするも
のである。この場合、上記半導体結晶がＩｎＧａＡｌＮ
であることが望ましい。
【０００７】上記基板の結晶成長面の凸部を、平行なス
トライプ形状からなる凸部とすることが好ましい。さら
に、上記半導体結晶がＩｎＧａＡｌＮであって、かつス
トライプの長手方向が該ＩｎＧａＡｌＮの（１−１０
０）面と垂直であるストライプとすることがより好まし
い。
トライプ形状からなる凸部とすることが好ましい。さら
に、上記半導体結晶がＩｎＧａＡｌＮであって、かつス
トライプの長手方向が該ＩｎＧａＡｌＮの（１−１０
０）面と垂直であるストライプとすることがより好まし
い。
【０００８】本発明にかかる他の半導体結晶の製造方法
は、基板の結晶成長面を凹凸面とし、気相成長法により
該凹凸面における凸部の上方部から専ら結晶成長させる
ことで前記凹凸面を覆う予備半導体結晶を形成し、この
予備半導体結晶の表面を凹凸面とし、該予備半導体結晶
凹凸面における凸部の上方部から専ら結晶成長させるこ
とで前記凹凸面が半導体結晶で覆われると共に、この半
導体結晶層と前記凹凸面における凹部との間に空洞部を
具備する積層体を作製し、前記空洞部分において前記積
層体から前記半導体結晶を分離することを特徴とするも
のである。この場合、前記予備半導体結晶を形成する工
程を複数回繰り返すようにしても良い。
は、基板の結晶成長面を凹凸面とし、気相成長法により
該凹凸面における凸部の上方部から専ら結晶成長させる
ことで前記凹凸面を覆う予備半導体結晶を形成し、この
予備半導体結晶の表面を凹凸面とし、該予備半導体結晶
凹凸面における凸部の上方部から専ら結晶成長させるこ
とで前記凹凸面が半導体結晶で覆われると共に、この半
導体結晶層と前記凹凸面における凹部との間に空洞部を
具備する積層体を作製し、前記空洞部分において前記積
層体から前記半導体結晶を分離することを特徴とするも
のである。この場合、前記予備半導体結晶を形成する工
程を複数回繰り返すようにしても良い。
【０００９】
【作用】本発明は、半導体結晶を成長させるにあたり、
バッファ層等すら形成していない状態の基板に対して凹
凸面を設け、結晶成長当初から実質的に低転位密度領域
を形成可能なラテラル成長を起こす素地面を予め提供し
ておく点に第一の特徴を有する。かかる基板を用いて気
相成長させた場合、成長初期には基板表面全体に原料が
拡散するが、凹部上では結晶成長が生じ難いため、凸部
での成長が優位となり、ひいては凸部から成長した半導
体結晶層に覆われる。この凸部の成長ではＣ軸と平行方
向のいわゆるラテラル成長が起き、低転位密度領域の形
成が達成されることになる。このように低転位密度領域
を有する半導体結晶の成長が、一回行うだけで可能とな
る。
バッファ層等すら形成していない状態の基板に対して凹
凸面を設け、結晶成長当初から実質的に低転位密度領域
を形成可能なラテラル成長を起こす素地面を予め提供し
ておく点に第一の特徴を有する。かかる基板を用いて気
相成長させた場合、成長初期には基板表面全体に原料が
拡散するが、凹部上では結晶成長が生じ難いため、凸部
での成長が優位となり、ひいては凸部から成長した半導
体結晶層に覆われる。この凸部の成長ではＣ軸と平行方
向のいわゆるラテラル成長が起き、低転位密度領域の形
成が達成されることになる。このように低転位密度領域
を有する半導体結晶の成長が、一回行うだけで可能とな
る。
【００１０】また凹部での成長を抑えることができる結
果、基板と半導体結晶との間に空洞部が形成されること
になる。従って、基板と半導体結晶との接触面積を少な
くできるため、格子定数差や熱膨張係数差に起因する歪
を大幅に低減する事が可能となる点に第二の特徴を有す
る。このためクラックや割れの発生を抑えることがで
き、大面積の半導体結晶を得る事ができるようになる。
加えて、上記歪は基板と半導体結晶の接触部分に集中
するため、基板と半導体結晶の分離が効率良く行えると
いう特徴も有するものである。
果、基板と半導体結晶との間に空洞部が形成されること
になる。従って、基板と半導体結晶との接触面積を少な
くできるため、格子定数差や熱膨張係数差に起因する歪
を大幅に低減する事が可能となる点に第二の特徴を有す
る。このためクラックや割れの発生を抑えることがで
き、大面積の半導体結晶を得る事ができるようになる。
加えて、上記歪は基板と半導体結晶の接触部分に集中
するため、基板と半導体結晶の分離が効率良く行えると
いう特徴も有するものである。
【００１１】
【発明の実施の態様】以下図面に基いて、本発明の実施
態様につき詳細に説明する。図１(ａ)乃至(ｄ)は本発明
に係る半導体結晶の製造方法を説明するための断面図で
ある。図において、１は基板であり、２は該基板１上に
気相成長された半導体結晶をそれぞれ示している。基板
１の結晶成長面には凸部１１及び凹部１２が形成されて
おり、前記凸部１１の上方部から専ら結晶成長が行われ
るような構成されている。また凹部１２は、その層から
は実質的に成長し得ないマスク３で覆われている。
態様につき詳細に説明する。図１(ａ)乃至(ｄ)は本発明
に係る半導体結晶の製造方法を説明するための断面図で
ある。図において、１は基板であり、２は該基板１上に
気相成長された半導体結晶をそれぞれ示している。基板
１の結晶成長面には凸部１１及び凹部１２が形成されて
おり、前記凸部１１の上方部から専ら結晶成長が行われ
るような構成されている。また凹部１２は、その層から
は実質的に成長し得ないマスク３で覆われている。
【００１２】本発明でいう基板とは、各種の半導体結晶
層を成長させるためのベースとなる基板であって、格子
整合のためのバッファ層等も未だ形成されていない状態
のものを言う。このような基板としては、サファイア
（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、
ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯな
どを用いることができるが、発明の目的に対応するなら
ばこのほかの材料を用いてもよい。またある面方位の基
板でなくてもその面からｏｆｆしていてもよい。
層を成長させるためのベースとなる基板であって、格子
整合のためのバッファ層等も未だ形成されていない状態
のものを言う。このような基板としては、サファイア
（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、
ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯな
どを用いることができるが、発明の目的に対応するなら
ばこのほかの材料を用いてもよい。またある面方位の基
板でなくてもその面からｏｆｆしていてもよい。
【００１３】基板1上に成長される半導体結晶２として
は種々の半導体材料を用いることができ、ＡｌxＧａ
1-x-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）ではｘ、ｙの
組成比を変化させたＧａＮ、Ｉｎ0.5Ｇａ0.05Ｎなどが
例示できる。
は種々の半導体材料を用いることができ、ＡｌxＧａ
1-x-yＩｎyＮ（０≦ｘ≦１，０≦ｙ≦１）ではｘ、ｙの
組成比を変化させたＧａＮ、Ｉｎ0.5Ｇａ0.05Ｎなどが
例示できる。
【００１４】基板１の結晶成長面に形成される凸部１１
は、その上方部から専ら結晶成長が行われるような形状
とすると有効である。「上方部から専ら結晶成長が行わ
れる」とは、凸部１１の頂点ないし頂面及びその近傍で
の結晶成長が優勢に行い得る状態をいい、成長初期には
凸部１１近傍意外の部分での成長が生じてもよいが最終
的には凸部１１での結晶成長が優勢となることを指す。
は、その上方部から専ら結晶成長が行われるような形状
とすると有効である。「上方部から専ら結晶成長が行わ
れる」とは、凸部１１の頂点ないし頂面及びその近傍で
の結晶成長が優勢に行い得る状態をいい、成長初期には
凸部１１近傍意外の部分での成長が生じてもよいが最終
的には凸部１１での結晶成長が優勢となることを指す。
【００１５】また、凹部１２上に作製するマスク３はそ
の層からは実質的に成長し得ないようにしていればよ
い。「その層からは実質的に成長し得ない」とは結晶成
長が生じ難い状態のことをいい、成長初期には凹部１２
のマスク３上での成長が生じてもよいが最終的には凸部
１１の結晶成長が優勢となることを指す。つまり上方部
を起点としたラテラル成長により低転位密度領域が形成
されればよい。これにより、従来のマスクを要するＥＬ
Ｏと同様の効果を得ることができる。凹部１２上に形成
するこのようなマスク３としては、例えばＳｉＯ２、Ｓ
ｉＮｘ、ＴｉＯ２、ＺｒＯ２などが利用できる。またこ
れら材料の積層構造とすることも可能である。なおここ
では凹部１２にマスク３を形成した例を示したが、マス
ク３を形成せずに凹凸形状のみの基板を用いてもよい。
以下、本発明の半導体結晶の製造方法を、図１〜２を用
いて順を追って説明する。
の層からは実質的に成長し得ないようにしていればよ
い。「その層からは実質的に成長し得ない」とは結晶成
長が生じ難い状態のことをいい、成長初期には凹部１２
のマスク３上での成長が生じてもよいが最終的には凸部
１１の結晶成長が優勢となることを指す。つまり上方部
を起点としたラテラル成長により低転位密度領域が形成
されればよい。これにより、従来のマスクを要するＥＬ
Ｏと同様の効果を得ることができる。凹部１２上に形成
するこのようなマスク３としては、例えばＳｉＯ２、Ｓ
ｉＮｘ、ＴｉＯ２、ＺｒＯ２などが利用できる。またこ
れら材料の積層構造とすることも可能である。なおここ
では凹部１２にマスク３を形成した例を示したが、マス
ク３を形成せずに凹凸形状のみの基板を用いてもよい。
以下、本発明の半導体結晶の製造方法を、図１〜２を用
いて順を追って説明する。
【００１６】図１、２は凸部をストライプ状に形成した
ものの横断面図である。図1では（ａ）図に示すように
溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い場合を例示し
ている。この場合原料ガスが凹部１２及びその近傍に充
分至らず、また凹部１２にはマスク３を施していること
もあって、凸部１２の上方部からしか結晶成長が起こら
ない。図１（ｂ）において、２０はこの結晶成長開始時
の結晶単位を示している。このような状況下、結晶成長
が続くと凸部１１の上方部を起点とし横方向に成長した
膜がつながって、やがて図（ｃ）のように凹部に空洞部
１３を残したまま、基板１の凹凸面を覆うように半導体
結晶２が形成されることになる。この場合、横方向に成
長した部分、つまり凹部１２上部には低転位密度領域が
形成され、作製した膜の高品質化が図れている。
ものの横断面図である。図1では（ａ）図に示すように
溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い場合を例示し
ている。この場合原料ガスが凹部１２及びその近傍に充
分至らず、また凹部１２にはマスク３を施していること
もあって、凸部１２の上方部からしか結晶成長が起こら
ない。図１（ｂ）において、２０はこの結晶成長開始時
の結晶単位を示している。このような状況下、結晶成長
が続くと凸部１１の上方部を起点とし横方向に成長した
膜がつながって、やがて図（ｃ）のように凹部に空洞部
１３を残したまま、基板１の凹凸面を覆うように半導体
結晶２が形成されることになる。この場合、横方向に成
長した部分、つまり凹部１２上部には低転位密度領域が
形成され、作製した膜の高品質化が図れている。
【００１７】このようにして基板１と半導体結晶２とか
らなり、両者の間に空洞部１３を備える積層体を作製し
たら、図１（ｄ）に示すように、空洞部１３が存在する
部分、すなわち基板１の凸部１１の部分で、基板１と半
導体結晶２とを分離することで、必要とする低転位化さ
れた半導体結晶２が得られるものである。この分離の方
法としては、研磨などの方法が代表的に挙げられるが、
半導体結晶を取り出せれば特に限定はない。
らなり、両者の間に空洞部１３を備える積層体を作製し
たら、図１（ｄ）に示すように、空洞部１３が存在する
部分、すなわち基板１の凸部１１の部分で、基板１と半
導体結晶２とを分離することで、必要とする低転位化さ
れた半導体結晶２が得られるものである。この分離の方
法としては、研磨などの方法が代表的に挙げられるが、
半導体結晶を取り出せれば特に限定はない。
【００１８】図２は、溝幅Ｂに対し溝深さ（凸部高さ）
ｈが非常に浅い場合、もしくは凸部１１の幅Ａに対し溝
幅Ｂが非常に広い場合を例示している（図２(ａ)参
照）。この場合、原料ガスは凹部１２のマスク３上及び
その近傍にまで到達し得るため凹部１２での成長が生じ
る可能性はある。しかし、凸部上部での成長に比べ成長
速度は非常に遅い。これはマスク３上に到達した原料が
再びガス中に脱離する割合が多いからである。而して、
凸部１１の上方部からの横方向成長が生じ、図２（ｂ）
に示すように、凸部１１の上方部と凹部１２表面に結晶
単位２０が生成される状態となる。このような状況下、
結晶成長が続くと凸部１１の上方部を起点とし横方向に
成長した膜がつながって、やがて図２（ｃ）のように基
板１の凹凸面を覆うように半導体結晶２が形成されるこ
とになる。この場合、凸部１１を起点とし横方向成長し
た部分が図１に比べ多いため、低転位密度領域の割合が
多く、作製した半導体結晶２全体でみると、図1の例よ
りも高品質化が図れていることになる。このようにして
積層体を作製したら、図２（ｄ）に示すように、空洞部
１３が存在する部分、すなわち基板１の凸部１１の部分
で、基板１と半導体結晶２とを分離することで、必要と
する低転位化された半導体結晶２が得られるものであ
る。
ｈが非常に浅い場合、もしくは凸部１１の幅Ａに対し溝
幅Ｂが非常に広い場合を例示している（図２(ａ)参
照）。この場合、原料ガスは凹部１２のマスク３上及び
その近傍にまで到達し得るため凹部１２での成長が生じ
る可能性はある。しかし、凸部上部での成長に比べ成長
速度は非常に遅い。これはマスク３上に到達した原料が
再びガス中に脱離する割合が多いからである。而して、
凸部１１の上方部からの横方向成長が生じ、図２（ｂ）
に示すように、凸部１１の上方部と凹部１２表面に結晶
単位２０が生成される状態となる。このような状況下、
結晶成長が続くと凸部１１の上方部を起点とし横方向に
成長した膜がつながって、やがて図２（ｃ）のように基
板１の凹凸面を覆うように半導体結晶２が形成されるこ
とになる。この場合、凸部１１を起点とし横方向成長し
た部分が図１に比べ多いため、低転位密度領域の割合が
多く、作製した半導体結晶２全体でみると、図1の例よ
りも高品質化が図れていることになる。このようにして
積層体を作製したら、図２（ｄ）に示すように、空洞部
１３が存在する部分、すなわち基板１の凸部１１の部分
で、基板１と半導体結晶２とを分離することで、必要と
する低転位化された半導体結晶２が得られるものであ
る。
【００１９】本発明にあっては、このような凸部１１で
あれば特に制限はなく各種の形状を採用することができ
る。具体的には、上述したような溝幅Ｂに対し溝深さ
（凸部高さ）ｈが深い場合、溝幅Ｂに対し溝深さ（凸部
高さ）ｈが浅い場合、さらに溝幅Ｂに対し溝深さ（凸部
高さ）ｈが非常に浅い場合、もしくは凸部１１の幅Ａに
対し溝幅Ｂが非常に広い場合など種々の組み合わせを行
う事ができる。特に凸部１１の幅Ａに対し溝幅Ｂが非常
に広い場合、凸部１１上部を起点とし横方向成長した部
分が多くなり、低転位密度領域の割合が多く形成される
点で好ましい。
あれば特に制限はなく各種の形状を採用することができ
る。具体的には、上述したような溝幅Ｂに対し溝深さ
（凸部高さ）ｈが深い場合、溝幅Ｂに対し溝深さ（凸部
高さ）ｈが浅い場合、さらに溝幅Ｂに対し溝深さ（凸部
高さ）ｈが非常に浅い場合、もしくは凸部１１の幅Ａに
対し溝幅Ｂが非常に広い場合など種々の組み合わせを行
う事ができる。特に凸部１１の幅Ａに対し溝幅Ｂが非常
に広い場合、凸部１１上部を起点とし横方向成長した部
分が多くなり、低転位密度領域の割合が多く形成される
点で好ましい。
【００２０】このような凹凸面の形成の態様としては、
島状の点在型の凸部、ストライプ型の凸条からなる凸
部、格子状の凸部、これらを形成する線が曲線である凸
部などが例示できる。これら凸部の態様の中でも、スト
ライプ型の凸条を設ける態様のものは、その作製工程を
簡略化できると共に、規則的なパターンが作製容易であ
る点で好ましい。ストライプの長手方向は任意であって
よいが、基板上に成長させる材料をＧａＮとした場合、
ＧａＮ系材料の＜１１−２０＞方向や＜１−１００＞方
向が好ましい。特に＜１−１００＞方向にした場合、
｛１−１０１｝面などの斜めファセットが形成され難い
ため横方向成長が速くなる。この結果凹凸面を覆うのが
速くなる点で特に好ましい。
島状の点在型の凸部、ストライプ型の凸条からなる凸
部、格子状の凸部、これらを形成する線が曲線である凸
部などが例示できる。これら凸部の態様の中でも、スト
ライプ型の凸条を設ける態様のものは、その作製工程を
簡略化できると共に、規則的なパターンが作製容易であ
る点で好ましい。ストライプの長手方向は任意であって
よいが、基板上に成長させる材料をＧａＮとした場合、
ＧａＮ系材料の＜１１−２０＞方向や＜１−１００＞方
向が好ましい。特に＜１−１００＞方向にした場合、
｛１−１０１｝面などの斜めファセットが形成され難い
ため横方向成長が速くなる。この結果凹凸面を覆うのが
速くなる点で特に好ましい。
【００２１】図1に示すように、本発明にかかる半導体
結晶の製造方法によれば、基板１と半導体結晶２との間
に空洞部１３があり、両者の接触面積を小さくできるた
め、半導体結晶２中における格子定数差や熱膨張係数差
に起因する歪を低減できる。この歪の低減は、基板１と
してサファイアを採用し、その上に半導体結晶２として
のＧａＮ系材料を厚く成長した場合に顕著に発生する反
りを低減させる効果がある。特に、従来法では基板上に
ＧａＮ系材料を結晶成長する際に熱膨張係数差に起因し
た反りやクラックが発生し良質の結晶成長を行えない問
題があったが、空洞部１３の介在による歪低減効果によ
り、この問題を低減できる。
結晶の製造方法によれば、基板１と半導体結晶２との間
に空洞部１３があり、両者の接触面積を小さくできるた
め、半導体結晶２中における格子定数差や熱膨張係数差
に起因する歪を低減できる。この歪の低減は、基板１と
してサファイアを採用し、その上に半導体結晶２として
のＧａＮ系材料を厚く成長した場合に顕著に発生する反
りを低減させる効果がある。特に、従来法では基板上に
ＧａＮ系材料を結晶成長する際に熱膨張係数差に起因し
た反りやクラックが発生し良質の結晶成長を行えない問
題があったが、空洞部１３の介在による歪低減効果によ
り、この問題を低減できる。
【００２２】このように基板１とその上に成長する半導
体結晶２との接触面積を小さくできる事を利用すると、
膜厚を１０μｍ以上、好ましくは１００μｍ以上になる
まで成長した場合は、この小さい接触部に応力が集中す
る結果、この部分から基板１と半導体結晶２との分離が
容易となる。こうしてＧａＮなどの基板が作製可能とな
る。
体結晶２との接触面積を小さくできる事を利用すると、
膜厚を１０μｍ以上、好ましくは１００μｍ以上になる
まで成長した場合は、この小さい接触部に応力が集中す
る結果、この部分から基板１と半導体結晶２との分離が
容易となる。こうしてＧａＮなどの基板が作製可能とな
る。
【００２３】以上、基板１の上に半導体層２を一層だけ
成長する場合について説明したが、転位欠陥をより少な
くするために、同様な工程を２回繰り返すようにしても
よい。即ち、図３に示すように、上記と同様な手法にて
基板１に凸部１１ａ及び凹部へのマスク３ａを設け、そ
の凹凸面を覆うように先ず予備半導体層２ａの結晶成長
を行った後に、該予備半導体層２ａの表面を凹凸面とす
る加工を施し、その上に気相成長により予備半導体層２
ａの凸部１１の上方部から専ら結晶成長するよう、マス
ク３を設けて必要とする半導体結晶２を形成することも
できる。この場合、特に基板１の凸部１１ａと上記予備
半導体層２ａに形成する凸部１１の位置とを、垂直方向
にずらす態様にすれば、半導体結晶２には予備半導体層
２ａの凸部１１ａ上部にある多くの転位が伝播しないこ
とになる。つまり、かかる構成とすれば、半導体結晶２
全域を低転位密度領域とすることができ、より高品質の
半導体層が得られるものである。しかる後、かかる積層
体から半導体結晶２を、空洞部１３の存在部分で分離す
ることで、必要とする半導体結晶２を取り出すことがで
きる。
成長する場合について説明したが、転位欠陥をより少な
くするために、同様な工程を２回繰り返すようにしても
よい。即ち、図３に示すように、上記と同様な手法にて
基板１に凸部１１ａ及び凹部へのマスク３ａを設け、そ
の凹凸面を覆うように先ず予備半導体層２ａの結晶成長
を行った後に、該予備半導体層２ａの表面を凹凸面とす
る加工を施し、その上に気相成長により予備半導体層２
ａの凸部１１の上方部から専ら結晶成長するよう、マス
ク３を設けて必要とする半導体結晶２を形成することも
できる。この場合、特に基板１の凸部１１ａと上記予備
半導体層２ａに形成する凸部１１の位置とを、垂直方向
にずらす態様にすれば、半導体結晶２には予備半導体層
２ａの凸部１１ａ上部にある多くの転位が伝播しないこ
とになる。つまり、かかる構成とすれば、半導体結晶２
全域を低転位密度領域とすることができ、より高品質の
半導体層が得られるものである。しかる後、かかる積層
体から半導体結晶２を、空洞部１３の存在部分で分離す
ることで、必要とする半導体結晶２を取り出すことがで
きる。
【００２４】上記の実施例において、予備半導体層２ａ
の表面をさらに凹凸面とし、その上に同様に気相成長法
により形成される第２の予備半導体層を形成するように
しても良い。或いは、さらに同様の工程を繰り返して、
複数の予備半導体層を多重的に形成するようにしても良
い。このような構成とすれば、上述したような上下間の
凸部の位置調整を意図的に行わずとも、層を重ねる毎に
伝播する転位を漸減させることができ、最終的に成長さ
れる半導体結晶をより高品質化することができる。
の表面をさらに凹凸面とし、その上に同様に気相成長法
により形成される第２の予備半導体層を形成するように
しても良い。或いは、さらに同様の工程を繰り返して、
複数の予備半導体層を多重的に形成するようにしても良
い。このような構成とすれば、上述したような上下間の
凸部の位置調整を意図的に行わずとも、層を重ねる毎に
伝播する転位を漸減させることができ、最終的に成長さ
れる半導体結晶をより高品質化することができる。
【００２５】凸部の形成は、例えば通常のフォトリソグ
ラフイ技術を使って凸部形状に応じてパターン化し、Ｒ
ＩＥ技術等を使ってエッチング加工を行うことで作製で
きる。
ラフイ技術を使って凸部形状に応じてパターン化し、Ｒ
ＩＥ技術等を使ってエッチング加工を行うことで作製で
きる。
【００２６】基板上に半導体層の結晶成長を行う方法は
ＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作
製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する
場合はＭＯＣＶＤ法が好ましい。
ＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作
製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する
場合はＭＯＣＶＤ法が好ましい。
【００２７】基板上に半導体層の結晶成長を行う時の成
長条件（ガス種、成長圧力、成長温度など）は、本発明
の効果が出る範囲内であれば、目的に応じ使い分ければ
よい。
長条件（ガス種、成長圧力、成長温度など）は、本発明
の効果が出る範囲内であれば、目的に応じ使い分ければ
よい。
【００２８】
【実施例】［実施例１］ｃ面サファイア基板上にフォト
レジストのパターニング（幅：２μｍ、周期：６μｍ、
ストライプ方位：ストライプ延伸方向がサファイア基板
の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion
Etching）装置で２μｍの深さまで断面方形型にエッチ
ングした。続いて基板全面にＳｉＯ2膜を０．１μｍ堆
積し、その後リフトオフ工程によりフォトレジスト及び
その上に堆積されたＳｉＯ2膜を除去した。このように
して基板凹部にマスク層を施した。その後、MOVPE装置
に基板を装着し、水素雰囲気下で１１００℃まで昇温
し、サーマルエッチングを行った。その後温度を５００
℃まで下げ、３族原料としてトリメチルガリウム（以下
ＴＭＧ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低
温バッファー層を成長した。つづいて温度を１０００℃
に昇温し原料としてＴＭＧ・アンモニアを、ドーパント
としてシランを１０ｈ流し、ｎ型ＧａＮ層を３０μｍ成
長した。
レジストのパターニング（幅：２μｍ、周期：６μｍ、
ストライプ方位：ストライプ延伸方向がサファイア基板
の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion
Etching）装置で２μｍの深さまで断面方形型にエッチ
ングした。続いて基板全面にＳｉＯ2膜を０．１μｍ堆
積し、その後リフトオフ工程によりフォトレジスト及び
その上に堆積されたＳｉＯ2膜を除去した。このように
して基板凹部にマスク層を施した。その後、MOVPE装置
に基板を装着し、水素雰囲気下で１１００℃まで昇温
し、サーマルエッチングを行った。その後温度を５００
℃まで下げ、３族原料としてトリメチルガリウム（以下
ＴＭＧ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低
温バッファー層を成長した。つづいて温度を１０００℃
に昇温し原料としてＴＭＧ・アンモニアを、ドーパント
としてシランを１０ｈ流し、ｎ型ＧａＮ層を３０μｍ成
長した。
【００２９】得られたＧａＮ結晶を観察したところ、や
や反りの発生があるもののクラックや割れもなく鏡面の
ものが得られた。次に成長後の断面を観察すると、基板
凹部マスク上に若干の成長の痕跡は見られるものの、図
２（ｃ）に示すように凹部に空洞部１３を残したまま基
板１の凹凸面を覆い、平坦になったＧａＮ結晶であっ
た。
や反りの発生があるもののクラックや割れもなく鏡面の
ものが得られた。次に成長後の断面を観察すると、基板
凹部マスク上に若干の成長の痕跡は見られるものの、図
２（ｃ）に示すように凹部に空洞部１３を残したまま基
板１の凹凸面を覆い、平坦になったＧａＮ結晶であっ
た。
【００３０】［比較例１、２］比較のために、通常のｃ
面サファイア基板上に同じ成長条件で成膜したＧａＮ層
と（比較例１）、同じパターンのＳｉＯ2マスクを使っ
てＥＬＯ成長したＧａＮ膜（比較例２）を用意した。成
長後装置から取り出したところ、何も施さずに成長した
サンプルは小さなかけらに割れており多数のクラックが
入っていた。またＥＬＯ成長したものは、割れは無いも
のの大きな反りと多数のクラックが入っていることが認
められた。
面サファイア基板上に同じ成長条件で成膜したＧａＮ層
と（比較例１）、同じパターンのＳｉＯ2マスクを使っ
てＥＬＯ成長したＧａＮ膜（比較例２）を用意した。成
長後装置から取り出したところ、何も施さずに成長した
サンプルは小さなかけらに割れており多数のクラックが
入っていた。またＥＬＯ成長したものは、割れは無いも
のの大きな反りと多数のクラックが入っていることが認
められた。
【００３１】実施例１で得られたＧａＮ結晶及び比較例
２のＥＬＯ成長で得られたＧａＮ結晶を基板から分離す
る作業を行った。まずＧａＮ結晶面を下にし、ワックス
で固定した。その後サファイア基板を研磨にて除去し
た。比較例２のＥＬＯ成長したＧａＮ結晶は、大きな反
りのため均一なサファイアの研磨ができなかった。研磨
の後、ＧａＮ結晶をワックスからはがした所、実施例１
で作製したサンプルはＧａＮ結晶が取り出せたものの比
較例２のＥＬＯ成長したサンプルはＧａＮ結晶が小破片
に割れてしまった。
２のＥＬＯ成長で得られたＧａＮ結晶を基板から分離す
る作業を行った。まずＧａＮ結晶面を下にし、ワックス
で固定した。その後サファイア基板を研磨にて除去し
た。比較例２のＥＬＯ成長したＧａＮ結晶は、大きな反
りのため均一なサファイアの研磨ができなかった。研磨
の後、ＧａＮ結晶をワックスからはがした所、実施例１
で作製したサンプルはＧａＮ結晶が取り出せたものの比
較例２のＥＬＯ成長したサンプルはＧａＮ結晶が小破片
に割れてしまった。
【００３２】［実施例２］実施例１の内、サファイア基
板の分離を行っていないＧａＮ結晶を予備結晶とし、そ
の上に本結晶を成長させた。まず、ＧａＮ予備結晶にフ
ォトレジストのパターニング（幅：２μｍ、周期：６μ
ｍ、ストライプ方位：ＧａＮ基板の＜１−１００＞）を
行い、ＲＩＥ装置で２μｍの深さまで断面方形型にエッ
チングした。この時のパターニングは予備結晶の転位の
多い部分を凹部となるような配置とした。続いて基板全
面にＳｉＯ2膜を０．１μｍ堆積し、その後リフトオフ
工程によりフォトレジスト及びその上に堆積されたＳｉ
Ｏ2膜を除去した。このような加工後、MOVPE装置に基板
を装着し、窒素、水素、アンモニア混合雰囲気下で１０
００℃まで昇温した。その後、原料としてＴＭＧ・アン
モニアを、ドーパントとしてシランを流しｎ型ＧａＮ層
を成長した。その時の成長時間は、通常の凹凸の施して
いない場合のＧａＮ成長における４μｍ厚さの成長に相
当する時間とした。その後サンプルをＨＶＰＥ装置に移
し成長を行い、トータル膜厚２００μｍのＧａＮ結晶と
した。
板の分離を行っていないＧａＮ結晶を予備結晶とし、そ
の上に本結晶を成長させた。まず、ＧａＮ予備結晶にフ
ォトレジストのパターニング（幅：２μｍ、周期：６μ
ｍ、ストライプ方位：ＧａＮ基板の＜１−１００＞）を
行い、ＲＩＥ装置で２μｍの深さまで断面方形型にエッ
チングした。この時のパターニングは予備結晶の転位の
多い部分を凹部となるような配置とした。続いて基板全
面にＳｉＯ2膜を０．１μｍ堆積し、その後リフトオフ
工程によりフォトレジスト及びその上に堆積されたＳｉ
Ｏ2膜を除去した。このような加工後、MOVPE装置に基板
を装着し、窒素、水素、アンモニア混合雰囲気下で１０
００℃まで昇温した。その後、原料としてＴＭＧ・アン
モニアを、ドーパントとしてシランを流しｎ型ＧａＮ層
を成長した。その時の成長時間は、通常の凹凸の施して
いない場合のＧａＮ成長における４μｍ厚さの成長に相
当する時間とした。その後サンプルをＨＶＰＥ装置に移
し成長を行い、トータル膜厚２００μｍのＧａＮ結晶と
した。
【００３３】その後実施例１と同様にサファイア基板を
研磨除去しＧａＮ結晶を得た。成長後表面のピットの評
価を行ったところ８×１０5 cm-3にピットが減少してい
る事がわかった。このように本実施例を繰り返す事によ
り転位密度の低い高品質なＧａＮ結晶が得られる事が確
認できた。
研磨除去しＧａＮ結晶を得た。成長後表面のピットの評
価を行ったところ８×１０5 cm-3にピットが減少してい
る事がわかった。このように本実施例を繰り返す事によ
り転位密度の低い高品質なＧａＮ結晶が得られる事が確
認できた。
【００３４】
【発明の効果】以上説明した通りの本発明の半導体結晶
の製造方法によれば、基板に対して凸部を設け、凹部に
その層からは実質的に成長し得ないマスクで覆うこと
で、結晶成長当初から実質的に低転位密度領域を形成可
能なラテラル成長を優先的に行わせることができる。ま
た基板と結晶成長層の接触面積が少ないことから残留歪
の抑制などの効果により大面積の半導体結晶層の作製が
実現できる。
の製造方法によれば、基板に対して凸部を設け、凹部に
その層からは実質的に成長し得ないマスクで覆うこと
で、結晶成長当初から実質的に低転位密度領域を形成可
能なラテラル成長を優先的に行わせることができる。ま
た基板と結晶成長層の接触面積が少ないことから残留歪
の抑制などの効果により大面積の半導体結晶層の作製が
実現できる。
【００３５】従って通常の成長やマスク層を形成するＥ
ＬＯの厚膜成長では十分なし得なかった大面積成長、軸
の微小チルティングによるラテラル成長部の合体部分の
新たな欠陥の発生の問題やオートドーピングの問題を解
消できる。また、基板に上記加工を施すだけで、一回の
成長でバッファ層成長から発光部等の半導体結晶層の成
長を連続して行えるので、製造プロセスの簡略化が図れ
るという利点もある。特に凹部での成長を抑えることが
出きるため、ラテラル成長の効率が良くなる利点があ
る。このように本発明は、半導体結晶の大面積化、特性
向上、低コスト化の面において極めて有用な効果を奏す
る。
ＬＯの厚膜成長では十分なし得なかった大面積成長、軸
の微小チルティングによるラテラル成長部の合体部分の
新たな欠陥の発生の問題やオートドーピングの問題を解
消できる。また、基板に上記加工を施すだけで、一回の
成長でバッファ層成長から発光部等の半導体結晶層の成
長を連続して行えるので、製造プロセスの簡略化が図れ
るという利点もある。特に凹部での成長を抑えることが
出きるため、ラテラル成長の効率が良くなる利点があ
る。このように本発明は、半導体結晶の大面積化、特性
向上、低コスト化の面において極めて有用な効果を奏す
る。
【図１】本発明にかかる半導体結晶の製造方法を説明す
るための断面図である。
るための断面図である。
【図２】本発明にかかる半導体結晶の製造方法の他の実
施例を説明するための断面図である。
施例を説明するための断面図である。
【図３】本発明にかかる半導体結晶の製造方法の他の実
施例を説明するための断面図である。
施例を説明するための断面図である。
１ 基板
１１ 凸部
１２ 凹部
１３ 空洞部
２ 半導体結晶
２ａ 予備半導体結晶
３ マスク
フロントページの続き
(56)参考文献 特開2000−106455（ＪＰ，Ａ)
特開2001−122693（ＪＰ，Ａ)
特開 昭51−50899（ＪＰ，Ａ)
特開 平７−273048（ＪＰ，Ａ)
特開 平10−287498（ＪＰ，Ａ)
特表2003−511871（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/205
C30B 29/38
Claims (6)
- 【請求項１】 基板の結晶成長面を凹凸面とし、気相成
長法により該凹凸面における凸部の上方部から専ら結晶
成長させることで前記凹凸面が半導体結晶で覆われると
共に、この半導体結晶層と前記凹凸面における凹部との
間に空洞部を具備する積層体を作製し、前記空洞部分に
おいて半導体結晶と基板とを分離することを特徴とする
半導体結晶の製造方法。 - 【請求項２】 上記半導体結晶がＩｎＧａＡｌＮである
ことを特徴とする請求項１記載の半導体結晶の製造方
法。 - 【請求項３】 上記基板の結晶成長面の凸部が、平行な
ストライプ形状からなる凸部であることを特徴とする請
求項１記載の半導体結晶の製造方法。 - 【請求項４】 上記半導体結晶がＩｎＧａＡｌＮであっ
て、かつストライプの長手方向が該ＩｎＧａＡｌＮの
（１−１００）面と垂直であることを特徴とする請求項
3記載の半導体結晶の製造方法。 - 【請求項５】 基板の結晶成長面を凹凸面とし、気相成
長法により該凹凸面における凸部の上方部から専ら結晶
成長させることで前記凹凸面を覆う予備半導体結晶を形
成し、この予備半導体結晶の表面を凹凸面とし、該予備
半導体結晶凹凸面における凸部の上方部から専ら結晶成
長させることで前記凹凸面が半導体結晶で覆われると共
に、この半導体結晶層と前記凹凸面における凹部との間
に空洞部を具備する積層体を作製し、前記空洞部分にお
いて前記積層体から前記半導体結晶を分離することを特
徴とする半導体結晶の製造方法。 - 【請求項６】 請求項５の半導体結晶の製造方法におい
て、予備半導体結晶を形成する工程を複数回繰り返すこ
とを特徴とする半導体結晶の製造方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35304499A JP3441415B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体結晶の製造方法 |
| DE60043122T DE60043122D1 (de) | 1999-03-17 | 2000-03-15 | Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode |
| PCT/JP2000/001588 WO2000055893A1 (fr) | 1999-03-17 | 2000-03-15 | Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur |
| US09/936,683 US6940098B1 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| EP04022766A EP1501118B1 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| DE60030279T DE60030279T2 (de) | 1999-03-17 | 2000-03-15 | Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode |
| EP00909660A EP1184897B8 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| KR1020017011785A KR100677683B1 (ko) | 1999-03-17 | 2000-03-15 | 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법 |
| US10/842,777 US7115486B2 (en) | 1999-03-17 | 2004-05-11 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US11/541,201 US7589001B2 (en) | 1999-03-17 | 2006-09-29 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US11/529,905 US7504324B2 (en) | 1999-03-17 | 2006-09-29 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35304499A JP3441415B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体結晶の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168042A JP2001168042A (ja) | 2001-06-22 |
| JP3441415B2 true JP3441415B2 (ja) | 2003-09-02 |
Family
ID=18428199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35304499A Expired - Lifetime JP3441415B2 (ja) | 1999-03-17 | 1999-12-13 | 半導体結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441415B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150082264A (ko) * | 2012-11-02 | 2015-07-15 | 리켄 | 자외선 발광 다이오드 및 그 제조 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4104305B2 (ja) | 2001-08-07 | 2008-06-18 | 三洋電機株式会社 | 窒化物系半導体チップおよび窒化物系半導体基板 |
| EP1363318A1 (en) | 2001-12-20 | 2003-11-19 | Matsushita Electric Industrial Co., Ltd. | Method for making nitride semiconductor substrate and method for making nitride semiconductor device |
| JP3946541B2 (ja) * | 2002-02-25 | 2007-07-18 | 三菱電線工業株式会社 | 発光装置およびそれを用いた照明装置、ならびに該発光装置の製造方法と設計方法 |
| WO2004064212A1 (ja) | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co. Ltd. | 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法 |
| US7524691B2 (en) * | 2003-01-20 | 2009-04-28 | Panasonic Corporation | Method of manufacturing group III nitride substrate |
| JP2004273661A (ja) | 2003-03-07 | 2004-09-30 | Sumitomo Chem Co Ltd | 窒化ガリウム単結晶基板の製造方法 |
| US7276779B2 (en) * | 2003-11-04 | 2007-10-02 | Hitachi Cable, Ltd. | III-V group nitride system semiconductor substrate |
| KR20050077902A (ko) | 2004-01-29 | 2005-08-04 | 엘지전자 주식회사 | 질화물 반도체 박막의 성장 방법 |
| JP4447344B2 (ja) * | 2004-02-19 | 2010-04-07 | 富士通株式会社 | 半導体装置及びその半導体装置に於ける半導体構造を用いた紫外発光素子及びそれらの製造方法 |
| KR101063696B1 (ko) * | 2004-03-11 | 2011-09-07 | 엘지전자 주식회사 | 질화물 반도체 발광 다이오드의 제조 방법 |
| JP4452167B2 (ja) * | 2004-12-06 | 2010-04-21 | 株式会社豊田中央研究所 | Ｉｉｉ−ｖ族化合物の半導体層を備えている構造物の製造方法 |
| JP2007123927A (ja) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | 発光装置およびそれを用いた照明装置 |
| JP2009071337A (ja) * | 2008-12-29 | 2009-04-02 | Mitsubishi Chemicals Corp | 発光装置およびそれを用いた照明装置 |
| CN102263171B (zh) * | 2011-06-24 | 2013-10-09 | 清华大学 | 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用 |
| KR20140142040A (ko) | 2013-06-03 | 2014-12-11 | 서울바이오시스 주식회사 | 기판 재생 방법 및 재생 기판 |
-
1999
- 1999-12-13 JP JP35304499A patent/JP3441415B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150082264A (ko) * | 2012-11-02 | 2015-07-15 | 리켄 | 자외선 발광 다이오드 및 그 제조 방법 |
| KR102141815B1 (ko) | 2012-11-02 | 2020-08-06 | 리켄 | 자외선 발광 다이오드 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168042A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1947684B1 (en) | Semiconductor base material and method of manufacturing the material | |
| JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| KR100401898B1 (ko) | 결정 성장용 기판 및 이를 이용한 기판 제조방법 | |
| EP1501118B1 (en) | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method | |
| JP3471685B2 (ja) | 半導体基材及びその製造方法 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JP3441415B2 (ja) | 半導体結晶の製造方法 | |
| JP3589200B2 (ja) | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 | |
| JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| JP2003249453A (ja) | 窒化ガリウム基板の製造方法 | |
| JP2000331937A (ja) | 半導体基材及びその作製方法 | |
| JP4766071B2 (ja) | 半導体基材及びその製造方法 | |
| JP2021519743A (ja) | エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法 | |
| JP3698061B2 (ja) | 窒化物半導体基板及びその成長方法 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP4233894B2 (ja) | 半導体単結晶の製造方法 | |
| JP4075867B2 (ja) | 窒化物半導体基板 | |
| JP3471687B2 (ja) | 半導体基材及びその製造方法 | |
| JP2003151908A (ja) | 窒化物半導体基板の製造方法 | |
| JP3823781B2 (ja) | 窒化物半導体基板およびその製造方法 | |
| JP2003257879A (ja) | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 | |
| TWI457985B (zh) | Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof | |
| JP4369782B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3441415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |