JP2003249453A - 窒化ガリウム基板の製造方法 - Google Patents

窒化ガリウム基板の製造方法

Info

Publication number
JP2003249453A
JP2003249453A JP2002358811A JP2002358811A JP2003249453A JP 2003249453 A JP2003249453 A JP 2003249453A JP 2002358811 A JP2002358811 A JP 2002358811A JP 2002358811 A JP2002358811 A JP 2002358811A JP 2003249453 A JP2003249453 A JP 2003249453A
Authority
JP
Japan
Prior art keywords
substrate
gallium nitride
gan
layer
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002358811A
Other languages
English (en)
Other versions
JP4286527B2 (ja
Inventor
William S Wong
エス．ウォン ウィリアム
David K Biegelsen
ケー．ビージェルセン デイビッド
Michael A Kneissl
アー．クナイスル ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2003249453A publication Critical patent/JP2003249453A/ja
Application granted granted Critical
Publication of JP4286527B2 publication Critical patent/JP4286527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 窒化物ベースの半導体構造に用いる窒化ガリ
ウム基板を製造する。 【解決手段】 まずサファイア基板上で窒化ガリウム層
を成長させる。窒化ガリウム層上で、フォトレジストな
どのマスク層、金属層または誘電体層をストライプにパ
ターン形成する。次いで窒化ガリウム層をサファイア基
板までエッチングしてトレンチを形成し、サファイア基
板上に窒化ガリウムの区分領域を設ける。或いは、サフ
ァイア基板上で、予めパターン形成した窒化ガリウム層
上に選択領域を再成長させるとトレンチが得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、窒化物ベー
スの半導体構造物に関し、より詳しくは、サファイア基
板上で成長させエッチングによりストライプを形成した
ＧａＮ層から、ＧａＮ基板を製造する方法に関する。
【０００２】
【従来の技術】３族の窒化物半導体もしくは３〜５族の
半導体としても知られる窒化物ベースの半導体は、周期
表の３族の元素（Ａｌ、Ｇａ、Ｉｎなど）および５族の
元素（Ｎ）でできている。窒化物ベースの半導体は、窒
化ガリウム（ＧａＮ）などの二元化合物、ならびに窒化
アルミニウムガリウム（ＡｌＧａＮ）や窒化インジウム
アルミニウム（ＩｎＧａＮ）などの三元合金、窒化アル
ミニウムガリウムインジウム（ＡｌＧａＩｎＮ）などの
四元合金とすることができる。これらの物質を基板に蒸
着し、光電子工学的デバイス用途の発光体として使用で
きる層状半導体構造物を作製する。窒化物ベースの半導
体は、緑色−青色−紫色−近紫外光スペクトルのうち短
波長可視光の放射に必要な広いバンドギャップを有す
る。
【０００３】ＧａＮをレーザ用構造物の基板として使用
するには大きな障害があり、それは、ＧａＮが比較的低
温で金属ＧａとＮ2ガスとに熱分解する点である。この
ため、窒化物ベースの半導体構造物のために、大面積で
フリースタンドのＧａＮ基板を製造するのは困難であ
る。
【０００４】半導体構造物のための慣用されている基板
材料は、シリコンやヒ化ガリウムである。しかしなが
ら、ＧａＮ結晶構造物は、ＧａＮの成長温度が高いこと
も加わって、ＳｉやＧａＡｓなどの半導体基板上に高品
質の窒化物半導体材料を直接蒸着することを非常に困難
にしている。
【０００５】窒化物ベースの半導体構造物は、現在、サ
ファイアや炭化ケイ素などの同類でない基板上で、薄い
ＧａＮ層をヘテロエピタキシャル成長させることを必要
とする。
【０００６】最も一般的に使用されている成長基板であ
るサファイアは、ＧａＮ−サファイア間の格子や熱膨張
係数の不一致の問題により、ＧａＮ層の品質を今でも制
約している。これら２つの材料では性質が異なることか
ら、薄いＧａＮ層とサファイア基板との界面でずれやス
タッキング障害など、広範囲な欠陥が高密度で生じる。
【０００７】サファイアやＧａＡｓなどの様々な基板上
でヘテロエピタキシャル成長させることで、大面積（直
径５ｃｍ）のＧａＮ基板を製造することができる。一般
的な製造手順では、比較的厚い（８０μｍより厚い）Ｇ
ａＮ層を成長基板に蒸着し、その後で基板を除去するこ
とから成り、こうして窒化物ベースの半導体レーザダイ
オード構造物のためのフリースタンドのＧａＮ基板を製
造する。
【０００８】基板の分離は、ウェット−ケミカルエッチ
ング、ケミカル−メカニカル研磨、レーザ支援によるリ
フトオフなど、多くの技術を用いて行うことができる。
ウェット−ケミカルエッチングおよびケミカル−メカニ
カル研磨は、最初の成長基板を除去するために材料の高
い選択性を必要とする、本質的に低速の工程である。レ
ーザ支援リフトオフ工程は、薄いＧａＮ膜−サファイア
基板のシステムに関しては、化学的支援による手法に比
べ幾分有利である。レーザ手法は光学的に選択的で、空
間制御を行うことができ、比較的高速のリフトオフ技術
である。
【０００９】基板分離の技術がうまく実行されるために
は、処理されるＧａＮ層の品質をその技術自身によって
低下させてはならない。レーザ工程では、パルス照射を
行う間に急激な加熱および冷却があるため、ＧａＮ層に
熱弾性応力が加わり、これによりＧａＮ層が破損するこ
とがある。薄膜の破損は、二軸方向に圧迫されることで
ＧａＮ内に微小割れを生じたり、熱ショックで開始する
微小割れがＧａＮ層中に広がったりすることで発生す
る。
【００１０】基板分離技術に関わりなく、厚いＧａＮ層
をサファイアやＧａＡｓにヘテロエピタキシャル蒸着さ
せる際の固有の問題は、ＧａＮ膜−基板間の熱係数の不
一致に起因する内的応力（サファイアに対する圧縮応力
およびＧａＡｓに対する引っ張り応力）である。
【００１１】ＧａＮ基板を製造するための成長基板の除
去の成否は、成長したＧａＮ層の品質によって一部決ま
る。ヘテロエピタキシ法に関連する複雑さにより、基板
に必要とされるもののような厚いＧａＮ層は一般に微小
割れを有し、それはレーザリフトオフ工程の間に広が
り、増大することもある。内的残留応力とレーザ工程中
に生じる熱弾性応力とが組み合わさると、ＧａＮウェハ
の全領域に割れが広がってしまう。この割れの広がりに
よって、ＧａＮが抑制不能の重大な機械的破損を受け、
或いは少なくとも輪郭のはっきりしない低品質のＧａＮ
基板を生じることになる。
【００１２】絶縁基板を用いれば、窒化物ベースの半導
体レーザやレーザダイオードアレイを安価に構築でき
る。現在は、窒化物ベースの単一レーザ構造物を絶縁サ
ファイア基板上で成長させている。レーザダイオードア
レイに絶縁基板を用いると、レーザダイオードに電気接
点を設ける際に特殊な問題が生じる。導体基板を用いる
場合とは異なり、絶縁基板では、窒化物ベースの半導体
構造物用の共通の裏面接続を設けることができない。こ
のため、絶縁基板上でレーザダイオードへの電気接点を
設けるには、窒化物ベースのレーザダイオード構造物の
同じ側で両方の接点を使用する必要があった。
【００１３】
【発明が解決しようとする課題】本発明の目的は、サフ
ァイア基板上でトレンチパターンを形成した窒化ガリウ
ム層から、窒化ガリウム基板を製造することである。
【００１４】
【課題を解決するための手段】本発明では、まずサファ
イア基板上で窒化ガリウム層を成長させる。窒化ガリウ
ム層上で、フォトレジストなどのマスク層、金属層また
は誘電体層をストライプにパターン形成する。次いで窒
化ガリウム層をサファイア基板までエッチングしてトレ
ンチを形成し、サファイア基板上に窒化ガリウムの区分
領域を設ける。或いは、サファイア基板上で、予めパタ
ーン形成した窒化ガリウム層上に選択領域を再成長させ
るとトレンチが得られる。
【００１５】窒化ガリウム基板をシリコン支持基板に接
着する。次いでレーザリフトオフ工程を用いてサファイ
ア基板を除去し、溶剤を用いて支持基板を除去し、フリ
ースタンドの窒化ガリウム基板を製造する。
【００１６】トレンチに沿った窒化ガリウム基板の縁部
は、窒化ガリウム層の成長過程で開始する割れや欠陥の
終端面となるか、或いは、窒化ガリウムをサファイア成
長基板から分離する際にそれらは広がることになる。
【００１７】
【発明の実施の形態】図１を参照すると、本発明に従う
サファイア（Ａｌ2Ｏ3）基板上の窒化ガリウム（Ｇａ
Ｎ）層が示されている。当分野で周知の有機金属気相エ
ピタキシ法（ＯＭＶＰＥ）や水素化物気相エピタキシ法
（ＨＶＰＥ）などの技術を用いて、サファイア基板上で
窒化ガリウムを成長させる。
【００１８】ＯＭＶＰＥ法による成長は、代表的には直
径５〜７．５ｃｍのサファイア基板１００上で行われ
る。基板１００として、Ｃ面（０００１）またはＡ面
（１１２０）配向のサファイア（Ａｌ2Ｏ3）基板を用い
ることができる。サファイア基板１００は、片面または
両面にエピタキシャル研磨を施した標準仕様とすること
ができ、厚さは通常２００μｍ〜１０００μｍのオーダ
ーである。
【００１９】まず、サファイア基板１００上で、窒化ガ
リウム核形成層１０２を成長させる。次いで、核形成層
１０２上で窒化ガリウム層１０４を成長させる。
【００２０】成長過程における通常の基板温度は、厚さ
約２００Åの薄いＧａＮ核形成層１０２については５５
０℃、ＧａＮ層１０４については１０００℃〜１２００
℃である。通常の蒸着速度は、毎時１μｍ〜毎時２０μ
ｍのオーダーである。厚いＧａＮ層１０４の深さは通常
６０μｍ〜３００μｍの範囲である。また、反応器の圧
力を５０トル（Ｔｏｒｒ）〜１５００トルに制御しても
よい。有機金属プレカーサーとして、３族の元素に関し
てはトリメチルガリウム（ＴＭＧａ）またはトリエチル
ガリウム（ＴＥＧａ）が、窒素源としてアンモニア（Ｎ
Ｈ3）が使用できる。有機金属源のキャリアガスとし
て、水素および／または窒素を使用できる。
【００２１】窒化ガリウム基板が導電性である必要があ
る場合、ＯＭＶＰＥ法による成長過程で、ＧａＮ層１０
４にドーピングを施してもよく、例えば、Ｓｉをドーピ
ングするとＮ形、ＭｇをドーピングするとＰ形になる。
ドープ剤の濃度は通常１０16ｃｍ-3〜１０20ｃｍ-3であ
る。Ｎ形ドーピングの場合はＨ2にＳｉＨ4 １００ｐｐ
ｍを希釈し、Ｐ形ドーピングの場合はシクロペンタジエ
ニルマグネシウム（Ｃｐ2Ｍｇ）を使用する。Ｐ形ドー
プ剤の別の例としてＭｇ、Ｃａ、Ｃ、Ｂｅが挙げられる
が、これらに限定されない。Ｎ形ドープ剤の例としてＳ
ｉ、Ｏ、Ｓｅ、Ｔｅ、Ｎ空位が挙げられるが、これらに
限定されない。
【００２２】厚いＧａＮ層を成長させるための別の蒸着
技術として、当分野でＨＶＰＥ法が周知である。ＨＶＰ
Ｅ法による成長も、通常は直径５〜７．５ｃｍのサファ
イア基板上で行われる。基板１００として、Ｃ面（００
０１）またはＡ面（１１２０）配向のサファイア（Ａｌ
2Ｏ3）基板を用いることができるが、基板の配向はこれ
らに限られない。成長過程における通常の基板温度は、
薄いＧａＮ核形成層１０２については５００℃〜６００
℃、厚いＧａＮ層１０４については１０００℃〜１２０
０℃である。通常の蒸着速度は、毎時１０μｍ〜毎時数
百μｍまでのオーダーである。厚いＧａＮ層１０４の深
さは通常６０μｍ〜３００μｍの範囲である。また、反
応器の圧力を５０トル〜１５００トルに制御してもよ
い。３族の元素源としてＧａＣｌが使用され、それは液
体ガリウム上でＨＣｌガスを流動させると生成する。窒
素源として、アンモニア（ＮＨ3）を使用する。キャリ
アガスとして、水素および／または窒素を使用する。
【００２３】原則として、分子線エピタキシ法（ＭＢ
Ｅ）などの他の蒸着法を採用してもよい。ただし、ＭＢ
Ｅ法では蒸着速度が比較的遅いため、厚いＧａＮ層を形
成するのは難しいであろう。また、上述の蒸着技術を組
み合わせて使用してもよく、例えばＯＭＶＰＥ法を使用
して高品質のＧａＮ核形成層１０２を約１〜２μｍの深
さに成長させ、その後、この核形成層１０２の上にＨＶ
ＰＥ法を用いて非常に厚いＧａＮ層１０４を形成しても
よい。
【００２４】次いで、図２に示すように、プラズマ強化
化学蒸着法（ＰＥＣＶＤ）または電子ビーム蒸着法によ
り、厚さ２００ｎｍの二酸化ケイ素（ＳｉＯ2）エッチ
マスク層１０６をＧａＮ層１０４の上面１０８に蒸着さ
せる。エッチマスク層は、フォトレジストなどの感光性
ポリマー、ニッケルやタングステンなどの金属層、或い
は二酸化ケイ素、窒化ケイ素、シリコンオキシニトリド
などの誘電体材料層とすることができる。
【００２５】次に、標準的なフォトリソグラフィー法を
使用して誘電体層１０６にパターン形成し、化学的支援
によるイオンビームエッチング法（ＣＡＩＢＥ）や反応
性イオンエッチング法（ＲＩＥ）などのドライエッチン
グ技術、もしくはフッ化水素酸（ＨＦ）を用いたウェッ
トエッチングにより、図３に示すようにＧａＮ層１００
の上面１０８にストライプ１１０を形成する。ストライ
プ１１０は、パターン形成されエッチングされた開口１
１２で分けられ、開口１１２の幅は１００Å〜１μｍで
ある。
【００２６】平行ストライプ１１０の幅は通常２００〜
１０００μｍであるが、これはＧａＮ層に沿って不連続
性を形成するのに十分な幅である。ストライプの長さは
特定の寸法に合うよう選択してもよく、また開口１１２
がストライプ１１０を分離するように、ストライプ１１
０の長さを基板の一端から他端にかけて延ばしてもよ
い。ストライプはＧａＮ層の非エッチング部分を保護す
るが、この部分は後の工程でサファイア基板から分離さ
れ、本発明のＧａＮ基板を形成する。
【００２７】図４では、続いて、ウェットケミカルエッ
チングまたはドライエッチングによってストライプ１１
０間の開口１１２部分でＧａＮ層１０４をエッチングし
て離し、トレンチ１１４を形成する。トレンチ１１４
は、ＧａＮ層１０４および１０２の深さに及び、サファ
イア基板１００までエッチングすることによって形成さ
れる。ドライエッチングは、Ａｒ／Ｃｌ2／ＢＣｌ3の混
合気体中で、ＣＡＩＢＥ法、ＲＩＥ法，誘導結合プラズ
マエッチング法（ＩＣＰ）を用いて行なうことができ、
光強化ウェットケミカルエッチングは水酸化カリウム
（ＫＯＨ）および紫外線源を利用して行うことができ
る。
【００２８】得られたエッチングされたトレンチ１１４
は、個々のＧａＮ基板１１６を分離する。個々の窒化ガ
リウム基板１１６は、マスク層ストライプ１１０下のエ
ッチングされていない窒化ガリウム層１０２および１０
４である。エッチマスク層１１０は、アセトンなどの一
般的な溶剤を使用して、或いは酸素雰囲気中でのプラズ
マエッチングにより、各ＧａＮ基板の上面１０８から取
り除かれる。
【００２９】トレンチ１１４をエッチングすることで形
成される個々の基板１１６の側壁１１８は、厚い窒化ガ
リウム層１０４の圧縮応力を緩和し、個々の基板内の微
小割れの終点となる。トレンチ１１４の幅は、パターン
形成されエッチングされた開口１１２の幅と同一の１０
０Å〜１μｍである。トレンチ幅は、側壁１１８と個々
の基板１１６とを分離するのに十分であればよい。
【００３０】エッチマスク層のストライプ１１０は、Ｇ
ａＮ層１０４の上面１０８に平行に配置され、または図
５に示すように、斜交陰影または直交パターンにするこ
とができる。直交ストライプパターンは、圧縮応力を緩
和し微小割れを終止するだけでなく、最終的なフリース
タンドのＧａＮ基板１１６のサイズを最大にしながら、
二軸方向の残留圧縮応力を緩和し、最初の成長表面１０
８に対して垂直なトレンチの側壁１１８から更なる自由
表面も作り出す。
【００３１】図６に示すように、ＧａＮ基板１１６の上
面１２０を接着剤１２４を用いてシリコン（Ｓｉ）支持
基板１２２に接着する。接着剤１２４はシアノアクリレ
ートベースの接着剤とすることができる。或いは、ヒ化
ガリウム（ＧａＡｓ）または任意の硬質材料を支持基板
として使用してもよい。
【００３２】ＧａＮ基板１１６の下面１２６をサファイ
ア基板１００に、上面１２０を支持基板１２２に接着す
る。光散乱を最小化するため、サファイア基板１００の
下面１２８（ＧａＮ基板１１６と反対側の面）を研磨
し、非常になめらかな表面に仕上げる。研磨は、一連の
ダイアモンドパッド（図示せず）を用いて機械的に行な
う。研磨工程において、ダイアモンドの粒度を約３０μ
ｍから０．１μｍまでに漸減してゆく。研磨後の二乗平
均（ｒｍｓ）荒さは通常約２０〜５０Åである。研磨は
支持基板への接着前に行ってもよい。
【００３３】図７に示すように、紫外線エキシマレーザ
１３０からレーザビーム１３２を照射する。このレーザ
ビーム１３２はサファイア基板１００を透過し、サファ
イア基板１００とＧａＮ基板１１６との界面１３４に達
する。サファイアは、レーザから発せられる光ビームの
波長を透過する。
【００３４】エキシマレーザを適宜調節することで、サ
ファイア基板１００とＧａＮ基板１１６との界面１３４
において、薄いＧａＮ層１３６（最初のＧａＮ核形成層
１０２の一部）を分解できる。ＧａＮ層１３６はサファ
イア基板を透過した照射レーザビームによってＧａ金属
とＮ2とに分解する。
【００３５】代表的な例として、３０８ｎｍで作動する
ＸｅＣｌエキシマレーザは、エネルギーが約４００〜５
００ｍｊ／ｃｍ2の範囲、ホモジナイザーを通過した後
のビームサイズが４ｍｍ×４ｍｍのレーザビームを放射
する。ホモジナイザー（図示せず）は、レーザから放射
されたガウス分布ビームを、ビーム均質性に優れたプラ
トー様のレーザビームに変換する。
【００３６】界面の表面をレーザビームで走査すること
で、静止ビームを当てた場合に比べ、ＧａＮ基板のより
広い面積を露光することができる。エキシマレーザは代
表的には５〜１０Ｈｚでパルスされ、通常、ＧａＮ層の
分解に１回のパルスである。サファイア基板１００の下
面１２８が研磨されているため、エキシマレーザはＧａ
Ｎ層１３６を均一に照射できる。
【００３７】ＧａＮ基板とサファイア基板との界面１３
４がレーザビームを吸収し、これによって構造１００と
１１６が、界面１３４の温度がガリウムの融点である３
０℃を超えるまで全面的に加熱され、薄いＧａＮ層１３
６がＧａ金属とＮ2とに分解する。ＧａＮ基板をサファ
イア基板から分離した後、ＧａＮ基板１１６の下面１２
６にＧａ金属が残留していれば、塩酸（ＨＣＬ）水溶液
（ＨＣＬ：Ｈ2Ｏ＝１：１）に浸漬して除去する。
【００３８】レーザ支援によるリフトオフ技術や塩酸浸
漬による表面損傷を修復するには、Ａｒ／Ｃｌ2／ＢＣ
ｌ3の混合気体中でドライエッチングするとＧａＮ基板
１１６の下面１２６が約０．５〜１μｍ除去される。ド
ライエッチングは通常ＣＡＩＢＥ法もしくはＲＩＥ法に
よって行う。ドライエッチングにより発生する表面損傷
を低減するために、ドライエッチング後に低エネルギー
（約４００ｅｖ未満）のＡｒイオンスパッタリングを行
なう。
【００３９】図８に示すように、ＧａＮ基板１１６を支
持基板１２２から分離するために、ＧａＮ基板／支持基
板の構造物をアセトンなどの有機溶媒１３８に浸漬す
る。その後、ＧａＮ基板１１６を標準的なウェハクリー
ニング工程によりクリーニングし、後続工程で窒化物ベ
ースの半導体層を蒸着して半導体デバイス構造物を形成
するための基板を作製する。
【００４０】サファイア基板１００は、次にＧａＮ基板
を製造する際に再使用できる。基板１００は、レーザ１
３０からの光ビーム１３２の波長を透過させ、その表面
上でのＧａＮ層の成長に適した、任意の光透過性材料で
作られる。
【００４１】ＧａＮ基板の別の製造方法は、サファイア
基板上でパターン形成された薄いＧａＮ層上で厚いＧａ
Ｎ層の選択領域を再成長させるものであり、エッチング
を行なわずにＧａＮ基板間にトレンチを形成する。
【００４２】ここで、図９を参照すると、本発明に従っ
た、サファイア基板上の窒化ガリウムの選択領域再成長
が図示されている。基板２００（直径５〜７．５ｃｍ）
として、Ｃ面（０００１）またはＡ面（１１２０）配向
のサファイア（Ａｌ2Ｏ3）基板を用いることができる。
サファイア基板２００の厚さは通常２００μｍ〜１００
０μｍのオーダーである。
【００４３】サファイア基板２００上で、厚さ約２００
Åの薄い窒化ガリウム核形成層２０２を成長させる。次
いで、核形成層２０２上で厚さ約２μｍの窒化ガリウム
層２０４を成長させる。前述したように、ＧａＮ層の成
長はＯＭＶＰＥ法もしくはＨＶＰＥ法により行う。
【００４４】次いで、プラズマ強化化学蒸着法（ＰＥＣ
ＶＤ）または化学蒸着法（ＣＶＤ）により、ＧａＮ層２
０４の上面２０８に、厚さ１００ｎｍの二酸化ケイ素
（ＳｉＯ2）誘電体層２０６を蒸着する。誘電体層とし
て窒化ケイ素またはシリコンオキシニトリドを用いても
よい。或いは、選択領域再成長のマスキング材料とし
て、タングステンなどの金属層を用いてもよい。
【００４５】標準的なフォトリソグラフィー法により二
酸化ケイ素誘電体層２０６にパターン形成し、フッ化水
素酸（ＨＦ）を用いたウェットエッチング技術、もしく
は化学的支援によるイオンビームエッチング法（ＣＡＩ
ＢＥ）や反応性イオンエッチング法（ＲＩＥ）などのド
ライエッチング技術により、図１０に示すようにＧａＮ
層２０４の上面２０８にストライプ２１０を形成する。
【００４６】ストライプ２１０の幅は通常２００〜１０
００μｍであるが、これは後続工程で再成長させるＧａ
Ｎ層が、ストライプを完全に超えて成長しないようにす
るために十分な幅である。二酸化ケイ素ＳｉＯ2の誘電
体ストライプ２１０間の開口２１２は、ＧａＮ層２０４
の上面２０８まで下って延びている。図１１に示された
正方形のストライプパターン２１４は、後続工程で均質
のＧａＮ層が再成長する領域を画定し、代表的には各方
向が０．５〜５ｃｍのオーダーである。開口は、後続工
程で再成長する第２のＧａＮ層の区画を形成する。この
部分が後にサファイア基板から分離され、本発明のＧａ
Ｎ基板が形成される。ストライプパターンは、基板上で
囲まれた領域を画定するのに好適な別の形状（長方形、
六角形など）であってもよい。
【００４７】図１２に示すように、ＯＭＶＰＥ法もしく
はＨＶＰＥ法のいずれかにより、ＧａＮ層２０４の上面
２０８で、平行の誘電体ストライプ２１０間の開口２１
２に、第２の厚いＧａＮ層２１６を成長させる。
【００４８】第２の厚いＧａＮ層２１６の深さは約６０
〜３００μｍである。誘電体ストライプ２１０の幅は、
第２の厚いＧａＮ層２１６がストライプを完全に超えて
成長しないために十分ではあるが、ＧａＮ層２１６がＧ
ａＮ基板２１８を形成するような幅となっている。スト
ライプを完全に超えて成長しないため、ＧａＮ基板２１
８は、第２のＧａＮ層が完全に合体しないことで形成さ
れるトレンチ２２０によって分離される。トレンチ２２
０の幅は約１００Å〜１μｍである。トレンチ幅は、個
々の基板２１８を分離する幅であれば十分である。Ｇａ
Ｎ基板テンプレート２１８を完全に分離するため、ＣＡ
ＩＢＥ法やＲＩＥ法などのドライエッチング技術を用い
て誘電体ストライプ２１０、ＧａＮ層２０４、２０２を
エッチングすることにより、第２のＧａＮ層が完全に合
体しないことで形成されるトレンチ２２０をサファイア
基板まで延ばせる。
【００４９】窒化ガリウムの横方向距離対垂直高さ方向
の成長の比率は、成長温度、成長反応器の圧力、ＧａＮ
の結晶配向に対するストライプの配向により異なるが、
通常は０．５：１〜３：１のオーダーである。従って、
ＧａＮ層が過剰成長し、個々のＧａＮ基板に分離せずに
１つの層として合体することを防ぐため、二酸化ケイ素
ストライプの幅は、過剰成長したＧａＮ層の厚さの１倍
〜６倍広くする必要がある。
【００５０】図１３に示すように、ＧａＮ基板２１８の
上面２２２を、シアノアクリレートベースの接着剤など
の接着剤２２６で、シリコン（Ｓｉ）支持基板２２４に
接着する。或いは、ヒ化ガリウム（ＧａＡｓ）や任意の
硬質材料を支持基板として用いてもよい。
【００５１】ＧａＮ基板２１８の下面２２８をサファイ
ア基板２００に、上面２２２をＳｉ支持基板２２４に接
着する。光散乱を最小化するため、サファイア基板２０
０の下面２３０（ＧａＮ基板と反対側の面）を研磨し、
非常になめらかな表面に仕上げる。
【００５２】図１４に示すように、紫外線エキシマレー
ザ２３２でレーザビーム２３４を照射する。このレーザ
ビーム２３４はサファイア基板２００を透過し、サファ
イア基板２００とＧａＮ基板２１８との界面２３６に達
する。
【００５３】エキシマレーザを適宜調節することで、サ
ファイア基板２００とＧａＮ基板２１８との界面２３６
において、薄いＧａＮ層２３８（最初のＧａＮ核形成層
２０２の一部）を分解できる。ＧａＮ層２３８はサファ
イア基板を透過した照射レーザビームによってＧａ金属
とＮ2とに分解する。
【００５４】ＧａＮ基板とサファイア基板との界面２３
６でレーザビームが吸収され、これによって構造２００
と２１８が、界面２３６の温度がガリウムの融点である
３０℃を超えるまで全面的に加熱され、薄いＧａＮ層２
３８がＧａ金属とＮ2とに分解する。ＧａＮ基板をサフ
ァイア基板から分離した後、ＧａＮ基板２１８の下面２
２８にＧａ金属が残留していれば、塩酸（ＨＣＬ）水溶
液（ＨＣＬ：Ｈ2Ｏ＝１：１）に浸漬して除去する。
【００５５】図１５に示すように、ＧａＮ基板２１８を
支持基板２２４から分離するため、ＧａＮ基板／支持基
板の構造物を有機溶媒２４０に浸漬する。その後、Ｇａ
Ｎ基板２１８を標準的なウェハクリーニング工程により
クリーニングし、後続工程で窒化物ベースの半導体層を
蒸着して半導体デバイス構造物を形成するための基板を
作製する。サファイア基板２００は、次にＧａＮ基板を
製造する際に再使用できる。
【００５６】前述したように、窒化ガリウム基板が導電
性である必要がある場合、ＯＭＶＰＥ法による成長過程
で、ＧａＮ層２１８をＮ形もしくはＰ形にドーピング処
理してもよい。
【００５７】或いは、図１６および図１７に示すよう
に、選択領域再成長工程で、ＧａＮ層における転位密度
を低減する目的でエピタキシャル横方向過剰成長（ＥＬ
Ｏ）を促進するように、サファイア基板２００にＧａＮ
層２０２および２０４を蒸着した後、パターン２１３中
で第２セットの狭い二酸化ケイ素ストライプ２１１を利
用してもよい。
【００５８】ＥＬＯに関する二酸化ケイ素ストライプ２
１１の幅は、通常は１０μｍのオーダーであり、１２μ
ｍの周期を伴う。ＥＬＯ二酸化ケイ素ストライプ２１１
は、正方形のＳｉＯ2パターン２１２の全長にわたって
長さを伸張し、正方形パターン２１０のより大きいスト
ライプ２１０内に収まるようになっている。転位密度の
減少を最大に促進し、ＥＬＯ二酸化ケイ素ストライプ２
１１をＧａＮ層２０４の１０−１０方向に配向すること
が好ましい。図１８に示すように、第２の二酸化ケイ素
ストライプ２１１は、第２の厚いＧａＮ層２１６を再成
長させた後にストライプ２１１が完全に過剰成長できる
よう十分に狭い。
【００５９】或いは、図１９に示す別のＥＬＯパターン
２１５（例えば、表面に直径２μｍの円形開口が４μｍ
のピッチで形成された、もしくはＳｉＯ2で完全に被覆
されたマトリックス）を用いて、転位密度を減少させた
横方向過剰成長を実現してもよい。
【００６０】ＧａＮ層３００をサファイア基板３０２に
蒸着し、図２０に示す簡単な構造とする。トレンチ３０
４は、第１のＧａＮ基板３０６を第２のＧａＮ基板３０
８から分離する。第１のＧａＮ基板３０６と第２のＧａ
Ｎ基板３０８は、ＧａＮ層３００から形成されている。
トレンチ３０４はエッチング、もしくは不完全な選択領
域再成長によって形成される。ヘテロエピタキシ現象
（１つの半導体材料が別の材料に付着する現象。この例
では窒化ガリウムがサファイアに付着する）、または２
つの異なる材料ＧａＮとサファイアとの熱膨張係数の不
一致により、第１のＧａＮ基板３０６中に微小割れ３１
０が発生することとがある。２つの基板間のトレンチ３
０４は、第１のＧａＮ基板３０６に発生した割れ３１０
が第２のＧａＮ基板３０８に及んでいくのを止める。そ
の後、第１のＧａＮ基板３０６は除去されるが、第２の
ＧａＮ基板３０８は後で光電子工学的半導体構造物のた
めに使用できる。
【００６１】気相エピタキシによりサファイア基板に蒸
着された十分な厚さを持つＧａＮ層は、ＧａＮ層中の残
留応力の作用で曲率が大きくなることがある。ＧａＮ層
内の高い（８ＧＰａより大きい）圧縮応力に対処する場
合、深刻な割れや再現性が問題となる。ＧａＮ層の直径
にわたるトレンチまたは１組の平行トレンチは、圧縮応
力を軽減し、基板の曲がりを部分的に取り除く。直交方
向のトレンチまたは１組の平行直交トレンチは、二軸方
向の残留応力に関連する直交方向の曲がりを軽減するこ
とになる。
【００６２】同様に、図２１の簡単な構造では、サファ
イア基板４０８とＳｉ支持基板４１０との間で２つの基
板が結合されているため、第１のＧａＮ基板４０２中の
微小割れ４００は、第２のＧａＮ基板４０６に達するこ
となくトレンチ４０４で止まる。レーザ４１２でリフト
オフを行う際、およびＧａＮ基板４０４と４０６をサフ
ァイア基板４０８から分離する際に、二軸方向の熱弾性
応力に起因して微小割れ４００がＧａＮ基板４０２中に
形成される。
【００６３】単結晶ＧａＮ基板を得ることの利点は、ホ
モエピタキシャルＧａＮベースの薄膜素子をＧａＮ基板
にその後蒸着できる点、そしてレーザダイオードの用途
でミラーファセットを単純に裂くことができる点にあ
る。
【００６４】ＧａＮ層の成長工程またはその後のレーザ
リフトオフ工程で応力に起因するＧａＮ基板内の割れ
は、ストライプトレンチで孤立化する。ドナーであるサ
ファイア基板は再利用できる。
【００６５】成長したＧａＮ基板から絶縁サファイア基
板を分離することにより、後でＧａＮ基板上に成長させ
る窒化物ベースの半導体レーザ構造物に用いる、得られ
たＧａＮ基板に電気接点を簡単に設けることができる。
接点はより導電性の高いＧａＮ基板の両面に付着しても
よく、或いは、絶縁サファイア基板の片面のみに接点を
付着しながら、ＧａＮ基板を用いてそれ自身の上に接点
として使用してもよい。片面に接点を設けたサファイア
基板構造では接続やパッケージ・スキームが複雑とな
り、抵抗ペナルティを広げ、また作業電圧が高くなる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に従った、サファイア基
板上の窒化ガリウム層の側面図である。
【図２】図１の窒化ガリウム層／サファイア基板上の、
フォトレジストなどのエッチマスク層の側面図である。
【図３】窒化ガリウム層／サファイア基板上にパターン
形成した後の、エッチマスクストライプの側面図であ
る。
【図４】エッチマスクを除去した後、エッチングにより
形成された、窒化ガリウム層からサファイア基板にまで
達するトレンチの側面図である。
【図５】図４のエッチマスク層のストライプパターンの
平面図である。
【図６】サファイア基板上で、トレンチパターンを形成
した窒化ガリウム基板に接着された支持基板の側面図で
ある。
【図７】支持基板に接着されトレンチパターンを形成し
た窒化ガリウム基板からサファイア基板を分離するため
のレーザリフトオフ工程の側面図である。
【図８】支持基板から窒化ガリウム基板を分離する工程
の側面図である。
【図９】本発明の第２実施形態に従った、サファイア基
板上の窒化ガリウム層とエッチマスク層の側面図であ
る。
【図１０】図９の窒化ガリウム層／サファイア基板にパ
ターン形成した後の、二酸化ケイ素ストライプの側面図
である。
【図１１】図９のエッチマスク層のストライプパターン
の平面図である。
【図１２】窒化ガリウム層／サファイア基板上でトレン
チにより分離された窒化ガリウム基板の選択領域を再成
長させる工程の側面図である。
【図１３】サファイア基板上で、トレンチパターンを形
成した窒化ガリウム基板に接着された支持基板の側面図
である。
【図１４】支持基板に接着されトレンチパターンを形成
した窒化ガリウム基板からサファイア基板を分離するた
めのレーザリフトオフ工程の側面図である。
【図１５】支持基板から窒化ガリウム基板を分離する工
程の側面図である。
【図１６】図９の窒化ガリウム層／サファイア基板にパ
ターン形成した後の、別のセットの二酸化ケイ素ストラ
イプの側面図である。
【図１７】図１６のエッチマスク層のストライプパター
ンの平面図である。
【図１８】図１６の、窒化ガリウム層／サファイア基板
上でトレンチにより分離された窒化ガリウム基板の選択
領域を再成長させる工程の側面図である。
【図１９】別のエッチマスク層のストライプパターンの
平面図である。
【図２０】サファイア基板上で、窒化ガリウム基板に生
じた微小割れの側面図である。
【図２１】支持基板とサファイア基板との間で、窒化ガ
リウム基板に生じた微小割れの側面図である。
【符号の説明】
１００、２００ サファイア基板 １０４ 窒化ガリウム層 １１６ 窒化ガリウム基板
フロントページの続き (72)発明者 デイビッド ケー．ビージェルセン アメリカ合衆国 94028 カリフォルニア 州 ポートラ ヴァレー ミモウサ ウェ イ 200 (72)発明者 ミヒャエル アー．クナイスル アメリカ合衆国 94041 カリフォルニア 州 マウンテン ビュー シルバン アベ ニュー 750 アパートメント 46 Ｆターム(参考） 4G077 AA03 BE15 DB01 ED06 EE07 FJ03 HA12 TB05 TC16 TC17 TK11 4K030 AA03 AA13 AA17 AA18 AA20 BA08 BA38 BB02 BB12 CA04 LA12 5F045 AA04 AB14 AC08 AC09 AC12 AD14 AD15 AD16 AF09 BB12 CA12 5F073 CA02 DA05 DA22 DA24 DA35

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 窒化物ベースの半導体構造物に用いる窒
    化ガリウム基板の製造方法であって、 サファイア基板に窒化ガリウム層を蒸着するステップ
    と、 前記窒化ガリウム層を通って前記サファイア基板に達す
    る、前記窒化ガリウム層を複数の窒化ガリウム基板に分
    割する少なくとも１つのトレンチをエッチングするステ
    ップと、 前記複数の窒化ガリウム基板の、前記サファイア基板と
    は反対側の面に支持基板を接着するステップと、 前記複数の窒化ガリウム基板から前記サファイア基板を
    取り除くステップと、 前記複数の窒化ガリウム基板から前記支持基板を取り除
    くステップと、を含む、 窒化ガリウム基板の製造方法。
  2. 【請求項２】 前記窒化ガリウム層を前記サファイア基
    板に蒸着した後、前記窒化ガリウム層にパターンを形成
    するステップをさらに含み、 前記複数の窒化ガリウム基板が前記パターンの下に形成
    され、 前記エッチングは前記パターン形成の間に行われる、請
    求項１に記載の方法。
  3. 【請求項３】 窒化物ベースの半導体構造物に用いる窒
    化ガリウム基板の製造方法であって、 サファイア基板に第１の窒化ガリウム層を蒸着するステ
    ップと、 前記第１の窒化ガリウム層にパターンを形成するステッ
    プと、 前記パターン中の開口を通じて前記第１の窒化ガリウム
    層に第２の窒化ガリウム層を蒸着するステップであっ
    て、前記第２の窒化ガリウム層は前記パターンを超えて
    成長し、前記第２の窒化ガリウム層から前記サファイア
    基板に達する、前記第２の窒化ガリウム層を複数の窒化
    ガリウム基板に分割する少なくとも１つのトレンチを形
    成する、第２の窒化ガリウム層を蒸着するステップと、 前記複数の窒化ガリウム基板の、前記サファイア基板と
    は反対側の面に支持基板を接着するステップと、 前記複数の窒化ガリウム基板から前記サファイア基板を
    取り除くステップと、 前記複数の窒化ガリウム基板から前記支持基板を取り除
    くステップと、を含む、 窒化ガリウム基板の製造方法。
JP2002358811A 2001-12-18 2002-12-11 窒化ガリウム基板の製造方法 Expired - Fee Related JP4286527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/017,599 US6617261B2 (en) 2001-12-18 2001-12-18 Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US017599 2001-12-18

Publications (2)

Publication Number Publication Date
JP2003249453A true JP2003249453A (ja) 2003-09-05
JP4286527B2 JP4286527B2 (ja) 2009-07-01

Family

ID=21783483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002358811A Expired - Fee Related JP4286527B2 (ja) 2001-12-18 2002-12-11 窒化ガリウム基板の製造方法

Country Status (2)

Country Link
US (1) US6617261B2 (ja)
JP (1) JP4286527B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2005272203A (ja) * 2004-03-24 2005-10-06 Neomax Co Ltd 膜形成用基板および半導体膜の形成方法
KR100631129B1 (ko) 2005-03-29 2006-10-02 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
JP2009218370A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
US8986497B2 (en) 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6719842B2 (en) * 1998-09-07 2004-04-13 Showa Denko Kabushiki Kaisha Ammonia for use in manufacture of GaN-type compound semiconductor and method for manufacturing GaN-type compound semiconductor
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
US7319247B2 (en) 2000-04-26 2008-01-15 Osram Gmbh Light emitting-diode chip and a method for producing same
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
JP4284188B2 (ja) * 2001-12-20 2009-06-24 パナソニック株式会社 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
AU2002359779A1 (en) * 2001-12-21 2003-07-30 Regents Of The University Of California, The Office Of Technology Transfer Implantation for current confinement in nitride-based vertical optoelectronics
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
KR101363377B1 (ko) * 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7427555B2 (en) * 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
AU2003256522A1 (en) * 2002-12-16 2004-07-29 The Regents Of University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
CN100483612C (zh) * 2003-06-04 2009-04-29 刘明哲 用于制造垂直结构的复合半导体器件的方法
KR100558436B1 (ko) * 2003-06-10 2006-03-10 삼성전기주식회사 질화갈륨 단결정 기판의 제조방법
CN100349305C (zh) * 2003-12-04 2007-11-14 中国科学院半导体研究所 大功率氮化镓基发光二极管的制作方法
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
WO2005104780A2 (en) 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
US7897423B2 (en) * 2004-04-29 2011-03-01 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4964878B2 (ja) * 2005-06-22 2012-07-04 ビンオプテイクス・コーポレイシヨン エッチファセット技術を用いて製造されるＡｌＧａＩｎＮ系レーザ
US7514114B2 (en) * 2005-09-01 2009-04-07 Palo Alto Research Center Incorporated Detecting defective ejector in digital lithography system
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US20090053845A1 (en) * 2005-11-14 2009-02-26 Palo Alto Research Center Incorporated Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7528681B2 (en) * 2005-12-20 2009-05-05 Palo Alto Research Center Incorporated Acoustic devices using an AlGaN piezoelectric region
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
US8513643B2 (en) 2006-09-06 2013-08-20 Palo Alto Research Center Incorporated Mixed alloy defect redirection region and devices including same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
CA2669228C (en) * 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
TW200845135A (en) * 2006-12-12 2008-11-16 Univ California Crystal growth of M-plane and semi-polar planes of (Al, In, Ga, B)N on various substrates
JP4533934B2 (ja) * 2008-01-15 2010-09-01 エプソントヨコム株式会社 振動片及び振動子の製造方法
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI384658B (zh) * 2008-05-08 2013-02-01 High Power Optoelectronics Inc Laser stripping method
CN101599418B (zh) * 2008-06-02 2011-11-30 联胜光电股份有限公司 激光剥离方法
US7955951B2 (en) * 2008-07-08 2011-06-07 High Power Opto, Inc. LED-laser lift-off method
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
US8124993B2 (en) * 2008-12-17 2012-02-28 Palo Alto Research Center Incorporated Selective decomposition of nitride semiconductors to enhance LED light extraction
US8581263B2 (en) * 2008-12-17 2013-11-12 Palo Alto Research Center Incorporated Laser-induced flaw formation in nitride semiconductors
US7749782B1 (en) 2008-12-17 2010-07-06 Palo Alto Research Center Incorporated Laser roughening to improve LED emissions
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
US8000371B2 (en) 2009-09-22 2011-08-16 Palo Alto Research Center Incorporated Vertical surface emitting semiconductor device
TWI381558B (zh) * 2009-10-27 2013-01-01 High Power Optoelectronics Inc Method of laser emitting peeling of light emitting diodes
CN102054767B (zh) * 2009-11-03 2013-02-13 联胜光电股份有限公司 发光二极管激光剥离的方法
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
US20110217505A1 (en) * 2010-02-05 2011-09-08 Teleolux Inc. Low-Defect nitride boules and associated methods
CN102237348B (zh) * 2010-04-20 2015-08-05 鸿富锦精密工业（深圳）有限公司 Led微阵列封装结构及其制造方法
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
US8841207B2 (en) 2011-04-08 2014-09-23 Lux Material Co., Ltd. Reusable substrates for electronic device fabrication and methods thereof
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
US10347609B2 (en) 2012-05-04 2019-07-09 Micron Technology, Inc. Solid-state transducer assemblies with remote converter material for improved light extraction efficiency and associated systems and methods
US8785326B2 (en) 2012-05-29 2014-07-22 Micron Technology, Inc. Methods of separating solid state transducers from substrates and associated devices and systems
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
JP5832058B1 (ja) * 2013-12-20 2015-12-16 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
TW201530757A (zh) * 2013-12-30 2015-08-01 Veeco Instr Inc 用於以結晶氮化物為主之裝置中的工程基板
CN108538969B (zh) * 2018-03-01 2019-09-10 马鞍山杰生半导体有限公司 一种氮化铝层裂纹的消除方法和应用
EP3912184A4 (en) * 2019-01-16 2022-03-02 The Regents of the University of California, A California Corporation PROCEDURE FOR REMOVAL OF DEVICES USING A DIG
CN112967948B (zh) * 2020-08-05 2022-05-20 重庆康佳光电技术研究院有限公司 金属镓去除装置及金属镓去除方法
CN116457921A (zh) * 2023-02-23 2023-07-18 江苏能华微电子科技发展有限公司 一种氮化镓器件制备方法及氮化镓hemt

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5259882U (ja) * 1975-10-29 1977-04-30
US4774850A (en) * 1987-08-24 1988-10-04 Regal Plastics Company Gear shifter cartridge
US5179870A (en) * 1991-12-16 1993-01-19 Chrysler Corporation Shift control lever assembly
US5546775A (en) * 1995-01-18 1996-08-20 Lee; Chi-Yuan Locking device for the automatic shift lever of a car
AU8860698A (en) * 1997-07-11 1999-02-08 Hkr Haas Gmbh & Co Kunststoff Kg Selector lever for an automatic gearbox
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6163557A (en) 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6365428B1 (en) * 2000-06-15 2002-04-02 Sandia Corporation Embedded high-contrast distributed grating structures

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2005272203A (ja) * 2004-03-24 2005-10-06 Neomax Co Ltd 膜形成用基板および半導体膜の形成方法
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
KR100631129B1 (ko) 2005-03-29 2006-10-02 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
JP2009218370A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 半導体装置の製造方法
US8986497B2 (en) 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
US10297503B2 (en) 2009-12-07 2019-05-21 Ipg Photonics Corporation Laser lift off systems and methods
US10974494B2 (en) 2009-12-07 2021-04-13 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
US11239116B2 (en) 2009-12-07 2022-02-01 Ipg Photonics Corporation Laser lift off systems and methods
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法

Also Published As

Publication number Publication date
JP4286527B2 (ja) 2009-07-01
US6617261B2 (en) 2003-09-09
US20030114017A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
JP4286527B2 (ja) 窒化ガリウム基板の製造方法
JP5180050B2 (ja) 半導体素子の製造方法
US8709846B2 (en) Solid state lighting devices and associated methods of manufacturing
US6562701B2 (en) Method of manufacturing nitride semiconductor substrate
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP4444104B2 (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JP5313651B2 (ja) 半導体素子の製造方法
US8148246B2 (en) Method for separating semiconductor layer from substrate
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
GB2460898A (en) ELOG nanotemplates
US20050133798A1 (en) Nitride semiconductor template for light emitting diode and preparation thereof
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
JP2005210066A (ja) 薄膜発光素子およびその製造方法
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4286527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees