JP4286527B2 - 窒化ガリウム基板の製造方法 - Google Patents

窒化ガリウム基板の製造方法 Download PDF

Info

Publication number
JP4286527B2
JP4286527B2 JP2002358811A JP2002358811A JP4286527B2 JP 4286527 B2 JP4286527 B2 JP 4286527B2 JP 2002358811 A JP2002358811 A JP 2002358811A JP 2002358811 A JP2002358811 A JP 2002358811A JP 4286527 B2 JP4286527 B2 JP 4286527B2
Authority
JP
Japan
Prior art keywords
substrate
gallium nitride
gan
layer
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002358811A
Other languages
English (en)
Other versions
JP2003249453A (ja
Inventor
エス．ウォン ウィリアム
ケー．ビージェルセン デイビッド
アー．クナイスル ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2003249453A publication Critical patent/JP2003249453A/ja
Application granted granted Critical
Publication of JP4286527B2 publication Critical patent/JP4286527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は一般に、窒化物ベースの半導体構造物に関し、より詳しくは、サファイア基板上で成長させエッチングによりストライプを形成したＧａＮ層から、ＧａＮ基板を製造する方法に関する。
【０００２】
【従来の技術】
３族の窒化物半導体もしくは３〜５族の半導体としても知られる窒化物ベースの半導体は、周期表の３族の元素（Ａｌ、Ｇａ、Ｉｎなど）および５族の元素（Ｎ）でできている。窒化物ベースの半導体は、窒化ガリウム（ＧａＮ）などの二元化合物、ならびに窒化アルミニウムガリウム（ＡｌＧａＮ）や窒化インジウムアルミニウム（ＩｎＧａＮ）などの三元合金、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）などの四元合金とすることができる。これらの物質を基板に蒸着し、光電子工学的デバイス用途の発光体として使用できる層状半導体構造物を作製する。窒化物ベースの半導体は、緑色−青色−紫色−近紫外光スペクトルのうち短波長可視光の放射に必要な広いバンドギャップを有する。
【０００３】
ＧａＮをレーザ用構造物の基板として使用するには大きな障害があり、それは、ＧａＮが比較的低温で金属ＧａとＮ2ガスとに熱分解する点である。このため、窒化物ベースの半導体構造物のために、大面積でフリースタンドのＧａＮ基板を製造するのは困難である。
【０００４】
半導体構造物のための慣用されている基板材料は、シリコンやヒ化ガリウムである。しかしながら、ＧａＮ結晶構造物は、ＧａＮの成長温度が高いことも加わって、ＳｉやＧａＡｓなどの半導体基板上に高品質の窒化物半導体材料を直接蒸着することを非常に困難にしている。
【０００５】
窒化物ベースの半導体構造物は、現在、サファイアや炭化ケイ素などの同類でない基板上で、薄いＧａＮ層をヘテロエピタキシャル成長させることを必要とする。
【０００６】
最も一般的に使用されている成長基板であるサファイアは、ＧａＮ−サファイア間の格子や熱膨張係数の不一致の問題により、ＧａＮ層の品質を今でも制約している。これら２つの材料では性質が異なることから、薄いＧａＮ層とサファイア基板との界面でずれやスタッキング障害など、広範囲な欠陥が高密度で生じる。
【０００７】
サファイアやＧａＡｓなどの様々な基板上でヘテロエピタキシャル成長させることで、大面積（直径５ｃｍ）のＧａＮ基板を製造することができる。一般的な製造手順では、比較的厚い（８０μｍより厚い）ＧａＮ層を成長基板に蒸着し、その後で基板を除去することから成り、こうして窒化物ベースの半導体レーザダイオード構造物のためのフリースタンドのＧａＮ基板を製造する。
【０００８】
基板の分離は、ウェット−ケミカルエッチング、ケミカル−メカニカル研磨、レーザ支援によるリフトオフなど、多くの技術を用いて行うことができる。ウェット−ケミカルエッチングおよびケミカル−メカニカル研磨は、最初の成長基板を除去するために材料の高い選択性を必要とする、本質的に低速の工程である。レーザ支援リフトオフ工程は、薄いＧａＮ膜−サファイア基板のシステムに関しては、化学的支援による手法に比べ幾分有利である。レーザ手法は光学的に選択的で、空間制御を行うことができ、比較的高速のリフトオフ技術である。
【０００９】
基板分離の技術がうまく実行されるためには、処理されるＧａＮ層の品質をその技術自身によって低下させてはならない。レーザ工程では、パルス照射を行う間に急激な加熱および冷却があるため、ＧａＮ層に熱弾性応力が加わり、これによりＧａＮ層が破損することがある。薄膜の破損は、二軸方向に圧迫されることでＧａＮ内に微小割れを生じたり、熱ショックで開始する微小割れがＧａＮ層中に広がったりすることで発生する。
【００１０】
基板分離技術に関わりなく、厚いＧａＮ層をサファイアやＧａＡｓにヘテロエピタキシャル蒸着させる際の固有の問題は、ＧａＮ膜−基板間の熱係数の不一致に起因する内的応力（サファイアに対する圧縮応力およびＧａＡｓに対する引っ張り応力）である。
【００１１】
ＧａＮ基板を製造するための成長基板の除去の成否は、成長したＧａＮ層の品質によって一部決まる。ヘテロエピタキシ法に関連する複雑さにより、基板に必要とされるもののような厚いＧａＮ層は一般に微小割れを有し、それはレーザリフトオフ工程の間に広がり、増大することもある。内的残留応力とレーザ工程中に生じる熱弾性応力とが組み合わさると、ＧａＮウェハの全領域に割れが広がってしまう。この割れの広がりによって、ＧａＮが抑制不能の重大な機械的破損を受け、或いは少なくとも輪郭のはっきりしない低品質のＧａＮ基板を生じることになる。
【００１２】
絶縁基板を用いれば、窒化物ベースの半導体レーザやレーザダイオードアレイを安価に構築できる。現在は、窒化物ベースの単一レーザ構造物を絶縁サファイア基板上で成長させている。レーザダイオードアレイに絶縁基板を用いると、レーザダイオードに電気接点を設ける際に特殊な問題が生じる。導体基板を用いる場合とは異なり、絶縁基板では、窒化物ベースの半導体構造物用の共通の裏面接続を設けることができない。このため、絶縁基板上でレーザダイオードへの電気接点を設けるには、窒化物ベースのレーザダイオード構造物の同じ側で両方の接点を使用する必要があった。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、サファイア基板上でトレンチパターンを形成した窒化ガリウム層から、窒化ガリウム基板を製造することである。
【００１４】
【課題を解決するための手段】
本発明では、まずサファイア基板上で窒化ガリウム層を成長させる。窒化ガリウム層上で、フォトレジストなどのマスク層、金属層または誘電体層をストライプにパターン形成する。次いで窒化ガリウム層をサファイア基板までエッチングしてトレンチを形成し、サファイア基板上に窒化ガリウムの区分領域を設ける。或いは、サファイア基板上で、予めパターン形成した窒化ガリウム層上に選択領域を再成長させるとトレンチが得られる。
【００１５】
窒化ガリウム基板をシリコン支持基板に接着する。次いでレーザリフトオフ工程を用いてサファイア基板を除去し、溶剤を用いて支持基板を除去し、フリースタンドの窒化ガリウム基板を製造する。
【００１６】
トレンチに沿った窒化ガリウム基板の縁部は、窒化ガリウム層の成長過程で開始する割れや欠陥の終端面となるか、或いは、窒化ガリウムをサファイア成長基板から分離する際にそれらは広がることになる。
【００１７】
【発明の実施の形態】
図１を参照すると、本発明に従うサファイア（Ａｌ2Ｏ3）基板上の窒化ガリウム（ＧａＮ）層が示されている。当分野で周知の有機金属気相エピタキシ法（ＯＭＶＰＥ）や水素化物気相エピタキシ法（ＨＶＰＥ）などの技術を用いて、サファイア基板上で窒化ガリウムを成長させる。
【００１８】
ＯＭＶＰＥ法による成長は、代表的には直径５〜７．５ｃｍのサファイア基板１００上で行われる。基板１００として、Ｃ面（０００１）またはＡ面（１１２０）配向のサファイア（Ａｌ2Ｏ3）基板を用いることができる。サファイア基板１００は、片面または両面にエピタキシャル研磨を施した標準仕様とすることができ、厚さは通常２００μｍ〜１０００μｍのオーダーである。
【００１９】
まず、サファイア基板１００上で、窒化ガリウム核形成層１０２を成長させる。次いで、核形成層１０２上で窒化ガリウム層１０４を成長させる。
【００２０】
成長過程における通常の基板温度は、厚さ約２００Åの薄いＧａＮ核形成層１０２については５５０℃、ＧａＮ層１０４については１０００℃〜１２００℃である。通常の蒸着速度は、毎時１μｍ〜毎時２０μｍのオーダーである。厚いＧａＮ層１０４の深さは通常６０μｍ〜３００μｍの範囲である。また、反応器の圧力を５０トル（Ｔｏｒｒ）〜１５００トルに制御してもよい。有機金属プレカーサーとして、３族の元素に関してはトリメチルガリウム（ＴＭＧａ）またはトリエチルガリウム（ＴＥＧａ）が、窒素源としてアンモニア（ＮＨ3）が使用できる。有機金属源のキャリアガスとして、水素および／または窒素を使用できる。
【００２１】
窒化ガリウム基板が導電性である必要がある場合、ＯＭＶＰＥ法による成長過程で、ＧａＮ層１０４にドーピングを施してもよく、例えば、ＳｉをドーピングするとＮ形、ＭｇをドーピングするとＰ形になる。ドープ剤の濃度は通常１０16ｃｍ-3〜１０20ｃｍ-3である。Ｎ形ドーピングの場合はＨ2にＳｉＨ4 １００ｐｐｍを希釈し、Ｐ形ドーピングの場合はシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を使用する。Ｐ形ドープ剤の別の例としてＭｇ、Ｃａ、Ｃ、Ｂｅが挙げられるが、これらに限定されない。Ｎ形ドープ剤の例としてＳｉ、Ｏ、Ｓｅ、Ｔｅ、Ｎ空位が挙げられるが、これらに限定されない。
【００２２】
厚いＧａＮ層を成長させるための別の蒸着技術として、当分野でＨＶＰＥ法が周知である。ＨＶＰＥ法による成長も、通常は直径５〜７．５ｃｍのサファイア基板上で行われる。基板１００として、Ｃ面（０００１）またはＡ面（１１２０）配向のサファイア（Ａｌ2Ｏ3）基板を用いることができるが、基板の配向はこれらに限られない。成長過程における通常の基板温度は、薄いＧａＮ核形成層１０２については５００℃〜６００℃、厚いＧａＮ層１０４については１０００℃〜１２００℃である。通常の蒸着速度は、毎時１０μｍ〜毎時数百μｍまでのオーダーである。厚いＧａＮ層１０４の深さは通常６０μｍ〜３００μｍの範囲である。また、反応器の圧力を５０トル〜１５００トルに制御してもよい。３族の元素源としてＧａＣｌが使用され、それは液体ガリウム上でＨＣｌガスを流動させると生成する。窒素源として、アンモニア（ＮＨ3）を使用する。キャリアガスとして、水素および／または窒素を使用する。
【００２３】
原則として、分子線エピタキシ法（ＭＢＥ）などの他の蒸着法を採用してもよい。ただし、ＭＢＥ法では蒸着速度が比較的遅いため、厚いＧａＮ層を形成するのは難しいであろう。また、上述の蒸着技術を組み合わせて使用してもよく、例えばＯＭＶＰＥ法を使用して高品質のＧａＮ核形成層１０２を約１〜２μｍの深さに成長させ、その後、この核形成層１０２の上にＨＶＰＥ法を用いて非常に厚いＧａＮ層１０４を形成してもよい。
【００２４】
次いで、図２に示すように、プラズマ強化化学蒸着法（ＰＥＣＶＤ）または電子ビーム蒸着法により、厚さ２００ｎｍの二酸化ケイ素（ＳｉＯ2）エッチマスク層１０６をＧａＮ層１０４の上面１０８に蒸着させる。エッチマスク層は、フォトレジストなどの感光性ポリマー、ニッケルやタングステンなどの金属層、或いは二酸化ケイ素、窒化ケイ素、シリコンオキシニトリドなどの誘電体材料層とすることができる。
【００２５】
次に、標準的なフォトリソグラフィー法を使用して誘電体層１０６にパターン形成し、化学的支援によるイオンビームエッチング法（ＣＡＩＢＥ）や反応性イオンエッチング法（ＲＩＥ）などのドライエッチング技術、もしくはフッ化水素酸（ＨＦ）を用いたウェットエッチングにより、図３に示すようにＧａＮ層１００の上面１０８にストライプ１１０を形成する。ストライプ１１０は、パターン形成されエッチングされた開口１１２で分けられ、開口１１２の幅は１００Å〜１μｍである。
【００２６】
平行ストライプ１１０の幅は通常２００〜１０００μｍであるが、これはＧａＮ層に沿って不連続性を形成するのに十分な幅である。ストライプの長さは特定の寸法に合うよう選択してもよく、また開口１１２がストライプ１１０を分離するように、ストライプ１１０の長さを基板の一端から他端にかけて延ばしてもよい。ストライプはＧａＮ層の非エッチング部分を保護するが、この部分は後の工程でサファイア基板から分離され、本発明のＧａＮ基板を形成する。
【００２７】
図４では、続いて、ウェットケミカルエッチングまたはドライエッチングによってストライプ１１０間の開口１１２部分でＧａＮ層１０４をエッチングして離し、トレンチ１１４を形成する。トレンチ１１４は、ＧａＮ層１０４および１０２の深さに及び、サファイア基板１００までエッチングすることによって形成される。ドライエッチングは、Ａｒ／Ｃｌ2／ＢＣｌ3の混合気体中で、ＣＡＩＢＥ法、ＲＩＥ法，誘導結合プラズマエッチング法（ＩＣＰ）を用いて行なうことができ、光強化ウェットケミカルエッチングは水酸化カリウム（ＫＯＨ）および紫外線源を利用して行うことができる。
【００２８】
得られたエッチングされたトレンチ１１４は、個々のＧａＮ基板１１６を分離する。個々の窒化ガリウム基板１１６は、マスク層ストライプ１１０下のエッチングされていない窒化ガリウム層１０２および１０４である。エッチマスク層１１０は、アセトンなどの一般的な溶剤を使用して、或いは酸素雰囲気中でのプラズマエッチングにより、各ＧａＮ基板の上面１０８から取り除かれる。
【００２９】
トレンチ１１４をエッチングすることで形成される個々の基板１１６の側壁１１８は、厚い窒化ガリウム層１０４の圧縮応力を緩和し、個々の基板内の微小割れの終点となる。トレンチ１１４の幅は、パターン形成されエッチングされた開口１１２の幅と同一の１００Å〜１μｍである。トレンチ幅は、側壁１１８と個々の基板１１６とを分離するのに十分であればよい。
【００３０】
エッチマスク層のストライプ１１０は、ＧａＮ層１０４の上面１０８に平行に配置され、または図５に示すように、斜交陰影または直交パターンにすることができる。直交ストライプパターンは、圧縮応力を緩和し微小割れを終止するだけでなく、最終的なフリースタンドのＧａＮ基板１１６のサイズを最大にしながら、二軸方向の残留圧縮応力を緩和し、最初の成長表面１０８に対して垂直なトレンチの側壁１１８から更なる自由表面も作り出す。
【００３１】
図６に示すように、ＧａＮ基板１１６の上面１２０を接着剤１２４を用いてシリコン（Ｓｉ）支持基板１２２に接着する。接着剤１２４はシアノアクリレートベースの接着剤とすることができる。或いは、ヒ化ガリウム（ＧａＡｓ）または任意の硬質材料を支持基板として使用してもよい。
【００３２】
ＧａＮ基板１１６の下面１２６をサファイア基板１００に、上面１２０を支持基板１２２に接着する。光散乱を最小化するため、サファイア基板１００の下面１２８（ＧａＮ基板１１６と反対側の面）を研磨し、非常になめらかな表面に仕上げる。研磨は、一連のダイアモンドパッド（図示せず）を用いて機械的に行なう。研磨工程において、ダイアモンドの粒度を約３０μｍから０．１μｍまでに漸減してゆく。研磨後の二乗平均（ｒｍｓ）荒さは通常約２０〜５０Åである。研磨は支持基板への接着前に行ってもよい。
【００３３】
図７に示すように、紫外線エキシマレーザ１３０からレーザビーム１３２を照射する。このレーザビーム１３２はサファイア基板１００を透過し、サファイア基板１００とＧａＮ基板１１６との界面１３４に達する。サファイアは、レーザから発せられる光ビームの波長を透過する。
【００３４】
エキシマレーザを適宜調節することで、サファイア基板１００とＧａＮ基板１１６との界面１３４において、薄いＧａＮ層１３６（最初のＧａＮ核形成層１０２の一部）を分解できる。ＧａＮ層１３６はサファイア基板を透過した照射レーザビームによってＧａ金属とＮ2とに分解する。
【００３５】
代表的な例として、３０８ｎｍで作動するＸｅＣｌエキシマレーザは、エネルギーが約４００〜５００ｍｊ／ｃｍ2の範囲、ホモジナイザーを通過した後のビームサイズが４ｍｍ×４ｍｍのレーザビームを放射する。ホモジナイザー（図示せず）は、レーザから放射されたガウス分布ビームを、ビーム均質性に優れたプラトー様のレーザビームに変換する。
【００３６】
界面の表面をレーザビームで走査することで、静止ビームを当てた場合に比べ、ＧａＮ基板のより広い面積を露光することができる。エキシマレーザは代表的には５〜１０Ｈｚでパルスされ、通常、ＧａＮ層の分解に１回のパルスである。サファイア基板１００の下面１２８が研磨されているため、エキシマレーザはＧａＮ層１３６を均一に照射できる。
【００３７】
ＧａＮ基板とサファイア基板との界面１３４がレーザビームを吸収し、これによって構造１００と１１６が、界面１３４の温度がガリウムの融点である３０℃を超えるまで全面的に加熱され、薄いＧａＮ層１３６がＧａ金属とＮ2とに分解する。ＧａＮ基板をサファイア基板から分離した後、ＧａＮ基板１１６の下面１２６にＧａ金属が残留していれば、塩酸（ＨＣＬ）水溶液（ＨＣＬ：Ｈ2Ｏ＝１：１）に浸漬して除去する。
【００３８】
レーザ支援によるリフトオフ技術や塩酸浸漬による表面損傷を修復するには、Ａｒ／Ｃｌ2／ＢＣｌ3の混合気体中でドライエッチングするとＧａＮ基板１１６の下面１２６が約０．５〜１μｍ除去される。ドライエッチングは通常ＣＡＩＢＥ法もしくはＲＩＥ法によって行う。ドライエッチングにより発生する表面損傷を低減するために、ドライエッチング後に低エネルギー（約４００ｅｖ未満）のＡｒイオンスパッタリングを行なう。
【００３９】
図８に示すように、ＧａＮ基板１１６を支持基板１２２から分離するために、ＧａＮ基板／支持基板の構造物をアセトンなどの有機溶媒１３８に浸漬する。その後、ＧａＮ基板１１６を標準的なウェハクリーニング工程によりクリーニングし、後続工程で窒化物ベースの半導体層を蒸着して半導体デバイス構造物を形成するための基板を作製する。
【００４０】
サファイア基板１００は、次にＧａＮ基板を製造する際に再使用できる。基板１００は、レーザ１３０からの光ビーム１３２の波長を透過させ、その表面上でのＧａＮ層の成長に適した、任意の光透過性材料で作られる。
【００４１】
ＧａＮ基板の別の製造方法は、サファイア基板上でパターン形成された薄いＧａＮ層上で厚いＧａＮ層の選択領域を再成長させるものであり、エッチングを行なわずにＧａＮ基板間にトレンチを形成する。
【００４２】
ここで、図９を参照すると、本発明に従った、サファイア基板上の窒化ガリウムの選択領域再成長が図示されている。基板２００（直径５〜７．５ｃｍ）として、Ｃ面（０００１）またはＡ面（１１２０）配向のサファイア（Ａｌ2Ｏ3）基板を用いることができる。サファイア基板２００の厚さは通常２００μｍ〜１０００μｍのオーダーである。
【００４３】
サファイア基板２００上で、厚さ約２００Åの薄い窒化ガリウム核形成層２０２を成長させる。次いで、核形成層２０２上で厚さ約２μｍの窒化ガリウム層２０４を成長させる。前述したように、ＧａＮ層の成長はＯＭＶＰＥ法もしくはＨＶＰＥ法により行う。
【００４４】
次いで、プラズマ強化化学蒸着法（ＰＥＣＶＤ）または化学蒸着法（ＣＶＤ）により、ＧａＮ層２０４の上面２０８に、厚さ１００ｎｍの二酸化ケイ素（ＳｉＯ2）誘電体層２０６を蒸着する。誘電体層として窒化ケイ素またはシリコンオキシニトリドを用いてもよい。或いは、選択領域再成長のマスキング材料として、タングステンなどの金属層を用いてもよい。
【００４５】
標準的なフォトリソグラフィー法により二酸化ケイ素誘電体層２０６にパターン形成し、フッ化水素酸（ＨＦ）を用いたウェットエッチング技術、もしくは化学的支援によるイオンビームエッチング法（ＣＡＩＢＥ）や反応性イオンエッチング法（ＲＩＥ）などのドライエッチング技術により、図１０に示すようにＧａＮ層２０４の上面２０８にストライプ２１０を形成する。
【００４６】
ストライプ２１０の幅は通常２００〜１０００μｍであるが、これは後続工程で再成長させるＧａＮ層が、ストライプを完全に超えて成長しないようにするために十分な幅である。二酸化ケイ素ＳｉＯ2の誘電体ストライプ２１０間の開口２１２は、ＧａＮ層２０４の上面２０８まで下って延びている。図１１に示された正方形のストライプパターン２１４は、後続工程で均質のＧａＮ層が再成長する領域を画定し、代表的には各方向が０．５〜５ｃｍのオーダーである。開口は、後続工程で再成長する第２のＧａＮ層の区画を形成する。この部分が後にサファイア基板から分離され、本発明のＧａＮ基板が形成される。ストライプパターンは、基板上で囲まれた領域を画定するのに好適な別の形状（長方形、六角形など）であってもよい。
【００４７】
図１２に示すように、ＯＭＶＰＥ法もしくはＨＶＰＥ法のいずれかにより、ＧａＮ層２０４の上面２０８で、平行の誘電体ストライプ２１０間の開口２１２に、第２の厚いＧａＮ層２１６を成長させる。
【００４８】
第２の厚いＧａＮ層２１６の深さは約６０〜３００μｍである。誘電体ストライプ２１０の幅は、第２の厚いＧａＮ層２１６がストライプを完全に超えて成長しないために十分ではあるが、ＧａＮ層２１６がＧａＮ基板２１８を形成するような幅となっている。ストライプを完全に超えて成長しないため、ＧａＮ基板２１８は、第２のＧａＮ層が完全に合体しないことで形成されるトレンチ２２０によって分離される。トレンチ２２０の幅は約１００Å〜１μｍである。トレンチ幅は、個々の基板２１８を分離する幅であれば十分である。ＧａＮ基板テンプレート２１８を完全に分離するため、ＣＡＩＢＥ法やＲＩＥ法などのドライエッチング技術を用いて誘電体ストライプ２１０、ＧａＮ層２０４、２０２をエッチングすることにより、第２のＧａＮ層が完全に合体しないことで形成されるトレンチ２２０をサファイア基板まで延ばせる。
【００４９】
窒化ガリウムの横方向距離対垂直高さ方向の成長の比率は、成長温度、成長反応器の圧力、ＧａＮの結晶配向に対するストライプの配向により異なるが、通常は０．５：１〜３：１のオーダーである。従って、ＧａＮ層が過剰成長し、個々のＧａＮ基板に分離せずに１つの層として合体することを防ぐため、二酸化ケイ素ストライプの幅は、過剰成長したＧａＮ層の厚さの１倍〜６倍広くする必要がある。
【００５０】
図１３に示すように、ＧａＮ基板２１８の上面２２２を、シアノアクリレートベースの接着剤などの接着剤２２６で、シリコン（Ｓｉ）支持基板２２４に接着する。或いは、ヒ化ガリウム（ＧａＡｓ）や任意の硬質材料を支持基板として用いてもよい。
【００５１】
ＧａＮ基板２１８の下面２２８をサファイア基板２００に、上面２２２をＳｉ支持基板２２４に接着する。光散乱を最小化するため、サファイア基板２００の下面２３０（ＧａＮ基板と反対側の面）を研磨し、非常になめらかな表面に仕上げる。
【００５２】
図１４に示すように、紫外線エキシマレーザ２３２でレーザビーム２３４を照射する。このレーザビーム２３４はサファイア基板２００を透過し、サファイア基板２００とＧａＮ基板２１８との界面２３６に達する。
【００５３】
エキシマレーザを適宜調節することで、サファイア基板２００とＧａＮ基板２１８との界面２３６において、薄いＧａＮ層２３８（最初のＧａＮ核形成層２０２の一部）を分解できる。ＧａＮ層２３８はサファイア基板を透過した照射レーザビームによってＧａ金属とＮ2とに分解する。
【００５４】
ＧａＮ基板とサファイア基板との界面２３６でレーザビームが吸収され、これによって構造２００と２１８が、界面２３６の温度がガリウムの融点である３０℃を超えるまで全面的に加熱され、薄いＧａＮ層２３８がＧａ金属とＮ2とに分解する。ＧａＮ基板をサファイア基板から分離した後、ＧａＮ基板２１８の下面２２８にＧａ金属が残留していれば、塩酸（ＨＣＬ）水溶液（ＨＣＬ：Ｈ2Ｏ＝１：１）に浸漬して除去する。
【００５５】
図１５に示すように、ＧａＮ基板２１８を支持基板２２４から分離するため、ＧａＮ基板／支持基板の構造物を有機溶媒２４０に浸漬する。その後、ＧａＮ基板２１８を標準的なウェハクリーニング工程によりクリーニングし、後続工程で窒化物ベースの半導体層を蒸着して半導体デバイス構造物を形成するための基板を作製する。サファイア基板２００は、次にＧａＮ基板を製造する際に再使用できる。
【００５６】
前述したように、窒化ガリウム基板が導電性である必要がある場合、ＯＭＶＰＥ法による成長過程で、ＧａＮ層２１８をＮ形もしくはＰ形にドーピング処理してもよい。
【００５７】
或いは、図１６および図１７に示すように、選択領域再成長工程で、ＧａＮ層における転位密度を低減する目的でエピタキシャル横方向過剰成長（ＥＬＯ）を促進するように、サファイア基板２００にＧａＮ層２０２および２０４を蒸着した後、パターン２１３中で第２セットの狭い二酸化ケイ素ストライプ２１１を利用してもよい。
【００５８】
ＥＬＯに関する二酸化ケイ素ストライプ２１１の幅は、通常は１０μｍのオーダーであり、１２μｍの周期を伴う。ＥＬＯ二酸化ケイ素ストライプ２１１は、正方形のＳｉＯ2パターン２１２の全長にわたって長さを伸張し、正方形パターン２１０のより大きいストライプ２１０内に収まるようになっている。転位密度の減少を最大に促進し、ＥＬＯ二酸化ケイ素ストライプ２１１をＧａＮ層２０４の１０−１０方向に配向することが好ましい。図１８に示すように、第２の二酸化ケイ素ストライプ２１１は、第２の厚いＧａＮ層２１６を再成長させた後にストライプ２１１が完全に過剰成長できるよう十分に狭い。
【００５９】
或いは、図１９に示す別のＥＬＯパターン２１５（例えば、表面に直径２μｍの円形開口が４μｍのピッチで形成された、もしくはＳｉＯ2で完全に被覆されたマトリックス）を用いて、転位密度を減少させた横方向過剰成長を実現してもよい。
【００６０】
ＧａＮ層３００をサファイア基板３０２に蒸着し、図２０に示す簡単な構造とする。トレンチ３０４は、第１のＧａＮ基板３０６を第２のＧａＮ基板３０８から分離する。第１のＧａＮ基板３０６と第２のＧａＮ基板３０８は、ＧａＮ層３００から形成されている。トレンチ３０４はエッチング、もしくは不完全な選択領域再成長によって形成される。ヘテロエピタキシ現象（１つの半導体材料が別の材料に付着する現象。この例では窒化ガリウムがサファイアに付着する）、または２つの異なる材料ＧａＮとサファイアとの熱膨張係数の不一致により、第１のＧａＮ基板３０６中に微小割れ３１０が発生することとがある。２つの基板間のトレンチ３０４は、第１のＧａＮ基板３０６に発生した割れ３１０が第２のＧａＮ基板３０８に及んでいくのを止める。その後、第１のＧａＮ基板３０６は除去されるが、第２のＧａＮ基板３０８は後で光電子工学的半導体構造物のために使用できる。
【００６１】
気相エピタキシによりサファイア基板に蒸着された十分な厚さを持つＧａＮ層は、ＧａＮ層中の残留応力の作用で曲率が大きくなることがある。ＧａＮ層内の高い（８ＧＰａより大きい）圧縮応力に対処する場合、深刻な割れや再現性が問題となる。ＧａＮ層の直径にわたるトレンチまたは１組の平行トレンチは、圧縮応力を軽減し、基板の曲がりを部分的に取り除く。直交方向のトレンチまたは１組の平行直交トレンチは、二軸方向の残留応力に関連する直交方向の曲がりを軽減することになる。
【００６２】
同様に、図２１の簡単な構造では、サファイア基板４０８とＳｉ支持基板４１０との間で２つの基板が結合されているため、第１のＧａＮ基板４０２中の微小割れ４００は、第２のＧａＮ基板４０６に達することなくトレンチ４０４で止まる。レーザ４１２でリフトオフを行う際、およびＧａＮ基板４０４と４０６をサファイア基板４０８から分離する際に、二軸方向の熱弾性応力に起因して微小割れ４００がＧａＮ基板４０２中に形成される。
【００６３】
単結晶ＧａＮ基板を得ることの利点は、ホモエピタキシャルＧａＮベースの薄膜素子をＧａＮ基板にその後蒸着できる点、そしてレーザダイオードの用途でミラーファセットを単純に裂くことができる点にある。
【００６４】
ＧａＮ層の成長工程またはその後のレーザリフトオフ工程で応力に起因するＧａＮ基板内の割れは、ストライプトレンチで孤立化する。ドナーであるサファイア基板は再利用できる。
【００６５】
成長したＧａＮ基板から絶縁サファイア基板を分離することにより、後でＧａＮ基板上に成長させる窒化物ベースの半導体レーザ構造物に用いる、得られたＧａＮ基板に電気接点を簡単に設けることができる。接点はより導電性の高いＧａＮ基板の両面に付着してもよく、或いは、絶縁サファイア基板の片面のみに接点を付着しながら、ＧａＮ基板を用いてそれ自身の上に接点として使用してもよい。片面に接点を設けたサファイア基板構造では接続やパッケージ・スキームが複雑となり、抵抗ペナルティを広げ、また作業電圧が高くなる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に従った、サファイア基板上の窒化ガリウム層の側面図である。
【図２】図１の窒化ガリウム層／サファイア基板上の、フォトレジストなどのエッチマスク層の側面図である。
【図３】窒化ガリウム層／サファイア基板上にパターン形成した後の、エッチマスクストライプの側面図である。
【図４】エッチマスクを除去した後、エッチングにより形成された、窒化ガリウム層からサファイア基板にまで達するトレンチの側面図である。
【図５】図４のエッチマスク層のストライプパターンの平面図である。
【図６】サファイア基板上で、トレンチパターンを形成した窒化ガリウム基板に接着された支持基板の側面図である。
【図７】支持基板に接着されトレンチパターンを形成した窒化ガリウム基板からサファイア基板を分離するためのレーザリフトオフ工程の側面図である。
【図８】支持基板から窒化ガリウム基板を分離する工程の側面図である。
【図９】本発明の第２実施形態に従った、サファイア基板上の窒化ガリウム層とエッチマスク層の側面図である。
【図１０】図９の窒化ガリウム層／サファイア基板にパターン形成した後の、二酸化ケイ素ストライプの側面図である。
【図１１】図９のエッチマスク層のストライプパターンの平面図である。
【図１２】窒化ガリウム層／サファイア基板上でトレンチにより分離された窒化ガリウム基板の選択領域を再成長させる工程の側面図である。
【図１３】サファイア基板上で、トレンチパターンを形成した窒化ガリウム基板に接着された支持基板の側面図である。
【図１４】支持基板に接着されトレンチパターンを形成した窒化ガリウム基板からサファイア基板を分離するためのレーザリフトオフ工程の側面図である。
【図１５】支持基板から窒化ガリウム基板を分離する工程の側面図である。
【図１６】図９の窒化ガリウム層／サファイア基板にパターン形成した後の、別のセットの二酸化ケイ素ストライプの側面図である。
【図１７】図１６のエッチマスク層のストライプパターンの平面図である。
【図１８】図１６の、窒化ガリウム層／サファイア基板上でトレンチにより分離された窒化ガリウム基板の選択領域を再成長させる工程の側面図である。
【図１９】別のエッチマスク層のストライプパターンの平面図である。
【図２０】サファイア基板上で、窒化ガリウム基板に生じた微小割れの側面図である。
【図２１】支持基板とサファイア基板との間で、窒化ガリウム基板に生じた微小割れの側面図である。
【符号の説明】
１００、２００ サファイア基板
１０４ 窒化ガリウム層
１１６ 窒化ガリウム基板

Claims (3)

  1. 窒化物ベースの半導体構造物に用いる窒化ガリウム基板の製造方法であって、
    サファイア基板に窒化ガリウム層を蒸着するステップと、
    前記窒化ガリウム層を通って前記サファイア基板に達する、前記窒化ガリウム層を複数の窒化ガリウム基板に分割する少なくとも１つのトレンチをエッチングするステップと、
    前記複数の窒化ガリウム基板の、前記サファイア基板とは反対側の面に支持基板を接着するステップと、
    前記複数の窒化ガリウム基板から前記サファイア基板を取り除くステップと、
    前記複数の窒化ガリウム基板から前記支持基板を取り除くステップと、
    を含む、
    窒化ガリウム基板の製造方法。
  2. 前記窒化ガリウム層を前記サファイア基板に蒸着した後、前記窒化ガリウム層にパターンを形成するステップをさらに含み、
    前記複数の窒化ガリウム基板が前記パターンの下に形成され、
    前記エッチングは前記パターンの開口部分で行われる、
    請求項１に記載の方法。
  3. 窒化物ベースの半導体構造物に用いる窒化ガリウム基板の製造方法であって、
    サファイア基板に第１の窒化ガリウム層を蒸着するステップと、
    前記第１の窒化ガリウム層にパターンを形成するステップと、
    前記パターン中の開口を通じて前記第１の窒化ガリウム層に第２の窒化ガリウム層を蒸着するステップであって、前記第２の窒化ガリウム層が前記パターンを完全に超えて成長しないことにより、前記第２の窒化ガリウム層を複数の窒化ガリウム基板に分割する少なくとも１つのトレンチを形成する、第２の窒化ガリウム層を蒸着するステップと、
    前記第１の窒化ガリウム層及び前記パターンをエッチングして、前記トレンチを前記サファイア基板まで伸ばすステップと、
    前記複数の窒化ガリウム基板の、前記サファイア基板とは反対側の面に支持基板を接着するステップと、
    前記複数の窒化ガリウム基板から前記サファイア基板を取り除くステップと、
    前記複数の窒化ガリウム基板から前記支持基板を取り除くステップと、
    を含む、
    窒化ガリウム基板の製造方法。
JP2002358811A 2001-12-18 2002-12-11 窒化ガリウム基板の製造方法 Expired - Fee Related JP4286527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/017,599 US6617261B2 (en) 2001-12-18 2001-12-18 Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US017599 2001-12-18

Publications (2)

Publication Number Publication Date
JP2003249453A JP2003249453A (ja) 2003-09-05
JP4286527B2 true JP4286527B2 (ja) 2009-07-01

Family

ID=21783483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002358811A Expired - Fee Related JP4286527B2 (ja) 2001-12-18 2002-12-11 窒化ガリウム基板の製造方法

Country Status (2)

Country Link
US (1) US6617261B2 (ja)
JP (1) JP4286527B2 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6719842B2 (en) * 1998-09-07 2004-04-13 Showa Denko Kabushiki Kaisha Ammonia for use in manufacture of GaN-type compound semiconductor and method for manufacturing GaN-type compound semiconductor
WO2001084640A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh LUMINESZENZDIODENCHIP AUF DER BASIS VON GaN UND VERFAHREN ZUM HERSTELLEN EINES LUMINESZENZDIODENBAUELEMENTS
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
EP1363318A1 (en) * 2001-12-20 2003-11-19 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
AU2002359779A1 (en) * 2001-12-21 2003-07-30 Regents Of The University Of California, The Office Of Technology Transfer Implantation for current confinement in nitride-based vertical optoelectronics
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
JP5254521B2 (ja) * 2002-04-15 2013-08-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転位の低減
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR101086155B1 (ko) * 2002-12-16 2011-11-25 독립행정법인 과학기술진흥기구 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
US7427555B2 (en) * 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
KR20060059891A (ko) 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
KR100558436B1 (ko) * 2003-06-10 2006-03-10 삼성전기주식회사 질화갈륨 단결정 기판의 제조방법
CN100349305C (zh) * 2003-12-04 2007-11-14 中国科学院半导体研究所 大功率氮化镓基发光二极管的制作方法
JP5259914B2 (ja) * 2003-12-22 2013-08-07 アイメック シリコン基板上にｉｉｉ族窒化物材料を成長させた装置及びその作製方法
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
JP2005272203A (ja) * 2004-03-24 2005-10-06 Neomax Co Ltd 膜形成用基板および半導体膜の形成方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
CN101901858B (zh) 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
CN100423300C (zh) * 2004-04-29 2008-10-01 奥斯兰姆奥普托半导体有限责任公司 辐射发射的半导体芯片及其制造方法
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100631129B1 (ko) 2005-03-29 2006-10-02 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
EP2797185B1 (en) * 2005-06-22 2018-09-05 MACOM Technology Solutions Holdings, Inc. AIGalnN-based lasers produced using etched facet technology
US7514114B2 (en) * 2005-09-01 2009-04-07 Palo Alto Research Center Incorporated Detecting defective ejector in digital lithography system
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
US20090053845A1 (en) * 2005-11-14 2009-02-26 Palo Alto Research Center Incorporated Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7528681B2 (en) * 2005-12-20 2009-05-05 Palo Alto Research Center Incorporated Acoustic devices using an AlGaN piezoelectric region
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
US8513643B2 (en) 2006-09-06 2013-08-20 Palo Alto Research Center Incorporated Mixed alloy defect redirection region and devices including same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
WO2008073414A1 (en) * 2006-12-12 2008-06-19 The Regents Of The University Of California Crystal growth of m-plane and semipolar planes of(ai, in, ga, b)n on various substrates
JP4533934B2 (ja) * 2008-01-15 2010-09-01 エプソントヨコム株式会社 振動片及び振動子の製造方法
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
JP5262201B2 (ja) * 2008-03-10 2013-08-14 富士通株式会社 半導体装置の製造方法
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI384658B (zh) * 2008-05-08 2013-02-01 High Power Optoelectronics Inc Laser stripping method
CN101599418B (zh) * 2008-06-02 2011-11-30 联胜光电股份有限公司 激光剥离方法
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
US7955951B2 (en) * 2008-07-08 2011-06-07 High Power Opto, Inc. LED-laser lift-off method
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
US7749782B1 (en) 2008-12-17 2010-07-06 Palo Alto Research Center Incorporated Laser roughening to improve LED emissions
US8581263B2 (en) * 2008-12-17 2013-11-12 Palo Alto Research Center Incorporated Laser-induced flaw formation in nitride semiconductors
US8124993B2 (en) * 2008-12-17 2012-02-28 Palo Alto Research Center Incorporated Selective decomposition of nitride semiconductors to enhance LED light extraction
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
US8000371B2 (en) 2009-09-22 2011-08-16 Palo Alto Research Center Incorporated Vertical surface emitting semiconductor device
TWI381558B (zh) * 2009-10-27 2013-01-01 High Power Optoelectronics Inc Method of laser emitting peeling of light emitting diodes
CN102054767B (zh) * 2009-11-03 2013-02-13 联胜光电股份有限公司 发光二极管激光剥离的方法
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
CN102714150B (zh) 2009-12-07 2016-01-20 Ipg微系统有限公司 激光剥离系统及方法
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
US20110217505A1 (en) * 2010-02-05 2011-09-08 Teleolux Inc. Low-Defect nitride boules and associated methods
CN102237348B (zh) * 2010-04-20 2015-08-05 鸿富锦精密工业（深圳）有限公司 Led微阵列封装结构及其制造方法
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
US8841207B2 (en) 2011-04-08 2014-09-23 Lux Material Co., Ltd. Reusable substrates for electronic device fabrication and methods thereof
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
US10347609B2 (en) 2012-05-04 2019-07-09 Micron Technology, Inc. Solid-state transducer assemblies with remote converter material for improved light extraction efficiency and associated systems and methods
US8785326B2 (en) 2012-05-29 2014-07-22 Micron Technology, Inc. Methods of separating solid state transducers from substrates and associated devices and systems
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
US9761671B2 (en) * 2013-12-30 2017-09-12 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
CN108538969B (zh) * 2018-03-01 2019-09-10 马鞍山杰生半导体有限公司 一种氮化铝层裂纹的消除方法和应用
US20220123166A1 (en) * 2019-01-16 2022-04-21 The Regents Of The University Of California Method for removal of devices using a trench
CN112967948B (zh) * 2020-08-05 2022-05-20 重庆康佳光电技术研究院有限公司 金属镓去除装置及金属镓去除方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5259882U (ja) * 1975-10-29 1977-04-30
US4774850A (en) * 1987-08-24 1988-10-04 Regal Plastics Company Gear shifter cartridge
US5179870A (en) * 1991-12-16 1993-01-19 Chrysler Corporation Shift control lever assembly
US5546775A (en) * 1995-01-18 1996-08-20 Lee; Chi-Yuan Locking device for the automatic shift lever of a car
AU8860698A (en) * 1997-07-11 1999-02-08 Hkr Haas Gmbh & Co Kunststoff Kg Selector lever for an automatic gearbox
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6163557A (en) 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6365428B1 (en) * 2000-06-15 2002-04-02 Sandia Corporation Embedded high-contrast distributed grating structures

Also Published As

Publication number Publication date
US6617261B2 (en) 2003-09-09
US20030114017A1 (en) 2003-06-19
JP2003249453A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
JP4286527B2 (ja) 窒化ガリウム基板の製造方法
JP5180050B2 (ja) 半導体素子の製造方法
US8709846B2 (en) Solid state lighting devices and associated methods of manufacturing
US6562701B2 (en) Method of manufacturing nitride semiconductor substrate
US7713812B2 (en) Method for manufacturing semiconductor thin film
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
US8643059B2 (en) Substrate structure and method of manufacturing the same
JP2002261032A (ja) 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
CN110783169A (zh) 一种单晶衬底的制备方法
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
GB2460898A (en) ELOG nanotemplates
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
US20230127257A1 (en) Method for removing a device using an epitaxial lateral overgrowth technique
JP2003332237A (ja) 半導体薄膜の製造方法
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser
JP2003243776A (ja) 支持基板の剥離方法
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법
JP4369782B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4286527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees