WO2015093406A1 - 窒化ガリウム層を含む基板およびその製造方法 - Google Patents

窒化ガリウム層を含む基板およびその製造方法 Download PDF

Info

Publication number
WO2015093406A1
WO2015093406A1 PCT/JP2014/082993 JP2014082993W WO2015093406A1 WO 2015093406 A1 WO2015093406 A1 WO 2015093406A1 JP 2014082993 W JP2014082993 W JP 2014082993W WO 2015093406 A1 WO2015093406 A1 WO 2015093406A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
gallium nitride
dry etching
nitride layer
gan
Prior art date
Application number
PCT/JP2014/082993
Other languages
English (en)
French (fr)
Inventor
周平 東原
岩井　真
克宏 今井
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to JP2015523321A priority Critical patent/JP5832058B1/ja
Priority to DE112014005913.7T priority patent/DE112014005913B4/de
Priority to CN201480066807.3A priority patent/CN105814244B/zh
Priority to KR1020167016211A priority patent/KR101723780B1/ko
Publication of WO2015093406A1 publication Critical patent/WO2015093406A1/ja
Priority to US14/754,817 priority patent/US20150303066A1/en
Priority to US15/190,672 priority patent/US20160300980A1/en
Priority to US17/022,776 priority patent/US20200411718A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Definitions

  • the present invention relates to a substrate including a gallium nitride layer and a method for manufacturing the same.
  • White LEDs are being used for various light sources.
  • Low-brightness LEDs such as backlights and light bulbs are already in widespread use, and in recent years, application studies to high-brightness LEDs such as projectors and headlights have become active.
  • the current mainstream white LED is a light emitting layer made of a group 13 element nitride formed by MOCVD on a sapphire base substrate.
  • GaN free-standing substrates and GaN thick film templates which can be expected to improve performance over sapphire, are being actively researched and developed as base substrates for producing high-brightness LEDs.
  • a GaN thick film template is a GaN film having a thickness of 10 ⁇ m or more formed on a base substrate such as sapphire and can be manufactured at a lower cost than a GaN free-standing substrate.
  • the present inventors have developed a GaN thick film template having performance close to that of a GaN free-standing substrate by using a liquid phase method. Since the thickness of the GaN thin film on sapphire by the MOCVD method is usually several microns, the above-mentioned thickness is referred to as a thick film.
  • an LED is fabricated on a GaN thick film template, it can be expected to have higher performance than when fabricated on sapphire and lower cost than when fabricated on a GaN free-standing substrate.
  • the GaN substrate can be obtained by polishing a GaN crystal produced by the HVPE method or the flux method.
  • a GaN crystal produced by the HVPE method or the flux method In order to produce a high-brightness LED on a GaN crystal, it is required that the surface state of the GaN crystal is good. That is, it is desirable to have a nanometer level flatness, no scratches (scratches), and no damage due to processing (deformed layer).
  • CMP finish is the most common.
  • the advantage of lapping is that it can be finished in a short time due to its high processing speed.
  • scratches are likely to occur on the surface, and a work-affected layer exists on the surface, so that there is a problem that the quality of the light emitting layer formed on the substrate is likely to deteriorate.
  • ⁇ CMP finishing has the advantage that there is no surface damaged layer and scratches are less likely to occur.
  • processing speed is very low, processing takes time and productivity is poor.
  • the influence of the chemical reaction is strongly reflected in the CMP process for a long time, and minute pits are easily generated on the surface.
  • the dry etching finish has a weak point that it is difficult to obtain a smooth surface and contamination is likely to occur.
  • the processing speed is relatively large, and if the plasma control can be firmly performed, the work-affected layer can be suppressed to a practical level. .
  • Patent Document 1 discloses a method using CF 4 gas.
  • Patent Document 2 discloses a method using a silicon-containing gas.
  • Patent Document 3 discloses a method for etching a polished GaN-based compound semiconductor.
  • Patent Document 4 discloses a method of dry etching a GaN crystal substrate after CMP.
  • Patent Document 5 discloses removal of a work-affected layer by dry etching. Further, Patent Document 6 has a description regarding impurities accompanying the surface treatment.
  • a chlorine-based gas is usually used. This is because the processing speed is generally higher when chlorine gas is used.
  • a chlorine-based gas is suitably used for dry etching of a GaN-based compound semiconductor.
  • Fluorine-based gas is frequently used for etching Si substrates, but rarely used for GaN-based materials.
  • Patent Document 1 dry etching of the surface of the GaN substrate is performed using CF 4 gas.
  • CF 4 gas When the surface of the GaN substrate after the surface treatment was observed with photoluminescence, a light emission peak with a strong intensity ratio was observed.
  • the leakage current at the time of low voltage driving becomes very large and the LED characteristics are not good.
  • An object of the present invention is to reduce surface damage after surface treatment of a gallium nitride layer in a substrate having a gallium nitride layer on at least the surface.
  • the present invention is a substrate including at least a gallium nitride layer on the surface,
  • a plasma etching apparatus equipped with an inductively coupled plasma generator is used to introduce a fluorine-based gas and dry-etch the surface of the gallium nitride layer.
  • the present invention is also a method for producing a substrate having a gallium nitride layer on at least a surface thereof,
  • a plasma etching apparatus provided with an inductively coupled plasma generator is used to introduce a fluorine-based gas and dry-etch the surface of the gallium nitride layer.
  • the inventor measured the surface of the GaN substrate after etching with CF 4 gas by photoluminescence according to the description in Patent Document 1, and thought that the peak intensity ratio was large and the surface state was good.
  • a substrate having a gallium nitride layer at least on the surface is referred to as a “GaN substrate”.
  • GaN substrate a substrate having a gallium nitride layer at least on the surface.
  • the present inventor has observed the surface of the GaN substrate after etching with CF 4 gas by cathode minence (hereinafter referred to as CL). Then, the peak intensity ratio of the CL spectrum before and after dry etching with respect to the bright part was still low. That is, although the image can be seen before the dry etching, the emission spectrum intensity ratio is still low and the image becomes a dark image, and the dark spot cannot be clearly observed.
  • CL cathode minence
  • Patent Document 1 The present inventor further examined the method of Patent Document 1 based on this finding.
  • Patent Document 1 paying attention to the point that the plasma of CF 4 gas is generated by the parallel plate method, this is changed to the plasma of the inductively coupled method.
  • (A) is a schematic diagram showing a gallium nitride layer 2 formed on the seed crystal substrate 1
  • (b) is a schematic diagram showing a GaN substrate
  • (c) is a function on the GaN substrate 4. It is a schematic diagram showing a functional element 15 formed by forming an element structure 5.
  • the present invention is applied to a technical field that is required to have high quality, for example, a high color rendering blue LED called a post fluorescent lamp, a blue-violet laser for high-speed and high-density optical memory, and a power device used for an inverter for a hybrid vehicle. Can be used.
  • a high color rendering blue LED called a post fluorescent lamp
  • a blue-violet laser for high-speed and high-density optical memory
  • a power device used for an inverter for a hybrid vehicle can be used.
  • the substrate of the present invention has a gallium nitride layer at least on the surface.
  • a gallium nitride layer at least on the surface.
  • the substrate of the present invention may be a free-standing substrate made only of gallium nitride.
  • the GaN substrate of the present invention may be a substrate formed by forming a gallium nitride layer on a separate support substrate.
  • the GaN substrate may include other layers such as an underlayer, an intermediate layer, and a buffer layer.
  • a gallium nitride layer 2 is formed on the surface 1a of the seed crystal substrate 1 as shown in FIG.
  • the surface 2a of the gallium nitride layer 2 is polished, thereby thinning the gallium nitride layer 3 and obtaining the GaN substrate 4 as shown in FIG. 3a is the surface after polishing.
  • a functional element 15 can be obtained by forming the functional layer 5 on the surface 3a of the GaN substrate 4 thus obtained by a vapor phase method (FIG. 1 (c)).
  • 5a, 5b, 5c, 5d, and 5e are suitable epitaxial layers grown on the surface 3a.
  • the seed crystal substrate 1 may consist entirely of a GaN free-standing substrate.
  • the seed crystal substrate 1 may be composed of a support substrate and a seed crystal film provided on the support substrate.
  • the surface 2a of the gallium nitride layer 2 is polished to make the gallium nitride layer thinner and obtain a GaN substrate.
  • the surface of the GaN substrate is dry-etched. In a preferred embodiment, this surface is mechanically polished and then dry etched without chemical mechanical polishing.
  • the seed crystal comprises a gallium nitride crystal.
  • the seed crystal may form a free-standing substrate (support substrate), or may be a seed crystal film formed on another support substrate. This seed crystal film may be a single layer, or may include a buffer layer on the support substrate side.
  • the seed crystal film is preferably formed by vapor deposition, but metal organic chemical vapor deposition (MOCVD), metal chemistry, chemical vapor deposition, hydride vapor deposition (HVPE), pulsed excitation deposition (PXD), MBE. Method and sublimation method. Metalorganic chemical vapor deposition is particularly preferred.
  • the growth temperature is preferably 950 to 1200 ° C.
  • the material constituting the support substrate is not limited, but sapphire, AlN template, GaN template, GaN free-standing substrate, silicon single crystal, SiC single crystal, MgO single crystal, spinel
  • perovskite complex oxides such as (MgAl 2 O 4 ), LiAlO 2 , LiGaO 2 , LaAlO 3 , LaGaO 3 , and NdGaO 3 , and SCAM (ScAlMgO 4 ).
  • cubic perovskite structure composite oxides (1) and (2) can be used.
  • the growth direction of the gallium nitride layer may be the normal direction of the c-plane of the wurtzite structure, or may be the normal direction of the a-plane and m-plane.
  • the dislocation density on the surface of the seed crystal is desirably low from the viewpoint of reducing the dislocation density of the gallium nitride layer provided on the seed crystal.
  • the dislocation density of the seed crystal layer is preferably 7 ⁇ 10 8 cm ⁇ 2 cm or less, more preferably 5 ⁇ 10 8 cm ⁇ 2 cm or less.
  • the lower the dislocation density of the seed crystal the better from the viewpoint of quality, so there is no particular lower limit, but generally it is often 5 ⁇ 10 7 cm ⁇ 2 or more.
  • the manufacturing method of the gallium nitride layer is not particularly limited, but metal organic chemical vapor deposition (MOCVD) method, hydride vapor deposition (HVPE) method, pulse excitation deposition (PXD) method, MBE method, sublimation method Examples thereof include a vapor phase method such as a liquid phase method such as a flux method.
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor deposition
  • PXD pulse excitation deposition
  • MBE method sublimation method
  • a vapor phase method such as a liquid phase method such as a flux method.
  • the gallium nitride layer is grown by a flux method.
  • the type of flux is not particularly limited as long as a gallium nitride crystal can be generated.
  • a flux containing at least one of an alkali metal and an alkaline earth metal is used, and a flux containing sodium metal is particularly preferred.
  • ⁇ Gallium raw material is mixed and used for the flux.
  • the gallium source material a gallium simple metal, a gallium alloy, and a gallium compound can be applied, but a gallium simple metal is also preferable in terms of handling.
  • the growth temperature of the gallium nitride crystal in the flux method and the holding time during the growth are not particularly limited, and are appropriately changed according to the composition of the flux.
  • the growth temperature is preferably 800 to 950 ° C., more preferably 800 to 900 ° C.
  • single crystals are grown in an atmosphere containing a gas containing nitrogen atoms.
  • This gas is preferably nitrogen gas, but may be ammonia.
  • the total pressure of the atmosphere is not particularly limited, but is preferably 3 MPa or more, more preferably 4 MPa or more, from the viewpoint of preventing evaporation of the flux. However, since the apparatus becomes large when the pressure is high, the total pressure in the atmosphere is preferably 7 MPa or less, and more preferably 5 MPa or less.
  • the gas other than the gas containing nitrogen atoms in the atmosphere is not limited, but an inert gas is preferable, and argon, helium, and neon are particularly preferable.
  • Cathodoluminescence is for evaluating microscopic variations on the surface of a GaN substrate.
  • cathodoluminescence having a wavelength corresponding to the band gap of gallium nitride is measured on the surface of the GaN substrate.
  • the mapping is carried out by measuring the cathodoluminescence spectrum distribution at each point and comparing the emission intensity in a specific wavelength region. By limiting the wavelength region, it is possible to extract only the cathodoluminescence peak spectrum caused by the band gap. From the cathodoluminescence peak at this time, an average gradation (Xave) as an average value of intensity and a peak gradation (Xpeak) as a maximum value of intensity are obtained.
  • Xave average gradation
  • Xpeak peak gradation
  • dark spots can be detected in the cathodoluminescence mapping image.
  • cathodoluminescence when mapping is performed by paying attention to light emission caused by the band edge, the dislocation portion cannot be observed light emission due to the band edge, and the light emission intensity is drastically decreased as compared with the surrounding area, so that it is observed as a dark spot. It is desirable to increase the acceleration voltage to 10 kV or higher so that the light emitting part and the non-light emitting part can be clearly distinguished.
  • the dark spot density can be estimated by counting the number of dark spots in the non-light emitting portion by mapping in a specific visual field range, for example, a 100 ⁇ m visual field.
  • the GaN substrate is disk-shaped, but other forms such as a square plate may be used.
  • the GaN substrate has a diameter of 25 mm or more. Thereby, an easy-to-handle GaN substrate suitable for mass production of functional elements can be provided.
  • a case where the surface of the GaN substrate is ground and polished will be described. Grinding refers to scraping off the surface of an object by bringing fixed abrasive grains, which are fixed by abrasive bonds, into contact with the object while rotating at high speed. A rough surface is formed by this grinding.
  • abrasive grains made of SiC, Al 2 O 3 , diamond and CBN (cubic boron nitride, the same shall apply hereinafter) with high hardness and having a grain size of 10 ⁇ m or more and 100 ⁇ m or less are used.
  • the containing fixed abrasive is preferably used.
  • polishing refers to contact between a surface plate and an object while rotating each other through loose abrasive grains (referred to as non-fixed abrasive grains hereinafter), or fixed abrasive grains and an object.
  • the surface of the object is polished by rotating and rotating each other.
  • a surface having a surface roughness smaller than that in the case of grinding and a surface rougher than that in the case of fine polishing (polishing) is formed.
  • Abrasive grains formed of SiC, Al 2 O 3 , diamond, CBN, or the like having high hardness and having a particle size of about 0.5 ⁇ m to 15 ⁇ m are preferably used.
  • Fine polishing means that the polishing pad and the object are brought into contact with each other through rotating abrasive grains, or the fixed abrasive grains and the object are brought into contact with each other while being rotated, and the surface of the object is brought into contact. This means smoothing by smoothing. By such fine polishing, a crystal growth surface having a smaller surface roughness than that in the case of polishing is formed.
  • ICP Inductively coupled plasma
  • a coil is wound around a flow path through which a gas made of quartz glass or the like passes, and a high-frequency and high-frequency magnetic field is generated by flowing a high-frequency large current through the flow path.
  • inductively coupled plasma is generated by flowing a gas through the flow path. This plasma is supplied to the surface of the GaN substrate.
  • Vdc / S the standardized DC bias potential (Vdc / S) during etching is preferably set to ⁇ 10 V / cm 2 or more.
  • Vdc is a DC bias potential (unit V) applied between the electrodes.
  • S is the total area (unit cm 2 ) of the GaN surface to be processed.
  • Vdc / S is a bias potential at the time of etching normalized by the total area of the GaN surface to be processed.
  • Vdc / S is set to ⁇ 10 V / cm 2 or more. This is because the bias potential varies depending on the combination and installation method of the gallium nitride composite substrate, but if Vdc / S falls below this, processing damage to the outermost surface of the GaN film becomes deep. From this viewpoint, it is more preferable that Vdc / S is ⁇ 8 V / cm 2 or more.
  • Vdc / S -0.005V / cm 2 or less, more preferably be -0.05 V / cm 2 or less, -1 More preferably, it is set to 5 V / cm 2 or less.
  • the power of the bias potential during etching is preferably 0.003 W / cm 2 or more and 0.03 W / cm 2 or more from the viewpoint of stably generating plasma. Further preferred.
  • the bias potential power during etching is preferably 2.0 W / cm 2 or less from the viewpoint of reducing processing damage on the surface of the GaN substrate, and 1.5 W / cm 2. The following is more preferable.
  • the fluorine-based gas is preferably one or more compounds selected from the group consisting of fluorocarbons, fluorocarbons and sulfur fluorides.
  • the fluorine-based gas is one or more compounds selected from the group consisting of CF 4 , CHF 3 , C 4 F 8 and SF 6 .
  • the amount of pits on the surface after dry etching is substantially the same as the amount of pits on the surface before dry etching.
  • This pit amount is measured as follows. It can be estimated by using AFM (Atomic Force Microscope) to observe the surface by observation with a 10 ⁇ m visual field and counting the recesses of 1 nm or more compared to the surroundings.
  • AFM Anatomic Force Microscope
  • the arithmetic average roughness Ra of the substrate surface after dry etching is substantially the same as the arithmetic average roughness Ra of the substrate surface before dry etching.
  • Ra is a measured value standardized by JIS B 0601 (1994) and JIS B B 0031 (1994).
  • the functional layer described above may be a single layer or a plurality of layers. As functions, it can be used for white LEDs with high luminance and high color rendering, blue-violet laser disks for high-speed and high-density optical memory, power devices for inverters for hybrid vehicles, and the like.
  • a semiconductor light emitting diode LED
  • MOCVD metal organic chemical vapor deposition
  • the film forming temperature of the functional layer is preferably 950 ° C. or higher, more preferably 1000 ° C. or higher, from the viewpoint of the film forming speed. Further, from the viewpoint of suppressing defects, the film formation temperature of the functional layer is preferably 1200 ° C. or lower, and more preferably 1150 ° C. or lower.
  • the material of the functional layer is preferably a group 13 element nitride.
  • Group 13 elements are Group 13 elements according to the periodic table established by IUPAC.
  • the group 13 element is specifically gallium, aluminum, indium, thallium, or the like.
  • Examples of the additive include carbon, low melting point metals (tin, bismuth, silver, gold) and high melting point metals (transition metals such as iron, manganese, titanium, and chromium).
  • the low melting point metal may be added for the purpose of preventing oxidation of sodium, and the high melting point metal may be mixed from a container in which a crucible is put or a heater of a growth furnace.
  • the light-emitting element structure includes, for example, an n-type semiconductor layer, a light-emitting region provided on the n-type semiconductor layer, and a p-type semiconductor layer provided on the light-emitting region.
  • an n-type contact layer 5a, an n-type cladding layer 5b, an active layer 5c, a p-type cladding layer 5d, and a p-type contact layer 5e are formed on the GaN substrate 4.
  • a light emitting element structure 5 is formed.
  • the light emitting structure can be further provided with an electrode for an n-type semiconductor layer, an electrode for a p-type semiconductor layer, a conductive adhesive layer, a buffer layer, a conductive support, and the like (not shown).
  • the translucent electrode is a translucent electrode made of a metal thin film or a transparent conductive film formed on almost the entire surface of the p-type semiconductor layer.
  • Example 1 A GaN substrate was manufactured by the following procedure. Specifically, a self-supporting seed crystal substrate 1 made of a gallium nitride seed crystal having an in-plane distribution of dislocation density by CL (cathode luminescence) of 2 ⁇ 10 8 / cm 2 on average excluding the outer periphery of 1 cm is prepared. did. The thickness of the seed crystal is 400 ⁇ m.
  • the mixture was cooled to room temperature, and the flux was chemically removed with ethanol to obtain a gallium nitride layer 2 having a growth thickness of 100 ⁇ m.
  • the obtained substrate was fixed on a ceramic surface plate and ground with a # 2000 grindstone to flatten the surface.
  • the surface was smoothed by lapping using diamond abrasive grains.
  • the flatness was improved while gradually reducing the size of the abrasive grains from 3 ⁇ m to 0.1 ⁇ m.
  • the arithmetic average roughness Ra of the substrate surface was 0.5 nm.
  • the thickness of the gallium nitride layer after polishing was 15 ⁇ m.
  • the substrate was colorless and transparent.
  • the etching rate was 0.006 microns / minute and the etching depth was about 0.06 microns.
  • the substrate remained colorless and transparent.
  • Example 2 A GaN substrate was obtained in the same manner as in Example 1. However, the thickness of the seed crystal layer was 3 ⁇ m, and the growth thickness of the GaN layer was 80 ⁇ m. The thickness of the GaN layer after polishing was 15 ⁇ m.
  • the etching rate was 0.005 ⁇ m / min, and the etching depth was about 0.025 ⁇ m.
  • the substrate remained colorless and transparent.
  • an emission peak with a strong intensity ratio was observed.
  • the substrate surface was observed with CL, dark spots corresponding to defects could be clearly observed.
  • surface elements were confirmed by XPS, a spectrum related to carbon was detected except for GaN. Spectra related to fluorine, chlorine and silicon were not detected.
  • an LED was prototyped using this substrate, an LED with high luminous efficiency was produced. Further, the leakage current at the time of low voltage driving (for example, 2 to 2.5 V) was very small.
  • Example 3 The experiment was conducted in the same manner as in Example 1. However, the gas type at the time of dry etching was set to SF 6 and the etching conditions were as follows. Output: (RF: 400W, bias: 200W) Chamber pressure: 1Pa Etching time: 5 minutes Normalized DC bias potential (Vdc / S): -3.6 V / cm 2 Bias voltage power (power normalized by electrode area) 1.4 W / cm 2
  • the etching rate was 0.005 ⁇ m / min, and the etching depth was about 0.025 ⁇ m.
  • the substrate remained colorless and transparent.
  • the etching rate was 0.5 ⁇ m / min, and the etching depth was about 2.5 ⁇ m.
  • the substrate remained colorless and transparent.
  • Example 2 The experiment was conducted in the same manner as in Example 1. However, the dry etching apparatus was changed from the inductive coupling type to the parallel plate type, and the etching conditions were as follows. Output: 600W Chamber pressure: 3Pa Etching time: 5 minutes Normalized DC bias potential (Vdc / S): ⁇ 11.3 V / cm 2
  • the etching rate was 0.02 ⁇ m / min, and the etching depth was about 0.1 ⁇ m.
  • the substrate remained colorless and transparent.
  • Example 4 The experiment was conducted in the same manner as in Example 1. However, the etching conditions are as follows. Output: (RF: 400W, bias: 300W) Chamber pressure: 1Pa Etching time: 3 minutes Normalized DC bias potential (Vdc / S): -9.2 V / cm 2 The power of the bias voltage is (power normalized by the electrode area) 1.9 W / cm 2 As a result, the etching rate was 0.06 ⁇ m / min, and the etching depth was about 0.18 ⁇ m. The substrate remained colorless and transparent.
  • Example 3 (Comparative Example 3) The experiment was performed in the same manner as in Example 1 except that CMP finishing was used instead of dry etching.
  • the leakage current at the time of low voltage driving (for example, 2 to 2.5 V) was very large, and the LED characteristics were not good. This is likely due to etch pits formed on the substrate surface by CMP.
  • Example 5 The experiment was conducted in the same manner as in Example 1. Etching conditions are as follows. Output: (RF: 150W, bias: 10W) Chamber pressure: 1Pa Etching time: 30 minutes Normalized DC bias potential (Vdc / S): -1.7 V / cm 2 Bias voltage power (power normalized by electrode area) 0.05 W / cm 2
  • the etching rate was 0.001 ⁇ m / min, and the etching depth was about 0.03 ⁇ m.
  • Example 6 The experiment was conducted in the same manner as in Example 1. However, the etching conditions are as follows. Output: (RF: 50W, bias: 10W) Chamber pressure: 1Pa Etching time: 30 minutes Normalized DC bias potential (Vdc / S): -0.02 V / cm 2 Bias voltage of the power (power normalized by the area of the electrode): 0.02W / cm 2
  • the etching rate was 0.001 ⁇ m / min, and the etching depth was about 0.03 ⁇ m.
  • the plasma was unstable and uneven etching distribution was observed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

窒化ガリウム層を有する基板において、窒化ガリウム層の表面処理後の表面ダメージを低減し、その上に形成する機能素子の品質を改善する。少なくとも窒化ガリウム層を有する基板４を提供する。誘導結合式プラズマ発生装置を具備したプラズマエッチング装置を用い、規格化された直流バイアス電位を－１０Ｖ／ｃｍ２以上としてフッ素系ガスを導入し、窒化ガリウム層３の表面３ａをドライエッチング処理する。

Description

窒化ガリウム層を含む基板およびその製造方法
　本発明は、窒化ガリウム層を含む基板およびその製造方法に関するものである。
　各種光源の白色ＬＥＤ化が進んでいる。バックライトや電球などの低輝度ＬＥＤはすでに普及が進んでおり、近年はプロジェクターやヘッドライトなどの高輝度ＬＥＤへの適用検討が活発化している。現在主流の白色ＬＥＤは、サファイア下地基板上にＭＯＣＶＤ法で１３族元素窒化物からなる発光層を形成したものである。
　高輝度ＬＥＤ作製用の下地基板として、サファイアよりも性能向上が期待できるＧａＮ自立基板やＧａＮ厚膜テンプレートが期待され、活発に研究開発が行われている。
　ＧａＮ厚膜テンプレートとは、サファイアなどの下地基板の上に、１０μｍ以上の厚さのＧａＮ膜を作製したものであり、ＧａＮ自立基板より低コストで作製できる。本発明者らは、液相法を用いて、ＧａＮ自立基板に近い性能を持つＧａＮ厚膜テンプレートを開発した。前述のMOCVD法によるサファイア上のＧａＮ薄膜の厚さは通常数ミクロンであるため、上記の厚さのものを厚膜と呼ぶことにする。
　ＧａＮ厚膜テンプレート上にＬＥＤを作製すれば、サファイア上に作製した場合より高性能で、ＧａＮ自立基板上に作製した場合より低コストであることが期待できる。
　ＧａＮ基板は、ＨＶＰＥ法やフラックス法などによって作製したＧａＮ結晶を研磨加工することで得ることができる。ＧａＮ結晶上に高輝度ＬＥＤを作製するためには、ＧａＮ結晶の表面状態が良好であることが求められる。すなわち、ナノメートルレベルの平坦度を有し、傷（スクラッチ）が無く、加工によるダメージ（加工変質層）が無い状態が望ましい。
　ＧａＮ結晶の表面仕上げにはいくつかの方法がある。ダイヤモンド砥粒を用いる機械研磨であるラップ仕上げ、コロイダルシリカ等の砥粒を含む酸性またはアルカリ性のスラリーを用いて化学反応と機械研磨を併用するＣＭＰ仕上げ、反応性イオンプラズマによるドライエッチング仕上げなどを例示できる。これらの中で、CMP仕上げがもっとも一般的である。
　ラップ仕上げのメリットは、加工速度が大きいため短時間で仕上げが可能である点である。しかし、一方で表面にスクラッチが生じやすく、また表面に加工変質層が存在するため、基板上に形成する発光層の品質が劣化しやすい問題がある。
　CMP仕上げでは、表面の加工変質層が無く、スクラッチが生じにくい点がメリットである。しかしながら、加工速度が非常に小さいため加工に時間がかかり生産性が悪い。また、長時間のＣＭＰ処理では化学反応の影響が強く反映され、表面に微小なピットを生じやすい。
　ドライエッチング仕上げは、平滑表面を得にくいことやコンタミネーションが発生しやすい弱点があるが、加工速度が比較的大きく、プラズマ制御がしっかりできると加工変質層が実用可能レベルに抑制できるというメリットがある。
　ＧａＮ結晶のドライエッチングについては、以下のような文献が知られている。
　例えば、特許文献１には、ＣＦ４ガスを用いた方法が開示されている。
　また、特許文献２には、ケイ素含有ガスを用いる方法が開示されている。
　また、特許文献３には、研磨後のＧａＮ系化合物半導体をエッチングする方法が開示されている。
　また、特許文献４には、CMP後のＧａＮ結晶基板をドライエッチングする方法が開示されている。
　また、特許文献５には、ドライエッチングによる加工変質層の除去について開示されている。
　また、特許文献６には、表面処理に伴う不純物に関する記載がある。
特許第２６１３４１４号 特許第２５９９２５０号 特開２００１－３２２８９９号 特許第３５４６０２３号 特許第４２３２６０５号 特開２００９－２００５２３号
　ＧａＮ基板をドライエッチングする場合、通常は塩素系のガスを用いる。これは塩素系ガスを用いるほうが一般には加工速度が大きいためである。例えば、特許文献４や特許文献６によれば、ＧａＮ系化合物半導体のドライエッチングには塩素系ガスが好適に用いられる。
　フッ素系ガスは、Si基板のエッチングでは多用されるが、ＧａＮ系材料に用いることは稀である。
　しかし、ＧａＮ基板を塩素系ガスでドライエンチングすると、さまざまな条件を検討しても、無視できないレベルの加工ダメージが残ることがわかった。
　このため、本発明者はフッ素系ガスに着目し、ＧａＮ基板の表面のドライエッチングを試みていた。ここで、特許文献１では、ＣＦ４ガスを用いてＧａＮ基板の表面のドライエッチングを行っている。この表面処理後のＧａＮ基板の表面をフォトルミネッセンスで観察すると、強度比の強い発光ピークが観察された。ところが、この基板上に発光層を形成すると、低電圧駆動時におけるリーク電流が非常に多くなり、ＬＥＤ特性が良くないことが判明した。
　本発明の課題は、少なくとも表面に窒化ガリウム層を有する基板において、窒化ガリウム層の表面処理後の表面ダメージを低減することである。
　本発明は、少なくとも表面に窒化ガリウム層を含む基板であって、
　誘導結合式プラズマ発生装置を具備したプラズマエッチング装置を用い、フッ素系ガスを導入し、前記窒化ガリウム層の表面をドライエッチング処理したことを特徴とする。
　また、本発明は、少なくとも表面に窒化ガリウム層を有する基板を製造する方法であって、
　誘導結合式プラズマ発生装置を具備したプラズマエッチング装置を用い、フッ素系ガスを導入し、前記窒化ガリウム層の表面をドライエッチング処理することを特徴とする。
　本発明者は、ＣＦ４ガスでエッチング処理した後のＧａＮ基板の表面を、特許文献１の記載に従ってフォトルミネッセンスによって測定したところ、ピーク強度比率が大きく、表面状態が良いものと考えた。ここで、少なくとも表面に窒化ガリウム層を有する基板を「ＧａＮ基板」と呼ぶことにする。しかし、その上に発光層を形成すると、低駆動電圧時のリーク電流が大きいことがわかった。
　そこで、本発明者は、ＣＦ４ガスでエッチング処理した後のＧａＮ基板の表面を、カソードミネッセンス（以下、ＣＬと呼ぶ）で観察してみた。すると、明部に対するドライエッチング前後のＣＬスペクトルのピーク強度比がいまだ低かった。つまり、ドライエッチング前より像は見えるようになったものの、依然として発光スペクトル強度比が低く、暗像となり、ダークスポットは明確に観察できなかった。
　この理由については、以下のように考えられる。すなわち、ＧａＮ基板の表面の加工ダメージの有無は、フォトルミネッセンス（以下、ＰＬと呼ぶ）でもＣＬでも観察できるはずである。しかし、ＰＬよりもＣＬのほうが加工ダメージに対する感度が高い。なぜなら、ＰＬはレーザー光を基板に入射させてその発光を観察するため、レーザー光が透過するミクロンレベルの深さの分解能しかない。一方で、ＣＬでは、電子線を入射してその発光を観察するが、電子線は最表面で速やかに吸収されるために、最表面の情報のみを得ることができるためである。
　この結果、塩素系ガスでドライエッチング処理すると、加工量を増やしても、ＣＬ像が明るくならないことがわかった。
　また、ＣＦ４ガスでエッチング処理した後のＧａＮ基板の表面をＰＬで観測した場合には、細かいダメージを検出できなかったものと考えられる。
　本発明者は、この知見に基づき、更に特許文献１の方法を検討した。この結果、特許文献１では、平行平板方式でＣＦ４ガスのプラズマを生成させている点に着目し、これを誘導結合方式のプラズマに変更してみた。この結果、ＰＬだけでなく、ＣＬでも強度比のコントラストの大きい画像が得られ、ダークスポットを明瞭に観測できることを見いだした。これは、ＧａＮ基板の表面状態が著しく改善したことを示している。
　この原因は定かではないが、本発明の基板では、揮発しにくいＧａＦ３が反応、生成し、それが表面保護の役割を担っていることなどが考えられる。
（ａ）は、種結晶基板１上に形成された窒化ガリウム層２を示す模式図であり、（ｂ）は、ＧａＮ基板を示す模式図であり、（ｃ）は、ＧａＮ基板４上に機能素子構造５を形成してなる機能素子１５を示す模式図である。
（用途）
　本発明は、高品質であることが要求される技術分野、例えばポスト蛍光灯といわれている高演色性の青色ＬＥＤや高速高密度光メモリ用青紫レーザ、ハイブリッド自動車用のインバータに用いるパワーデバイスなどに用いることができる。
（少なくとも表面に窒化ガリウム層を有する基板）
　本発明の基板は、少なくとも表面に窒化ガリウム層を有するものである。以下、これを「ＧａＮ基板」と呼ぶことがある。本発明の基板は、窒化ガリウムのみからなる自立基板であってよい。あるいは、本発明のＧａＮ基板は、別体の支持基板上に窒化ガリウム層を形成してなる基板であってよい。また、ＧａＮ基板には、窒化ガリウム層や支持基板以外に、下地層、中間層、バッファ層などの他の層を備えていて良い。
　好適な実施形態においては、図１（ａ）に示すように、種結晶基板１の表面１ａに窒化ガリウム層２を形成する。次いで、好ましくは、窒化ガリウム層２の表面２ａを研磨加工することで、図１（ｂ）に示すように窒化ガリウム層３を薄くし、ＧａＮ基板４を得る。３ａは研磨後の表面である。
　こうして得られたＧａＮ基板４の表面３ａに機能層５を気相法で形成し、機能素子１５を得ることができる（図１（ｃ））。ただし、５ａ、５ｂ、５ｃ、５ｄ、５ｅは、表面３ａ上に成長した適当なエピタキシャル層である。
　種結晶基板１は、全体がＧａＮの自立基板からなっていてよい。あるいは、種結晶基板１は、支持基板と、支持基板上に設けられた種結晶膜からなっていてよい。また、好ましくは、窒化ガリウム層２の表面２ａを研磨加工することで、窒化ガリウム層を薄くし、ＧａＮ基板を得る。
　本発明では、このＧａＮ基板の表面をドライエッチングする。好適な実施形態においては、この表面を機械研磨した後、化学機械研磨を経ることなくドライエッチング処理する。
（種結晶）
　好適な実施形態においては、種結晶は窒化ガリウム結晶からなる。種結晶は、自立基板（支持基板）を形成していてよく、あるいは別の支持基板上に形成された種結晶膜であってよい。この種結晶膜は、一層であってよく、あるいは支持基板側にバッファ層を含んでいて良い。
　種結晶膜の形成方法は気相成長法が好ましいが、有機金属化学気相成長（ＭＯＣＶＤ： Metal Organic Chemical Vapor Deposition）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法を例示できる。有機金属化学気相成長法が特に好ましい。また、成長温度は、950～1200℃が好ましい。
　支持基板上に種結晶膜を形成する場合には、支持基板を構成する材質は限定されないが、サファイア、ＡｌＮテンプレート、ＧａＮテンプレート、ＧａＮ自立基板、シリコン単結晶、ＳｉＣ単結晶、ＭｇＯ単結晶、スピネル（ＭｇＡｌ２Ｏ４）、ＬｉＡｌＯ２、ＬｉＧａＯ２、ＬａＡｌＯ３，ＬａＧａＯ３，ＮｄＧａＯ３等のペロブスカイト型複合酸化物、ＳＣＡＭ（ＳｃＡｌＭｇＯ４）を例示できる。また組成式〔Ａ１－ｙ（Ｓｒ１－ｘＢａｘ）ｙ〕〔（Ａｌ１－ｚＧａｚ）１－ｕ・Ｄｕ〕Ｏ３（Ａは、希土類元素である；Ｄは、ニオブおよびタンタルからなる群より選ばれた一種以上の元素である；ｙ＝０．３～０．９８；ｘ＝０～１；ｚ＝０～１；ｕ＝０．１５～０．４９；ｘ＋ｚ＝０．１～２）の立方晶系のペロブスカイト構造複合酸化物も使用できる。
　窒化ガリウム層の育成方向は、ウルツ鉱構造のｃ面の法線方向であってよく、またa 面、ｍ面それぞれの法線方向であってもよい。
　種結晶の表面における転位密度は、種結晶上に設ける窒化ガリウム層の転位密度を低減するという観点から、低いことが望ましい。この観点からは、種結晶層の転位密度は、７×１０８ｃｍ－２ｃｍ以下が好ましく、５×１０８ｃｍ－２ｃｍ以下が更に好ましい。また、種結晶の転位密度は品質の点からは低いほど良いので、下限は特にないが、一般的には、5×107ｃｍ－２以上であることが多い。
（窒化ガリウム層）
　窒化ガリウム層の製法は特に限定されないが、有機金属化学気相成長（ＭＯＣＶＤ： Metal Organic Chemical Vapor Deposition）法、ハイドライド気相成長（ＨＶＰＥ）法、パルス励起堆積（ＰＸＤ）法、ＭＢＥ法、昇華法などの気相法、フラックス法などの液相法を例示できる。
　好適な実施形態においては、窒化ガリウム層をフラックス法によって育成する。この際、フラックスの種類は、窒化ガリウム結晶を生成可能である限り、特に限定されない。好適な実施形態においては、アルカリ金属とアルカリ土類金属の少なくとも一方を含むフラックスを使用し、ナトリウム金属を含むフラックスが特に好ましい。
　フラックスには、ガリウム原料物質を混合し、使用する。ガリウム原料物質としては、ガリウム単体金属、ガリウム合金、ガリウム化合物を適用できるが、ガリウム単体金属が取扱いの上からも好適である。
　フラックス法における窒化ガリウム結晶の育成温度や育成時の保持時間は特に限定されず、フラックスの組成に応じて適宜変更する。一例では、ナトリウムまたはリチウム含有フラックスを用いて窒化ガリウム結晶を育成する場合には、育成温度を８００～９５０℃とすることが好ましく、８００～９００℃とすることが更に好ましい。
　フラックス法では、窒素原子を含む気体を含む雰囲気下で単結晶を育成する。このガスは窒素ガスが好ましいが、アンモニアでもよい。雰囲気の全圧は特に限定されないが、フラックスの蒸発を防止する観点からは、３ＭＰａ以上が好ましく、４ＭＰａ以上が更に好ましい。ただし、圧力が高いと装置が大がかりとなるので、雰囲気の全圧は、７ＭＰａ以下が好ましく、５ＭＰａ以下が更に好ましい。雰囲気中の窒素原子を含む気体以外のガスは限定されないが、不活性ガスが好ましく、アルゴン、ヘリウム、ネオンが特に好ましい。
（カソードルミネッセンス）
　カソードルミネッセンスは、ＧａＮ基板表面の微視的なバラツキを評価するものである。本発明では、窒化ガリウムのバンドギャップに対応する波長のカソードルミネッセンスをＧａＮ基板の表面で測定する。
　マッピングを実施する際には、各点でカソードルミネッセンススペクトル分布を測定して特定波長領域での発光強度を比較することによりマッピングが実施される。波長領域を限定することにより、バンドギャップに起因したカソードルミネッセンスピークスペクトルのみを取り出せるようにできる。この時の、カソードルミネッセンスピークから、強度の平均値である平均階調（Ｘave）、強度の最大値であるピーク階調（Xpeak）が求められる。
　好適な実施形態においては、前記カソードルミネッセンスマッピング画像において、ダークスポットを検出可能である。カソードルミネッセンスにおいて、バンド端に起因する発光に着目してマッピングを行うと、転位部はバンド端による発光が観察できず、周囲に比べて発光強度が急激に落ちる為、ダークスポットとして観察される。発光部と非発光部が明確に判別できるように、加速電圧を上げることにより10kV以上とすることが望ましい。特定視野範囲、例えば100μｍ視野におけるマッピングにて非発光部のダークスポット個数を数えることにより、ダークスポット密度を見積もることができる。
（ＧａＮ基板の加工および形態）
　好適な実施形態においては、ＧａＮ基板が円板状であるが、角板などの他の形態でも良い。また、好適な実施形態においては、ＧａＮ基板の寸法が、直径φ２５ｍｍ以上である。これによって、機能素子の量産に適した、取り扱い易いＧａＮ基板を提供できる。
　ＧａＮ基板の表面を研削、研磨加工する場合について述べる。
　研削（グライディング）とは、砥粒をボンドで固定した固定砥粒を高速回転させながら対象物に接触させて、対象物の面を削り取ることをいう。かかる研削によって、粗い面が形成される。窒化ガリウム基板の底面を研削する場合、硬度の高いＳｉＣ、Ａｌ2Ｏ3、ダイヤモンドおよびＣＢＮ（キュービックボロンナイトライド、以下同じ）などで形成され、粒径が１０μｍ以上、１００μｍ以下程度の砥粒を含む固定砥粒が好ましく用いられる。
　また、研磨（ラッピング）とは、遊離砥粒（固定されていない砥粒をいう、以下同じ）を介して定盤と対象物とを互いに回転させながら接触させて、または固定砥粒と対象物とを互いに回転させながら接触させて、対象物の面を磨くことをいう。かかる研磨によって、研削の場合よりも面粗さが小さい面であって微研磨（ポリシング）の場合より粗い面が形成される。硬度の高いＳｉＣ、Ａｌ2Ｏ3、ダイヤモンドおよびＣＢＮなどで形成され、粒径が０．５μｍ以上１５μｍ以下程度の砥粒が好ましく用いられる。
　微研磨（ポリシング）とは、遊離砥粒を介して研磨パッドと対象物とを互いに回転させながら接触させて、または固定砥粒と対象物とを互いに回転させながら接触させて、対象物の面を微細に磨いて平滑化することをいう。かかる微研磨によって、研磨の場合よりも面粗さが小さい結晶成長面が形成される。
（誘導結合プラズマによる処理）
　誘導結合プラズマ（Inductively Coupled Plasma、略称ICP）は、ガスに高電圧をかけることによってプラズマ化させ、さらに高周波数の変動磁場によってそのプラズマ内部に渦電流によるジュール熱を発生させることによって、高温プラズマを得るものである。
　具体的には、石英ガラス等の管で作られた気体の通過する流路の周囲にコイルを巻き、流路に高周波数の大電流を流すことによって、高電圧と高周波数の変動磁場を生成させ、かつ流路にガスを流すことで、誘導結合プラズマを発生させる。このプラズマをＧａＮ基板の表面へと供給する。
　ここで、エッチング時における規格化された直流バイアス電位（Ｖｄｃ／Ｓ）を、－１０Ｖ／ｃｍ２以上とすることが好ましい。Ｖｄｃは、電極間に印加する直流バイアス電位（単位Ｖ）である。また、Ｓは、処理対象であるＧａＮ表面の合計面積（単位ｃｍ２）である。Ｖｄｃ／Ｓは、処理対象であるＧａＮ表面の合計面積で規格化した、エッチング時のバイアス電位である。本発明では、Ｖｄｃ／Ｓを－１０Ｖ／ｃｍ２以上とする。窒化ガリウム複合基板の組み合わせや設置方法によってバイアス電位は変化するが、Ｖｄｃ／Ｓがこれを下回ると、ＧａＮ膜最表面への加工ダメージが深くなるためである。この観点からは、Ｖｄｃ／Ｓを－８Ｖ／ｃｍ２以上とすることが更に好ましい。
　また、ＧａＮ基板表面の加工を促進するという観点からは、Ｖｄｃ／Ｓを－０．００５Ｖ／ｃｍ２以下とすることが好ましく、－０．０５Ｖ／ｃｍ２以下とすることがいっそう好ましく、－１．５Ｖ／ｃｍ２以下とすることがよりいっそう好ましい。
　また、エッチング時におけるバイアス電位の電力（電極の面積で規格化した電力）は、プラズマを安定に生成させるという観点からは、０．００３Ｗ／ｃｍ２以上が好ましく、０．０３Ｗ／ｃｍ２以上が更に好ましい。また、エッチング時におけるバイアス電位の電力（電極の面積で規格化した電力）は、ＧａＮ基板表面の加工ダメージを減らすという観点からは、２．０Ｗ／ｃｍ２以下が好ましく、１．５Ｗ／ｃｍ２以下が更に好ましい。
　フッ素系ガスは、フッ化炭素、フッ化炭化水素およびフッ化硫黄からなる群より選ばれた一種以上の化合物が好ましい。
　好適な実施形態においては、フッ素系ガスが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８およびＳＦ６からなる群より選ばれた一種以上の化合物である。
　好適な実施形態においては、ドライエッチング後の表面のピット量が、ドライエッチング前の表面のピット量と実質的に同じである。このピット量は以下のようにして測定するものである。
ＡＦＭ（原子間力顕微鏡）を用いて、１０μｍ視野による観察にて表面観察を行い、周囲に比べて１ｎｍ以上の凹部を数えることにより、見積もることができる。
　好適な実施形態においては、ドライエッチング後の基板表面の算術平均粗さＲａが、ドライエッチング前の基板表面の算術平均粗さＲａと実質的に同じである。ただし、Ｒａは、JIS B 0601(1994)・JIS B 0031(1994)によって規格されている測定値である。
（機能層および機能素子）
　前述した機能層は、単一層であってよく、複数層であってよい。また、機能としては、高輝度・高演色性の白色ＬＥＤや高速高密度光メモリ用青紫レーザディスク、ハイブリッド自動車用のインバータ用のパワーデバイスなどに用いることができる。
　ＧａＮ基板上に気相法、好ましくは有機金属気相成長（ＭＯＣＶＤ）法により半導体発光ダイオード（ＬＥＤ）を作製すると、ＬＥＤ内部の転位密度がＧａＮ基板と同等となる。
　機能層の成膜温度は、成膜速度の観点から、９５０℃以上が好ましく、１０００℃以上が更に好ましい。また、欠陥を抑制するという観点からは、機能層の成膜温度は、１２００℃以下が好ましく、１１５０℃以下が更に好ましい。
　機能層の材質は、１３族元素窒化物が好ましい。１３族元素とは、IUPACが策定した周期律表による第１３族元素のことである。１３族元素は、具体的にはガリウム、アルミニウム、インジウム、タリウム等である。また、添加剤としては、炭素や、低融点金属（錫、ビスマス、銀、金）、高融点金属（鉄、マンガン、チタン、クロムなどの遷移金属）が挙げられる。低融点金属は、ナトリウムの酸化防止を目的として添加する場合があり、高融点金属は、坩堝を入れる容器や育成炉のヒーターなどから混入する場合がある。
　発光素子構造は、例えば、ｎ型半導体層、このｎ型半導体層上に設けられた発光領域およびこの発光領域上に設けられたｐ型半導体層を備えている。図１（ｃ）の発光素子１５では、ＧａＮ基板４上に、ｎ型コンタクト層５ａ、ｎ型クラッド層５ｂ、活性層５ｃ、ｐ型クラッド層５ｄ、ｐ型コンタクト層５ｅが形成されており、発光素子構造５を構成する。
　また、前記発光構造には、更に、図示しないｎ型半導体層用の電極、ｐ型半導体層用の電極、導電性接着層、バッファ層、導電性支持体などを設けることができる。
　本発光構造では、半導体層から注入される正孔と電子の再結合によって発光領域で光が発生すると、その光をｐ型半導体層上の透光性電極又は１３族元素窒化物単結晶膜側から取り出す。なお、透光性電極とは、ｐ型半導体層のほぼ全面に形成された金属薄膜又は透明導電膜からなる光透過性の電極のことである。
（実施例１）
　以下の手順で、ＧａＮ基板を製造した。
　具体的には、ＣＬ（カソードルミネッセンス）による転位密度の面内分布が、外周１ｃｍを除いて平均２×１０８／ｃｍ２である、窒化ガリウム種結晶からなる自立型の種結晶基板１を用意した。種結晶の厚さは４００μｍである。
　種結晶基板１を用いてフラックス法によって窒化ガリウム層２を形成した。具体的には、Na、Gaを坩堝に入れて、８７０℃、４．０ＭＰａ（窒素雰囲気）にて５時間保持した後に、１０分で８５０℃まで降下した。次いで、４．０ＭＰａで２０時間保持し、窒化ガリウム層２を育成した。アルミナ坩堝を用い、出発原料は、Ｎａ：Ｇａ＝４０ｇ：３０ｇである。溶液撹拌のために、６００秒ごとに時計回り、反時計回りに回転方向を反転させた。回転数は３０ＲＰＭとした。
　反応後、室温まで冷却し、フラックスをエタノールにて化学反応除去させ、成長厚さ１００μｍの窒化ガリウム層２を得た。
　得られた基板をセラミックスの定盤に固定し、#2000の砥石によって研削して表面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、表面を平滑化した。砥粒のサイズを３μｍから０．１μｍまで段階的に小さくしつつ、平坦性を高めた。基板表面の算術平均粗さＲａは０．５ｎｍであった。研磨加工後の窒化ガリウム層の厚さは１５μｍであった。また、基板は無色透明であった。
　このときの研磨された表面の表面状態をＰＬで測定したところ、強度比の小さい発光ピークが観察された。また、ＣＬで観察したところ、真っ暗でほとんど発光せず、ダークスポットは観察できなかった。すなわち、加工歪みが大きい（ひずんでいる領域の厚さが電子線の進入深さよりも厚い）ことがわかった。
　次いで、ＧａＮ基板表面のドライエッチング処理を行った。ドライエッチングには、誘導結合型プラズマエッチング装置を用いた。フッ素系ガス（ＣＦ４）をエッチングガスに用いて、ドライエッチングを実施した。電極サイズは約φ８インチである。エッチング条件は、以下のとおりである。
　出力：　（ＲＦ：４００W、バイアス：２００W）
　チャンバー圧力：　１Ｐａ
　エッチング時間：　１０分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－５．２Ｖ／ｃｍ２
　バイアス電圧の電力（電極の面積で規格化した電力）１．３Ｗ／ｃｍ２
　この結果、エッチング速度は０．００６ミクロン／分であり、エッチング深さは約０．０６ミクロンであった。基板は無色透明のままであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、ＣＬ観察したところ、明部に対するドライエッチング前後のＣＬスペクトルのピーク強度比が５以上であり、欠陥に相当するダークスポットが明瞭に観察できた。また、ＸＰＳ（X線光電子分光）にて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、発光効率の高いＬＥＤができた。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流も非常に少なかった。
（実施例２）
　実施例１と同様にしてＧａＮ基板を得た。ただし、種結晶層の厚さは３μｍとし、ＧａＮ層の成長厚さは８０μｍとした。研磨加工後のＧａＮ層の厚さは１５μｍとした。
　その後、実施例１と同様に、ドライエッチングした。エッチング条件は以下のとおりである。
　出力：　（ＲＦ：４００W、バイアス：２００W）
　チャンバー圧力：　１Ｐａ
　エッチング時間：　５分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－７．２Ｖ／ｃｍ２
　バイアス電圧の電力（電極の面積で規格化した電力）０．８Ｗ／ｃｍ２
　この結果、エッチング速度は０．００５μｍ／分であり、エッチング深さは、約０．０２５μｍであった。基板は無色透明のままであった。ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、基板表面をＣＬ観察したところ、欠陥に相当するダークスポットが明瞭に観察できた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。この基板を用いてＬＥＤを試作したところ、発光効率の高いＬＥＤができた。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流も非常に少なかった。
（実施例３）
　実施例１と同様に実験を行った。ただし、ドライエッチングの際のガス種をＳＦ６にすると共に、エッチング条件は以下のとおりとした。
　出力：　（ＲＦ：４００W、バイアス：２００W）
　チャンバー圧力：　１Ｐａ
　エッチング時間：　５分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－３．６Ｖ／ｃｍ２
　バイアス電圧の電力（電極の面積で規格化した電力）１．４Ｗ／ｃｍ２
　この結果、エッチング速度は０．００５μｍ／分であり、エッチング深さは、約０．０２５μｍであった。基板は無色透明のままであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、基板表面をＣＬ観察したところ、欠陥に相当するダークスポットが明瞭に観察できた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、発光効率の高いＬＥＤができた。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流も非常に少なかった。
（比較例１）
　実施例１と同様に実験を行った。ただし、ドライエッチングの際のガス種を、塩素系ガス（ガス流量比　ＢＣｌ３＋Ｃｌ２＝３：１）にし、エッチング条件は、以下のとおりとした。
　出力：　（ＲＦ：４００W、バイアス：２００W）
　チャンバー圧力：　１Ｐａ
　エッチング時間：　５分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－１３．１Ｖ／ｃｍ２
　バイアス電圧の電力は（電極の面積で規格化した電力）１．３Ｗ／ｃｍ２
　この結果、エッチング速度は０．５μｍ／分であり、エッチング深さは約２．５μｍであった。基板は無色透明のままであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。しかし、基板表面をＣＬ観察したところ、明部に対するドライエッチング前後のＣＬスペクトルのピーク強度比が１．５以下であった。すなわち、ドライエッチング前より像は見えるようになったものの、依然として発光スペクトル強度比が低く暗像となり、ダークスポットは明確に観察できなかった。さらに５分追加工して、再びＣＬ観察したが、発光像は変化無く、ダークスポットは観察できなかった。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、塩素に関するスペクトルが検出された。フッ素、炭素に関するスペクトルは検出されなかった。
　以上のことから、塩素系ガスを用いると、プラズマダメージがＧａＮ表面に新たに発生し、加工歪みを無くすことが出来ないことがわかった。
　この基板を用いてＬＥＤを試作したところ、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流が非常に多く、ＬＥＤ特性が良くなかった。これは、ＧａＮの最表面上に形成されている塩化物が原因である可能性が高い。
（比較例２）
　実施例１と同様に実験を行った。ただし、ドライエッチング装置を誘導結合型から平行平板型に変更し、エッチング条件は、以下のとおりとした。
　出力：　６００W
　チャンバー圧力：　３Ｐａ
　エッチング時間：　５分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－１１．３Ｖ／ｃｍ２
　この結果、エッチング速度は０．０２μｍ／分であり、エッチング深さは約０．１μｍであった。基板は無色透明のままであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。しかし、基板表面をＣＬ観察したところ、ドライエッチング前より像は見えるようになったものの、依然として発光スペクトル強度比が低く暗像となり、ダークスポットは観察できなかった。さらに5分追加工して、再びＣＬ観察したが、強度比に変化無く、ダークスポットは観察できなかった。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
（実施例４）
　実施例１と同様に実験を行った。ただし、エッチング条件は以下のとおりである。
　出力：　（ＲＦ：４００W、バイアス：３００W）
　チャンバー圧力：　　１Ｐａ
　エッチング時間：　　３分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－９．２Ｖ／ｃｍ２
　バイアス電圧の電力は（電極の面積で規格化した電力）１．９Ｗ／ｃｍ２
　この結果、エッチング速度は０．０６μｍ／分であり、エッチング深さは約０．１８μｍであった。基板は無色透明のままであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、基板表面をＣＬ観察したところ、欠陥に相当するダークスポットが観察できた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、ＬＥＤ特性は良かった。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流は少なかった。
（比較例３）
　ドライエッチングに代えてＣＭＰ仕上げにしたこと以外は、実施例１と同様に実験を行った。
　ＣＭＰした後の基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、ＣＬ観察したところ、欠陥に相当するダークスポットが明瞭に観察できた。一方で、基板表面をＡＦＭ（原子間力顕微鏡）で測定すると、エッチピットが多数発生していた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、珪素に関するスペクトルが検出された。フッ素、塩素、炭素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流が非常に多く、ＬＥＤ特性が良くなかった。この原因としては、ＣＭＰによって基板表面上に形成されたエッチピットが原因である可能性が高い。
（実施例５）
　実施例１と同様に実験を行った。エッチング条件は以下のとおりである。
　出力：　（ＲＦ：１５０W、バイアス：１０W）
　チャンバー圧力：　　１Ｐａ
　エッチング時間：　　３０分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－１．７Ｖ／ｃｍ２
　バイアス電圧の電力は（電極の面積で規格化した電力）０．０５Ｗ／ｃｍ２
　この結果、エッチング速度は０．００１μｍ／分であり、エッチング深さは、約０．０３μｍであった。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、基板表面をＣＬ観察したところ、欠陥に相当するダークスポットが明瞭に観察できた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、発光効率の高いＬＥＤができた。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流も非常に少なかった。
（実施例６）
　実施例１と同様に実験を行った。ただし、エッチング条件は以下のとおりである。
　出力：　（ＲＦ：５０W、バイアス：１０W）
　チャンバー圧力：　　１Ｐａ
　エッチング時間：　　３０分間
　規格化された直流バイアス電位（Ｖｄｃ／Ｓ）：　－０．０２Ｖ／ｃｍ２
　バイアス電圧の電力（電極の面積で規格化した電力）：　０．０２Ｗ／ｃｍ２
　この結果、エッチング速度は０．００１μｍ／分であり、エッチング深さは、約０．０３μｍであった。ただし、プラズマが不安定であり、エッチング分布ムラが見られた。
　ドライエッチング処理が終わった基板の表面をＰＬ測定したところ、強度比の強い発光ピークが観察された。また、基板表面をＣＬ観察したところ、欠陥に相当するダークスポットが観察できた。また、ＸＰＳにて表面元素を確認したところ、ＧａＮ以外では、炭素に関するスペクトルが検出された。フッ素、塩素、珪素に関するスペクトルは検出されなかった。
　この基板を用いてＬＥＤを試作したところ、発光効率の高いＬＥＤができた。また、低電圧駆動（例えば２～２．５Ｖ）時におけるリーク電流も少なかった。

Claims (20)

  1. 　少なくとも表面に窒化ガリウム層を有する基板であって、
    　誘導結合式プラズマ発生装置を具備したプラズマエッチング装置を用い、フッ素系ガスを導入し、前記窒化ガリウム層の表面をドライエッチング処理したことを特徴とする、少なくとも表面に窒化ガリウム層を有する基板。
  2. 　カソードミネッセンス測定によって前記表面のダークスポットの識別が可能であることを特徴とする、請求項１記載の基板。
  3. 　前記フッ素系ガスが、フッ化炭素、フッ化炭化水素およびフッ化硫黄からなる群より選ばれた一種以上の化合物を含むことを特徴とする、請求項１または２記載の基板。
  4. 　前記フッ素系ガスが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８およびＳＦ６からなる群より選ばれた一種以上の化合物であることを特徴とする、請求項３記載の基板。
  5. 　前記ドライエッチング処理に際して、規格化された直流バイアス電位を－１０Ｖ／ｃｍ２以上として印加することを特徴とする、請求項１～４のいずれか一つの請求項に記載の基板。
  6. 　前記表面が機械研磨後に化学機械研磨を経ることなく前記ドライエッチング処理されたことを特徴とする、請求項１～５のいずれか一つの請求項に記載の基板。
  7. 　前記ドライエッチング後の前記表面のピット量が、前記ドライエッチング前の前記表面のピット量と実質的に同じであることを特徴とする、請求項１～６のいずれか一つの請求項に記載の基板。
  8. 　前記ドライエッチング後の前記表面の算術平均粗さＲａが、前記ドライエッチング前の前記表面の算術平均粗さＲａと実質的に同じであることを特徴とする、請求項１～７のいずれか一つの請求項に記載の基板。
  9. 　前記窒化ガリウム層がフラックス法により作製されたことを特徴とする、請求項１～８のいずれか一つの請求項に記載の基板。
  10. 　前記窒化ガリウム層が形成された支持基板を備えていることを特徴とする、請求項１～９のいずれか一つの請求項に記載の基板。
  11. 　請求項１～１０のいずれか一つの請求項に記載の基板、および前記基板の前記表面上に形成された１３族元素窒化物からなる機能層を備えていることを特徴とする、機能素子。
  12. 　少なくとも表面に窒化ガリウム層を有する基板を製造する方法であって、
    　誘導結合式プラズマ発生装置を具備したプラズマエッチング装置を用い、フッ素系ガスを導入し、前記窒化ガリウム層の表面をドライエッチング処理することを特徴とする、基板の製造方法。
  13. 　前記フッ素系ガスが、フッ化炭素、フッ化炭化水素およびフッ化硫黄からなる群より選ばれた一種以上の化合物を含むことを特徴とする、請求項１２記載の方法。
  14. 　前記フッ素系ガスが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８およびＳＦ６からなる群より選ばれた一種以上の化合物であることを特徴とする、請求項１３記載の方法。
  15. 　前記ドライエッチング処理に際して、規格化された直流バイアス電位を－１０Ｖ／ｃｍ２以上として印加することを特徴とする、請求項１２～１４のいずれか一つの請求項に記載の方法。
  16. 　前記表面を機械研磨し、次いで化学機械研磨を経ることなく前記ドライエッチング処理することを特徴とする、請求項１２～１５のいずれか一つの請求項に記載の方法。
  17. 　前記ドライエッチング後の前記表面のピット量が、前記ドライエッチング前の前記表面のピット量と実質的に同じであることを特徴とする、請求項１２～１６のいずれか一つの請求項に記載の方法。
  18. 　前記ドライエッチング後の前記表面の算術平均粗さＲａが、前記ドライエッチング前の前記表面の算術平均粗さＲａと実質的に同じであることを特徴とする、請求項１２～１７のいずれか一つの請求項に記載の方法。
  19. 　前記窒化ガリウム層をフラックス法により作製することを特徴とする、請求項１２～１８のいずれか一つの請求項に記載の方法。
  20. 　支持基板上に前記窒化ガリウム層を形成することを特徴とする、請求項１２～１９のいずれか一つの請求項に記載の方法。
PCT/JP2014/082993 2013-12-20 2014-12-12 窒化ガリウム層を含む基板およびその製造方法 WO2015093406A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015523321A JP5832058B1 (ja) 2013-12-20 2014-12-12 窒化ガリウム層を含む基板およびその製造方法
DE112014005913.7T DE112014005913B4 (de) 2013-12-20 2014-12-12 Verfahren zum Herstellen von Substraten mit zumindest einer Oberflächen-Gallium-Nitrid-Schicht
CN201480066807.3A CN105814244B (zh) 2013-12-20 2014-12-12 包含氮化镓层的基板及其制造方法
KR1020167016211A KR101723780B1 (ko) 2013-12-20 2014-12-12 질화갈륨층을 포함하는 기판 및 그 제조 방법
US14/754,817 US20150303066A1 (en) 2013-12-20 2015-06-30 Substrates Including Gallium Nitride Layers and a Method of Producing the Same
US15/190,672 US20160300980A1 (en) 2013-12-20 2016-06-23 Substrates Including Gallium Nitride Layers and a Method of Producing the Same
US17/022,776 US20200411718A1 (en) 2013-12-20 2020-09-16 Method of producing substrates including gallium nitride

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013263397 2013-12-20
JP2013-263397 2013-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/754,817 Continuation US20150303066A1 (en) 2013-12-20 2015-06-30 Substrates Including Gallium Nitride Layers and a Method of Producing the Same

Publications (1)

Publication Number Publication Date
WO2015093406A1 true WO2015093406A1 (ja) 2015-06-25

Family

ID=53402752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/082993 WO2015093406A1 (ja) 2013-12-20 2014-12-12 窒化ガリウム層を含む基板およびその製造方法

Country Status (6)

Country Link
US (3) US20150303066A1 (ja)
JP (1) JP5832058B1 (ja)
KR (1) KR101723780B1 (ja)
CN (1) CN105814244B (ja)
DE (1) DE112014005913B4 (ja)
WO (1) WO2015093406A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018108931A (ja) * 2016-02-23 2018-07-12 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板
CN109755122A (zh) * 2017-11-07 2019-05-14 株式会社合斯科 化合物半导体晶片的加工方法
JP2019094239A (ja) * 2017-11-27 2019-06-20 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
JP2020021765A (ja) * 2018-07-30 2020-02-06 株式会社アルバック 半導体素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
FR3111470A1 (fr) * 2020-06-16 2021-12-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d’une couche de materiau iii-n
EP4187577A1 (en) * 2021-11-29 2023-05-31 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Method for plasma etching a layer based on a iii-n material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613414B2 (ja) * 1988-02-10 1997-05-28 株式会社豊田中央研究所 Ａ▲ｌ▼ｘＧａ▲下１▼−ｘＮのドライエッチング法
JP2003124188A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd ＧａＮ系半導体デバイスの製造方法
JP2009200523A (ja) * 2006-10-19 2009-09-03 Sumitomo Electric Ind Ltd エピタキシャル層付き基板、半導体素子およびこれらの製造方法
JP2009277700A (ja) * 2008-05-12 2009-11-26 Rohm Co Ltd ＧａＮ系半導体素子及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992016966A1 (en) * 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP2599250B2 (ja) 1994-06-30 1997-04-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体のドライエッチング方法
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3546023B2 (ja) 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
US7214325B2 (en) * 2001-03-23 2007-05-08 Lg Electronics Inc. Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment
US20040157358A1 (en) * 2001-08-01 2004-08-12 Kazumasa Hiramatsu Group III nitride semiconductor film and its production method
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP4037154B2 (ja) * 2002-04-15 2008-01-23 松下電器産業株式会社 プラズマ処理方法
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
KR20080104148A (ko) * 2006-02-17 2008-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 광전자 소자들의 성장 방법
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP2008004779A (ja) * 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
KR20090086942A (ko) * 2006-09-08 2009-08-14 에이전시 포 사이언스, 테크놀로지 앤드 리서치 가변 파장 발광 다이오드
CN101162693B (zh) * 2006-10-09 2011-02-16 西安能讯微电子有限公司 氮化镓表面低损伤蚀刻
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
CN101552197A (zh) * 2009-05-08 2009-10-07 上海蓝光科技有限公司 制造GaN基光电器件的低损伤ICP刻蚀方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US8487440B2 (en) * 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
CN102024898B (zh) * 2010-11-03 2013-03-27 西安神光安瑞光电科技有限公司 发光二极管及其制造方法
TWI433231B (zh) * 2010-12-02 2014-04-01 Epistar Corp 一種半導體元件的製作方法
KR101775560B1 (ko) * 2010-12-17 2017-09-07 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
WO2012114513A1 (ja) * 2011-02-25 2012-08-30 学校法人名城大学 半導体装置の製造方法
US20130069127A1 (en) * 2011-09-21 2013-03-21 Electronics And Telecommunications Research Institute Field effect transistor and fabrication method thereof
JP5806600B2 (ja) * 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6064366B2 (ja) * 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6126354B2 (ja) * 2012-10-31 2017-05-10 株式会社東芝 半導体装置及びその製造方法
KR101923972B1 (ko) * 2012-12-18 2018-11-30 한국전자통신연구원 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613414B2 (ja) * 1988-02-10 1997-05-28 株式会社豊田中央研究所 Ａ▲ｌ▼ｘＧａ▲下１▼−ｘＮのドライエッチング法
JP2003124188A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd ＧａＮ系半導体デバイスの製造方法
JP2009200523A (ja) * 2006-10-19 2009-09-03 Sumitomo Electric Ind Ltd エピタキシャル層付き基板、半導体素子およびこれらの製造方法
JP2009277700A (ja) * 2008-05-12 2009-11-26 Rohm Co Ltd ＧａＮ系半導体素子及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHU, R. ET AL.: "Impact of CF4 Plasma Treatment on GaN", IEEE ELECTRON DEVICE LETTERS, vol. 28, no. 9, September 2007 (2007-09-01), pages 781 - 783 *
SZCZESNY, A. ET AL.: "Reactive ion etching of novel materials - GaN and SiC", VACUUM, vol. 70, 2003, pages 249 - 254 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018108931A (ja) * 2016-02-23 2018-07-12 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板
CN109755122A (zh) * 2017-11-07 2019-05-14 株式会社合斯科 化合物半导体晶片的加工方法
JP2019087642A (ja) * 2017-11-07 2019-06-06 株式会社ハイシック 化合物半導体ウエハの加工方法
CN109755122B (zh) * 2017-11-07 2022-12-27 株式会社合斯科 化合物半导体晶片的加工方法
JP2019094239A (ja) * 2017-11-27 2019-06-20 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
JP6996952B2 (ja) 2017-11-27 2022-01-17 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
JP2020021765A (ja) * 2018-07-30 2020-02-06 株式会社アルバック 半導体素子の製造方法

Also Published As

Publication number Publication date
JP5832058B1 (ja) 2015-12-16
CN105814244B (zh) 2018-06-29
KR101723780B1 (ko) 2017-04-05
DE112014005913T5 (de) 2016-09-08
KR20160077222A (ko) 2016-07-01
DE112014005913B4 (de) 2021-10-07
CN105814244A (zh) 2016-07-27
JPWO2015093406A1 (ja) 2017-03-16
US20200411718A1 (en) 2020-12-31
US20160300980A1 (en) 2016-10-13
US20150303066A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
JP5832058B1 (ja) 窒化ガリウム層を含む基板およびその製造方法
US9653649B2 (en) Gallium nitride substrates and functional devices
JP2010040867A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP6344987B2 (ja) １３族元素窒化物結晶層および機能素子
US9287453B2 (en) Composite substrates and functional device
TW201409748A (zh) 複合基板、發光元件及複合基板的製造方法
JP5805352B2 (ja) 複合基板、その製造方法、機能素子および種結晶基板
JP2005072572A (ja) Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子
US9941442B2 (en) Group 13 element nitride crystal substrate and function element
JP6169292B1 (ja) １３族元素窒化物結晶基板および機能素子
US10000864B2 (en) Group 13 element nitride crystal layer and function element
JP6385004B2 (ja) １３族元素窒化物結晶層および機能素子
WO2022074880A1 (ja) Ｉｉｉ族元素窒化物半導体基板
JP5924800B1 (ja) １３族元素窒化物結晶層および機能素子
CN204067415U (zh) 复合晶片以及功能元件

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015523321

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14872605

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167016211

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014005913

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14872605

Country of ref document: EP

Kind code of ref document: A1