JP2020021765A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】窒化ガリウムを含む半導体層に対して、低ダメージでエッチングを行い、より信頼性の高い半導体素子を提供する。【解決手段】上記目的を達成するため、本発明の一形態に係る半導体素子の製造方法は、窒化ガリウムを含む半導体層に３．２×１０−４Ｗ／ｃｍ２以上１．６×１０−２Ｗ／ｃｍ２未満のバイアス電位を印加し上記半導体層の表面にエッチングガスのプラズマを発生させながら上記半導体層の一部を除去することを含む、上記半導体層は、２００℃より高く５００℃以下の温度でアニールされる。【選択図】図１

Description

本発明は、半導体素子の製造方法に関する。

窒化ガリウムを含む半導体層を用いたパワーデバイスの代表的なものに、縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等がある（例えば、特許文献１参照）。該デバイスの実現は、次世代パワーデバイスを牽引する技術として期待されている。

このようなデバイスを製造するプロセスの１つとして、エッチングプロセスがある。エッチングプロセスでは、窒化ガリウムを含む半導体層の表面に対してエッチングプラズマを発生させて、該半導体層の一部を選択的に除去する。

特開２０１７−１０８１９２号公報

上記のエッチングプロセスでは、窒化ガリウムを含む半導体層に対して、いかにして低ダメージでエッチングをするかが重要になる。

以上のような事情に鑑み、本発明の目的は、窒化ガリウムを含む半導体層に対して、低ダメージでエッチングを行い、より信頼性の高い半導体素子を提供することにある。

上記目的を達成するため、本発明の一形態に係る半導体素子の製造方法は、窒化ガリウムを含む半導体層に３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満のバイアス電位を印加し上記半導体層の表面にエッチングガスのプラズマを発生させながら上記半導体層の一部を除去することを含む、上記半導体層は、２００℃より高く５００℃以下の温度でアニールされる。
このような半導体素子の製造方法であれば、窒化ガリウムを含む半導体層に低バイアス電位が印加されながら半導体層の表面がエッチングガスのプラズマによってエッチングされ、その後、半導体層が２００℃より高く５００℃以下の温度でアニールされることで、窒化ガリウムを含む半導体層の被エッチング面にダメージが入りにくくなる。

上記の半導体素子の製造方法においては、上記半導体層を窒素雰囲気でアニールしてもよい。
このような半導体装置の製造方法であれば、半導体層が窒素雰囲気でアニールされることで、エッチングによって形成されると考えられる窒素欠損が抑制され、その抑制された窒化ガリウムを含む半導体層が形成される。

上記の半導体素子の製造方法においては、上記プラズマを誘導結合方式により発生させてもよい。
このような半導体装置の製造方法であれば、エッチングプラズマをバイアス電位とは独立して誘導結合方式により発生させることができるので、エッチングプラズマから半導体層に入射するイオンのエネルギーを制御しやすくなる。

上記の半導体素子の製造方法においては、上記誘導結合方式で用いられる放電電極に、１００Ｗ以上５００Ｗ以下の放電パワーを投入してもよい。
このような半導体装置の製造方法であれば、誘導結合方式で用いられる放電電極に、１００Ｗ以上５００Ｗ以下の放電パワーが投入されることで、適切なエッチングレートが得られ、さらに、上記バイアス電位を半導体層に印加しても、プラズマ密度が適切な範囲に制御され半導体層がエッチングプラズマによってダメージを受けにくくなる。

上記の半導体素子の製造方法においては、エッチングガスとして、塩素を含むガスを用いてもよい。
このような半導体装置の製造方法であれば、窒化ガリウムを含む半導体層が塩素を含むガスによって効率よくエッチングされる。

上記の半導体素子の製造方法においては、上記半導体層の一部の除去と、上記アニールとを同一の処理チャンバーで行ってもよい。
このような半導体装置の製造方法であれば、半導体層への汚染や、大気とエッチング表面との反応が防止される。

上記の半導体素子の製造方法においては、上記第１のバイアス電位を印加する前に、上記第１のバイアス電位よりも高い第２のバイアス電位を印加してもよい。
このような半導体装置の製造方法であれば、エッチング処理が速くなるとともに、最終的に半導体層表面がダメージを受けにくくなる。

上記の半導体素子の製造方法においては、上記第２のバイアス電位から上記第１のバイアス電位にかけて多段的にバイアス電位を減少させてもよい。
このような半導体装置の製造方法であれば、多段的なバイアス電位印加によって最終的に形成されるＧａＮ層表面がダメージを受けにくくなる。

以上述べたように、本発明によれば、窒化ガリウムを含む半導体層に対して、低ダメージでエッチングが行われ、より信頼性の高い半導体素子が提供される。

図（ａ）は、本実施形態に係るエッチング装置の概略断面図である。図（ｂ）は、本実施形態に係るエッチング装置の概略上面図である。 本実施形態に係る半導体素子の製造方法が利用される半導体素子の一例である。 図（ａ）及び図（ｂ）は、本実施形態に係る半導体素子の製造方法の一例を示す概略断面図である。図（ｃ）は、比較例に係る半導体素子の製造方法を示す概略断面図である。 本実施形態に係る別の半導体素子の製造方法の一例を示す概略断面図である。 ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。 ＳＢＤ素子に逆バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。 ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。 図（ａ）は、ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。図（ｂ）は、ＳＢＤ素子に逆バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。

以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。まず、半導体素子を製造する上で使用されるエッチング装置について説明する。

図１（ａ）は、本実施形態に係るエッチング装置の概略断面図である。図１（ｂ）は、本実施形態に係るエッチング装置の概略上面図である。

エッチング装置（ドライエッチング装置）１００は、真空槽１０と、支持台２０と、プラズマ発生源３０と、ガス供給源４０と、バイアス供給源５０と、隔壁（防着板）６０とを具備する。

真空槽１０は、減圧状態を維持可能な容器である。真空槽１０は、本体（チャンバ本体）１１と、天板（蓋部）１２とを有する。本体１１は、例えば、隔壁６０を囲む。隔壁６０は、支持台２０を囲む。天板１２は、支持台２０に対向する。天板１２及び隔壁６０によってプラズマ形成空間１０ｐが画定される。

真空槽１０には、例えば、ターボ分子ポンプ等の真空ポンプ（不図示）が接続されている。この真空ポンプによって真空槽１０内の雰囲気が所定の圧力に維持される。本体１１は、例えば、導電材料で構成される。天板１２は、石英等の透明絶縁材料で構成される。真空槽１０には、真空槽１０内の圧力を計測する圧力計（不図示）が設置されている。

真空槽１０内には、基板Ｓ１を支持する支持台２０が設置されている。支持台２０上の基板Ｓ１は、エッチング対象物であり、例えば、直径が８インチの半導体ウェーハである。半導体ウェーハは、例えば、窒化ガリウム結晶層の上に、窒化ガリウムをエピタキシャル成長させた積層体、サファイア基板上に窒化ガリウム層を形成した積層体、及びシリコン基板上に窒化ガリウムを形成させた積層体等のＧａＮウェーハである。

支持台２０の大部分は、導電体により構成される。支持台２０において、基板Ｓ１が載置される面は、導電体でもよく、絶縁体でもよい。例えば、支持台２０において、基板Ｓ１が載置される面には、静電チャックが設置されてもよい。

支持台２０には、基板Ｓ１にバイアス電位（Ｐ_Ｂ）が供給されるように、バイアス供給源５０が接続されている。例えば、図１（ａ）には、バイアス供給源５０として、交流電源（高周波電源）が示されている。バイアス供給源５０は、直流電源であってもよい。さらに、支持台２０には、基板Ｓ１の温度を所定の温度に設定する温調器２１が設置されてもよい。

これにより、エッチング装置１においては、基板Ｓ１にバイアス電位を印加しながら、基板Ｓ１をエッチングすることができる。すなわち、エッチング装置１は、ＩＣＰ−ＲＩＥ装置として機能する。

プラズマ発生源３０は、プラズマ発生用の高周波コイル（アンテナ）３１と、星型電極３３と、高周波コイル３１及び星型電極３３に接続された高周波電源３２と、高周波コイル３１と星型電極３３との間に設けられた永久磁石３４とを有する。高周波コイル３１及び星型電極３３は、放電電極として機能する。

図１（ａ）、（ｂ）には、一例として誘導結合方式のプラズマ発生源３０が示されている。本実施形態に係るプラズマ源は、誘導結合方式のプラズマ源に限らず、ＥＣＲ（Electron Cyclotron Resonance）、ヘリコン波励起プラズマ（Helicon Wave Plasma）等を利用したプラズマ源でもよい。

高周波コイル３１は、例えば、天板１２上で旋回している。例えば、高周波コイル３１は、２周旋回している。高周波コイル３１の直径は、２００ｍｍ以上２６０ｍｍ以下である。高周波コイル３１の旋回数、星型電極３３の本数、及び永久磁石３４の個数は、図示する数に限らない。高周波電源３２は、例えば、ＲＦ電源である。高周波コイル３１と高周波電源３２との間には、整合回路部が設けられてもよい。

例えば、プラズマ形成空間１０ｐにガス供給源４０からエッチングガスが導入され、高周波電源３２から高周波コイル３１及び星型電極３３に放電電力が供給されると、プラズマ形成空間１０ｐにプラズマが形成される。Ｚ軸方向からエッチング装置１を上面視した場合、プラズマは、基板Ｓ１の面積よりも大きく形成される。

本実施形態では、プラズマを誘導結合方式により発生させることから、プラズマ形成空間１０ｐには、低圧でも高密度のプラズマ（以下、低圧高密度プラズマ）が発生する。また、プラズマ発生源３０は、星型電極３３を有するので、プラズマ形成空間１０ｐでは、Ｘ−Ｙ軸平面におけるプラズマ密度が均一になる。

また、エッチング装置１によれば、プラズマ発生源３０によって、プラズマをバイアス電位とは独立して誘導結合方式によりプラズマ形成空間１０ｐに発生させることができる。これにより、プラズマから半導体層に入射するイオンのエネルギーを制御しやすくなる。

エッチングガスとしては、ハロゲンを含むガスが用いられる。例えば、エッチングガスとして、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４、及びＣＨＣｌ_３等の少なくともいずれかが用いられる。これらハロゲン含有ガスには、不活性ガス（Ａｒ，Ｈｅ等）が混合されてもよい。また、プラズマ形成空間１０ｐの支持台２０が対向する位置に、ガス供給源４０と繋がった環状ノズル、シャワープレート等が配置されてもよい。

さらに、本実施形態では、ＧａＮを含む半導体層をエッチングした後、該半導体層を窒素雰囲気で２００℃より高く５００℃以下の低温アニール処理を行う。ここで、アニール処理を窒素雰囲気で実施する目的は、例えば、エッチングによって形成されると考えられる窒素欠損が抑制され、その抑制された窒化ガリウムを含む半導体層が形成されるためである。

図２（ａ）及び図２（ｂ）は、本実施形態に係る半導体素子の製造方法が利用される半導体素子の一例である。

図２（ａ）示す半導体素子１００は、縦型のＭＯＳＦＥＴである。半導体素子１００においては、ドレイン電極１０１に、ｎ^＋形ＧａＮ基板１０２（ドレイン領域）が電気的に接続される。ｎ^＋形ＧａＮ基板１０２上には、ｎ⁻形ＧａＮ層１０３（ドリフト領域）が設けられる。ｎ⁻形ＧａＮ層１０３上には、ｐ形ＧａＮ層１０４（ベース領域）が設けられる。ｐ形ＧａＮ層１０４の表面には、選択的にｎ^＋形ＧａＮ層１０５（ソース領域）が設けられる。

ｐ形ＧａＮ層１０４及びｎ^＋形ＧａＮ層１０５の上には、層間絶縁層１０６が設けられる。層間絶縁層１０６からは、ｎ^＋形ＧａＮ層１０５及びｐ形ＧａＮ層１０４を貫通し、ｎ⁻形ＧａＮ層１０３にまで到達するゲート電極１０７（トレンチゲート）が設けられる。ゲート電極１０７とｎ^＋形ＧａＮ層１０５との間、ゲート電極１０７とｐ形ＧａＮ層１０４との間、ゲート電極１０７とｎ⁻形ＧａＮ層１０３との間、層間絶縁層１０６とｐ形ＧａＮ層１０４との間、及び層間絶縁層１０６とｎ^＋形ＧａＮ層１０５との間には、ゲート絶縁膜１０８が設けられる。

ゲート電極１０７には、層間絶縁層１０６を介してゲート配線１０９が電気的に接続されている。ｎ^＋形ＧａＮ層１０５には、層間絶縁層１０６を介してソース電極１１０が電気的に接続されている。

図２（ｂ）に示す半導体素子２００は、ＳＢＤ（Schottky Barrier Diode）である。半導体素子２００においては、オーミック電極２０１に、ｎ形ＧａＮ基板２０２がオーミック接続される。ｎ形ＧａＮ基板２０２上には、ｎ形ＧａＮバッファ層２０３が設けられる。ｎ形ＧａＮバッファ層２０３上には、ｎ形ＧａＮ層２０４が設けられる。ｎ形ＧａＮ層２０４には、ショットキー電極２０５がショットキー接続される。

エッチング装置１を利用した、半導体素子１００、２００の製造プロセスを以下に説明する。

図３（ａ）及び図３（ｂ）は、本実施形態に係る半導体素子の製造方法の一例を示す概略断面図である。図３（ｃ）は、比較例に係る半導体素子の製造方法を示す概略断面図である。図３（ａ）〜図３（ｃ）には、半導体素子１００を製造するプロセスの中で、ゲート電極１０７を埋め込むトレンチを形成する様子が示されている。

図３（ａ）に示すように、ｎ⁻形ＧａＮ層１０３／ｐ形ＧａＮ層１０４／マスク層３００を含む積層体が予め準備される。マスク層３００は、ｐ形ＧａＮ層１０４上に選択的に設けられる。マスク層３００の開口幅は、ゲート電極１０７の幅にゲート絶縁膜１０８の幅を足し合わせた長さになっている。

次に、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３に、３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満の低バイアス電位が印加される。さらに、マスク層３００から開口されたｐ形ＧａＮ層１０４の表面にエッチングガスによるプラズマが晒される。

例えば、高周波電源３２から、放電電極（高周波コイル３１及び星型電極３３）に１００Ｗ以上５００Ｗ以下の放電パワーが投入される。このとき、真空槽１０の圧力は、０．２Ｐａ以上２Ｐａ以下に設定される。エッチング対象物（積層体）の温度は、−２０℃以上２００℃以下に設定される。

これにより、マスク層３００から開口されたｐ形ＧａＮ層１０４が選択的にエッチングされ、ｐ形ＧａＮ層１０４にトレンチ１０７ｔが形成される。さらに、ｐ形ＧａＮ層１０４から開放されたｎ⁻形ＧａＮ層１０３の表面もプラズマによってエッチングされて、ｐ形ＧａＮ層１０４の表面からｎ⁻形ＧａＮ層１０３の内部途中にまで到達したトレンチ１０７ｔが形成される（図３（ｂ））。この後、トレンチ１０７ｔの内壁及びｐ形ＧａＮ層１０４上には、ゲート絶縁膜１０８が形成され、さらに、トレンチ１０７ｔには、ゲート絶縁膜１０８を介してゲート電極１０７が形成される。

ここで、図３（ｃ）には、エッチングの際、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３に、例えば、図３（ａ）、（ｂ）よりも高い０．２Ｗ／ｃｍ^２のバイアス電位が印加された例が示されている。このような場合には、バイアス電位によってプラズマからトレンチ１０７ｔに引き込まれるイオンのエネルギーが増大してしまう。従って、被エッチング面（トレンチ１０７ｔの内壁）がダメージＤＭを受けやすくなる。

このようなダメージＤＭは、窒素雰囲気で９００℃以上の高温アニール処理によって、ある程度は修復できる。しかし、半導体素子の生産性を向上させるには、このような高温アニールはなるべく回避することが望ましい。

これに対し、本実施形態では、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３に、３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満の低バイアス電位を印加しながら、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３をエッチングしている。

また、エッチングの際には、放電電極に１００Ｗ以上５００Ｗ以下の放電パワーを投入するので、適切なエッチングレートが得られる。さらに、上記バイアス電位がｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３に印加されても、プラズマ密度が適切な範囲に制御されているので、ＧａＮ層がプラズマによってダメージを受けにくくなる。これにより、図３（ｂ）の例では、比較例（図３（ｃ））に比べて、ダメージの少ない被エッチング面が形成される。

なお、ＧａＮ層のダメージが許容できる範囲において、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３に、３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満の低バイアス電位（第１のバイアス電位）を印加する前または後、または前後に、これよりも高い高バイアス電位（第２のバイアス電位）を印加することもでき、エッチング終了時の条件が低バイアス電位に設定されていればよい。

このような製造プロセスにより、エッチング処理が速くなるとともに、最終的にＧａＮ層表面がダメージを受けにくくなる。さらに、高バイアス電位から低バイアス電位にかけて、多段的にバイアス電位を減少させてもよい。また、高バイアス電位から低バイアス電位にかけて、連続的にバイアス電位を減少させてもよい。このような製造プロセスにより、多段的なバイアス電位印加によって最終的に形成されるＧａＮ層表面がダメージを受けにくくなる。

さらに、ダメージが抑制された被エッチング面を窒素雰囲気で２００℃より高く５００℃以下の低温アニール処理を施すことにより、ｐ形ＧａＮ層１０４及びｎ⁻形ＧａＮ層１０３の被エッチング面がＧａＮ結晶に近い状態に修復される。ここで、アニール温度が２００℃以下になると、充分なアニール効果が得られなくなる可能性があるので好ましくない。さらに、３００℃以上とすることで十分なアニール効果を得ることができて好ましい。また、アニール温度が５００℃より高くなると、生産性が向上しないので好ましくない。

また、この一連のエッチングとアニール処理は、同一の真空処理装置内で処理するとなお好ましい。エッチング後、ＧａＮ結晶を大気に晒してアニール装置に移すと、ＧａＮ結晶への汚染や、大気とエッチング表面との反応がおきてしまう。つまり、別チャンバーでｉｎ−ｓｉｔｕ処理または同一チャンバーで行うと、汚染、大気とエッチング表面との反応を防ぐことができる。さらに生産性も向上する。

また、図４（ａ）〜図４（ｃ）は、本実施形態に係る別の半導体素子の製造方法の一例を示す概略断面図である。図４（ａ）〜図４（ｃ）には、半導体素子２００を製造するプロセスの中で、ｎ形ＧａＮ層２０４上にショットキー電極２０５が形成される様子が示されている。

ショットキー電極２０５を形成する前のｎ形ＧａＮ層２０４の表面には自然酸化膜２０４ｎが形成されている場合がある（図４（ａ））。この自然酸化膜２０４ｎを除去するために、表面処理を行う。

例えば、ｎ形ＧａＮ層２０４に、３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満の低バイアス電位を印加しつつ、ｎ形ＧａＮ層２０４の表面にエッチングガスによるプラズマを晒す。

これにより、ｎ形ＧａＮ層２０４の表面がエッチングされるが、ｎ形ＧａＮ層２０４の表面においてダメージの少ない被エッチング面が形成される（図４（ｂ））。

さらに、ｎ形ＧａＮ層２０４を窒素雰囲気で２００℃より高く５００℃以下の低温アニール処理を施すことにより、ｎ形ＧａＮ層２０４の被エッチング面がＧａＮ結晶に近い状態に修復される。この後、ｎ形ＧａＮ層２０４上に、ショットキー電極２０５が形成される（図４（ｃ））。

このように、本実施形態では、窒化ガリウムを含む半導体層に低バイアス電位を印加しつつ、該半導体層の表面にエッチングガスのプラズマを発生させて、該半導体層の一部をエッチングにより除去する。この後、該半導体層を低温でアニール処理する。

このような半導体素子の製造方法であれば、窒化ガリウムを含む半導体層の被エッチング面にダメージが入りにくくなる。さらに、被エッチング面にダメージが入ったとしても、低温アニールにより、被エッチング面がＧａＮ結晶に近い状態に修復される。この結果、信頼性が高い半導体素子が形成され、低温でのアニール修復が可能になり半導体素子の生産性が向上する。

本実施形態の効果をＳＢＤ素子の特性から確認した。例えば、半導体素子２００を条件を変えて複数作製し、それぞれの半導体素子２００の特性を確認した。具体的には、ｎ形ＧａＮ層２０４上にショットキー電極２０５を形成する前のｎ形ＧａＮ層２０４をエッチングする工程において、ｎ形ＧａＮ層２０４に印加されるバイアス電位を変えた場合、ＳＢＤ素子の特性がどのように変わるのかを確認した。

図５は、ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。図５の横軸は、電圧（Ｖ）であり、縦軸は、電流密度（Ａ／ｃｍ^２）である。ＳＢＤ素子の構成は、半導体素子２００の構成と同じである。ショットキー電極２０５の材料は、ニッケルである。基板Ｓ１としては、直径が８インチのＧａＮウェーハを用いている。

図５には、バイアス電位（Ｐ_Ｂ）として、６０Ｗ（０．２Ｗ／ｃｍ^２）、１５Ｗ（４．８×１０^−２Ｗ／ｃｍ^２）、５Ｗ（１．６×１０^−２Ｗ／ｃｍ^２）、２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）のそれぞれの条件が例示されている。図中の「Ａｓ−ｇｒｏｗｎ」とは、ｎ形ＧａＮ層２０４を成長させた直後にショットキー電極２０５を形成した例を意味する。つまり、「Ａｓ−ｇｒｏｗｎ」条件では、ショットキー電極２０５を形成する前にｎ形ＧａＮ層２０４のエッチング処理がなく、ｎ形ＧａＮ層２０４がショットキー電極２０５に接する面において、ＧａＮ結晶状態が維持されている。それぞれのエッチング量は、２００ｎｍである。放電電力は、２００Ｗである。また、図５に示す条件では、エッチング後のアニール処理は行っていない。

図５に示すように、Ａｓ−ｇｒｏｗｎ状態からバイアス電位が高くなるにつれ、順バイアス電圧に対しての電流密度の立ち上がりがより急峻になる。このＩ−Ｖ曲線から、それぞれのバイアス電位でのショットキー障壁φ（ｅＶ）を計算すると、６０Ｗ（０．２Ｗ／ｃｍ^２）では、０．６０ｅＶ、１５Ｗ（４．８×１０^−２Ｗ／ｃｍ^２）では、０．７６ｅＶ、５Ｗ（１．６×１０^−２Ｗ／ｃｍ^２）では、０．８０ｅＶ、２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）では、０．８２ｅＶ、Ａｓ−ｇｒｏｗｎ状態では、０．９４ｅＶになることが分かった。すなわち、バイアス電位が高くなるにつれ、ショットキー障壁が低くなることが分かった。

図５の結果から、例えば、バイアス電位が高くなるほど、ｎ形ＧａＮ層２０４の被エッチング面がダメージを受けやすく、ＧａＮ半導体の禁制帯に欠陥順位がより多く形成されると考えられる。この現象は、次に示す逆バイアス電圧をＳＢＤ素子に印加したときの結果からも理解される。

図６は、ＳＢＤ素子に逆バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。

図６に示すように、Ａｓ−ｇｒｏｗｎ状態からバイアス電位が高くなるにつれ、逆バイアス電圧に対しての電流密度が相対的に高くなることが分かった。これは、バイアス電位が高くなるほど、ＳＢＤ素子におけるリーク電流が大きくなることを意味している。

しかし、図６の結果から分かるように、エッチング後に窒素雰囲気でのアニール処理を行うと、電流密度が相対的に低くなり、リーク電流が抑制できることが分かった。但し、バイアス電位が６０Ｗ（０．２Ｗ／ｃｍ^２）になると、６００℃でのアニール処理では電流密度がほとんど下がらなかった。この場合、９００℃でのアニール処理によって電流密度が下がることが分かった。

これに対して、バイアス電位が１５Ｗ（４．８×１０^−２Ｗ／ｃｍ^２）になると、６００℃程度のアニール処理によって、Ｉ−Ｖ曲線がＡｓ−ｇｒｏｗｎ状態に近づくことが分かった。

図７は、ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。図７には、エッチング量（エッチング深さ）を変えたときのＳＢＤ素子のＩ−Ｖ曲線が示されている。図７に示す条件では、エッチング後のアニール処理は行っていない。

図７に示すように、Ａｓ−ｇｒｏｗｎ状態からエッチング量を増加するにつれ、順バイアス電圧に対しての電流密度が相対的に高くなることが分かった。これは、エッチング量が高くなるほど、ＳＢＤ素子におけるショットキー障壁（ｅＶ）が減少することを意味する。換言すれば、ｎ形ＧａＮ層２０４がプラズマによってエッチングされる以上、被エッチング面は、Ａｓ−ｇｒｏｗｎ状態と同じショットキー障壁を持たないことを意味する。

図８（ａ）は、ＳＢＤ素子に順バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図であり、図８（ｂ）は、ＳＢＤ素子に逆バイアス電圧を印加したときの電圧と電流との関係を示すグラフ図である。図８（ａ）、（ｂ）には、バイアス電位（Ｐ_Ｂ）が２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）で、エッチング量を２０ｎｍとしたときに、４００℃の低温アニールを行わない場合と、４００℃の低温アニールを行う場合の特性の違いが示されている。なお、低温アニールは、窒素雰囲気で行っている、また、図８（ａ）、（ｂ）では、Ｉ−Ｖ測定を複数回スキャンした都合上、同じ条件で複数の線が描かれている。

図８（ａ）に示すように、バイアス電位（Ｐ_Ｂ）が２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）、エッチング量が２０ｎｍのときには、順バイアス電圧に対しての電流密度がＡｓ−ｇｒｏｗｎ状態に比べて相対的に高くなる。但し、エッチング後に、４００℃での低温アニールを行うことで、Ｉ−Ｖ曲線がＡｓ−ｇｒｏｗｎ状態とほぼ重なることが分かった。

また、図８（ｂ）に示すように、バイアス電位（Ｐ_Ｂ）が２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）、エッチング量が２０ｎｍのときには、逆バイアス電圧に対しての電流密度がＡｓ−ｇｒｏｗｎ状態に比べて相対的に高くなる。但し、エッチング後に、４００℃での低温アニールを行うことで、Ｉ−Ｖ曲線がＡｓ−ｇｒｏｗｎ状態とほぼ重なることが分かった。

すなわち、ＧａＮを含む半導体層をエッチングする際には、バイアス電位（Ｐ_Ｂ）を２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）に制御し、その後、４００℃での低温アニールを行うことで、Ａｓ−ｇｒｏｗｎ状態とほぼ同じ状態に修復されることが分かった。

このように、ＧａＮを含む半導体層をエッチングするには、３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満のバイアス電位を印加した後、該半導体層を２００℃より高く５００℃以下という低温でアニールすることが好ましい。特に、半導体層に、２．５Ｗ（８．０×１０^−３Ｗ／ｃｍ^２）のバイアス電位を印加し、４００℃での低温アニールを行うことで、最適な結果が得られることが分かった。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合させることができる。

１…エッチング装置
１０…真空槽
１０ｐ…プラズマ形成空間
１１…本体
１２…天板
２０…支持台
２１…温調器
３０…プラズマ発生源
３１…高周波コイル
３２…高周波電源
３３…星型電極
３４…永久磁石
４０…ガス供給源
５０…バイアス供給源
６０…隔壁
１００、２００…半導体素子
１０１…ドレイン電極
１０２…ｎ^＋形ＧａＮ基板
１０３…ｎ⁻形ＧａＮ層
１０４…ｐ形ＧａＮ層
１０５…ｎ^＋形ＧａＮ層
１０６…層間絶縁層
１０７…ゲート電極
１０７ｔ…トレンチ
１０８…ゲート絶縁膜
１０９…ゲート配線
１１０…ソース電極
２０１…オーミック電極
２０２…ｎ形ＧａＮ基板
２０２…ｎ形ＧａＮ基板
２０３…ｎ形ＧａＮバッファ層
２０４…ｎ形ＧａＮ層
２０４ｎ…自然酸化膜
２０５…ショットキー電極
３００…マスク層
Ｓ１…基板
ＤＭ…ダメージ

Claims (8)

1. 窒化ガリウムを含む半導体層に３．２×１０^−４Ｗ／ｃｍ^２以上１．６×１０^−２Ｗ／ｃｍ^２未満の第１のバイアス電位を印加し前記半導体層の表面にエッチングガスのプラズマを発生させながら前記半導体層の一部を除去し、
   前記半導体層を２００℃より高く５００℃以下の温度でアニールする
   半導体素子の製造方法。
2. 請求項１に記載された半導体素子の製造方法であって、
   前記半導体層を窒素雰囲気でアニールする
   半導体素子の製造方法。
3. 請求項１または２に記載された半導体素子の製造方法であって、
   前記プラズマを誘導結合方式により発生させる
   半導体素子の製造方法。
4. 請求項３に記載された半導体素子の製造方法であって、
   前記誘導結合方式で用いられる放電電極に、１００Ｗ以上５００Ｗ以下の放電パワーを投入する
   半導体素子の製造方法。
5. 請求項１〜４のいずれか１つに記載された半導体素子の製造方法であって、
   エッチングガスとして、塩素を含むガスを用いる
   半導体素子の製造方法。
6. 請求項１〜５のいずれか１つに記載された半導体素子の製造方法であって、
   前記半導体層の一部の除去と、前記アニールとを同一の処理チャンバーで行う
   半導体素子の製造方法。
7. 請求項１〜６のいずれか１つに記載された半導体素子の製造方法であって、
   前記第１のバイアス電位を印加する前に、前記第１のバイアス電位よりも高い第２のバイアス電位を印加する
   半導体素子の製造方法。
8. 請求項７に記載された半導体素子の製造方法であって、
   前記第２のバイアス電位から前記第１のバイアス電位にかけて多段的にバイアス電位を減少させる
   半導体素子の製造方法。

Images